CN102664182A - 提高载流子迁移率的pmos器件的制作方法及器件结构 - Google Patents
提高载流子迁移率的pmos器件的制作方法及器件结构 Download PDFInfo
- Publication number
- CN102664182A CN102664182A CN2012101703541A CN201210170354A CN102664182A CN 102664182 A CN102664182 A CN 102664182A CN 2012101703541 A CN2012101703541 A CN 2012101703541A CN 201210170354 A CN201210170354 A CN 201210170354A CN 102664182 A CN102664182 A CN 102664182A
- Authority
- CN
- China
- Prior art keywords
- hard mask
- compression
- pmos
- substrate
- mask layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
本发明涉及集成电路制造领域，特别是涉及一种提高载流子迁移率的PMOS器件的制作方法及器件结构，包括：提供包含PMOS有源区和周边区域的衬底；在所述衬底的周边区域形成多个浅沟槽隔离结构；刻蚀相邻的浅沟槽隔离结构之间的衬底以形成拉应力凹槽；以及在所述拉应力凹槽内填充压应力材料。本发明制作方法不会对器件形状造成破坏，而且避免了制作工艺对器件性能的干扰，并且制造工艺要求低，也有利于器件尺寸的持续缩小，同时提高了载流子迁移率从而改善器件性能。
Description
技术领域
本发明涉及集成电路制造领域，特别是涉及一种提高载流子迁移率的PMOS器件的制作方法及器件结构。
背景技术
随着半导体技术的发展，半导体相关制造工艺不断创新以及集成电路芯片按照比例尺寸不断缩小的发展趋势，不可避免的使得晶体管和其他元件运转的恒定材料和物理效应受到影响。进入40nm工艺之后，如何提高器件性能，在达到高开启电流的同时抑制关断漏电成为了器件设计的一个核心问题。
研究实施证明应力工程在半导体工艺和器件的性能方面所起的作用越来越明显，应力工程广泛适应于改进晶体管载流子迁移率的半导体器件上，从而改善半导体器件性能。
场效应晶体管中保持性能的重要因素是载流子迁移率，不同种类的应力对器件中的载流子(即电子和空穴)迁移率有着不同的影响作用。载流子的迁移率所受到的应力层影响在当前的半导体器件的应力领域已经有所披露，即PMOS器件的沟道方向上施加压应力，则会对PMOS器件中的空穴迁移率有较大的提高，从而改善PMOS器件的性能。
现有技术中已经提出了大量的结构和材料应用于半导体材料中包含拉应力或压应力，例如在中国专利CN102110611A中，提供一种直接在NMOS的源极区、漏极区上方的接触孔中形成具有拉应力性质的材料，例如钨，从而对NMOS的沟道区施加拉应力，而后选择性的去除全部或部分栅极结构层，从而对NMOS器件沟道区施加拉应力的制作方法，但该制作工艺改变了原有器件形状与性质，对器件性能造成干扰，并且制造工艺复杂，不能有效降低工艺成本，而且不利于器件尺寸的持续缩小。
发明内容
鉴于以上所述现有技术的缺点，本发明提供一种新的半导体器件的制作方法，不会对器件形状造成破坏而且避免了制作工艺对器件性能的干扰，并且制造工艺要求低，也有利于器件尺寸的持续缩小，同时提高了载流子迁移率从而改善器件性能。
为实现上述目的及其他相关目的，提供一种提高载流子迁移率的PMOS器件的制作方法，包括以下步骤：提供包含PMOS有源区和周边区域的衬底；在所述衬底的周边区域形成多个浅沟槽隔离(STI)结构；刻蚀相邻的浅沟槽隔离(STI)结构之间的衬底以形成压应力凹槽；以及在所述压应力凹槽内填充压应力材料。
可选地，在所述衬底的周边区域形成多个浅沟槽隔离结构的步骤包括：在所述衬底上形成氧化层；在所述氧化层上形成硬掩膜层；在所述硬掩膜层上形成图形化的光刻胶；以所述图形化的光刻胶为掩膜刻蚀所述硬掩膜层和氧化层形成图形化的硬掩膜层和图形化的氧化层；以所述图形化的硬掩膜层为掩膜，刻蚀所述衬底形成隔离沟槽；在所述隔离沟槽中以及图形化的硬掩膜层上形成填充材料；进行化学机械研磨工艺去除图形化的硬掩膜层上的填充材料；以及进行刻蚀工艺去除隔离沟槽上方的填充材料，以形成浅沟槽隔离结构。
可选地，在所述压应力凹槽内填充压应力材料的步骤之后，还包括：去除剩余的图形化的硬掩膜层与所述图形化的氧化层。
可选地，在所述压应力凹槽内填充压应力材料的步骤之后，还包括：在所述PMOS有源区上形成栅极结构；在所述栅极结构侧壁形成栅极侧墙；以及进行离子注入工艺形成N型阱区。
可选地，湿法刻蚀相邻的浅沟槽隔离结构之间的衬底以形成压应力凹槽。
可选地，通过外延生长的方式在所述压应力凹槽内填充压应力材料。
可选地，所述压应力材料为SiGe。
可选地，所述硬掩膜层为氮化硅层。
本发明还包含一种采用上述方法制作的PMOS器件。
如上所述，本发明通过在衬底的周边区域形成多个浅沟槽隔离(STI)结构，刻蚀相邻的浅沟槽隔离结构之间的衬底以形成压应力凹槽，并在所述压应力凹槽内填充压应力材料，进而通过浅沟槽隔离结构施加于PMOS器件沟道区这一压应力，不会对器件形状造成破坏而且避免了制作工艺对器件性能的干扰，并且制造工艺要求低，也有利于器件尺寸的持续缩小，同时提高了载流子迁移率从而改善器件性能。
附图说明
图1至图9为本发明实施例所提供的PMOS器件制作方法的各步骤相应结构的剖面示意图；
图10为本发明实施例所提供的PMOS器件制造方法的流程图
元件标号说明
衬底 10
氧化层 11
图形化的氧化层 11a
硬掩膜层 12
图形化的硬掩膜层 12a
图形化的光刻胶 13
隔离沟槽 14a
浅沟槽隔离结构 14
填充材料 15
压应力凹槽 16a
压应力凹槽结构 16
栅极结构 17
栅极氧化层 171
多晶硅栅极 172
栅极侧墙 173
源、漏区 18
具体实施方式
以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。
需要说明的是，本实施例中所提供的图示仅以示意方式说明本发明的基本构想，遂图式中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型态也可能更为复杂。
本发明提供一种通过压应力结构应力工程来改善对沟道区施加的应力，从而提高载流子迁移率的方法，结合图10，其为本发明实施例所提供的PMOS器件制造方法的流程图，该方法包括以下步骤：
步骤S1，提供包含PMOS有源区和周边区域的衬底；
步骤S2，在所述衬底的周边区域形成多个浅沟槽隔离结构；
步骤S3，刻蚀相邻的浅沟槽隔离结构之间的衬底以形成压应力凹槽；以及
步骤S4，在所述压应力凹槽内填充压应力材料。
下面将结合剖面示意图对本发明的该提高载流子迁移率的方法及其器件结构进行更详细的描述，其中表示了本发明的优选实施例，应该理解本领域技术人员可以修改在此描述的本发明，而仍然实现本发明的有利效果。
首先，执行步骤S1，提供包含PMOS有源区和周边区域的衬底10，所述衬底10包括但不限于硅、锗、硅-锗合金衬底等，本实施例中优选硅衬底。
接着，执行步骤S2，在所述衬底10的周边区域形成多个浅沟槽隔离(STI)结构，如图1至图5所示，具体采用如下步骤：
如图1所示，在所述衬底10上形成氧化层11，本实施例中采用热氧化工艺形成氧化层11，所述氧化层11材料为二氧化硅，其结构致密，可以在形成硬掩膜层12时保护下层衬底10；然后，在所述氧化层11上形成硬掩膜层12，在本实施例中硬掩膜层12优选地使用氮化硅材料。所述硬掩膜层12可以利用本领域公知的工艺来形成，例如采用但不限于化学气相沉积(CVD)工艺；之后，在所述硬掩膜层12上形成图形化的光刻胶13；
如图2所示，以所述图形化的光刻胶13为掩膜刻蚀所述硬掩膜层12和氧化层11形成图形化的硬掩膜层12a和图形化的氧化层11a，然后去除硬掩膜层12上的图形化的光刻胶13，接着以所述图形化的硬掩膜层12a为掩膜，干法刻蚀所述衬底10形成隔离沟槽14a；
如图3所示，在所述隔离沟槽14a中以及图形化的硬掩膜层12a上形成填充材料15，所述填充材料一般使用二氧化硅；
如图4所示，化学机械研磨(CMP)去除图形化的硬掩膜层12a上的填充材料15，使得剩余的填充材料的表面与图形化的硬掩膜层12a的表面齐平；
如图5所示，湿法刻蚀去除所述隔离沟槽14a上方的填充材料，从而形成浅沟槽隔离(STI)结构14。
接着，执行步骤S3，刻蚀相邻的浅沟槽隔离(STI)结构14之间的衬底以形成压应力凹槽16a，如图6至图7所示，具体采用如下步骤：
如图6所示，去除相邻的浅沟槽隔离(STI)结构14之间的衬底10上方的图形化的硬掩膜层，此处优选采用湿法刻蚀工艺，一般选用磷酸腐蚀液来完成；
如图7所示，刻蚀相邻的浅沟槽隔离(STI)结构14之间的衬底10以形成压应力凹槽16a，此处优选采用湿法刻蚀工艺，一般选用碱性溶液例如氢氧化铵来完成。
接着，执行步骤S4，在所述压应力凹槽16a内填充压应力材料形成压应力结构16，如图8所示，通过外延生长的方式在所述压应力凹槽16a内填充压应力材料，本实施例中一般地采用气相外延工艺方法在所述压应力结构16内填充压应力材料，所述压应力材料优选锗化硅材料。
进一步的，在所述压应力凹槽16a内填充压应力材料的步骤之后，如图8所示，移除剩余的图形化的硬掩膜层12a以及所述图形化的氧化层11a。
最后，如图9所示，进行离子注入工艺形成N型阱区(图中未示出)，并在所述PMOS有源区上形成栅极结构17，所述栅极结构17包括栅极氧化层171和多晶硅栅极172，并在所述栅极结构17侧壁形成栅极侧墙173。在形成栅极结构17后，离子注入形成源、漏区18。
如图10所示，压应力结构16产生的压应力通过浅沟槽隔离(STI)结构15施加于NMOS器件沟道区形成于沟道方向压应力的示意图。由于锗化硅(SiGe)与硅(Si)晶格不一致，当通过外延生长将原来的填充图形由锗化硅(SiGe)替代时压应力随之生成，随后压应力通过所述浅沟槽隔离(STI)结构施加于所述PMOS器件沟道区。由本实施例列举的制作工艺方法不会对器件形状造成破坏而且避免了制作工艺对器件性能的干扰，并且制造工艺要求低，也有利于器件尺寸的持续缩小，同时提高了载流子迁移率从而改善器件性能。
上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。
Claims (9)
1.一种提高载流子迁移率的PMOS器件的制作方法，其特征在于，包括：
提供包含PMOS有源区和周边区域的衬底；
在所述衬底的周边区域形成多个浅沟槽隔离结构；
刻蚀相邻的浅沟槽隔离结构之间的衬底以形成拉应力凹槽；以及
在所述拉应力凹槽内填充压应力材料。
2.根据权利要求1所述的提高载流子迁移率的PMOS器件的制作方法，其特征在于，在所述衬底的周边区域形成多个浅沟槽隔离结构的步骤包括：
在所述衬底上形成氧化层；
在所述氧化层上形成硬掩膜层；
在所述硬掩膜层上形成图形化的光刻胶；
以所述图形化的光刻胶为掩膜刻蚀所述硬掩膜层和氧化层形成图形化的硬掩膜层和图形化的氧化层；
以所述图形化的硬掩膜层为掩膜，刻蚀所述衬底形成隔离沟槽；
在所述隔离沟槽中以及图形化的硬掩膜层上形成填充材料；
进行化学机械研磨工艺去除图形化的硬掩膜层上的填充材料；以及
进行刻蚀工艺去除隔离沟槽上方的填充材料，以形成浅沟槽隔离结构。
3.根据权利要求1所述的提高载流子迁移率的PMOS器件的制作方法，其特征在于，在所述压应力凹槽内填充压应力材料的步骤之后，还包括：
去除剩余的图形化的硬掩膜层与所述图形化的氧化层。
4.根据权利要求1所述的提高载流子迁移率的PMOS器件的制作方法，其特征在于，在所述压应力凹槽内填充压应力材料的步骤之后，还包括：
进行离子注入工艺形成N型阱区；
在所述PMOS有源区上形成栅极结构；以及
在所述栅极结构侧壁形成栅极侧墙。
5.根据权利要求1所述的提高载流子迁移率的PMOS器件的制作方法，其特征在于：湿法刻蚀相邻的浅沟槽隔离结构之间的衬底以形成压应力凹槽。
6.根据权利要求1所述的提高载流子迁移率的PMOS器件的制作方法，其特征在于：通过外延生长的方式在所述压应力凹槽内填充压应力材料。
7.根据权利要求1所述的提高载流子迁移率的PMOS器件的制作方法，其特征在于：所述压应力材料为SiGe。
8.根据权利要求1所述的提高载流子迁移率的PMOS器件的制作方法，其特征在于：所述硬掩膜层为氮化硅层。
9.一种采用权利要求1-8任意一项所述的制作方法制作的PMOS器件。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201210170354.1A CN102664182B (zh) | 2012-05-28 | 2012-05-28 | 提高载流子迁移率的pmos器件的制作方法及器件结构 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201210170354.1A CN102664182B (zh) | 2012-05-28 | 2012-05-28 | 提高载流子迁移率的pmos器件的制作方法及器件结构 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN102664182A true CN102664182A (zh) | 2012-09-12 |
| CN102664182B CN102664182B (zh) | 2016-09-07 |
Family
ID=46773638
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201210170354.1A Active CN102664182B (zh) | 2012-05-28 | 2012-05-28 | 提高载流子迁移率的pmos器件的制作方法及器件结构 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN102664182B (zh) |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20050133832A1 (en) * | 2003-12-22 | 2005-06-23 | Anand Murthy | Methods for selective deposition to improve selectivity |
| US20050233540A1 (en) * | 2004-04-15 | 2005-10-20 | Texas Instruments, Incorporated | Minimizing transistor variations due to shallow trench isolation stress |
| US20070090484A1 (en) * | 2005-08-25 | 2007-04-26 | Chartered Semiconductor Manufacturing, Ltd. | Integrated circuit stress control system |
| US20070111452A1 (en) * | 2005-11-16 | 2007-05-17 | Pei-Yu Chou | fabricating method of cmos and mos device |
-
2012
- 2012-05-28 CN CN201210170354.1A patent/CN102664182B/zh active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20050133832A1 (en) * | 2003-12-22 | 2005-06-23 | Anand Murthy | Methods for selective deposition to improve selectivity |
| US20050233540A1 (en) * | 2004-04-15 | 2005-10-20 | Texas Instruments, Incorporated | Minimizing transistor variations due to shallow trench isolation stress |
| US20070090484A1 (en) * | 2005-08-25 | 2007-04-26 | Chartered Semiconductor Manufacturing, Ltd. | Integrated circuit stress control system |
| US20070111452A1 (en) * | 2005-11-16 | 2007-05-17 | Pei-Yu Chou | fabricating method of cmos and mos device |
Also Published As
| Publication number | Publication date |
|---|---|
| CN102664182B (zh) | 2016-09-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN103531477B (zh) | 具有位于下方的嵌入式抗穿通层的FinFET方法和结构 | |
| CN103227202B (zh) | FinFET体接触件及其制造方法 | |
| US8946038B2 (en) | Diode structures using fin field effect transistor processing and method of forming the same | |
| CN101661934B (zh) | 半导体器件及其制造方法 | |
| US8658505B2 (en) | Embedded stressors for multigate transistor devices | |
| US10170475B2 (en) | Silicon-on-nothing transistor semiconductor structure with channel epitaxial silicon region | |
| US10038075B2 (en) | Silicon-on-nothing transistor semiconductor structure with channel epitaxial silicon-germanium region | |
| CN106158753A (zh) | 半导体器件的结构和方法 | |
| CN105280707A (zh) | 半导体结构及其制造方法 | |
| CN103311296A (zh) | 具有高迁移率和高能带隙材料的半导体结构及方法 | |
| US10347745B2 (en) | Methods of forming bottom and top source/drain regions on a vertical transistor device | |
| CN106206676A (zh) | FinFET器件的结构和形成方法 | |
| CN106505104A (zh) | Finfet器件及其制造方法 | |
| KR102059828B1 (ko) | 반도체 소자 및 이의 제조 방법 | |
| CN103456782B (zh) | 半导体器件及其制造方法 | |
| CN105448739A (zh) | 具有栅极结构的半导体器件及其制造方法 | |
| US10629734B2 (en) | Fabricating method of fin structure with tensile stress and complementary FinFET structure | |
| CN103325787B (zh) | Cmos器件及其制造方法 | |
| JP2013041927A (ja) | 半導体装置及びその製造方法 | |
| CN116072542A (zh) | 环珊tfet器件的制备方法 | |
| CN101908485A (zh) | 利用三块掩模板制作垂直双极性晶体管的方法 | |
| CN102683286B (zh) | 提高载流子迁移率的cmos器件的制作方法及器件结构 | |
| CN102664182A (zh) | 提高载流子迁移率的pmos器件的制作方法及器件结构 | |
| CN105742282A (zh) | 半导体器件及其制造方法 | |
| CN102664152A (zh) | 提高载流子迁移率的nmos器件的制作方法及器件结构 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant |