CN102664039A - 内存读操作数据选通使能时机的配置方法 - Google Patents

内存读操作数据选通使能时机的配置方法 Download PDF

Info

Publication number
CN102664039A
CN102664039A CN2012101388119A CN201210138811A CN102664039A CN 102664039 A CN102664039 A CN 102664039A CN 2012101388119 A CN2012101388119 A CN 2012101388119A CN 201210138811 A CN201210138811 A CN 201210138811A CN 102664039 A CN102664039 A CN 102664039A
Authority
CN
China
Prior art keywords
register
value
read gate
read
coarse adjustment
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2012101388119A
Other languages
English (en)
Other versions
CN102664039B (zh
Inventor
张福新
吴少刚
周国强
钱宇力
张斌
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Jiangsu Aerospace dragon dream Information Technology Co., Ltd.
Original Assignee
JIANGSU LEMOTE TECHNOLOGY Corp Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by JIANGSU LEMOTE TECHNOLOGY Corp Ltd filed Critical JIANGSU LEMOTE TECHNOLOGY Corp Ltd
Priority to CN201210138811.9A priority Critical patent/CN102664039B/zh
Publication of CN102664039A publication Critical patent/CN102664039A/zh
Application granted granted Critical
Publication of CN102664039B publication Critical patent/CN102664039B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Executing Machine-Instructions (AREA)

Abstract

本发明公开了一种内存读操作数据选通使能时机的配置方法，主要步骤为：选定某一数据组，进行读选通使能寄存器最大值训练和最小值训练，得到读选通使能寄存器所能够配置的最大值与最小值；将前面得到的两个值求算术平均值，作为需要配置的读选通使能寄存器最终值；进行公式转换，得到读选通使能粗调寄存器的最终值，等于读选通使能寄存器最大值对应的粗调值与最小值对应的粗调值的算术平均值；读选通使能微调寄存器最终值，等于读选通使能寄存器最大值对应的微调值与最小值对应的微调值的算术平均值。本发明避免了对读选通使能微调寄存器的最小单元值的知悉，能够在读选通使能微调寄存器的最小单元未知的情况下完成读操作数据选通使能时机的配置。

Description

内存读操作数据选通使能时机的配置方法
技术领域
    本发明涉及一种内存控制器读操作数据选通使能时机的配置方法，属于计算机内存控制器领域。
背景技术
双倍数据速率3（DDR3）内存控制器中，内存模组上，时钟信号、地址信号、命令信号、控制信号采用飞越总线（Fly-By Bus）走线方式。在内存的读操作中，内存控制器发出读命令之后，读命令会随着飞越总线逐一经过内存通道上各个内存芯片，然后这些内存芯片会在收到读命令之后间隔相同时间长度后，发出数据选通信号（DQS）往内存控制器传输，因此导致来自同一个内存通道上的不同内存芯片的数据选通信号会在不同时刻到达内存控制器。
同一个内存通道上的飞越总线逐一经过各个内存芯片，导致先后经过的内存芯片，读操作中输出的DQS到达内存控制器的时机前后相差较大。并且在印制电路板（PCB）设计中，内存控制器与内存芯片之间的走线延时长度，随着内存频率的提高，与内存时钟周期（TCK）的比例值也越来越大。这些因素，导致在DDR3控制器应用中，必须精确地解决各个数据组的读操作数据选通使能时机配置问题。
读操作数据选通使能时机，是由内存控制器的读选通使能寄存器控制的。DDR3中，读选通使能寄存器通常由读选通使能粗调寄存器和读选通使能微调寄存器共同组成。也就是说，内存控制器对单个数据组的读选通使能寄存器的配置，是由对读选通使能粗调寄存器进行粗调，然后对读选通使能微调寄存器进行微调来共同完成的。粗调通常步幅较大，读选通使能粗调寄存器的最小单元（TG0）通常为1/2个时钟周期或者1/4个时钟周期；微调通常步幅较小，读选通使能微调寄存器的最小单元通常为1/64个时钟周期或者1/128个时钟周期。内存控制器寄存器设计中，读选通使能微调寄存器能设置的最大值通常等于读选通使能粗调寄存器的最小单元值。这样，读选通使能寄存器的值可以任意配置。
内存控制器对单个数据组的读选通使能寄存器的配置，业内通行的做法是，将读选通使能寄存器的值由一个很大的值，以每次减小读选通使能微调寄存器的最小单元的步幅，逐一往小试验，一直试验到很小的值。以该数据组写进去的值读出来正确为判定条件，统计满足条件的读选通使能寄存器最大值及最小值，将最大值和最小值求算术平均值作为该数据组读选通使能寄存器最终值。
但是，某些DDR3内存控制器的相关文档中并未说明读选通使能微调寄存器的最小单元的大小，仅说明其为固定时间长度值，且与时钟周期无关。因此，在清楚读选通使能粗调寄存器最小单元的具体大小，但是不清楚读选通使能微调寄存器的最小单元的情况下，读选通使能寄存器最终值的配置成为难题。
发明内容
为了解决读选通使能微调寄存器的最小单元为未知的固定时间长度值情况下，DDR3内存控制器配置读操作数据选通使能时机这个难题，本发明提供了一种内存读操作数据选通使能时机的配置方法，主要是通过读选通使能寄存器最大值对应的粗调值TG_MAX及微调值TF_MAX，与读选通使能寄存器最小值对应的粗调值TG_MIN及微调值TF_MIN，将两个粗调值做算术平均值，作为读选通使能粗调寄存器最终值，再将两个微调值做算术平均值，作为读选通使能微调寄存器最终值，该粗调最终值与微调最终值的和便是读选通使能寄存器需要配置的最终值。
本发明主要包括如下步骤：
步骤一：选定某一数据组，进行读选通使能寄存器最大值训练，得到满足读操作读取的数据正确的条件，读选通使能寄存器所能够配置的最大值对应的粗调值TG_MAX及微调值TF_MAX；进行读选通使能寄存器最小值训练，得到满足读操作读取的数据正确的条件，读选通使能寄存器所能够配置的最小值对应的粗调值TG_MIN及微调值TF_MIN；
所述读选通使能寄存器最大值训练的步骤如下：
（1）将读选通使能粗调寄存器，设为（CL+3）* TCK，其中CL为列选通延时，TCK为时钟周期；
（2）执行读选通使能微调寄存器训练；
（3）查看读选通使能微调寄存器训练结果，是否存在满足写进去再读出来该数据组值正确条件的微调值：若存在，则结束读选通使能寄存器最大值训练，将当前的读选通使能粗调寄存器值记为TG_MAX，满足写进去读出来该数据组值正确的读选通使能微调寄存器值中的最大值为TF_MAX；若不存在，进入步骤（4）；
（4） 将读选通使能粗调寄存器，减小粗调间隔TC，重复步骤（2）和步骤（3），直到有满足写进去读出来该数据组值正确条件的微调值出现；
所述读选通使能寄存器最小值训练的步骤如下：
（1）读选通使能粗调寄存器，设为（CL-2）* TCK，其中CL为列选通延时（CAS Latency），TCK为时钟周期；
（2）执行读选通使能微调寄存器训练；
（3）查看读选通使能微调寄存器训练结果，是否存在满足写进去读出来该数据组值正确条件的微调值：若存在，结束读选通使能寄存器最小值训练，将当前的读选通使能粗调寄存器值记为TG_MIN，满足写进去读出来该数据组值正确的读选通使能微调寄存器值中的最小值为TF_MIN；若不存在，进入步骤（4）；
（4）将读选通使能粗调寄存器，增大粗调间隔TC；重复步骤（2）和步骤（3），直到有满足写进去读出来该数据组值正确条件的微调值出现；
所述读选通使能微调寄存器训练的步骤如下：
  （1）将读选通使能微调寄存器，设置为读选通使能微调寄存器本身设置之后有效的最大值M；
  （2）内存控制器发出写操作；
  （3）内存控制器再发出读操作，读取刚写进去的值；
  （4）查看该数据组读取的值是否正确；
（5）将读选通使能微调寄存器减小1，查看当前微调值大小，如果当前微调值大于或者等于0，再次执行步骤（2）至（4）；如果当前微调值小于0，进入步骤（6）；
（6）统计出哪些微调值满足写进去读出来该数据组值正确这个条件，结束读选通使能微调寄存器训练；
步骤二：读选通使能粗调寄存器最终值的配置方法是，将满足读操作读取的数据正确的条件，读选通使能寄存器所能够配置的最大值与最小值求算术平均值作为最终值，即TE=[（TG_MAX+TF_MAX）+（TG_MIN+ TF_MIN）]/2；
步骤三：将以上公式进行相应转化为TE=（TG_MAX+TG_MIN）/2+（TF_MAX+ TF_MIN）/2；将需要配置的读选通使能寄存器的最终值TE表示为读选通使能粗调寄存器最终值TGE加上读选通使能微调寄存器的最终值TFE，即TE =TGE +TFE；
步骤四，因此得到：
TGE=（TG_MAX+TG_MIN）/2，TFE=（TF_MAX+ TF_MIN）/2；
 即读选通使能粗调寄存器的最终值，等于读选通使能寄存器最大值对应的粗调值TG_MAX，与读选通使能寄存器最小值对应的粗调值TG_MIN的算术平均值；读选通使能微调寄存器最终值，等于读选通使能寄存器最大值对应的微调值TF_MAX，与读选通使能寄存器最小值对应的微调值TF_MIN的算术平均值；
步骤五，完成该数据组读选通使能寄存器的配置，并按以上步骤完成内存通道上所有数据组的读选通使能寄存器的配置。
进一步，所述粗调间隔TC的取值为读选通使能粗调寄存器的最小单元TG0的两倍，即TC=2 TG0。 
本发明方法通过巧妙地进行求和公式转化，避免了对读选通使能微调寄存器的最小单元的具体大小的知悉，而只需要将读选通使能粗调寄存器最终值TGE通过读选通使能粗调寄存器唯一表示出来，读选通使能微调寄存器最终值TFE通过读选通使能微调寄存器唯一表示出来。本方法与通行的读选通使能寄存器的配置方法不同的地方是，能够在不清楚读选通使能微调寄存器的最小单元的具体大小情况下完成读操作数据选通使能时机的配置。
附图说明
图1是本发明方法的原理示意图。
    图2是读选通使能寄存器最大值训练示意图。
图3是读选通使能寄存器最小值训练示意图。
图4是读选通使能微调寄存器训练示意图。
图5是粗调间隔TC的取值方法。
具体实施方式
下面结合附图和实施例对本发明作进一步详细说明。
本发明方法中读选通使能粗调寄存器最小单元记为TG0，读选通使能微调寄存器的最小单元记为TF0。
目前在双倍数据速率3（DDR3）内存控制器的寄存器设计中，每个数据组都有自己单独的读选通使能寄存器，用来控制读操作中数据选通信号（DQS）到达内存控制器之后，内存控制器使能读操作数据选通信号有效的时机。
根据固态技术协会（JEDEC）的定义，控制器使能读操作数据选通信号（DQS）有效的时机只要选在读准备（Read Preamble）过程中就可以了，可配置的宽度大于0.9个时钟周期，该有效时机的范围似乎不小。但是随着内存频率的提高，时钟周期（TCK）越来越小，而印制电路板（PCB）上的走线延时、芯片内部延时，与内存时钟周期（TCK）的比例值越来越大，那么读选通使能时机的配置要求更精确。
图1示出了本发明方法的原理。如图1所示，为了实现在不清楚读选通使能微调寄存器最小单元（TF0）具体大小的情况下，完成对读选通使能时机寄存器的配置，本发明采用如下步骤：
步骤一：选定某一数据组，进行读选通使能寄存器最大值训练，得到满足读操作读取的数据正确的条件，读选通使能寄存器所能够配置的最大值对应的粗调值TG_MAX及微调值TF_MAX；进行读选通使能寄存器最小值训练，得到满足读操作读取的数据正确的条件，读选通使能寄存器所能够配置的最小值对应的粗调值TG_MIN及微调值TF_MIN；
步骤二：读选通使能粗调寄存器最终值的配置方法是，将满足读操作读取的数据正确的条件，读选通使能寄存器所能够配置的最大值与最小值求算术平均值，作为最终值，即TE=[（TG_MAX+TF_MAX）+（TG_MIN+ TF_MIN）]/2；
由于读选通使能微调寄存器的最小单元（TF0）的具体大小未知，则TF_MAX和TF_MIN的具体大小也未知，所以读选通使能寄存器所能够配置的最大值（TG_MAX+TF_MAX）的具体大小不清楚，读选通使能寄存器所能够配置的最小值（TG_MIN+ TF_MIN）的具体大小也不清楚。若按现有技术，则无法完成读操作数据选通使能时机的配置。
步骤三：将以上公式进行相应转化为TE=（TG_MAX+TG_MIN）/2+（TF_MAX+ TF_MIN）/2；将需要配置的读选通使能寄存器的最终值（TE）表示为读选通使能粗调寄存器最终值（TGE）加上读选通使能微调寄存器的最终值（TFE），即TE =TGE +TFE；
步骤四，因此得到：
TGE=（TG_MAX+TG_MIN）/2，TFE=（TF_MAX+ TF_MIN）/2；
 即读选通使能粗调寄存器的最终值，等于读选通使能寄存器最大值对应的粗调值TG_MAX，与读选通使能寄存器最小值对应的粗调值TG_MIN的算术平均值；读选通使能微调寄存器最终值，等于读选通使能寄存器最大值对应的微调值TF_MAX，与读选通使能寄存器最小值对应的微调值TF_MIN的算术平均值；
步骤五，完成该数据组读选通使能寄存器的配置，并按以上步骤完成内存通道上所有数据组的读选通使能寄存器的配置。
本发明方法中，共提及3个训练，分别是读选通使能寄存器最大值训练、读选通使能寄存器最小值训练、读选通使能微调寄存器训练。其中读选通使能寄存器最大值训练和读选通使能寄存器最小值训练是为了找到该数据组，能够满足读操作读取的数据正确条件，读选通使能寄存器所能够配置的最大值及最小值；读选通使能微调寄存器训练是为了辅助完成读选通使能寄存器最大值训练和读选通使能寄存器最小值训练而做的训练。
图2示出了读选通使能寄存器最大值训练方法及过程。如图2所示，本发明方法的读选通使能寄存器最大值训练的步骤如下：
（1）将读选通使能粗调寄存器，设为（CL+3）* TCK，其中CL为列选通延时（CAS Latency），TCK为时钟周期；
（2）执行读选通使能微调寄存器训练；
（3）查看读选通使能微调寄存器训练结果，是否存在满足写进去再读出来该数据组值正确条件的微调值：若存在，则结束读选通使能寄存器最大值训练，将当前的读选通使能粗调寄存器值记为TG_MAX，满足写进去读出来该数据组值正确的读选通使能微调寄存器值中的最大值为TF_MAX；若不存在，进入步骤（4）；
（4） 将读选通使能粗调寄存器，减小粗调间隔TC，重复步骤（2）和步骤（3），直到有满足写进去读出来该数据组值正确条件的微调值出现。
通过读选通使能寄存器最大值训练，可以得到满足读操作读取的数据正确为条件的，读选通使能寄存器的最大值。读选通使能寄存器的最大值包括对应的读选通使能粗调寄存器值TG_MAX及读选通使能微调寄存器值TF_MAX。
在读选通使能寄存器最大值训练中，读选通使能粗调寄存器的初始值设置为（CL+3）* TCK，主要是考虑读操作数据选通使能时机从发出读命令开始计时。而读命令需要从内存控制器传输到内存芯片，然后内存芯片等待（CL-1）个时钟周期（TCK）大小左右之后才开始输出数据选通信号，然后数据选通信号再从内存芯片传输到内存控制器。考虑印制电路板上的走线延时及芯片内部延时与时钟周期的关系，因此最好将读选通使能粗调寄存器的初始值设为（CL+3）* TCK。
图3示出了读选通使能寄存器最小值训练方法及过程。
如图3所示，本发明方法的读选通使能寄存器最小值训练的步骤如下：
（1）读选通使能粗调寄存器，设为（CL-2）* TCK，其中CL为列选通延时（CAS Latency），TCK为时钟周期；
（2）执行读选通使能微调寄存器训练；
（3）查看读选通使能微调寄存器训练结果，是否存在满足写进去读出来该数据组值正确条件的微调值：若存在，结束读选通使能寄存器最小值训练，将当前的读选通使能粗调寄存器值记为TG_MIN，满足写进去读出来该数据组值正确的读选通使能微调寄存器值中的最小值为TF_MIN；若不存在，进入步骤（4）；
（4）将读选通使能粗调寄存器，增大粗调间隔TC；重复步骤（2）和步骤（3），直到有满足写进去读出来该数据组值正确条件的微调值出现。
通过读选通使能寄存器最小值训练，可以得到满足读操作读取的数据正确为条件的，读选通使能寄存器最小值。读选通使能寄存器最小值包括对应的读选通使能粗调寄存器值TG_MIN及读选通使能微调寄存器值TF_MIN。
在读选通使能寄存器最小值训练中，读选通使能粗调寄存器的初始值设置为（CL-2）* TCK，也是考虑读操作数据选通使能时机从发出读命令到内存芯片输出的DQS到达内存控制器，至少需要（CL-1）个时钟周期（TCK）大小左右的时间，因此最好将读选通使能粗调寄存器的初始值设置为（CL-2）* TCK。
图4是读选通使能微调寄存器训练示意图。
如图4所示，读选通使能寄存器最大值训练及读选通使能寄存器最小值训练中均有应用到读选通使能微调寄存器训练。
   本发明方法的读选通使能微调寄存器训练的步骤如下：
  （1）将读选通使能微调寄存器，设置为最大有效值M；
  （2）内存控制器发出写操作；
  （3）内存控制器再发出读操作，读取刚写进去的值；
  （4）查看该数据组读取的值是否正确；
（5）将读选通使能微调寄存器减小1，查看当前微调值大小，如果当前微调值大于或者等于0，再次执行步骤（2）至（4）；如果当前微调值小于0，进入步骤（6）；
（6）统计出哪些微调值满足写进去读出来该数据组值正确这个条件，结束读选通使能微调寄存器训练。
读选通使能微调寄存器训练中，最大有效值M指的是读选通使能微调寄存器这个寄存器本身设置之后有效的最大值。读选通使能微调寄存器训练，需要针对读选通使能微调寄存器做从最大值到最小值的全程训练。
图5示出了粗调间隔TC的取值方法。
如图5所示，该发明方法中粗调间隔TC，取值为读选通使能粗调寄存器的最小单元（TG0）的两倍。宗旨就是读选通使能寄存器最大值和读选通使能寄存器最小值对应的两个粗调值，算术平均之后，TGE（TGE=（TG_MAX+TG_MIN）/2）还能够通过读选通使能粗调寄存器唯一表示出来。假设读选通使能粗调寄存器的最小单元（TG0）为0.5 TCK，那么TC=1 TCK；假设读选通使能粗调寄存器的最小单元（TG0）为0.25 TCK，那么TC=0.5 TCK。
读操作数据选通使能时机微调寄存器最终值TFE=（TF_MAX+ TF_MIN）/2，读选通使能寄存器最大值和读选通使能寄存器最小值对应的两个粗调值，算术平均之后，通过读选通使能粗调寄存器唯一表示出来没有问题。
正是TGE及TFE，能通过读选通使能寄存器唯一表示出来，让不清楚读选通使能微调寄存器最小单元（TF0）的情况下依然能完成读选通使能时机的配置。

Claims (2)

1.一种内存读操作数据选通使能时机的配置方法，其特征在于，包括如下步骤：
步骤一：选定某一数据组，进行读选通使能寄存器最大值训练，得到满足读操作读取的数据正确的条件，读选通使能寄存器所能够配置的最大值对应的粗调值TG_MAX及微调值TF_MAX；进行读选通使能寄存器最小值训练，得到满足读操作读取的数据正确的条件，读选通使能寄存器所能够配置的最小值对应的粗调值TG_MIN及微调值TF_MIN；
所述读选通使能寄存器最大值训练的步骤如下：
（1）将读选通使能粗调寄存器，设为（CL+3）* TCK，其中CL为列选通延时，TCK为时钟周期；
（2）执行读选通使能微调寄存器训练；
（3）查看读选通使能微调寄存器训练结果，是否存在满足写进去再读出来该数据组值正确条件的微调值：若存在，则结束读选通使能寄存器最大值训练，将当前的读选通使能粗调寄存器值记为TG_MAX，满足写进去读出来该数据组值正确的读选通使能微调寄存器值中的最大值为TF_MAX；若不存在，进入步骤（4）；
（4） 将读选通使能粗调寄存器，减小粗调间隔TC，重复步骤（2）和步骤（3），直到有满足写进去读出来该数据组值正确条件的微调值出现；
所述读选通使能寄存器最小值训练的步骤如下：
（1）读选通使能粗调寄存器，设为（CL-2）* TCK，其中CL为列选通延时（CAS Latency），TCK为时钟周期；
（2）执行读选通使能微调寄存器训练；
（3）查看读选通使能微调寄存器训练结果，是否存在满足写进去读出来该数据组值正确条件的微调值：若存在，结束读选通使能寄存器最小值训练，将当前的读选通使能粗调寄存器值记为TG_MIN，满足写进去读出来该数据组值正确的读选通使能微调寄存器值中的最小值为TF_MIN；若不存在，进入步骤（4）；
（4）将读选通使能粗调寄存器，增大粗调间隔TC；重复步骤（2）和步骤（3），直到有满足写进去读出来该数据组值正确条件的微调值出现；
所述读选通使能微调寄存器训练的步骤如下：
  （1）将读选通使能微调寄存器，设置为读选通使能微调寄存器本身设置之后有效的最大值M；
  （2）内存控制器发出写操作；
  （3）内存控制器再发出读操作，读取刚写进去的值；
  （4）查看该数据组读取的值是否正确；
（5）将读选通使能微调寄存器减小1，查看当前微调值大小，如果当前微调值大于或者等于0，再次执行步骤（2）至（4）；如果当前微调值小于0，进入步骤（6）；
（6）统计出哪些微调值满足写进去读出来该数据组值正确这个条件，结束读选通使能微调寄存器训练；
步骤二：读选通使能粗调寄存器最终值的配置方法是，将满足读操作读取的数据正确的条件，读选通使能寄存器所能够配置的最大值与最小值求算术平均值作为最终值，即TE=[（TG_MAX+TF_MAX）+（TG_MIN+ TF_MIN）]/2；
步骤三：将以上公式进行相应转化为TE=（TG_MAX+TG_MIN）/2+（TF_MAX+ TF_MIN）/2；将需要配置的读选通使能寄存器的最终值TE表示为读选通使能粗调寄存器最终值TGE加上读选通使能微调寄存器的最终值TFE，即TE =TGE +TFE；
步骤四，因此得到：
TGE=（TG_MAX+TG_MIN）/2，TFE=（TF_MAX+ TF_MIN）/2；
 即读选通使能粗调寄存器的最终值，等于读选通使能寄存器最大值对应的粗调值TG_MAX，与读选通使能寄存器最小值对应的粗调值TG_MIN的算术平均值；读选通使能微调寄存器最终值，等于读选通使能寄存器最大值对应的微调值TF_MAX，与读选通使能寄存器最小值对应的微调值TF_MIN的算术平均值；
步骤五，完成该数据组读选通使能寄存器的配置，并按以上步骤完成内存通道上所有数据组的读选通使能寄存器的配置。
2.根据权利要求1所述的方法，其特征是所述粗调间隔TC的取值为读选通使能粗调寄存器的最小单元TG0的两倍，即TC=2 TG0。
CN201210138811.9A 2012-05-07 2012-05-07 内存读操作数据选通使能时机的配置方法 Active CN102664039B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201210138811.9A CN102664039B (zh) 2012-05-07 2012-05-07 内存读操作数据选通使能时机的配置方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201210138811.9A CN102664039B (zh) 2012-05-07 2012-05-07 内存读操作数据选通使能时机的配置方法

Publications (2)

Publication Number Publication Date
CN102664039A true CN102664039A (zh) 2012-09-12
CN102664039B CN102664039B (zh) 2014-06-18

Family

ID=46773502

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210138811.9A Active CN102664039B (zh) 2012-05-07 2012-05-07 内存读操作数据选通使能时机的配置方法

Country Status (1)

Country Link
CN (1) CN102664039B (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070002642A1 (en) * 2005-07-01 2007-01-04 Lsi Logic Corporation Method and/or apparatus for training DQS strobe gating
JP2008067245A (ja) * 2006-09-11 2008-03-21 Sharp Corp 位相調整回路
CN101446841A (zh) * 2008-12-01 2009-06-03 炬才微电子（深圳）有限公司 确定存储器控制器时钟校准值的方法及系统
CN102034546A (zh) * 2009-09-25 2011-04-27 英特尔公司 存储器链路初始化

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070002642A1 (en) * 2005-07-01 2007-01-04 Lsi Logic Corporation Method and/or apparatus for training DQS strobe gating
JP2008067245A (ja) * 2006-09-11 2008-03-21 Sharp Corp 位相調整回路
CN101446841A (zh) * 2008-12-01 2009-06-03 炬才微电子（深圳）有限公司 确定存储器控制器时钟校准值的方法及系统
CN102034546A (zh) * 2009-09-25 2011-04-27 英特尔公司 存储器链路初始化

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
赵天云等: "DDR2 SDRAM控制器的设计与实现", 《微电子学与计算机》 *

Also Published As

Publication number Publication date
CN102664039B (zh) 2014-06-18

Similar Documents

Publication Publication Date Title
US11953981B2 (en) Memory module register access
CN102637155B (zh) 通过训练加修正配置ddr3中数据选通信号延时的方法
CN104134454B (zh) 用于在存储系统中校准写入定时的方法和装置
CN104981789B (zh) 用于可变延时存储器操作的设备及方法
EP3105761B1 (en) Memory physical layer interface logic for generating dynamic random access memory (dram) commands with programmable delays
US8412870B2 (en) Optimized arbiter using multi-level arbitration
EP2075703A1 (en) Memory control circuit, method, and integrated circuit
US7558908B2 (en) Structure of sequencers that perform initial and periodic calibrations in a memory system
US20080126641A1 (en) Methods and Apparatus for Combining Commands Prior to Issuing the Commands on a Bus
US9208836B1 (en) Chip-to-chip signaling with improved bandwidth utilization
DE112004001660T5 (de) Echotakt auf Speichersystem mit Warteinformationen
WO2009080826A1 (en) Read status controller
US20190107974A1 (en) Memory devices with programmable latencies and methods for operating the same
US20180174624A1 (en) Memory component with adjustable core-to-interface data rate ratio
US10521387B2 (en) NAND switch
US20130339555A1 (en) Parallel status polling of multiple memory devices
CN102664039B (zh) 内存读操作数据选通使能时机的配置方法
DE10110567B4 (de) Datenverarbeitungssystem mit einstellbaren Takten für unterteilte synchrone Schnittstellen
US8624639B2 (en) Integrated circuit chip and system having the same
US8732433B2 (en) Apparatuses and methods for providing data from multiple memories
CN102693197B (zh) 内存控制器读选通使能微调寄存器的最小单元计算方法
CN206282270U (zh) 一种处理器
US11847461B2 (en) Out-of-order input / output write
JP2010244408A (ja) メモリコントローラおよびメモリインターフェース方法
EP4187395A1 (de) Verfahren und einrichtung zur emulation von übertragungsprotokollen zur ansteuerung von elektronischen bausteinen an einem bussystem

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: JIANGSU LONGXIN MENGLAN INFORMATION SECURITY TECHN

Free format text: FORMER OWNER: JIANGSU ZHONGKE MENGLAN TECHNOLOGY CO., LTD.

Effective date: 20150611

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20150611

Address after: 215500 Jiangsu city of Suzhou province Changshou City Yushan Town Menglan Village

Patentee after: JIANGSU LONGXIN MENGLAN INFORMATION SAFETY TECHNOLOGY CO., LTD.

Address before: 215500 Jiangsu city of Suzhou province Changshou City Yushan Town Menglan Village

Patentee before: Jiangsu Lemote Technology Corporation Limited

CP03 Change of name, title or address
CP03 Change of name, title or address

Address after: 215500 Changshou City, Jiangsu Province, Dream Road, No., No. 8

Patentee after: Jiangsu Aerospace dragon dream Information Technology Co., Ltd.

Address before: 215500 Jiangsu city of Suzhou province Changshou City Yushan Town Menglan Village

Patentee before: JIANGSU LONGXIN MENGLAN INFORMATION SAFETY TECHNOLOGY CO., LTD.