CN102654853A - 一种采用两个微处理器的Nandflash控制器 - Google Patents

Abstract

一种采用两个微处理器的Nandflash控制器，由主微控制器、从微控制器、系统接口控制器、系统端DMA控制器、系统存储器访问仲裁逻辑单元、系统存储器、主从微控制器交互控制逻辑单元、从微控制器存储器、Nandflash DMA控制器、Nandflash数据缓存区以及Nandflash接口控制器构成。本发明通过采用在系统硬件中增加一个专门控制Nandflash指令执行的从微控制器的实现方式，简化Nandflash控制器的程序设计，从而提高Nandflash控制器的性能。

Description

一种采用两个微处理器的Nandflash控制器

技术领域

本发明涉及一种Nandflash控制器，尤其涉及一种采用两个微处理器的Nandflash控制器。

背景技术

Nandflash技术在近几年里得到了突飞猛进的发展，由1位/单元的SLC技术发展到了2位/单元甚至3位/单元的MLC技术，同时Nandflash的生产工艺也得到不断地进步。随着技术的发展，Nandflash存储器的容量不断增大，单位容量的成本也大幅降低，应用Nandflash的领域也越来越多。

Nandflash应用技术的发展使得Nandflash应用的指令越来越多，Nandflash控制器的设计越来越复杂。复杂的设计势必会导致系统运行效率降低，如何通过改进Nandflash控制器的设计，以简化Nandflash控制器应用程序的设计和提高Nandflash控制器的性能成为本发明所要解决的技术问题。

发明内容

本发明目的提供一种采用两个微处理器的Nandflash控制器，通过在系统硬件中增加一个专门控制Nandflash指令执行的从微控制器，简化Nandflash控制器程序设计，从而提高Nandflash控制器的性能。

一种采用两个微处理器的Nandflash控制器，由主微控制器、从微控制器、系统接口控制器、系统端DMA控制器、系统存储器访问仲裁逻辑单元、系统存储器、主从微控制器交互控制逻辑单元、从微控制器存储器、Nandflash DMA控制器、Nandflash数据缓存区以及Nandflash接口控制器构成。

主微控制器，用于控制整个Nandflash控制器电路；

从微控制器，用于控制Nandflash指令的具体执行；

系统接口控制器，用于以某种特定协议(如IDE、USB、SATA和PCIE等)和主控端进行数据传输，主控端包含但不限于SATA、USB、PCIE、PATA等；

系统端DMA控制器，Direct Memory Access控制器，用于控制系统接口控制器和内存之间的数据传输；

系统存储器访问仲裁逻辑单元，用于仲裁主微控制器、系统接口控制器和Nandflash控制器对系统存储器的访问请求；

系统存储器，用于暂存系统端和Nandflash控制器间传输的数据，也用于存放当前数据读写所使用的地址映射表；

主从微控制器交互控制逻辑单元，用于主从微控制器之间的信息交流；

从微控制器存储器，用于作为从微控制器的程序运行空间；

Nandflash DMA控制器，用于控制系统存储器与Nandflash数据缓存区的数据传输；

Nandflash数据缓存区，用于缓存从系统存储器读出但来不及写入Nandflash存储器的数据，也用于缓存从Nandflash存储器读出但来不及写入系统存储器的数据；

Nandflash接口控制器，用于控制和Nandflash存储器阵列之间的数据传输。

系统接收到访问Nandflash存储器的请求时，系统将访问请求拆分成对Nandflash的读、写或者擦除的指令，写入主从微控制器交互控制逻辑单元并通知从微控制器开始执行Nandflash的指令。

从微控制器首先检查要访问的Nandflash存储器的状态，若为空闲则将Nandflash指令发送给Nandflash存储器；若不为空闲，则需要等待Nandflash存储器变为空闲，然后再将Nandflash指令发送给Nandflash存储器。

从微控制器将指令发送给Nandflash存储器后，等Nandflash存储器准备好接收数据或者发送数据后，启动Nandflash DMA控制器向Nandflash存储器写入数据或者从Nandflash存储器读出数据。

主从微控制器交互控制逻辑单元为主微控制器和从微控制器件的交互接口，由Nandflash指令队列、中断生成逻辑单元以及Nandflash指令队列状态寄存器构成。

主微控制器将Nandflash指令写入Nandflash指令队列之后，置相应的指令队列状态寄存器为1，中断生成逻辑单元检测到指令队列状态寄存器由0变1之后，发送中断给从微控制器；当从微控制器执行完一条Nandflash指令后，置相应的指令队列状态寄存器为0，中断生成逻辑单元检测到指令队列状态寄存器由1变0之后，发送中断给主微控制器。

Nandflash指令的整个执行过程完全由从微控制器控制，无需主微控制器的参与，因此可以降低主微控制器的运行负荷，简化主微控制器软件程序的设计。

附图说明

图1本发明提供的采用两个微处理器的Nandflash控制器电路结构图

图2主从微控制器交互控制逻辑单元示意图

具体实施方案

以下结合附图对本发明提出的发明内容进行详细的描述，图1为本发明提供的采用两个微处理器的Nandflash控制器的电路结构图。

当系统接收到访问Nandflash存储器的请求时，系统将访问请求拆分成对Nandflash的读、写或者擦除的指令，写入主从微控制器交互控制逻辑单元并通知从微控制器开始执行Nandflash的指令。

Nandflash指令的内容为：每个Nandflash指令的内容共占用16个字节，如下表1所示：

表1Nandflash指令的内容

如图2中所示，主从控制器交互逻辑单元由Nandflash指令队列、Nandflash指令队列状态寄存器及中断生成逻辑构成。

主微控制器将Nandflash指令写入Nandflash指令队列之后，置相应的指令队列状态寄存器为1。中断生成逻辑单元检测到指令队列状态寄存器由0变1之后，发送中断给从微控制器。从微控制器接受到中断后，读取指令队列状态寄存器，确定指令在指令队列中的地址，然后将指令从指令队列读取到从微控制器系统存储器并开始执行该条指令。

当从微控制器执行完一条Nandflash指令后，置相应的指令队列状态寄存器为0。中断生成逻辑检测到指令队列状态寄存器由1变0之后，发送中断给主微控制器。

每个Nandflash指令都对应一个状态位寄存器，指示指令队列的状态。当主微控制器将一条Nandflash指令写入Nandflash指令队列时，将对应的状态寄存器置1，当从微控制器执行完一条Nandflash指令之后，将对应的态寄存器置0。主微控制器在将Nandflash指令写入指令队列前，需要检查有没有为0的Nandflash指令队列状态位寄存器，若有则选择一对应位置写入，若无则需等待任一Nandflash指令队列状态位寄存器变为0。

Nandflash指令队列深度取决于Nandflash控制器芯片可以同时执行的Nandflash指令的数量。一般等于Nandflash控制芯片所连接的Nandflash阵列中Nandflash存储器的数量。

Nandflash指令的整个执行过程完全由从微控制器控制，无需主微控制器的参与，从而可以简化主微控制器软件程序的设计。

Claims (6)

1.一种采用两个微处理器的Nandflash控制器，由主微控制器、从微控制器、系统接口控制器、系统端DMA控制器、系统存储器访问仲裁逻辑单元、系统存储器、主从微控制器交互控制逻辑单元、从微控制器存储器、Nandflash DMA控制器、Nandflash数据缓存区以及Nandflash接口控制器构成，其特征在于所述主微控制器控制整个Nandflash控制器电路，从微控制器控制Nandflash指令的具体执行。

2.如权利要求1所述的一种采用两个微处理器的Nandflash控制器，其特征在于所述主从微控制器交互控制逻辑单元为主微控制器和从微控制器的交互接口。

3.如权利要求1所述的一种采用两个微处理器的Nandflash控制器，其特征在于所述主从微控制器交互控制逻辑单元由Nandflash指令队列、中断生成逻辑单元以及Nandflash指令队列状态寄存器构成。

4.如权利要求1或3所述的一种采用两个微处理器的Nandflash控制器，其特征在于所述Nandflash指令队列状态寄存器由主微控制器置1，由从微控制器置0。

5.如权利要求1或3所述的一种采用两个微处理器的Nandflash控制器，其特征在于所述中断生成逻辑单元检测到指令队列状态寄存器由0变1后，发送中断给从微控制器；检测到指令队列状态寄存器由1变0之后，发送中断给主微控制器。

6.如权利要求1所述的一种采用两个微处理器的Nandflash控制器，其特征在于所述采用两个微处理器的Nandflash控制器通信的主控端为SATA、USB、PCIE或PATA。

Images