CN103207846A - 内存控制器及控制方法 - Google Patents

内存控制器及控制方法 Download PDF

Info

Publication number
CN103207846A
CN103207846A CN2012100764463A CN201210076446A CN103207846A CN 103207846 A CN103207846 A CN 103207846A CN 2012100764463 A CN2012100764463 A CN 2012100764463A CN 201210076446 A CN201210076446 A CN 201210076446A CN 103207846 A CN103207846 A CN 103207846A
Authority
CN
China
Prior art keywords
data
impact damper
alignment
single port
moving
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN2012100764463A
Other languages
English (en)
Inventor
林庭玮
张哲玮
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Skymedi Corp
Original Assignee
Skymedi Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Skymedi Corp filed Critical Skymedi Corp
Publication of CN103207846A publication Critical patent/CN103207846A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1605—Handling requests for interconnection or transfer for access to memory bus based on arbitration
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1668—Details of memory controller
    • G06F13/1673—Details of memory controller using buffers

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Information Transfer Systems (AREA)

Abstract

一种内存控制器，包含混合缓冲器及仲裁器。混合缓冲器包含至少一个单端口缓冲器及至少一个多端口缓冲器，用以管理主机与储存装置之间的数据流。仲裁器决定多个主装置存取混合缓冲器的顺序。其中，写入或读取数据可分为至少两部分，分别搬移至单端口缓冲器及多端口缓冲器。

Description

内存控制器及控制方法
技术领域
本发明涉及一种内存控制器，特别是涉及一种适用于内存控制器的混合缓冲器。
背景技术
接口协议用以让电子装置之间的通信更便利及更快速。一般的接口协议有CF(compactFlash)、MS PRO(Memory Stick PRO)、SD(Secure Digital)、μSD(microSD)及通用序列总线(USB)。储存或记忆装置用以储存数据，常见储存装置有硬盘、NOR闪存、NAND闪存及动态随机存取内存(DRAM)。无论是接口协议或储存装置都要求高传输率，以因应不断增加的数据传输量或处理量。然而，接口协议与储存装置的传输率往往无法互相匹配。为了减少非匹配传输率所造成的限制，通常在接口与储存装置之间使用缓冲器，以调节不同速率之间的时序。
传统缓冲器会产生延迟而降低效率，或者需要占用相当的电路面积。因此亟需提出一种具新颖缓冲架构的内存控制器，用以有效的利用缓冲器。
发明内容
鉴于上述，本发明实施例提出一种具混合缓冲器的内存控制器及内存控制方法，可有效利用单端口内存及双端口内存，使得内存控制器的整体效能能够经济地有效提升。
根据本发明实施例，内存控制器包含混合缓冲器及仲裁器。混合缓冲器用以管理主机与储存装置之间的数据流，该混合缓冲器包含至少一个单端口缓冲器及至少一个多端口缓冲器。仲裁器用以决定多个主装置存取混合缓冲器的顺序。其中，写入或读取数据可分为至少两部分，分别搬移至单端口缓冲器及多端口缓冲器。
附图说明
图1显示本发明实施例的内存控制器的方块图。
图2A显示本发明实施例依主从观点的内存控制器的细部方块图。
图2B例示图2A的内存控制器。
图3显示本发明实施例的混合缓冲器的细部方块图。
图4A显示图3的单端口缓冲器及双端口缓冲器所使用的地址重迭映像(wrapping)机制。
图4B显示图3的单端口缓冲器及双端口缓冲器所使用的内部数据搬移机制。
图5A显示传统内存控制器的方块图，其使用单端口缓冲器及两个后端装置。
图5B显示本发明实施例的内存控制器与两个后端装置的简化方块图。
图6显示本发明实施例之内存控制方法的流程图。
图7A显示图6的写入程序的细部流程图。
图7B至图7C显示图7A的写入程序的数据流。
图8A显示图6的读取程序的细部流程图。
图8B至图8C显示图8A的读取程序的数据流。
图9A至图9B显示本发明另一实施例的双面(two-plane)储存装置的写入程序的流程图。
图10A至图10B显示本发明另一实施例的双面(two-plane)储存装置的读取程序的流程图。
主要组件符号说明
2 缓冲器
10 内存控制器
101 接口控制器
102 混合缓冲器
102A 单端口缓冲器
102B 双端口缓冲器
103 仲裁器
104 模块
104A 用户
104B 主装置
1041 USB界面
1041A USB实体层(PHY)
1041B USB链接层
1042 微处理器(μP)
1043 内存接口控制器
1043A ECC单元
1043B 随机产生器
12 主机
14 储存装置
51-57 步骤
561-564 步骤
571-574 步骤
具体实施方式
图1显示本发明实施例之内存控制器10的方块图。内存控制器10包含接口控制器101，用以处理和主机12(例如计算机)的通信协议，例如CF(compactFlash)、MS PRO(Memory Stick PRO)、SD(Secure Digital)、μSD(microSD)、eMMC(embedded Multi MediaCard)及通用序列总线(USB)。内存控制器10还包含混合缓冲器102，用以管理主机12与储存装置14间的数据流，该储存装置14可为硬盘、NOR闪存、NAND闪存或动态随机存取内存(DRAM)。混合缓冲器102可包含随机存取内存(RAM)，但不限定于此。内存控制器10可整合于储存装置14。
图2A显示本发明实施例依主从(master-slave)观点的内存控制器10的细节方块图。在本实施例中，仲裁器103决定多个模块104存取混合缓冲器102(其作为从装置)的顺序，其中每一模块104包含一用户104A，其对相应的主装置104B作请求(request)。本实施例的仲裁器103使用循环排程(round-robin scheduling)，以循环方式且不具优先级依序分派时间片段给每一模块104。
图2B例示内存控制器10，其位于主机12与闪存14之间。内存控制器10包含以下作为主装置的多个模块：USB接口1041，其具有USB实体层(PHY)1041A及USB链接层(link layer)1041B；微处理器(μP)1042；及内存接口控制器1043，其具有错误更正(error-correcting code，ECC)单元1043A及随机产生器1043B。所述模块1041、1042及1043通常分属于不同的频率领域。内存控制器10还包含数据先进先出(FIFO)缓冲器102，作为从装置。
图3显示本发明实施例的混合缓冲器102的细节方块图。在本实施例中，混合缓冲器102包含单端口(single-port)缓冲器102A及双端口(dual-port)缓冲器102B(或多端口缓冲器)。图标的每一区块可表示(实体)数据传输单位，例如512字节的大小。单端口缓冲器102A为一种内存装置(例如RAM)，在每一时间仅允许进行单一读取或写入的存取。因此，当交替执行读取及写入操作时，单端口缓冲器102A会造成延迟(latency)。双端口缓冲器102B为一种内存装置，在每一时间允许多个读取或写入的存取，而不会造成延迟。值得注意的是，双端口缓冲器102B的执行快于单端口缓冲器102A，但是具有较大的电路面积或闸门数目(gate count)。鉴于此，本实施例同时使用单端口缓冲器102A及双端口缓冲器102B(或多端口缓冲器)，有效利用这两者以得到较佳的效能。本实施例可将写入/读取数据分为两部分，分别搬移至单端口缓冲器102A与双端口缓冲器102B。在本实施例中，如图3所示，单端口缓冲器102A的(数据)大小为两个数据页，而双端口缓冲器102B的大小为ECC单元(例如图2B的1043A)所能处理最大数据量的二倍。一般来说，由于双端口缓冲器102B具有同时进行多个读取/写入的能力，因此双端口缓冲器102B的大小远小于单端口缓冲器102A的大小。
本实施例的单端口缓冲器102A或双端口缓冲器102B可使用地址重迭映像(wrapping)机制，如图4A所示。在图式中，实线区块表示物理内存区块，而虚线区块则表示虚拟内存区块。例如，虚拟内存区块5可映像至物理内存区块0。藉此，对于内存区块5的存取将等同于对内存区块0的存取。藉由地址重迭映像机制，可大量减少单端口缓冲器102A或双端口缓冲器102B的大小。此外，本实施例的单端口缓冲器102A或双端口缓冲器102B可使用内部数据搬移机制，如图4B所示。例如，内存区块2及4的内容可在内部进行互换。
图5A显示传统内存控制器的方块图，其使用单端口缓冲器2及两(或多)个后端装置BE0及BE1，其作为与储存装置(未显示)的接口，以实现多信道的实施。后端装置BE0及BE1可进行储存装置的复制(copyback)操作，或者执行ECC。根据此架构，缓冲器2的大小为一般缓冲器大小的二倍，用以调适两个后端装置BE0及BE1。图5B显示本发明实施例的内存控制器10与两(或多)个后端装置BE0及BE1的简化方块图。由于本实施例的内存控制器10使用单端口缓冲器102A及双端口缓冲器102B(如图3所示)，因此单端口缓冲器102A的大小仅为图5A的单端口缓冲器2的一半。
图6显示本发明实施例的内存控制方法的流程图。在系统初始化(步骤51)之后，仲裁器103选择多个主装置之一(步骤52)。在步骤53，主机12接收一命令，并剖析(parse)该接收命令(步骤54)。根据剖析结果，步骤55确定所请求者为写入程序或者为读取程序。如果所请求者为写入程序，则流程进入步骤56，否则进入步骤57。
图7A显示图6的写入程序的细节流程图，而图7B至图7C显示本发明实施例的写入程序的数据流。在缓冲状态初始化(步骤561)之后，执行步骤562以决定自主机12写入储存装置14的数据是否对齐于具预设长度的数据单位边界(例如后端装置边界)。如图7B所示，由于写入数据对齐于数据单位边界(例如页边界)，因此将写入数据搬移至双端口缓冲器102B(步骤563)。如果步骤562决定写入数据并未对齐于数据单位边界，如图7C所示，则将非对齐数据(例如图7C第一及第五笔数据)搬移至单端口缓冲器102A(步骤564)，而将对齐数据(例如第二至第四笔数据)搬移至双端口缓冲器102B(步骤563)。重复上述流程，直到写入资料已结束为止。
图8A显示图6的读取程序的细节流程图，而图8B至图8C显示本发明实施例的读取程序的数据流。在缓冲状态初始化(步骤571)之后，执行步骤572以决定从储存装置14读取至主机12的数据是否对齐于数据单位边界(例如后端装置边界)。如图8B所示，由于读取数据对齐于数据单位边界(例如页边界)，因此将读取数据搬移至双端口缓冲器102B(步骤573)。如果步骤572决定读取数据并未对齐于数据单位边界，如图8C所示，则将非对齐数据(例如图8C的第五笔数据)搬移至单端口缓冲器102A(步骤574)。在本实施例中，第一数据单位的非对齐数据可搬移至双端口缓冲器102B。此外，最后一数据单位的读取数据中，位于非对齐数据的后续数据(如图标交叉斜线区域)也一并搬移至单端口缓冲器102A，使得这些后续数据可预撷取(pre-fetch)至主机12。重复上述流程，直到读取数据已结束为止。
图9A至图9B显示本发明另一实施例的双面(two-plane)储存装置(或多面储存装置)的写入程序的流程图。在本实施例中，决定写入资料是否对齐于具预设长度的资料面(data plane)边界。如图9A所示，由于写入数据对齐于数据面边界，因此将写入数据搬移至双端口缓冲器102B。如果写入数据并未对齐于相应数据面边界，如图9B所示，则将非对齐数据(例如图9B的第一笔数据的左半面以及第五笔数据的左半面)搬移至单端口缓冲器102A，而其它对齐数据则搬移至双端口缓冲器102B。
图10A至图10B显示本发明另一实施例的双面(two-plane)储存装置(或多面储存装置)的读取程序的流程图。在本实施例中，决定从储存装置14读取至主机12的数据(特别是最后一个数据单位的数据)是否对齐于资料面(data plane)边界。如图10A所示，由于读取数据对齐于数据面边界，因此将读取数据搬移至双端口缓冲器102B。如果最后一个数据面的读取数据并未对齐于相应数据面边界，如图10B所示，则将非对齐数据(例如图10B的最后一笔左半面数据)搬移至单端口缓冲器102A。在本实施例中，最后一个数据面的读取数据中，位于非对齐数据的后续数据(如图标交叉斜线区域)也一并搬移至单端口缓冲器102A，使得该些后续数据可预撷取(pre-fetch)至主机12。
以上所述仅为本发明的优选实施例而已，并非用以限定本发明；凡其它未脱离发明所揭示的精神下所完成的等效改变或修饰，均应包含在权利要求所限定的范围内。

Claims (19)

1.一种内存控制器，包含：
一混合缓冲器，用以管理一主机与一储存装置之间的数据流，该混合缓冲器包含至少一个单端口缓冲器及至少一个多端口缓冲器；及
一仲裁器，用以决定多个主装置存取所述混合缓冲器的顺序；
其中写入或读取数据可分为至少两部分，分别搬移至所述单端口缓冲器及所述多端口缓冲器。
2.如权利要求1所述的内存控制器，其中，所述混合缓冲器包含一随机存取内存。
3.如权利要求1所述的内存控制器，其中，所述主装置包含一通用序列总线接口、一微处理器或一内存接口控制器。
4.如权利要求1所述的内存控制器，其中，所述单端口缓冲器或所述多端口缓冲器使用地址重迭映像机制。
5.如权利要求1所述的内存控制器，如果写入所述储存装置的数据对齐于一具预设长度的数据单位边界，则对齐的该数据搬移至所述多端口缓冲器；如果写入的数据未对齐于所述数据单位边界，则非对齐数据搬移至所述单端口缓冲器。
6.如权利要求1所述的内存控制器，如果读取至所述主机的数据对齐于一具预设长度的数据单位边界，则对齐的数据搬移至所述多端口缓冲器；如果最后一个数据单位的读取数据未对齐于所述数据单位边界，则非对齐数据搬移至所述单端口缓冲器。
7.如权利要求6所述的内存控制器，其中，在所述最后一个数据单位的读取数据中，位于非对齐数据的后续数据一并搬移至所述单端口缓冲器，使得该后续数据被预撷取至所述主机。
8.如权利要求1所述的内存控制器，其中，所述储存装置包含多个数据面，如果写入所述储存装置的数据对齐于一具预设长度的数据面边界，则对齐的数据搬移至所述多端口缓冲器；如果写入的数据未对齐于所述数据面边界，则非对齐数据搬移至所述单端口缓冲器。
9.如权利要求1所述的内存控制器，其中，所述储存装置包含多个数据面，如果读取至所述主机的数据对齐于一具预设长度的数据面边界，则对齐的该数据搬移至所述多端口缓冲器；如果最后一个数据面的读取数据未对齐于所述数据面边界，则非对齐数据搬移至所述单端口缓冲器。
10.如权利要求9所述的内存控制器，其中位于所述非对齐数据的后续数据一并搬移至所述单端口缓冲器，使得该后续数据被预撷取至所述主机。
11.一种内存控制方法，包含：
提供一混合缓冲器，用以管理一主机与一储存装置之间的数据流，所述混合缓冲器包含至少一个单端口缓冲器及至少一个多端口缓冲器；
仲裁以决定多个主装置存取所述混合缓冲器的顺序；
剖析接收自所述主机的一命令，以决定所请求者为一写入程序或为一读取程序；及
将写入或读取数据分为至少两部分，并分别搬移至所述单端口缓冲器及所述多端口缓冲器。
12.如权利要求11所述的内存控制方法，其中，所述混合缓冲器包含一随机存取内存。
13.如权利要求11所述的内存控制方法，其中，所述单端口缓冲器或所述多端口缓冲器使用地址重迭映像机制。
14.如权利要求11所述的内存控制方法，还包括一步骤以决定写入所述储存装置的数据是否对齐于一具预设长度的数据单位边界，如果写入的数据对齐于该数据单位边界，则对齐的数据搬移至所述多端口缓冲器；如果写入的该数据未对齐于所述数据单位边界，则非对齐数据搬移至该单端口缓冲器。
15.如权利要求11所述的内存控制方法，还包括一步骤以决定读取至所述主机的数据是否对齐于一具预设长度的数据单位边界，如果所述读取数据对齐于该数据单位边界，则对齐的数据搬移至该多端口缓冲器；如果最后一个数据单位的读取数据未对齐于该数据单位边界，则非对齐数据搬移至所述单端口缓冲器。
16.如权利要求15所述的内存控制方法，还包括将在所述最后一个数据单位的读取数据中，位于所述非对齐数据的后续数据一并搬移至所述单端口缓冲器，使得所述后续数据被预撷取至所述主机。
17.如权利要求11所述的内存控制方法，还包括一步骤以决定写入所述储存装置的数据是否对齐于一具预设长度的数据面边界，其中所述储存装置包含多个数据面，如果写入的数据对齐于所述数据面边界，则对齐的数据搬移至所述多端口缓冲器；如果写入的数据未对齐于所述数据面边界，则非对齐数据搬移至所述单端口缓冲器。
18.如权利要求11所述的内存控制方法，还包括一步骤以决定读取至所述主机的数据是否对齐于一具预设长度的数据面边界，其中所述储存装置包含多个数据面，如果读取数据对齐于所述该数据面边界，则对齐的数据搬移至所述多端口缓冲器；如果最后一个数据面的读取数据未对齐于所述数据面边界，则非对齐数据搬移至所述单端口缓冲器。
19.如权利要求18所述的内存控制方法，还包括将位于所述非对齐数据的后续数据一并搬移至所述单端口缓冲器，使得所述后续数据被预撷取至所述主机。
CN2012100764463A 2012-01-17 2012-03-21 内存控制器及控制方法 Pending CN103207846A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US13/351,668 2012-01-17
US13/351,668 US20130185491A1 (en) 2012-01-17 2012-01-17 Memory controller and a method thereof

Publications (1)

Publication Number Publication Date
CN103207846A true CN103207846A (zh) 2013-07-17

Family

ID=48755073

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2012100764463A Pending CN103207846A (zh) 2012-01-17 2012-03-21 内存控制器及控制方法

Country Status (3)

Country Link
US (1) US20130185491A1 (zh)
CN (1) CN103207846A (zh)
TW (1) TW201331826A (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106959929A (zh) * 2017-03-17 2017-07-18 数据通信科学技术研究所 一种多端口访问的存储器及其工作方法
CN113434439A (zh) * 2021-06-28 2021-09-24 中信科移动通信技术股份有限公司 一种基于模拟i2c接口的数据连续写入方法及系统
TWI819635B (zh) * 2022-06-01 2023-10-21 瑞昱半導體股份有限公司 記憶體控制系統與記憶體控制方法

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9453655B2 (en) 2011-10-07 2016-09-27 Google Inc. Methods and graphical user interfaces for reporting performance information for an HVAC system controlled by a self-programming network-connected thermostat
US10346275B2 (en) 2010-11-19 2019-07-09 Google Llc Attributing causation for energy usage and setpoint changes with a network-connected thermostat
US8850348B2 (en) 2010-12-31 2014-09-30 Google Inc. Dynamic device-associated feedback indicative of responsible device usage
US8893032B2 (en) 2012-03-29 2014-11-18 Google Inc. User interfaces for HVAC schedule display and modification on smartphone or other space-limited touchscreen device
KR20130102393A (ko) * 2012-03-07 2013-09-17 삼성전자주식회사 Ｆｉｆｏ 메모리 장치 및 이를 포함하는 전자 장치
US8620841B1 (en) 2012-08-31 2013-12-31 Nest Labs, Inc. Dynamic distributed-sensor thermostat network for forecasting external events
KR101468677B1 (ko) * 2013-12-27 2014-12-05 (주)실리콘화일 아비터를 이용한 메모리의 억세스 제어회로
CN104461925B (zh) * 2014-11-14 2017-10-13 浪潮(北京)电子信息产业有限公司 一种存储设备地址对齐的自动纠正方法和装置
CN104793900A (zh) * 2015-02-10 2015-07-22 北京君正集成电路股份有限公司 一种对nand进行操作的方法及装置
CN104679609B (zh) * 2015-02-11 2017-12-15 北京配天技术有限公司 数控系统

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6449706B1 (en) * 1999-12-22 2002-09-10 Intel Corporation Method and apparatus for accessing unaligned data
US20050018514A1 (en) * 2001-08-23 2005-01-27 Knaack Roland T. Integrated DDR/SDR flow control managers that support multiple queues and mux, demux and broadcast operating modes
CN1669011A (zh) * 2002-05-14 2005-09-14 微米技术有限公司 无序的动态随机存取存储器序列器
US7196963B1 (en) * 2005-10-17 2007-03-27 Lattice Semiconductor Corporation Address isolation for user-defined configuration memory in programmable devices

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6404670B2 (en) * 1996-05-24 2002-06-11 Uniram Technology, Inc. Multiple ports memory-cell structure
DE10213839B4 (de) * 2002-03-27 2016-11-03 Advanced Micro Devices, Inc. DMA-Mechanismus für einen Hochgeschwindigkeitspaketbus
US7555579B2 (en) * 2004-05-21 2009-06-30 Nortel Networks Limited Implementing FIFOs in shared memory using linked lists and interleaved linked lists
US7930472B2 (en) * 2008-02-27 2011-04-19 Himax Technologies Limited Method for accessing a first-in-first-out (FIFO) buffer and a FIFO controller therefor
US8250287B1 (en) * 2008-12-31 2012-08-21 Micron Technology, Inc. Enhanced throughput for serial flash memory, including streaming mode operations
US8959291B2 (en) * 2010-06-04 2015-02-17 Lsi Corporation Two-port memory capable of simultaneous read and write
US8924631B2 (en) * 2011-09-15 2014-12-30 Sandisk Technologies Inc. Method and system for random write unalignment handling

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6449706B1 (en) * 1999-12-22 2002-09-10 Intel Corporation Method and apparatus for accessing unaligned data
US20050018514A1 (en) * 2001-08-23 2005-01-27 Knaack Roland T. Integrated DDR/SDR flow control managers that support multiple queues and mux, demux and broadcast operating modes
CN1669011A (zh) * 2002-05-14 2005-09-14 微米技术有限公司 无序的动态随机存取存储器序列器
US7196963B1 (en) * 2005-10-17 2007-03-27 Lattice Semiconductor Corporation Address isolation for user-defined configuration memory in programmable devices

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106959929A (zh) * 2017-03-17 2017-07-18 数据通信科学技术研究所 一种多端口访问的存储器及其工作方法
CN106959929B (zh) * 2017-03-17 2020-08-04 数据通信科学技术研究所 一种多端口访问的存储器及其工作方法
CN113434439A (zh) * 2021-06-28 2021-09-24 中信科移动通信技术股份有限公司 一种基于模拟i2c接口的数据连续写入方法及系统
TWI819635B (zh) * 2022-06-01 2023-10-21 瑞昱半導體股份有限公司 記憶體控制系統與記憶體控制方法

Also Published As

Publication number Publication date
US20130185491A1 (en) 2013-07-18
TW201331826A (zh) 2013-08-01

Similar Documents

Publication Publication Date Title
CN103207846A (zh) 内存控制器及控制方法
US9304938B2 (en) Storage device and data transferring method thereof
Gao et al. Exploiting parallelism for access conflict minimization in flash-based solid state drives
CN108121672A (zh) 一种基于NandFlash存储器多通道的存储阵列控制方法与装置
US10866921B2 (en) Apparatuses and methods for an operating system cache in a solid state device
CN102841871B (zh) 基于高速串行总线的DMA结构的pipeline读写方法
CN102521179A (zh) 一种dma读操作的实现装置和方法
EP3910488A1 (en) Systems, methods, and devices for near data processing
CN102566939B (zh) 一种固态硬盘及其读-修改-写操作的数据管理方法
US9904807B2 (en) Memory system and information processing system
CN111158633A (zh) 一种基于fpga的ddr3多通道读写控制器及控制方法
CN101436171B (zh) 模块化通信控制系统
TWI526828B (zh) 資料存取方法及使用此方法的記憶體控制器與儲存裝置
US20220374150A1 (en) Adjustable timer component for semiconductor devices
CN109799959B (zh) 一种提高开放通道固态盘写并行性的方法
CN110888592A (zh) 基于延迟ssd系统智能并行资源利用的请求调度方法及系统
CN114253461A (zh) 混合通道存储设备
WO2015058641A1 (zh) 一种混合硬盘的实现方法及装置
CN113468083B (zh) 一种双端口NVMe控制器及控制方法
CN107943413B (zh) 一种固态硬盘提升读性能的方法
CN114253462A (zh) 提供混合通道存储设备的方法
Khalifa et al. Memory controller architectures: A comparative study
CN108877862A (zh) 页条带的数据组织以及向页条带写入数据的方法与装置
TW201342193A (zh) 高效能進階主機控制器介面
Ou et al. Gemini: a novel hardware and software implementation of high-performance PCIe SSD

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20130717