CN102637694A - 一种叠栅式可编程闪存器件 - Google Patents

一种叠栅式可编程闪存器件 Download PDF

Info

Publication number
CN102637694A
CN102637694A CN2012100972080A CN201210097208A CN102637694A CN 102637694 A CN102637694 A CN 102637694A CN 2012100972080 A CN2012100972080 A CN 2012100972080A CN 201210097208 A CN201210097208 A CN 201210097208A CN 102637694 A CN102637694 A CN 102637694A
Authority
CN
China
Prior art keywords
grid
memory device
dividing wall
shallow trench
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN2012100972080A
Other languages
English (en)
Inventor
肖海波
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huali Microelectronics Corp
Original Assignee
Shanghai Huali Microelectronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huali Microelectronics Corp filed Critical Shanghai Huali Microelectronics Corp
Priority to CN2012100972080A priority Critical patent/CN102637694A/zh
Publication of CN102637694A publication Critical patent/CN102637694A/zh
Pending legal-status Critical Current

Links

Images

Landscapes

  • Non-Volatile Memory (AREA)

Abstract

本发明一种叠栅式可编程闪存器件，包括：衬底以及衬底两侧所设有的第一浅沟槽以及第二浅沟槽，其中，还包括，位于衬底的上部均匀设有多个源极区，在所述衬底的上表面设有第一选择栅与第二选择栅，在所述第一选择栅与第二选择栅之间设有第一隔离壁与第二隔离壁，在所述第一隔离壁与第二隔离壁之间填充多晶硅形成源线接触点。通过使用发明一种叠栅式可编程闪存器件，有效地通过源线采用了自对准工艺，解决了用光罩定义图形所需要预留工艺窗口的问题，同时使器件尺寸的缩小化成为可能。

Description

一种叠栅式可编程闪存器件
技术领域
本发明涉及一种闪存器件，尤其涉及一种叠栅式可编程闪存器件。
背景技术
闪存以其存储密度高，可靠性好等优点成为广泛应用的非挥发性存储器。闪存分为分栅结构和叠栅两种结构。然而现有的闪存在迈向更高存储密度的时候，由于受到编程电压的限制，通过缩小器件尺寸来提高存储密度将会面临很大的挑战。尤其是叠栅结构，其具有两个栅极：浮栅(Floating Gate，简称FG)和选择栅(Select Gate，简称SG)，而且其源线和字线都是通过接触孔引出的，因此器件的缩小化受到了接触孔关键尺寸（光盘和覆盖层）的限制，然而，在65nm以后，叠栅的优势越来越不如分栅结构。
如图1所示，为一个标准的叠栅式闪存结构，其由源线（SL）、控制栅（CG）、选择栅（SG）、字线和衬底（NW，图中未引出）组成。此结构在当由两个器件构成时，其中的源线、控制栅、选择栅、字线都需要由光罩定义，所以此器件的缩小化受到了一定的限制。
发明内容    
发明公开了一种叠栅式可编程闪存器件。用以解决现有技术中器件缩小到65nm时，由两个器件所构成的叠栅结构，其中源线、控制栅、选择栅、字线都需要由光罩定义，使此器件的缩小化受到了一定的限制的问题。
为实现上述目的，发明采用的技术方案是：
一种叠栅式可编程闪存器件，包括：衬底以及衬底两侧所设有的第一浅沟槽以及第二浅沟槽，其中，还包括，位于衬底的上部均匀设有多个源极区，在所述衬底的上表面设有第一选择栅与第二选择栅，在所述第一选择栅与第二选择栅之间设有第一隔离壁与第二隔离壁，在所述第一隔离壁与第二隔离壁之间填充多晶硅形成源线接触点。
上述的叠栅式可编程闪存器件，其中，所述第一隔离壁与第二隔离壁外形呈弧形，在所述第一隔离壁与第二隔离壁内均设有浮栅与控制栅。
上述的叠栅式可编程闪存器件，其中，所述控制栅位于所述浮栅之上。
上述的叠栅式可编程闪存器件，其中，所述第一选择栅与第二选择栅位于所述第一浅沟槽以及第二浅沟槽之间。
上述的叠栅式可编程闪存器件，其中，所述第一隔离壁、第一选择栅以及第一浅沟槽为同一侧，所述第二隔离壁、第二选择栅以及第二浅沟槽为同一侧。
上述的叠栅式可编程闪存器件，其中，所述源极区位于所述第一浅沟槽以及第二浅沟槽之间。
上述的叠栅式可编程闪存器件，其中，所述衬底为N型晶向的硅片。
本发明中一种叠栅式可编程闪存器件，采用了如上方案具有以下效果：
1、有效地通过源线采用了自对准工艺，解决了用光罩定义图形所需要预留工艺窗口的问题；
2、同时使器件尺寸的缩小化成为可能。
附图说明
通过阅读参照如下附图对非限制性实施例所作的详细描述，发明的其它特征，目的和优点将会变得更明显。
图1为一个标准的叠栅式闪存结构；
图2为本发明的一种叠栅式可编程闪存器件的示意图；
图3为本发明的一种叠栅式可编程闪存器件操作示意图；
如图序号为：衬底1、第一浅沟槽2、第二浅沟槽21、源极区3、第一选择栅4、第二选择栅41、第一隔离壁5、第二隔离壁51、控制栅6、浮栅7、多晶硅8、源线9、字线10。
具体实施方式
为了使发明实现的技术手段、创造特征、达成目的和功效易于明白了解，下结合具体图示，进一步阐述本发明。
如图2、3所示，一种叠栅式可编程闪存器件，包括：衬底1以及衬底1两侧所设有的第一浅沟槽2以及第二浅沟槽21，其中，还包括，位于衬底1的上部均匀设有多个源极区3，在衬底1的上表面设有第一选择栅4与第二选择栅41，进一步的第一选择栅4与第二选择栅41位于有源级区3区域之内，在第一选择栅4与第二选择栅41之间设有第一隔离壁5与第二隔离壁51，在第一隔离壁5与第二隔离壁51之间填充多晶硅8形成源线9接触点。
在本发明的具体实施例中，第一隔离壁5与第二隔离壁51外形呈弧形，在第一隔离壁5与第二隔离壁51内均设有浮栅7与控制栅6。
在本发明的具体实施例中，控制栅6位于浮栅7之上。
在本发明的具体实施例中，第一选择栅4与第二选择栅41位于第一浅沟槽2以及第二浅沟槽21之间。
在本发明的具体实施例中，第一隔离壁5、第一选择栅4以及第一浅沟槽2为同一侧，第二隔离壁51、第二选择栅41以及第二浅沟槽21为同一侧。
在本发明的具体实施例中，源极区3位于第一浅沟槽2以及第二浅沟槽21之间，进一步的，在最靠近第一浅沟槽2以及第二浅沟槽21的源极区3分别接出条字线10。
在本发明的具体实施例中，衬底为N型晶向的硅片。
在本发明的具体实施方式中，可以将多晶硅8至第一浅沟槽2视为第一储存区域，将多晶硅8至第二浅沟槽21视为第二储存区域，进一步的，第一储存区域中字线10、第一选择栅4不接出悬空的漏端，使衬底1构成第一储存区中单元的选择器件，跟正常的逻辑元件完全兼容，而浮栅7以及浮栅7上方的控制栅6形成储存部分；第二储存区域中字线10、第二选择栅41不接出悬空的漏端，使衬底1构成第二储存区中单元的选择器件，跟正常的逻辑元件完全兼容，而浮栅7以及浮栅7上方的控制栅6形成储存部分。
更进一步的为，本发明的读取时、编程时以及擦除时的具体实施方式：
在当读取时，对第一储存区域中的衬底1、字线10、第一选择栅4、控制栅6以及源线9分别加电压为1.8V、0.2V、-1.5V、0V、1.8V；对第二储存区域中的衬底1、字线10、第二选择栅41、控制栅6以及源线9分别加电压为1.8V、0.2V、1.8V、0V、1.8V。
在当编辑时，对第一储存区域中的衬底1、字线10、第一选择栅4、控制栅6以及源线9分别加电压为1.8V、-5V、-7V、11V、0.9V；对第二储存区域中的衬底1、字线10、第二选择栅41、控制栅6以及源线9分别加电压为1.8V、-5V、1.8V、11V、0.9V。
在当擦除时，对第一储存区域中的衬底1、字线10、第一选择栅4、控制栅6以及源线9分别加电压为10V、5V、9V、-9V、9V；对第二储存区域中的衬底1、字线10、第二选择栅41、控制栅6以及源线9分别加电压为10V、5V、5V、1.8V、9V。
综上所述，发明一种叠栅式可编程闪存器件，有效地通过源线采用了自对准工艺，解决了用光罩定义图形所需要预留工艺窗口的问题，同时使器件尺寸的缩小化成为可能。
以上对发明的具体实施例进行了描述。需要理解的是，发明并不局限于上述特定实施方式，其中未尽详细描述的设备和结构应该理解为用本领域中的普通方式予以实施；本领域技术人员可以在权利要求的范围内做出各种变形或修改，这并不影响发明的实质内容。

Claims (7)

1.一种叠栅式可编程闪存器件，包括：衬底以及衬底两侧所设有的第一浅沟槽以及第二浅沟槽，其特征在于，还包括，位于衬底的上部均匀设有多个源极区，在所述衬底的上表面设有第一选择栅与第二选择栅，在所述第一选择栅与第二选择栅之间设有第一隔离壁与第二隔离壁，在所述第一隔离壁与第二隔离壁之间填充多晶硅形成源线接触点。
2.根据权利要求1所述的叠栅式可编程闪存器件，其特征在于，所述第一隔离壁与第二隔离壁外形呈弧形，在所述第一隔离壁与第二隔离壁内均设有浮栅与控制栅。
3.根据权利要求2所述的叠栅式可编程闪存器件，其特征在于，所述控制栅位于所述浮栅之上。
4.根据权利要求1所述的叠栅式可编程闪存器件，其特征在于，所述第一选择栅与第二选择栅位于所述第一浅沟槽以及第二浅沟槽之间。
5.根据权利要求1所述的叠栅式可编程闪存器件，其特征在于，所述第一隔离壁、第一选择栅以及第一浅沟槽为同一侧，所述第二隔离壁、第二选择栅以及第二浅沟槽为同一侧。
6.根据权利要求1所述的叠栅式可编程闪存器件，其特征在于，所述源极区位于所述第一浅沟槽以及第二浅沟槽之间。
7.根据权利要求1所述的叠栅式可编程闪存器件，其特征在于，所述衬底为N型晶向的硅片。
CN2012100972080A 2012-04-05 2012-04-05 一种叠栅式可编程闪存器件 Pending CN102637694A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN2012100972080A CN102637694A (zh) 2012-04-05 2012-04-05 一种叠栅式可编程闪存器件

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN2012100972080A CN102637694A (zh) 2012-04-05 2012-04-05 一种叠栅式可编程闪存器件

Publications (1)

Publication Number Publication Date
CN102637694A true CN102637694A (zh) 2012-08-15

Family

ID=46622032

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2012100972080A Pending CN102637694A (zh) 2012-04-05 2012-04-05 一种叠栅式可编程闪存器件

Country Status (1)

Country Link
CN (1) CN102637694A (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040057286A1 (en) * 2002-09-19 2004-03-25 Chiou-Feng Chen Self-aligned split-gate NAND flash memory and fabrication process
US20040065917A1 (en) * 2002-10-07 2004-04-08 Der-Tsyr Fan Flash memory cells with separated self-aligned select and erase gates, and process of fabrication
US20040256657A1 (en) * 2003-06-20 2004-12-23 Chih-Wei Hung [flash memory cell structure and method of manufacturing and operating the memory cell]
US20100165736A1 (en) * 2008-12-31 2010-07-01 Young Jun Kwon Flash memory device and manufacturing method of the same

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040057286A1 (en) * 2002-09-19 2004-03-25 Chiou-Feng Chen Self-aligned split-gate NAND flash memory and fabrication process
US20040065917A1 (en) * 2002-10-07 2004-04-08 Der-Tsyr Fan Flash memory cells with separated self-aligned select and erase gates, and process of fabrication
US20040256657A1 (en) * 2003-06-20 2004-12-23 Chih-Wei Hung [flash memory cell structure and method of manufacturing and operating the memory cell]
US20100165736A1 (en) * 2008-12-31 2010-07-01 Young Jun Kwon Flash memory device and manufacturing method of the same

Similar Documents

Publication Publication Date Title
CN103811496B (zh) 用于具有提高编程效率的非易失性存储单元的方法和装置
US9601499B2 (en) One-time programmable memory cell capable of reducing leakage current and preventing slow bit response, and method for programming a memory array comprising the same
CN109841629B (zh) 每位多单元的非易失性存储器单元
US8461638B2 (en) Non-volatile semiconductor memory device
TW201637177A (zh) 具輔助閘極之非揮發性記憶胞結構
CN102315174B (zh) 含分离栅结构的sonos闪存存储器及其制作方法、操作方法
CN102637455A (zh) 存储器阵列
CN103413786B (zh) 存储单元及其形成方法、存储单元的驱动方法
JP2008270343A (ja) 不揮発性半導体記憶装置
CN103165621A (zh) 电可擦可编程只读存储器
CN103177762A (zh) 非易失性存储器件及其制造方法和操作方法
US9424926B2 (en) Reduced size semiconductor device and method for manufacture thereof
CN104157307A (zh) 闪存及其读取方法
CN104091801B (zh) 存储器单元阵列及其形成方法和驱动方法
US8994121B2 (en) Nonvolatile semiconductor memory device
US8917549B2 (en) NOR flash memory array structure, mixed nonvolatile flash memory and memory system comprising the same
CN101124672B (zh) 非易失性半导体存储装置
US9356105B1 (en) Ring gate transistor design for flash memory
CN106158874B (zh) 降低电压差的eeprom的操作方法
US10395742B2 (en) Semiconductor device
CN105321872A (zh) 尺寸减小的半导体装置及其制造方法与操作方法
CN102637694A (zh) 一种叠栅式可编程闪存器件
CN107393926A (zh) 闪存单元、闪存阵列及其操作方法
CN104934432A (zh) 具有单层浮栅的非易失性存储器件
CN102637695B (zh) 一种埋入式可编程闪存器件及其控制方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C12 Rejection of a patent application after its publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20120815