CN102622070A

CN102622070A - 一种芯片复位重配置的方法及装置

Info

Publication number: CN102622070A
Application number: CN2012100490567A
Authority: CN
Inventors: 李志俊; 郑卫国; 叶晖; 梁晓峰; 罗伟良
Original assignee: RISING MICRO ELECTRONICS CO Ltd
Current assignee: RISING MICRO ELECTRONICS CO Ltd
Priority date: 2012-02-28
Filing date: 2012-02-28
Publication date: 2012-08-01

Abstract

本发明实施例公开了一种芯片复位重配置的方法及装置。所述方法在芯片中预置所述芯片指定管脚的若干冗余逻辑组合及每种所述冗余逻辑组合对应的芯片工作模式；所述方法包括以下步骤：完成复位操作；判断所述指定管脚的当前逻辑组合是否为所述若干冗余逻辑组合中的一种，若是，则获取所述当前逻辑组合对应的芯片工作模式；根据所述当前逻辑组合对应的芯片工作模式对所述芯片进行配置。本发明实施例通过利用芯片已有的若干管脚，根据这些管脚的冗余的逻辑组合在复位后改变芯片寄存器的值，从而完成复位重配置，不需要额外增加管脚，可使芯片在复位后直接进入需要的工作模式，简单易行。

Description

一种芯片复位重配置的方法及装置

技术领域

本发明涉及微电子领域，尤其是涉及一种芯片复位重配置的方法及装置。

背景技术

一颗集成电路芯片，其内部往往有各种指令寄存器用于控制芯片的工作模式(或称工作状态)。芯片复位后，这些寄存器将恢复到默认数值，从而使芯片处于默认工作模式。在实际中，人们有时希望芯片在复位后不进入默认工作模式，而是能够进入其他指定的工作模式。例如，为了与市场上众多产品相兼容，芯片往往支持多种接口，而芯片复位时只能采用某一默认接口，此时与之相连的其他设备若不支持该接口则会导致一些兼容性的问题。在本文中，将芯片在复位后通过配置寄存器使芯片进入需要的工作模式的过程称为复位重配置(或称复位初始化)。

现有技术中的一种方案是在flash中预存初始化指令文件，在芯片复位后令芯片外的控制设备从该flash中获得初始化指令，然后通过芯片的接口用该初始化指令去配置芯片，从而使芯片进入需要的工作模式。但是发明人在实现本发明过程中发现，该方案的前提是控制设备必须能够提供与芯片复位后的默认接口相同的接口，若不能提供，则复位后控制设备将无法改变芯片的工作模式。换句话说，该方案的使用受很大限制。

现有技术中的另一种方案是为芯片增加PIN脚(管脚)，例如在复位后，该PIN脚为1时对应一套寄存器的配置值(即对应一种工作模式)，为0时则对应另一套寄存器的配置值。发明人在实现本发明过程中发现，该方案虽然不再受控制设备所支持的接口的限制，但是增加芯片的管脚数量不但会增加封装的复杂度，也会增加芯片的面积进而增加芯片的成本。

发明内容

本发明实施例提供芯片复位重配置的方法及装置，利用芯片本身的管脚即可完成芯片复位重配置，使芯片复位后直接进入指定的工作模式。

本发明实施例提供了一种芯片复位重配置的方法，在芯片中预置所述芯片指定管脚的若干冗余逻辑组合及每种所述冗余逻辑组合对应的芯片工作模式；所述方法包括以下步骤：

完成复位操作；

判断所述指定管脚的当前逻辑组合是否为所述若干冗余逻辑组合中的一种，若是，则获取所述当前逻辑组合对应的芯片工作模式；

根据所述当前逻辑组合对应的芯片工作模式对所述芯片进行配置。

优选的，所述判断具体为：在复位后的指定时刻进行判断。

优选的：

所述完成复位操作的步骤具体为：产生复位信号，根据所述复位信号完成复位操作；

所述在复位后的指定时刻进行判断具体为：由所述复位信号产生一个延迟信号，在所述延迟信号生成的脉冲处进行判断。

优选的，所述延迟信号为延迟一个或多个时钟周期的信号。

优选的，根据所述当前逻辑组合对应的芯片工作模式对所述芯片进行配置的步骤具体为：

根据所述当前逻辑组合对应的芯片工作模式对所述芯片指定寄存器的值进行改写。

本发明实施例还提供了一种芯片复位重配置的装置，包括：

预处理单元，用于在芯片中预置所述芯片指定管脚的若干冗余逻辑组合及每种所述冗余逻辑组合对应的芯片工作模式；

复位单元，用于完成复位操作；

逻辑组合判断单元，用于判断所述指定管脚的当前逻辑组合是否为所述若干冗余逻辑组合中的一种；

工作模式获取单元，用于当所述逻辑组合判断单元的判断结果为是时，获取所述当前逻辑组合对应的芯片工作模式；

重配置单元，用于根据所述当前逻辑组合对应的芯片工作模式对所述芯片进行配置。

优选的，所述逻辑组合判断单元具体包括：指定时刻判断子单元，用于在复位后的指定时刻判断所述指定管脚的当前逻辑组合是否为所述若干冗余逻辑组合中的一种。

优选的：

所述复位单元具体包括：复位子单元，用于产生复位信号，根据所述复位信号完成复位操作；

所述指定时刻判断子单元具体包括：延迟判断子单元，用于由所述复位信号产生一个延迟信号，在所述延迟信号生成的脉冲处判断所述指定管脚的当前逻辑组合是否为所述若干冗余逻辑组合中的一种。

优选的，所述延迟信号为延迟一个或多个时钟周期的信号。

优选的，所述重配置单元具体包括：寄存器改写子单元，用于根据所述当前逻辑组合对应的芯片工作模式对所述芯片指定寄存器的值进行改写。

本发明实施例通过利用芯片已有的若干管脚，根据这些管脚的冗余的逻辑组合在复位后改变芯片寄存器的值，从而完成复位重配置，不需要额外增加管脚，可使芯片在复位后直接进入需要的工作模式，简单易行。

附图说明

为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1是本发明实施例一中方法的流程图；

图2是本发明实施例二中方法的流程图；

图3是本发明实施例二中芯片管脚连接示意图；

图4是本发明实施例二中复位重配置电路示意图；

图5是本发明实施例二中信号时序图；

图6是本发明实施例三中方法的流程图；

图7是本发明实施例四中装置的示意图。

具体实施方式

下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

实施例一

参见图1所示，本实施例提供了一种芯片复位重配置的方法。首先需要做准备工作，即：

S101：在芯片中预置所述芯片指定管脚的若干冗余逻辑组合及每种所述冗余逻辑组合对应的芯片工作模式。从芯片已有的管脚中选取一个或几个管脚作为指定管脚的选取原则是：这些管脚的一些逻辑组合在复位后的一段时间内是不会用到的，即这些逻辑组合是冗余的，当然还要确保单个管脚在那时的逻辑值也不影响芯片的正常工作。这些冗余的逻辑组合就可作为复位重配置的命令来利用了，起到与新增管脚相同的作用。

然后，包括以下步骤：

S102：完成复位操作，以使所述芯片复位。

S103：判断所述指定管脚的当前逻辑组合是否为所述若干冗余逻辑组合中的一种，若是，则获取所述当前逻辑组合对应的芯片工作模式。

S104：根据所述当前逻辑组合对应的芯片工作模式对所述芯片进行配置。

优选的，S103中所述判断具体可以为：在复位后的指定时刻进行判断。

进一步的，S102中所述完成复位操作的步骤具体可以为：产生复位信号，根据所述复位信号完成复位操作；同时在复位后的指定时刻进行判断具体可以为：由所述复位信号产生一个延迟信号，在所述延迟信号生成的脉冲处进行判断。

优选的，所述延迟信号为延迟一个或多个时钟周期的信号。

优选的，S104具体可以为：

实施例二

在本实施例中，由于会涉及到两种芯片，为了区分，将上文所述的芯片称为设计芯片，此外还有与设计芯片相连的控制芯片。该设计芯片可支持两种接口工作模式，同时该设计芯片具有用于接口配置的控制寄存器SPI_P3N4。SPI_P3N4寄存器为0时，表示此时设计芯片的接口为摩托罗拉4线SPI接口，可以与采用摩托罗拉4线SPI接口的控制芯片进行通信；为1时，表示设计芯片此时的接口为DigRF1.12标准，可以与采用DigRF1.12标准接口的控制芯片进行通信。

在本实施例中，设计芯片有若干个管脚，其中包括两个4线SPI接口的管脚S_EN和S_DATA，还有两个控制硬件收发切换的管脚RX_ON和TX_ON。以上四个管脚即S_EN、S_DATA、RX_ON和TX_ON是不相关的管脚，分别可控。各管脚连接方式可参见图3所示。在设计芯片复位后的一段时间内，控制芯片不会给出RX_ON＝1、TX_ON＝0、S_EN＝1、S_DATA＝1这样的逻辑组合状态，也即，在以前，以上逻辑组合在复位后的一段时间内是不会用到的或称冗余的，所以现在可将此逻辑组合拿来作为SPI_P3N4寄存器的复位重配置命令。

假设寄存器SPI_P3N4默认的复位值为1，对应摩托罗拉4线SPI接口，即设计芯片复位后默认是摩托罗拉4线SPI接口。参见图2所示，将设计芯片复位重配置为DigRF1.12接口的流程具体如下：

S201：预先将S_EN、S_DATA、RX_ON和TX_ON四个管脚信号的冗余逻辑组合RX_ON＝1、TX_ON＝0、S_EN＝1、S_DATA＝1选定为SPI_P3N4寄存器的复位重配置命令，即RX_ON＝1、TX_ON＝0、S_EN＝1、S_DATA＝1与SPI_P3N4＝0对应。

S202：在设计芯片中预置以上对应关系。具体的，在本实施例中预置所述对应关系可以是通过在设计芯片的内部增加选择电路即复位重配置电路来实现的，本实施例中的复位重配置电路参见图4所示。

S203：将设计芯片复位，即，使芯片内部生成时钟同步的复位信号RESET。RESET信号根据不同的设计可持续若干个时钟周期。

S204：令与设计芯片相连的控制芯片给出RX_ON＝1、TX_ON＝0、S_EN＝1、S_DATA＝1的管脚信号。以上管脚信号给出的时机有多种方式可选，可在设计芯片复位前就给出，也可在复位过程中给出，只要能持续到下文所述延迟信号生成的脉冲处即可，换句话说只要是能保证在下文所述延迟信号生成的脉冲处可获取到该组管脚信号即可。

S205：根据复位信号RESET产生一个延迟信号，即产生延迟一个时钟周期的信号rst_ff。在本实施例中，将根据复位信号RESET产生的延迟一个时钟周期的信号称为rst_ff，参见图5所示。注意，在本发明其他实施例中，延迟信号还可以是延迟多个时钟周期的信号。

S206：在延迟信号生成的脉冲处，即图5中RESET&&！rst_ff所示的脉冲，因为发现此时四个管脚信号为RX_ON＝1、TX_ON＝0、S_EN＝1、S_DATA＝1，根据预置的对应关系可知此时应对应SPI_P3N4＝0，故将SPI_P3N4寄存器的值改写为0，即令芯片的接口转换为DigRF1.12标准，从而完成了复位重配置。

需要说明的是，在本实施例中，设计芯片有两种工作模式(即两种接口)，然后利用了四个管脚的一种冗余逻辑组合完成了复位重配置。在本发明其他实施例中，设计芯片还可以有两种、三种或更多种的工作模式，可根据具体情况选取一个或多个管脚的一种或多种冗余逻辑组合去完成复位重配置。

另外，在本实施例中，RESET信号是用0有效的，在本发明其他实施例中，也可以是1有效，若是1有效则需要根据RESET的下降沿进行判断。

此外，本实施例中是对一个寄存器的值进行了改写，在本发明其他实施例中，还可在复位后根据指定管脚的逻辑组合对多个寄存器的值进行改写，以使设计芯片进入更复杂的工作模式。

实施例三

本实施例与实施例二类似。在本实施例中，设计芯片的指令寄存器ref_p26n13用于通知设计芯片外部提供给VCO参考时钟是26M时钟还是13M时钟。设计芯片将根据此寄存器的值控制相应的分频电路使VCO分出来的比较时钟也是相应的26M或13M。ref_p26n13寄存器默认的复位值为1，即外部应该提供26M参考时钟。参见图6所示，将设计芯片复位重配置为13M的VCO参考时钟的流程具体如下：

S601：预先将S_EN、S_DATA、RX_ON和TX_ON四个管脚信号的冗余逻辑组合RX_ON＝1、TX_ON＝0、S_EN＝1、S_DATA＝0选定为ref_p26n13寄存器的复位重配置命令，即RX_ON＝1、TX_ON＝0、S_EN＝1、S_DATA＝0与ref_p26n13＝0对应。

S602：在设计芯片中预置以上对应关系。

S603：产生复位信号RESET，以使设计芯片复位。

S604：令与设计芯片相连的控制芯片给出RX_ON＝1、TX_ON＝0、S_EN＝1、S_DATA＝0的管脚信号。

S605：根据复位信号RESET产生一个延迟一个时钟周期的信号rst_ff。

S606：在延迟信号生成的脉冲处，因为发现此时四个管脚信号为RX_ON＝1、TX_ON＝0、S_EN＝1、S_DATA＝0，根据预置的对应关系可知此时应对应ref_p26n13＝0，故将ref_p26n13寄存器的值改写为0，即通知设计芯片外部提供给VCO参考时钟是13M，从而完成了复位重配置。

实施例四

参见图7所示，本实施例提供了一种芯片复位重配置的装置，包括：

预处理单元701，用于在芯片中预置所述芯片指定管脚的若干冗余逻辑组合及每种所述冗余逻辑组合对应的芯片工作模式；

复位单元702，用于完成复位操作；

逻辑组合判断单元703，用于判断所述指定管脚的当前逻辑组合是否为所述若干冗余逻辑组合中的一种；

工作模式获取单元704，用于当所述逻辑组合判断单元的判断结果为是时，获取所述当前逻辑组合对应的芯片工作模式；

重配置单元705，用于根据所述当前逻辑组合对应的芯片工作模式对所述芯片进行配置。

优选的，所述逻辑组合判断单元703具体可以包括：指定时刻判断子单元7031，用于在复位后的指定时刻判断所述指定管脚的当前逻辑组合是否为所述若干冗余逻辑组合中的一种。

优选的：

所述复位单元702具体可以包括：复位子单元7021，用于产生复位信号，根据所述复位信号完成复位操作；

所述指定时刻判断子单元7031具体可以包括：延迟判断子单元70311，用于由所述复位信号产生一个延迟信号，在所述延迟信号生成的脉冲处判断所述指定管脚的当前逻辑组合是否为所述若干冗余逻辑组合中的一种。

优选的，所述延迟信号为延迟一个或多个时钟周期的信号。

优选的，所述重配置单元705具体可以包括：寄存器改写子单元7051，用于根据所述当前逻辑组合对应的芯片工作模式对所述芯片指定寄存器的值进行改写。

对于装置实施例而言，由于其基本相似于方法实施例，所以描述的比较简单，相关之处参见方法实施例的部分说明即可。

需要说明的是，在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个......”限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。

本领域普通技术人员可以理解实现上述方法实施方式中的全部或部分步骤是可以通过程序来指令相关的硬件来完成，所述的程序可以存储于计算机可读取存储介质中，这里所称得的存储介质，如：ROM/RAM、磁碟、光盘等。

以上所述仅为本发明的较佳实施例而已，并非用于限定本发明的保护范围。凡在本发明的精神和原则之内所作的任何修改、等同替换、改进等，均包含在本发明的保护范围内。

Claims

1.一种芯片复位重配置的方法，其特征在于，在芯片中预置所述芯片指定管脚的若干冗余逻辑组合及每种所述冗余逻辑组合对应的芯片工作模式；所述方法包括以下步骤：

完成复位操作；

2.根据权利要求1所述的方法，其特征在于，所述判断具体为：在复位后的指定时刻进行判断。

3.根据权利要求2所述的方法，其特征在于：

4.根据权利要求3所述的方法，其特征在于，所述延迟信号为延迟一个或多个时钟周期的信号。

5.根据权利要求1所述的方法，其特征在于，根据所述当前逻辑组合对应的芯片工作模式对所述芯片进行配置的步骤具体为：

6.一种芯片复位重配置的装置，其特征在于，包括：

复位单元，用于完成复位操作；

7.根据权利要求6所述的装置，其特征在于，所述逻辑组合判断单元具体包括：指定时刻判断子单元，用于在复位后的指定时刻判断所述指定管脚的当前逻辑组合是否为所述若干冗余逻辑组合中的一种。

8.根据权利要求7所述的装置，其特征在于：

9.根据权利要求8所述的装置，其特征在于，所述延迟信号为延迟一个或多个时钟周期的信号。

10.根据权利要求6所述的装置，其特征在于，所述重配置单元具体包括：寄存器改写子单元，用于根据所述当前逻辑组合对应的芯片工作模式对所述芯片指定寄存器的值进行改写。