CN102609559B - 记忆单元库的单元分析方法及装置 - Google Patents

Abstract

本发明提供记忆单元库的单元分析方法，以分析用来产生布局的记忆单元库的单元。一个例示方法涉及针对该布局内该单元的各个实例，决定该单元的接脚在该布局内所利用的绕线连接位置。该方法继续根据该多个绕线连接位置及该单元的多个可能连接位置，决定该单元的该接脚的利用测度，并将该利用测度显示在显示装置上。

Description

记忆单元库的单元分析方法及装置

技术领域

本发明主要关于数种半导体装置结构及相关设计和制造方法，特别是关于在布局内放置及绕线后的记忆单元库的单元的分析方法。

背景技术

现代电子电路通常使用软件工具(通常称为电子设计自动化(EDA))来加以设计及接着制造。一般而言，电路设计者会利用软件设计工具或硬件描述语言来描述该电路的目标功能。该高阶功能描述提供给合成工具，该合成工具将该目标功能转换成网络联机表，该网络联机表代表逻辑闸及/或硬件组件的实例以及它们对应的互连，这些实例及互连经组构后，可达成该目标功能。一种软件放置工具以完美方式放置该网络联机表的该逻辑闸及/或硬件组件的实例。通常，该放置工具使用标准记忆单元库，来取得、放置该逻辑闸及/或硬件组件的实例，该记忆单元库包含实现该网络联机表的一些可能逻辑闸及/或硬件组件，以固定维度的标准单元方式配置。放置之后，软件绕线工具(或绕线器)根据考量特定技术的设计规则的网络联机表，在该等放置单元之间完美地建立相连，以产生该电路的完整布局。电路或装置的完整布局可以合适的档案格式(例如图形数据库系统II(GDSII))在计算机可读取媒介上加以编码，该计算机可读取媒介可接着提供给晶圆厂或屏蔽室，以将该完整布局转换为接着用于制造该电路的光罩。

通常，该标准记忆单元库的标准单元是设计以对该单元的各个输入/输出接脚(或端)提供足够数目的可能位置(或足够大的区域)，该可能位置可用来形成至该等接脚的连接、及通过不违反设计规则的该绕线工具促成该单元的放置实例的绕线。然而，该绕线工具对各个放置单元绕线的能力会因该单元在该布局内的放置、其邻接单元、技术的设计规则以及其它因素而有所改变。因此，难以或无法详尽测试该绕线工具绕线或连接至/自该标准记忆单元库的各标准单元的各接脚的能力。因此，在用于设计新电路的该测试环境外部的放置工具及/或绕线工具使用标准记忆单元库前，难以辨识有关绕线能力及/或连接能力的问题，即难以侦错以及辨识绕线能力及/或连接能力问题的原因。

发明内容

一种分析用以产生布局的记忆单元库的单元方法，该方法包含：针对该布局内该单元的各个实例，为该单元的接脚决定在该布局中所利用的个别绕线连接位置，以产生多个绕线连接位置；以及，根据该多个绕线连接位置及该接脚的多个可能的连接位置，决定该单元的该接脚的利用测度。该方法继续显示该利用测度于显示装置上。

在另一实施例中，一种分析用以得到布局的记忆单元库的单元的方法包含：辨识该布局内所放置的该单元的各个实例，以产生多个放置单元；针对该多个放置单元的各个放置单元，辨识被该布局利用以连接至该单元的第一端的绕线连接位置，以产生多个绕线连接位置；针对该单元的该第一端的多个可能连接位置的各个可能连接位置，根据该多个绕线连接位置中对应于个别可能连接位置的绕线连接位置的数目，决定该个别可能连接位置在该布局内所利用的次数；根据各个别可能连接位置在该布局内所利用的次数，决定该单元的利用测度；以及显示该利用测度于显示装置上。

在又一实施例中，一种用于计算机可读取媒介的装置，该计算机可读取媒介具有储存于其上的计算机可执行指令或数据，该计算机可执行指令或数据可被计算装置执行。当被该计算装置执行时，该计算机可执行指令是组构用以：获得代表网络联机表的布局，该布局利用记忆单元库以实现该网络联机表；辨识该记忆单元库在该布局内所放置的第一单元的各个实例；根据该第一单元在该布局内用于该第一单元的该辨识的实例的接脚的绕线连接位置，决定该第一单元的利用测度；以及显示该利用测度的图标于显示装置上，该显示装置通讯地耦接至该计算装置。

此总结介绍了挑选的、简化的概念，详情于以下叙述。以上总结无意指出权利要求的内容的关键特征或必要特征，也无意辅助该权利要求的决定。

附图说明

连同以下图标，其相似的数字对应相似的组件，参照详细叙述与权利要求，较可完整理解本发明。

图1为实施例中的电子装置设计系统的方块图；

图2为实施例中适于图1的电子装置设计系统的标准单元的接脚层之上视图；

图3为依据一个实施例的绘示标准单元的接脚的可能连接位置的图2的该标准单元的接脚层的上视图；

图4为实施例中适于图1中例示实施例的电子装置的分析处理流程图；

图5为实施例中适于图4中例示实施例的分析处理的利用处理流程图；

图6为依据一个实施例的适合用于图4的分析处理的图1的显示装置上所显示的对应利用测度及图2的标准单元的图标的示意图；以及

图7为依据另一实施例的显示于图1的显示装置上的图2的标准单元所对应的利用测度的图标的示意图。

具体实施方式

以下详细叙述仅为例示性，无意限制本发明实施例的内容或使用。在此处使用的「例示性」，意思为「作为例子、例示」。任何在此处作为例示的实行，不必然解释为较其它实行为佳的实行。此外，无意以表达或暗示本技术领域、背景、简短总结或以下详述限制本发明。

此处所叙述的技术及科技，可通过软件绕线工具，分析标准记忆单元库内，一个或更多个标准单元的该输入/输出端(或接脚)的利用。在这方面，使用者可分析标准单元的该输入/输出接脚的利用测度，以确定该输入/输出接脚的连接区域的设计是否有会造成由未来电路设计中该软件绕线工具后续绕线失效的问题存在。电子设计自动化(EDA)工具以及电子设计流程的不同步骤的使用已为众所周知，因此，为求简短起见，许多传统步骤或其它实施态样在此处仅简短提及或完全忽略，而不提供众所周知的细节。

图1绘示适于分析标准记忆单元库(在下述图2-7中有详细的描述)中标准单元的接脚存取性(亦即存取及/或连接至个别输入/输出接脚的能力)的电子装置设计系统100的范例实施例。该电子装置设计系统100的例示实施例包含(但不限于)使用者接口102、设计工具104、合成工具106、放置工具108、绕线工具110、分析工具112、显示装置114、标准记忆单元库116、以及一绕线技术档案118。在实施例，该设计工具104、该合成工具106、该放置工具108、该绕线工具110、及该分析工具112的各者均由软件模块(或电子设计自动化工具)实现，该软件模块由计算装置120(例如，计算机、处理器或类似物)执行或实行，以实现其在本文所描述的个别工作、功能及/或运作。如此，该设计工具104、该合成工具106、该放置工具108、该绕线工具110、及/或该分析工具112的功能可储存于、编码于或以任何合适的非暂时性计算机可读取媒介(例如，可移除磁盘、CD-ROM、数字多功能光盘(DVD)、闪存、硬盘、缓存器、动态随机存取内存(RAM)、只读存储器(ROM)、磁性储存装置等)加以实行，用以储存计算机可执行指令或数据，该计算机可执行指令或数据当被该计算机装置120执行时，实现本文所描述的工作、功能及/或运作。注意虽然图1绘示该设计工具104、该合成工具106、该放置工具108、该绕线工具110、以及该分析工具112为分离的组件，在一些实施例中，该设计工具104、该合成工具106、该放置工具108、该绕线工具110、以及该分析工具112可整合成可由该计算装置120所执行的单一软件模块。

该使用者接口102耦接至该计算装置120，通常代表该电子装置设计系统100的实体组件，其是组构以供例如电路工程师的使用者，以传统方式与该设计工具104及/或该电子装置设计系统100的其它组件互动。根据该实施例而定，该使用者接口102可以键盘、鼠标、触控板、触控面板(或触控屏幕)、或其它适于从使用者接收输入的合适装置来加以实现。该计算装置120通常代表该硬件及/或韧体组件，其是组构以实行或执行该设计工具104、该合成工具106、该放置工具108、该绕线工具110、以及该分析工具112，以支持该电子装置设计系统100的运作，详如下述。该计算装置120可以处理器或其它处理逻辑实行或实现，该处理器或其它处理逻辑是组构以执行本文所描述的该些功能、技术以及处理工作。在实施例，该显示装置114是实现为与该计算装置120通讯地耦合的电子显示器，并且组构以图像化显示该分析工具112及/或计算装置120控制的接脚利用测度或其它接脚连接信息。

于实施例中，该设计工具104通常代表由该计算装置120所执行或实行的软件模块，其组构以支持高阶功能电路设计，例如通过支持合适硬件描述语言(例如，Verilog、VHDL或类似者)。使用者(例如电路设计者)使用或操作该使用者接口102，以与该设计工具104互动，以描述或定义将被创造的电路的目标功能。该合成工具106通常代表以该计算装置120执行或实行的该软件模块，组构以与该设计工具104互动，并且将由使用者提供给该设计工具104的该目标高阶功能转换成设计网络联机表，该网络联机表描述逻辑闸及/或其它硬件组件的各种实例(例如，逻辑闸及/或组件的类型以及其数目)，并且描述实行该目标功能所需的该对应互连。

该放置工具108通常代表被该计算装置120执行或实行的该软件模块，其是组构以自该合成工具106接收该设计网络联机表、自该标准记忆单元库116选择实行该设计网络联机表所指定的该些逻辑闸及/或硬件组件所需的标准单元、以及完美地放置该选择的标准单元。如此，该标准记忆单元库116通常代表标准化单元的集合，其中，该标准记忆单元库116的各个单元，代表以特定制造技术(或技术节点)实现的逻辑闸或硬件组件，并且，各个单元均具有与该标准记忆单元库116的其它标准单元相同(或标准)尺寸。例如，该标准记忆单元库116的各个标准单元可具有相同单元高度，该单元高度对应于该特定制造技术的该水平绕线轨迹的数目或最小多晶硅间距(poly pitch)的倍数。依据一个实施例，该标准记忆单元库116的各个标准单元，在两个平行电压供应轨之间，具有相同距离(或单元高度)，如以下图2详述。实际上，该标准记忆单元库116可储存于、编码于或实行于任何合适的非暂时性计算机可读取媒介，作为储存于计算机的可执行指令或数据，而可以该放置工具108及/或该计算装置120存取及/或执行。

该绕线工具110通常表示由该计算装置120执行或实行的软件模块，其是组构以自该放置工具108接收该些放置单元，以及实行一种或更多种算法以最佳化该些放置标准单元间的互连及/或绕线，如该设计网络联机表所指定，同时考虑制造技术的设计规则，以得到布局数据文件，例如图像数据库系统II(GDSII)格式的布局数据文件，以提供由该绕线工具110执行、考虑该制造技术的该设计规则的算法，以互连及/或绕线于该些标准单元间，而不违反该些设计规则。实际上，该绕线技术档案118可储存于、编码于，或执行于任何合适的非暂时性计算机可读取媒介，作为储存于计算机的可执行指示或数据，可以该绕线工具110及/或该计算装置120存取及/或执行。如此，虽然图1绘示该绕线技术档案118为该电子装置设计系统100的分离的组件，在某些实施例，该绕线技术档案118可为该绕线工具110的组件或由该绕线工具110实行及/或整合。

在本实施例，该分析工具112通常代表由该计算装置120执行或实行的软件模块，其是组构以自该绕线工具110得到完整布局数据文件、决定该标准记忆单元库116的该放置标准单元的利用测度、以及显示或图像呈现该利用测度于该显示装置114，如下详述。在实施例，该分析工具112组构以扫描得到的该完整布局，以辨识各实例下该完整布局内放置的标准单元的特定型态。如下详述，于各实例下该布局内的特定标准单元，该分析工具112决定各实例下，该绕线工具选择或利用的输入/输出接脚位置，以连接至各实例下的该标准单元(这里指的是绕线连接位置)。该分析工具112使各该输入/输出接脚的该绕线连接位置(该绕线工具110所选择或使用的连接位置)与多个可能连接位置中的离散连接位置对比，根据各该输入/输出接脚的各个可能连接位置的利用次数总合，决定该标准单元的各该输入/输出接脚的利用测度，以及显示该些利用测度于该显示装置114上，如以下图4到图7的详述内容。

图2绘示适于包含于图1的该标准记忆单元库116内的该标准单元200的实施例。该标准单元200的实施例代表一个两双输入逻辑闸，具有对应于该逻辑闸的第一输入的第一连接区域202、对应于该逻辑闸的第二输入的第二连接区域204、以及对应于该逻辑闸的输出的输出连接区域206。该些连接区域202、204、206代表导电材料的区域(例如金属、硅聚合物之类)，可以接触该标准单元200的该些输入、该输出的该绕线工具110来存取。如此，该些连接区域202、204、206提供该两输入逻辑闸的输入/输出端，为方便而不局限起见，该些连接区域202、204、206，可以接脚替代指涉。注意图2仅绘示该绕线工具110可存取的该标准单元200的单独层(例如该标准单元200的最上层)、晶体管、电阻、电容及/或其它用以组构实行该两输入逻辑闸逻辑功能性的电性组件，铺设在下覆层(即在该些接脚202、204、206之下)以及以适当方式电性连接该些接脚202、204、206。如所示，包含该些接脚202、204、206的该层也包含一对连接区域208、210，组构以提供电压轨给各自连接至正参考电压(或供应电压)以及负参考电压(接地电压)的该标准单元200。该电压轨208、210平行并以距离d相隔，对应于该标准记忆单元库116的标准尺寸。如此，该标准记忆单元库116的各标准单元，包含相应平行电压轨，具有相同距离d介于其间，使各标准单元具有相同高度。

须知图2为标准单元的简化表示，以便叙述，无意限制本发明。如此，虽然此处叙述为本发明的两输入逻辑闸的标准单元，本发明不限于两输入逻辑闸，而可为具有任何数量的输入/输出接脚的标准单元使用。

参照图3，如以下详述，于本实施例，该分析工具112组构以决定或辨识各接脚连接区域202、204、206的一组离散的可能连接位置，例如将各接脚连接区域202、204、206再分类成离散区段，其中各离散区段代表可能连接位置。如同实施例，该分析工具112根据该绕线工具110绕线至/自该标准单元200所使用的上覆层的限制条件，再细分各接脚连接区域202、204、206为多个接脚可能连接位置。如此，图3绘示连接例，该上覆层限制在水平方向运行(或平行该电压轨208、210)而以制造技术的最小金属间距分隔。该分析工具112可辨识或决定各接脚连接区域202、204、206的接脚可能连接位置作为各接脚连接区域202、204、206与该上覆金属层可能相交的位置，即该上覆金属层的该些金属线300可能覆盖或重叠各接脚连接区域202、204、206的位置。如图3所示，该第一输入接脚202具有两个接脚可能连接位置302、304，使其中两条该些金属线300重叠或覆盖其连接区域202，该第二输入接脚204具有五个接脚可能连接位置306、308、310、312、314，使其中五条该些金属线300重叠或覆盖其连接区域204，而该输出接脚206具有七个接脚可能连接位置316、318、320、324、326、328，使其中七条该些金属线300重叠或覆盖其连接区域206。依据一个实施例，该分析工具112可组构以于决定接脚利用测度时，减轻或排除可能连接位置，如下详述。如此，根据设计规则，接脚连接区域的部分无法为该绕线工具110使用。例如，该标准单元200内部可能会有通孔或其它组件，防止该接脚连接位置316、318在不违反设计规则下，为该绕线工具110使用(例如最小通孔间距的规则)，如下详述。

须知图3为该标准单元及一上覆层的简化表示，为求说明目的、简化叙述，而不限制本发明。如此，于替代实施例，该分析工具112可以再细分各接脚连接位置202、204、206为多个等尺寸区段，以辨识接脚可能连接位置，而非根据该上覆层(例如)决定该接脚可能连接位置。最好有许多可能的方法而不限于单一种，再细分接脚连接区域，以决定接脚可能连接位置。

参照图4，于实施例，如下述，电子装置设计系统100可组构以实行分析程序400以及附加的工作、功能及/或运作。为例示目的，下述会指涉上述提及、和图1到图3有关的组件。实际上，该上述系统的不同组件实行了工作、功能以及运作，例如该设计工具104、该合成工具106、该放置工具108、该绕线工具110、该分析工具112、该显示装置114、及/或该计算装置120。最好包含任何数量的附加或替代工作，并入具有此处未详述的附加功能的更全面性的程序或处理。

参照图4，还参照图1到图3，该分析程序400通过得到一用以分析该记忆单元库的一个或更多个单元接脚利用的完整布局起动或开始(工作402)。如此，该分析工具112得到该设计工具104、该合成工具106、该放置工具108、以及该绕线工具110所产生的布局数据文件，如图1的内容所述。于实施例，该布局数据文件，对应使用者创立、以一个或更多方面测试电子设计自动化的测试电路设计，以该电子装置设计系统100实行，例如该放置工具108的功能性、该绕线工具110的功能性、该标准记忆单元库116的特定数目的标准单元、该绕线工具110存取及/或连接该标准记忆单元库的特定标准单元的个别输入/输出接脚的能力之类。

在得到该完整布局后，该分析程序400以决定所得布局内特定型态单元的接脚利用测度(工作404)持续。于实施例，该分析程序400决定所得布局内各种单元的接脚利用测度。例如，若该布局包含多个两输入NAND逻辑闸以及多个两输入OR逻辑闸，该分析程序400决定该两输入NAND逻辑闸标准单元的第一组接脚利用测度以及该两输入OR逻辑闸的第二组接脚利用测度。最好有一些标准单元包含多个型态的特定逻辑闸(例如，具有不同驱动强度的两输入NAND逻辑闸)，而于该些实施例，该分析程序400以同一功能逻辑闸的不同型态区分，决定该布局内各种单元于不同驱动强度的接脚利用测度(例如低驱动强度NAND闸与高驱动强度NAND闸，分别的接脚利用测度)。如下图5内容的详述，该分析工具112可实行、执行或实现以放置工具108置入布局的该标准记忆单元库116的各型态标准单元的利用处理，以决定各型态标准单元的一个或更多个利用测度。如此，各接脚的该利用测度指出或数值代表使用该绕线工具110于各连接区域的方法。

于实施例，在决定该布局内各型态单元的利用测度后，该分析程序400以显示该些放置单元的利用测度于显示装置上(工作406)来继续。如此，该分析工具112及/或计算装置120，组构以显示该标准记忆单元库116的各个放置标准单元的该接脚利用测度的图标于该显示装置114上，以及图像化指出该接脚利用测度与标准单元的个别型态或标准单元的个别型态接脚，如下图6、图7内容的详述。因此，使用者可查看、分析放置在该布局内的该标准记忆单元库116的各型态标准单元的该显示的该接脚利用测度，以及根据该显示的利用测度决定是否有标准单元的输入/输出接脚的存取性问题。例如，若该接脚利用测度指出该绕线工具110不平衡使用特定型态标准单元的特定接脚连接区域，可能在后续电路设计，会发生有关特定接脚失效绕线至/自的某些实例下的该型态标准单元的潜在存取性问题。因此，响应辨识该绕线工具110于特定型态标准单元的特定接脚连接区域的不平衡使用，使用者可决定需要重新设计的该特定标准单元(例如重置、调整大小或重新设计该标准单元的该(些)接脚连接区域)，以提供该绕线工具110于该标准单元的该接脚连接区域更平衡的使用。另外，该使用者可决定该绕线技术档案118及/或绕线工具110的问题，而该绕线技术档案118及/或绕线工具110可能需要修正，以提供该接脚连接区域更平衡的使用。

参照图5，于一实施例，电子装置设计系统100组构以实行利用程序500以及如下述的附加工作、功能及/或运作。为例示目的，下列叙述会参照与图1到图4的上述组件。实际上，该些工作、功能以及运作可以上述系统的不同组件实行，例如该分析工具112、该显示装置114、及/或计算装置120。最好包含任何数量的附加或替代工作，而可并入具有此处未详述的附加功能性的更广泛的程序或处理。

如上述，于实施例，该利用程序500实行以决定布局内各型态单元的接脚利用测度。如此，该利用程序500以辨识该布局内各情况下分析的特定型态单元(工作502)。例如，该分析工具112可扫描自该绕线工具110取得的该完整布局，于各实例下该标准记忆单元库116的该两输入逻辑闸单元200以该放置单元108置入该布局。分析各实例下辨识的单元，该利用程序500决定或辨识该单元于该实例下各输入输出接脚的该些接脚绕线连接位置(工作504)。如上述，单元的单独接脚的该接脚绕线连接位置，须知为指该绕线工具110用以提供电性连结或与该单独接脚间接口的位置(例如供该绕线工具110，建立介于该接脚与该上金属层的通孔的位置)。例如，各实例下布局内辨识的该两输入逻辑闸标准单元200，该分析工具112可通过决定介于该上覆金属层与该第一接脚连接区202间的该绕线工具110所创立的电性连结位置的相对于该标准单元200原点的二维坐标，决定该第一输入接脚202的接脚指引位置。以类似方法，该分析工具112可通过决定介于该上覆金属层与该第二接脚连接区204间的该绕线工具110所创立的电性连结位置的二维坐标，决定该第二输入接脚204的接脚绕线连接位置，以及该分析工具112可通过决定介于该上覆金属层与该输出接脚连接区206间的该绕线工具110所创立的电性连结位置的二维坐标，决定该输出接脚206的一接脚绕线连接位置。

于一实施例，该利用程序500持续集合各实例下分析的单元的该接脚绕线连接位置，以及决定各接脚的各可能连接位置的利用测度(工作506、508)。如此，该分析工具112取得该两输入逻辑闸标准单元200的各接脚的多个接脚绕线连接位置。于实施例，该分析工具112根据该接脚的该接脚绕线连接位置间的相对分布，决定接脚利用测度。依据一个或更多个实施例，该分析工具112通过计数或累加各实例下的该些单元的接脚绕线连接位置直到纪录所有单元为止，追踪该绕线工具110利用各接脚可能连接位置的次数。例如，该分析工具112可计数所有对应接脚连接位置302的该接脚绕线连接位置，以决定对应于该绕线工具110利用该接脚连接位置302的总次数的该第一接脚利用测度。而计数对应接脚连接位置304的所有接脚绕线连接位置，以决定对应该绕线工具110利用该接脚连接位置304的总次数的第二接脚利用测度。于另一实施例，该分析工具112可决定对应该绕线工具110利用接脚连接位置302的次数的相对频率或百分比的接脚利用测度，例如，通过取该绕线工具110利用该接脚连接位置302总次数与放置于/用于该布局内的该两输入逻辑闸标准单元200的总次数的比值。以类似方法，该分析工具112可决定其余接脚可能连接位置306、308、310、312、314、316、318、320、322、324、326、328的接脚利用测度。

参照图6，一并参照图1至5，如上述图4的内容，在决定接脚利用测度之后，该分析程序400显示该布局内的该标准记忆单元库116的各型态单元的接脚利用测度的图标于该显示装置114上。如此，在实行该利用程序500以辨识各实例下该布局内的两输入逻辑闸标准单元200，集合所有实例的该两输入逻辑闸标准单元200的该接脚绕线连接位置，以及决定该两输入逻辑闸标准单元200的接脚连接位置的接脚利用测度，该分析工具112及/或分析程序400可显示该决定的利用测度与其各自的接脚连接位置于该显示装置114上。例如，如图6所示，该分析工具112及/或分析处理400可显示该标准单元200的图标600于该显示装置114上，该图标600包含该接脚连接区域202、204、206的图标。如图6所示，于实施例，该分析程序400及/或分析工具112图标该标准单元200的该接脚202、204、206的可能连接位置，例如通过显示上覆于该接脚可能连接位置的通孔的图标，或图形环绕或显示其它合适征象，以指出或描绘该接脚可能连接位置。依据实施例，该分析程序400及/或分析工具112可图标该未使用的接脚可能连接位置320、322、328，例如通过以视觉可辨识的特征(例如视觉可辨识的线类、颜色、质地、式样或类似者)显示或赋予该上覆于该未使用的接脚可能连接位置的图标，以让使用者容易辨识未使用的接脚可能连接位置320、322、328。

于实施例，该分析程序400及/或分析工具112，通过显示该接脚利用测度的图标于对应其相关接脚可能连接位置的该些接脚连接区域202、204、206上方，图标该接脚利用测度与该接脚可能连接位置的相关性。如图6所示，于案例，该绕线工具110利用该第一输入接脚连接区域202的接脚连接位置302二十次(或大约59％时间)，以及利用该第一接脚连接位置202的接脚连接位置304十四次(或大约41％时间)，指出该第一接脚连接位置202的相对平衡利用。该绕线工具110利用各该第二输入接脚连接区域204的接脚连接位置306、308、310、312、314至少一次，但利用接脚连接位置314超过50％的时间、超过利用次数第二多的该接脚连接位置310的两倍，指出该第二接脚连接位置204的较不平衡利用。该绕线工具110无法利用各接脚连接位置318、320、322、324、326，事实上，仅使用324、326两个可能连接位置，通过该绕线工具110指出该输出接脚连接区域206的相对不平衡的利用。因此，使用者可尝试合理化该绕线工具110关于该第二接脚连接区域204及/或该输出接脚连接特性206的特性(例如该不平衡利用可归因于设计规则或其它限制)，而若该使用者认为该第二输入接脚204及/或该输出接脚206的不平衡利用是因为该布局及/或该标准单元200的设计，该使用者可重新设计该标准单元200内的该标准单元200以重置、调整大小或重新排列该第二输入接脚连接区域204及/或输出接脚206，以达到该第二输入接脚连接区域204及/或输出接脚206更平衡的使用。如上述，于一些实施例，该分析程序400及/或分析工具112图标连接位置316、318不可能是可能接脚连接位置(例如，由于根据该标准单元200的其它组件的设计规则或限制)，无法显示该征兆或将位置316、318描绘为\接脚可能连接位置。

参照图7，一并继续参照图1至6，依据一个或更多个实施例，代替或除了以覆盖的接脚利用测度显示单元的图标外，该分析程序400及/或分析工具112可于该显示装置114显示表700，该表700图标该标准记忆单元库116的一个或更多个标准单元的利用测度。于本实施例，该表700包含具有对应该标准单元的个别输入/输出接脚的项目的第一行702、以及具有对应该第一行702所列出的个别输入/输出接脚的接脚利用测度的项目的第二行704，其中，个别接脚利用测度以及其所对应的输入/输出接脚是并列于该表700的同一列，以图标其关联性。

于实施例，该第二行704包含接脚利用测度，其指示该绕线工具110所利用的各个个别接脚的可能接脚连接位置的百分比。例如，于上述图6所描述的案例，该绕线工具110利用该第一输入接脚连接区域202的接脚连接位置302、304，造成该第一接脚连接区域202的整体接脚利用测度达到百分之百。类似地，该绕线工具110利用该第二接脚连接区域204的各个接脚连接位置306、308、310、312、314至少一次。然而，如上述，该绕线工具110只利用该输出接脚位置206的五个接脚连接位置320、322、324、326、328中的两个，造成该输出接脚连接区域206的整体接脚利用测度达到百分之四十。于图7绘示的实施例，该表700包含该第一行702内的累积接脚项目(其表示所有该标准单元200的所有接脚)、以及该第二行704内的累积接脚利用测度(其表示该标准单元200的所有可能接脚连接位置被该绕线工具110所利用的百分比。如上述案例，该绕线工具110利用该标准单元200的十二个可能接脚连接位置中的九个，因此，该表700指出该标准单元200的累积接脚利用测度为百分之七十五。如上述，于查看与分析该表700后，若使用者认为该输出接脚连接区域206的相对低利用程度是起因于该标准单元200的布局及/或设计，则该使用者可重新设计该标准单元200，以重置、调整大小、或重新排列该输出接脚连接区域206，以达到该输出接脚连接区域206的更大利用。

应了解到图7为说明表的简化表示，无意限制本发明。例如，于某些实施例，该分析程序400及/或该分析工具112可显示一张表，该表显示该标准记忆单元库116的多个标准单元的接脚利用测度。此外，于某些实施例，由该分析程序400及/或分析工具112所显示的该表可显示该标准记忆单元库116的各个标准单元的各个输入/输出接脚的各个可能连接位置的项目，其中，该绕线工具110使用的该接脚利用测度(例如，对应个别可能连接位置的辨识的绕线连接位置的数目或该接脚的该个别可能连接位置由该绕线工具110所利用的百分比)，与各个个别可能连接位置相关显示。

为简单作结，此处叙述的一种该些方法的优点为该输入/输出接脚的利用测度，可以一种让使用者分析该接脚连接区域的利用的方法决定、呈现给使用者，而辨识任何会造成后续绕线失败的接脚连接区域。如上述，当该接脚利用测度指示有未使用的接脚或以不平衡方式使用的接脚，使用者可重新设计该标准单元的该接脚连接区域及/或修改该绕线工具及/或绕线技术档案，以该绕线工具达到该标准单元的该接脚连接区域的更平衡的测度，而减少在后续设计绕线失败的可能性。

为求简洁，关于集成电路设计、电子设计自动化设计流程以及其它方面功能的系统(以及该系统的个别运作组件)的传统技术不在此详述。本发明的物质实施例可以现存半导体制造技术以及计算机设计工具实现。例如，此处叙述知本发明实施例，可储存于、编码于或实行于任何合适的非暂时性计算机可读取媒介，作为储存在计算机的可执行指令或数据，当以计算机、处理器或使用标准记忆单元库简化电子电路而利用该电子电路的该完整布局内的该标准单元分析之类的装置执行。

上述至少叙述一实施例，最好有很多种变化存在。最好该实施例或此处叙述的实施例不以任何方式限制于权利要求的范围、适用性或组构。而该前述详细叙述提供对本发明技术领域具通常知识者一个实行实施例的方便指引。须知在不违背本发明范围的前提下，可以在功能或安排上作不同变化，包含已知以及专利申请时可预见的等效物。

Claims (17)

1.一种分析用以产生布局的记忆单元库的单元的方法，包含：

针对该布局内该单元的各个实例，为该单元的接脚决定在该布局中所利用的个别绕线连接位置，以产生多个绕线连接位置；

根据该多个绕线连接位置及该接脚的多个可能连接位置，决定该单元的该接脚的利用测度；以及

显示该利用测度于显示装置上，

其中，决定该利用测度包含决定该多个可能连接位置中在该布局内所利用的百分比。

2.根据权利要求1所述的方法，其中，显示该利用测度包含：

显示该单元的图标于该显示装置上，该单元的该图标包含该接脚的接脚覆盖区域的图标；以及

显示覆于该接脚覆盖区域的该利用测度。

3.根据权利要求1所述的方法，其中，显示该利用测度包含以图像指示该利用测度与该单元的该接脚间的关联性。

4.根据权利要求1所述的方法，其中，显示该利用测度包含显示图表，该图表指示该利用测度与该单元的该接脚间的关联性。

5.根据权利要求1所述的方法，其中，决定该利用测度包含：

针对该布局内该单元的各个实例，为该接脚辨识出该多个可能连接位置中对应于该个别绕线连接位置的可能连接位置；

针对该多个可能连接位置的各个可能连接位置，根据为该布局内该单元的各个实例所辨识出的该可能连接位置，决定个别可能连接位置在该布局内利用的次数；以及

根据该接脚的该多个可能连接位置的各个可能连接位置在该布局内所利用的次数，决定该单元的该接脚的该利用测度。

6.根据权利要求1所述的方法，其中决定该利用测度包含，针对该多个可能连接位置的各个可能位置，根据该多个绕线连接位置中对应于个别可能连接位置的绕线连接位置的数目，决定该个别可能连接位置在该布局内所利用的次数。

7.根据权利要求6所述的方法，另包含：

在显示装置上显示该单元的图标，该图标包含该接脚的接脚覆盖区域的图标；以及

针对各个可能连接位置，显示个别可能连接位置在该布局内所利用的次数，该可能连接位置覆盖该接脚覆盖区域的图标上对应于该个别可能连接位置的位置。

8.根据权利要求6所述的方法，其中决定该利用测度另包含，针对该多个可能连接位置的各个可能连接位置，根据个别可能连接位置在该布局内所利用的次数及该单元在该布局内的实例的数目，决定利用百分比。

9.根据权利要求8所述的方法，另包含：

在显示装置上显示该单元的图标，该图标包含该接脚的接脚覆盖区域的图标；以及

针对各个可能连接位置，显示覆盖该接脚覆盖区域的该图标的位置的该利用百分比，该位置是对应于该个别可能连接位置。

10.一种分析用以得到布局的记忆单元库的单元的方法，包含：

辨识该布局内所放置的该单元的各个实例，以产生多个放置单元；

针对该多个放置单元的各个放置单元，辨识被该布局利用以连接至该单元的第一端的绕线连接位置，以产生多个绕线连接位置；

针对该单元的该第一端的多个可能连接位置的各个可能连接位置，根据该多个绕线连接位置中对应于个别可能连接位置的绕线连接位置的数目，决定该个别可能连接位置在该布局内所利用的次数；

根据各个个别可能连接位置在该布局内所利用的次数，决定该单元的该第一端的多个可能连接位置的各个可能连接位置的利用测度；以及

显示该利用测度于显示装置上。

11.根据权利要求10所述的方法，其中：

决定该利用测度包含，针对各个可能连接位置，决定连接位置利用测度；

显示该单元的该第一端的多个可能连接位置的各个可能连接位置的该利用测度，包含：

显示该第一端的图标；以及

针对各个可能连接位置显示该连接位置利用测度的图标，该各个可能连接位置覆盖该第一端的图标上对应于该个别可能连接的位置。

12.根据权利要求10所述的方法，其中：

决定该利用测度包含，根据该多个绕线连接位置的不同绕线连接位置的数目以及该第一端的可能连接位置的总数，决定该第一端的整体利用测度；以及

显示该利用测度包含以图形指示该整体利用测度与该单元的该第一端的关联性。

13.根据权利要求10所述的方法，其中：

针对该多个放置单元的各个放置单元辨识被该布局利用以连接至该单元的第一端的该绕线连接位置包含，针对该多个放置单元的各个放置单元，决定连接至该单元的该第一端的坐标位置；以及

决定个别可能连接位置在该布局内所利用的次数包含决定该多个放置单元的放置单元的数目，该放置单元具有该坐标位置，该坐标位置用来连接至该第一端，该坐标位置对应于该个别可能连接位置的个别坐标位置。

14.根据权利要求10所述的方法，另包含：

针对该多个放置单元各个放置单元，辨识被该布局利用以连接至该单元的第二端的第二绕线连接位置，以产生第二多个绕线连接位置；

针对该单元的该第二端的多个可能第二端连接位置的各个可能第二端连接位置，根据该第二多个绕线连接位置中对应于个别可能第二端连接位置的绕线连接位置的数目，决定该个别可能第二端连接位置在该布局内所利用的次数；

根据各个个别可能第二端连接位置在该布局内所利用的该次数，决定该单元的第二利用测度；以及

在该显示装置上显示该第二利用测度。

15.一种分析用以产生布局的记忆单元库的单元的计算装置，该计算装置包含：

获得代表网络联机表的布局的模块，该布局利用记忆单元库以实现该网络联机表；

辨识该记忆单元库在该布局内所放置的第一单元的各个实例的模块；

决定用于该第一单元在该布局内用于该第一单元的该辨识的实例的接脚的绕线连接位置的利用测度的模块；

用以针对该布局内该第一单元的各个辨识的实例，决定该布局内利用以连接至该第一单元的该各个实例的接脚的个别绕线连接位置，以产生多个绕线连接位置的模块；

用以根据该多个绕线连接位置以及该接脚的多个可能连接位置，决定该利用测度的模块；以及

显示该利用测度的图标于显示装置上，该显示装置通讯地耦接至该计算装置的模块。

16.根据权利要求15所述的计算装置，另包含用以：

针对该布局内该单元的各个实例，决定该接脚的该多个可能连接位置中对应于该个别绕线连接位置的可能连接位置的模块；

针对该多个可能连接位置的各个可能连接位置，根据为该布局内该单元的各个实例所辨识的该可能连接位置，决定个别可能连接位置在该布局内所利用的次数的模块；以及

根据该接脚的该多个可能连接位置在该布局内所利用的各个可能连接位置的该次数，决定该单元的该接脚的该利用测度的模块。

17.根据权利要求15所述的计算装置，另包含用以将该第一单元的图标显示于该显示装置上的模块，该利用测度的该图标是显示覆盖于该第一单元的图标。