CN109696614A - 电路测试优化方法及装置 - Google Patents
电路测试优化方法及装置 Download PDFInfo
- Publication number
- CN109696614A CN109696614A CN201710985482.4A CN201710985482A CN109696614A CN 109696614 A CN109696614 A CN 109696614A CN 201710985482 A CN201710985482 A CN 201710985482A CN 109696614 A CN109696614 A CN 109696614A
- Authority
- CN
- China
- Prior art keywords
- circuit
- output
- test
- under test
- project
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2832—Specific tests of electronic circuits not provided for elsewhere
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Tests Of Electronic Circuits (AREA)
Abstract
本发明提供一种电路测试优化方法及装置。所述电路测试优化方法包括：获取电路测试数据，及获取所述电路测试数据对应的至少一个电路输出及所述至少一个电路输出中每个电路输出对应的至少一个电路测试项目；从所述至少一个电路输出中，确定至少一个待测电路输出；根据所述电路测试数据，确定所述至少一个待测电路输出中每个待测电路输出的出错率，及确定一个或者多个待测电路输出中相关的电路测试项目；及根据所述每个待测电路输出的出错率及所述一个或者多个待测电路输出中相关的电路测试项目，对电路进行测试。本发明不仅能节省电路测试的时间成本，同时还可以发现电路设计上的薄弱点，以供电路设计者进行电路的改良。
Description
技术领域
本发明涉及电路测试技术领域，尤其涉及一种电路测试优化方法及装置。
背景技术
随着电路的复杂度越来越高，电路测试的复杂度也越来越高，随之而来的是电路的测试时间也越来越长，因此，如何有效的降低电路测试的时间成本也越来越重要。
现有技术方案中，一些设计者在进行电路设计时将测试模块加入了电路中，使后续进行电路测试时缩短了测试时间，但是，这种方案的缺点是增加了电路设计本身的成本。
另外，还有一些设计者从采用最佳测试方式的角度出发，在测试的覆盖率与测试时间成本之间作取舍，但是，这种方式对于现有的越来越复杂的电路来说，想要达到一定的测试覆盖率，对应的测试时间也必然较长，还是无法从根本上解决问题。
发明内容
鉴于以上内容，有必要提供一种电路测试优化方法及装置，不仅能节省电路测试的时间成本，同时还可以发现电路设计上的薄弱点，以供电路设计者进行电路的改良。
一种电路测试优化方法，所述方法包括：
获取电路测试数据，及获取所述电路测试数据对应的至少一个电路输出及所述至少一个电路输出中每个电路输出对应的至少一个电路测试项目；
从所述至少一个电路输出中，确定至少一个待测电路输出；
根据所述电路测试数据，确定所述至少一个待测电路输出中每个待测电路输出的出错率，及确定一个或者多个待测电路输出中相关的电路测试项目；及
根据所述每个待测电路输出的出错率及所述一个或者多个待测电路输出中相关的电路测试项目，对电路进行测试。
根据本发明优选实施例，所述每个电路输出对应的至少一个电路测试项目包括以下任意一项或者多项的组合：
电流、电压、电阻。
根据本发明优选实施例，所述从所述至少一个电路输出中，确定至少一个待测电路输出包括：
获取每个电路输出的测试时间；
根据每个电路输出的测试时间，将测试时间满足第一预设条件的电路输出确定为所述至少一个待测电路输出；或
将所述至少一个电路输出确定为所述至少一个待测电路输出。
根据本发明优选实施例，所述确定一个或者多个待测电路输出中相关的电路测试项目包括：
分析同一个待测电路输出对应的各个电路测试项目之间的相关性，确定所述同一个待测电路输出中相关的电路测试项目；及/或
分析多个待测电路输出中对应的相同电路测试项目之间的相关性，确定相关的多个待测电路输出及所述相关的多个待测电路输出中相关的电路测试项目。
根据本发明优选实施例，所述根据所述每个待测电路输出的出错率及所述一个或者多个待测电路输出中相关的电路测试项目，对电路进行测试包括：
对出错率满足第二预设条件的待测电路输出进行测试；及/或
从同一个待测电路输出中相关的电路测试项目中选择任意一个测试项目进行测试；及/或
当确定相关的多个待测电路输出及所述相关的多个待测电路输出中相关的电路测试项目时，从所述多个待测电路输出中选择一个电路输出，对所述选择的电路输出中所述相关的电路测试项目进行测试。
一种电路测试优化装置，所述装置包括：
获取单元，用于获取电路测试数据，及获取所述电路测试数据对应的至少一个电路输出及所述至少一个电路输出中每个电路输出对应的至少一个电路测试项目；
确定单元，用于从所述至少一个电路输出中，确定至少一个待测电路输出；
所述确定单元，还用于根据所述电路测试数据，确定所述至少一个待测电路输出中每个待测电路输出的出错率，及确定一个或者多个待测电路输出中相关的电路测试项目；及
测试单元，用于根据所述每个待测电路输出的出错率及所述一个或者多个待测电路输出中相关的电路测试项目，对电路进行测试。
根据本发明优选实施例，所述每个电路输出对应的至少一个电路测试项目包括以下任意一项或者多项的组合：
电流、电压、电阻。
根据本发明优选实施例，所述确定单元从所述至少一个电路输出中，确定至少一个待测电路输出具体包括：
获取每个电路输出的测试时间；
根据每个电路输出的测试时间，将测试时间满足第一预设条件的电路输出确定为所述至少一个待测电路输出；或
将所述至少一个电路输出确定为所述至少一个待测电路输出。
根据本发明优选实施例，所述确定单元确定一个或者多个待测电路输出中相关的电路测试项目包括：
分析同一个待测电路输出对应的各个电路测试项目之间的相关性，确定所述同一个待测电路输出中相关的电路测试项目；及/或
分析多个待测电路输出中对应的相同电路测试项目之间的相关性，确定相关的多个待测电路输出及所述相关的多个待测电路输出中相关的电路测试项目。
根据本发明优选实施例，所述测试单元具体用于：
对出错率满足第二预设条件的待测电路输出进行测试；及/或
从同一个待测电路输出中相关的电路测试项目中选择任意一个测试项目进行测试；及/或
当确定相关的多个待测电路输出及所述相关的多个待测电路输出中相关的电路测试项目时，从所述多个待测电路输出中选择一个电路输出，对所述选择的电路输出中所述相关的电路测试项目进行测试。
一种电子设备，所述电子设备包括：
存储器，存储至少一个指令；及
处理器，执行所述存储器中存储的指令以实现所述电路测试优化方法。
一种计算机可读存储介质，所述计算机可读存储介质中存储有至少一个指令，所述至少一个指令被电子设备中的处理器执行以实现所述电路测试优化方法。
由以上技术方案可以看出，本发明获取电路测试数据，及获取所述电路测试数据对应的至少一个电路输出及所述至少一个电路输出中每个电路输出对应的至少一个电路测试项目；从所述至少一个电路输出中，确定至少一个待测电路输出；根据所述电路测试数据，确定所述至少一个待测电路输出中每个待测电路输出的出错率，及确定一个或者多个待测电路输出中相关的电路测试项目；及根据所述每个待测电路输出的出错率及所述一个或者多个待测电路输出中相关的电路测试项目，对电路进行测试。利用本发明不仅能节省电路测试的时间成本，同时还可以发现电路设计上的薄弱点，以供电路设计者进行电路的改良。
附图说明
图1是本发明电路测试优化方法的较佳实施例的流程图。
图2是本发明电路测试优化装置的较佳实施例的功能模块图。
图3是本发明实现电路测试优化方法的较佳实施例的电子设备的结构示意图。
主要元件符号说明
| 电子设备 | 1 |
| 存储器 | 12 |
| 处理器 | 13 |
| 电路测试优化装置 | 11 |
| 获取单元 | 100 |
| 确定单元 | 101 |
| 测试单元 | 102 |
具体实施方式
为了使本发明的目的、技术方案和优点更加清楚，下面结合附图和具体实施例对本发明进行详细描述。
如图1所示，是本发明电路测试优化方法的较佳实施例的流程图。根据不同的需求，该流程图中步骤的顺序可以改变，某些步骤可以省略。
所述电路测试优化方法应用于一个或者多个电子设备中，所述电子设备是一种能够按照事先设定或存储的指令，自动进行数值计算和/或信息处理的设备，其硬件包括但不限于微处理器、专用集成电路(Application Specific Integrated Circuit，ASIC)、可编程门阵列(Field－Programmable Gate Array，FPGA)、数字处理器(Digital SignalProcessor，DSP)、嵌入式设备等。
所述电子设备可以是任何一种可与用户进行人机交互的电子产品，例如，个人计算机、平板电脑、智能手机、个人数字助理(Personal Digital Assistant，PDA)、游戏机、交互式网络电视(Internet Protocol Television，IPTV)、智能式穿戴式设备等。
所述电子设备还可以包括网络设备和/或用户设备。其中，所述网络设备包括，但不限于单个网络服务器、多个网络服务器组成的服务器组或基于云计算(CloudComputing)的由大量主机或网络服务器构成的云。
所述电子设备所处的网络包括但不限于互联网、广域网、城域网、局域网、虚拟专用网络(Virtual Private Network，VPN)等。
S10，所述电子设备获取电路测试数据，及获取所述电路测试数据对应的至少一个电路输出及所述至少一个电路输出中每个电路输出对应的至少一个电路测试项目。
在本发明的至少一个实施例中，所述电路测试数据为已经进行过的电路测试数据的集合，这样，所述电子设备通过获取电路测试数据及对所述已经进行过的电路测试数据的分析及研究，就可以发现进行电路测试时电路出错的规律，并且，以足够多的所述进行过的电路测试数据为依据，将使研究结果更加真实可靠。
在本发明的至少一个实施例中，所述电路输出可以包括集成电路(integratedcircuit，IC)的脚位输出及信道(channel)输出等。所述电路输出还可以包括，但不限于以下任意一项或者多项的组合：Gamma Test(伽马测试)、Leakage Test(漏电测试)、Functional Test(功能测试)及Ron Test(导通电阻测试)等等。在此需要说明的是，本发明对所述电路输出的类型不作限制。
在本发明的至少一个实施例中，每个电路输出对应的至少一个电路测试项目可以包括，但不限于以下任意一项或者多项的组合：电阻、电压、电流等。
在本发明的至少一个实施例中，所述电路测试数据中包括至少一个电路输出的测试数据，并且所述至少一个电路输出中每个电路输出对应至少一个电路测试项目。
例如：在Functional Test中，所述电子设备可以检测电阻、电压、电流等电路测试项目。
S11，所述电子设备从所述至少一个电路输出中，确定至少一个待测电路输出。
在本发明的至少一个实施例中，所述电子设备从所述至少一个电路输出中，确定至少一个待测电路输出的方式包括：
所述电子设备获取每个电路输出的测试时间，根据每个电路输出的测试时间，所述电子设备将测试时间满足第一预设条件的电路输出确定为所述至少一个待测电路输出。
在本发明的至少一个实施例中，所述电子设备将测试时间满足第一预设条件的电路输出确定为所述至少一个待测电路输出的方式包括以下一项或者多项的组合：
(1)所述电子设备在获取了每个电路输出的测试时间后，将所述每个电路输出的测试时间按照从多到少的顺序进行排序，所述电子设备将测试时间排在第一前预设位数的电路输出确定为所述至少一个待测电路输出，其中，所述第一前预设位数的数值可以由测试者根据实际情况进行设置，本发明在此不作限制。
例如：所述电子设备获取了150个电路输出的测试时间，所述电子设备对所述150个电路输出的测试时间按照从多到少的顺序进行排序后，将前50位电路输出确定为所述至少一个待测电路输出。
(2)所述电子设备在获取了每个电路输出的测试时间后，将所述每个电路输出的测试时间按照从少到多的顺序进行排序，所述电子设备将测试时间排在第一后预设位数的电路输出确定为所述至少一个待测电路输出，其中，所述第一后预设位数的数值可以由测试者根据实际情况进行设置，本发明在此不作限制。
例如：所述电子设备获取了150个电路输出的测试时间，所述电子设备对所述150个电路输出的测试时间按照从少到多的顺序进行排序后，将后50位电路输出确定为所述至少一个待测电路输出。
(3)所述电子设备在获取了每个电路输出的测试时间后，将测试时间大于或者等于第一预设值的电路输出确定为所述至少一个待测电路输出，其中，所述第一预设值的大小可以由测试者根据实际情况进行设置，本发明在此不作限制。
例如：所述电子设备获取了150个电路输出的测试时间，并且所述电子设备将测试时间大于或者等于50分钟的电路输出确定为所述至少一个待测电路输出。
通过以上确定至少一个待测电路输出的方式，所述电子设备可以实现对测试时间较长的电路输出进行优先处理。可以理解的是，测试时间较长的电路输出所消耗的时间成本更大，因此，通过对所述测试时间较长的电路输出测试进行的优化，将更节约电路测试所消耗的时间成本，使本电路测试优化方案的优化效果更佳。
在本发明的至少一个实施例中，所述电子设备从所述至少一个电路输出中，确定至少一个待测电路输出的方式还包括：
所述电子设备将所述至少一个电路输出确定为所述至少一个待测电路输出。
例如：所述电子设备在获取了150个电路输出后，将所述150个电路输出全部确定为所述至少一个待测电路输出。
通过此种方式，当所述电子设备获取到的电路测试数据较少，或者是，当有将全部获取到的电路测试数据进行分析的必要时，所述电子设备则可以将获取到的全部电路输出都作为待测电路输出。
需要说明的是，所述电子设备从所述至少一个电路输出中，确定至少一个待测电路输出的方式可以由测试人员根据实际情况进行选择，本发明在此不作限制。
S12，所述电子设备根据所述电路测试数据，确定所述至少一个待测电路输出中每个待测电路输出的出错率，及确定一个或者多个待测电路输出中相关的电路测试项目。
在本发明的至少一个实施例中，所述电子设备根据所述电路测试数据得出每个待测电路输出出错的次数及每个待测电路输出数据的总数，将所述每个待测电路输出出错的次数除以所述每个待测电路输出数据的总数，得到所述至少一个待测电路输出中每个待测电路输出的出错率。
在本发明的至少一个实施例中，所述电子设备确定一个或者多个待测电路输出中相关的电路测试项目的方式包括，但不限于以下一种或者多种的组合：
(1)所述电子设备分析同一个待测电路输出对应的各个电路测试项目之间的相关性，确定所述同一个待测电路输出中相关的电路测试项目。
例如：待测电路输出A的电路测试项目包括：电路测试项目B、电路测试项目C及电路测试项目D。所述电子设备通过分析发现，当所述电路测试项目B出错时，所述电路测试项目C及所述电路测试项目D也会出错，则所述电子设备确定所述电路测试项目B、所述电路测试项目C及所述电路测试项目D相关。
(2)所述电子设备分析多个待测电路输出中对应的相同电路测试项目之间的相关性，确定相关的多个待测电路输出及所述相关的多个待测电路输出中相关的电路测试项目。
例如：待测电路输出E、待测电路输出F及待测电路输出G均包括电路测试项目H，所述电子设备通过分析发现，当所述待测电路输出E的电路测试项目H出错时，所述待测电路输出F的电路测试项目H，及所述待测电路输出G的电路测试项目H也会出错，则所述电子设备确定所述待测电路输出E、所述待测电路输出F及所述待测电路输出相关，进一步地，所述电子设备确定所述待测电路输出E的电路测试项目H、所述待测电路输出F的电路测试项目H及所述待测电路输出G的电路测试项目H相关。
S13，所述电子设备根据所述每个待测电路输出的出错率及所述一个或者多个待测电路输出中相关的电路测试项目，对电路进行测试。
在本发明的至少一个实施例中，所述电子设备根据所述每个待测电路输出的出错率及所述一个或者多个待测电路输出中相关的电路测试项目，对电路进行测试包括：
(1)对出错率满足第二预设条件的待测电路输出进行测试。
优选地，所述电子设备对所述待测电路输出的出错率进行排序。具体地，所述电子设备可以将所述待测电路输出的出错率按照从高到低的顺序进行排序，所述电子设备将出错率排在第二前预设位数的待测电路输出进行测试。或者是，所述电子设备可以将所述待测电路输出的出错率按照从低到高的顺序进行排序，所述电子设备将出错率排在第二后预设位数的待测电路输出进行测试。其中，所述第二前预设位数及所述第二后预设位数可以由测试者根据实际测试情况进行设置。
或者是，所述电子设备可以对所述待测电路输出的出错率大于或者等于第二预设值的待测电路输出进行测试。其中，所述第二预设值可以由测试者根据实际测试情况进行设置。
通过以上方式，对出错率高的待测电路输出进行优先测试，能够更加准确的找到出错点，从而减少了盲目测试所浪费的时间成本，同时，还可以帮助电路设计人员找到电路设计所存在的薄弱点，使所述电路设计人员便于优化电路。
(2)从同一个待测电路输出中相关的电路测试项目中选择任意一个测试项目进行测试。
例如：所述待测电路输出A的电路测试项目包括所述电路测试项目B、所述电路测试项目C及所述电路测试项目D。当所述电子设备确定所述电路测试项目B、所述电路测试项目C及所述电路测试项目D相关后，所述电子设备可以从所述电路测试项目B、所述电路测试项目C及所述电路测试项目D中任意选择一个进行测试。
通过以上方式，避免了对同一个待测电路输出中相关的电路测试项目的重复测试，节约了测试的时间成本。
(3)当确定相关的多个待测电路输出及所述相关的多个待测电路输出中相关的电路测试项目时，从所述多个待测电路输出中选择一个电路输出，对所述选择的电路输出中所述相关的电路测试项目进行测试。
例如：所述待测电路输出E、所述待测电路输出F及所述待测电路输出G均包括所述电路测试项目H，当所述电子设备确定所述待测电路输出E的电路测试项目H、所述待测电路输出F的电路测试项目H及所述待测电路输出G的电路测试项目H相关后，所述电子设备可以从所述待测电路输出E的电路测试项目H、所述待测电路输出F的电路测试项目H及所述待测电路输出G的电路测试项目H任意选择一个进行测试。
通过以上方式，避免了对多个待测电路输出中相关的电路测试项目的重复测试，节约了测试的时间成本。
在本发明的至少一个实施例中，当所述电子设备采用本电路测试优化方法进行电路的优化后，还需要对电路进行最终测试(Final Test，FT)，所述最终测试包括电路测试及封装成本测试。从所述最终测试的结果可以看出本电路测试优化方法是否准确，所述电子设备可以根据从所述最终测试的结果得到的本电路测试优化方法的准确性不断地对本电路测试优化方法进行改进，以适应不同电路的测试。这样，当待测电路不同，或者是待测电路获得改进后，本电路测试优化方法仍然可以适用。
综上所述，本发明能获取电路测试数据，及获取所述电路测试数据对应的至少一个电路输出及所述至少一个电路输出中每个电路输出对应的至少一个电路测试项目；从所述至少一个电路输出中，确定至少一个待测电路输出；根据所述电路测试数据，确定所述至少一个待测电路输出中每个待测电路输出的出错率，及确定一个或者多个待测电路输出中相关的电路测试项目；及根据所述每个待测电路输出的出错率及所述一个或者多个待测电路输出中相关的电路测试项目，对电路进行测试。因此，本发明不仅能节省电路测试的时间成本，同时还可以发现电路设计上的薄弱点，以供电路设计者进行电路的改良。
如图2所示，是本发明电路测试优化装置的较佳实施例的功能模块图。所述电路测试优化装置11包括获取单元100、确定单元101及测试单元102。本发明所称的模块/单元是指一种能够被处理器13所执行并且能够完成固定功能的一系列计算机程序段，其存储在存储器12中。在本实施例中，关于各模块/单元的功能将在后续的实施例中详述。
获取单元100获取电路测试数据，及获取所述电路测试数据对应的至少一个电路输出及所述至少一个电路输出中每个电路输出对应的至少一个电路测试项目。
在本发明的至少一个实施例中，所述电路测试数据为已经进行过的电路测试数据的集合，这样，所述电子设备通过获取电路测试数据及对所述已经进行过的电路测试数据的分析及研究，就可以发现进行电路测试时电路出错的规律，并且，以足够多的所述进行过的电路测试数据为依据，将使研究结果更加真实可靠。
在本发明的至少一个实施例中，所述电路输出可以包括集成电路(integratedcircuit，IC)的脚位输出及信道(channel)输出等。所述电路输出还可以包括，但不限于以下任意一项或者多项的组合：Gamma Test(伽马测试)、Leakage Test(漏电测试)、Functional Test(功能测试)及Ron Test(导通电阻测试)等等。在此需要说明的是，本发明对所述电路输出的类型不作限制。
在本发明的至少一个实施例中，每个电路输出对应的至少一个电路测试项目可以包括，但不限于以下任意一项或者多项的组合：电阻、电压、电流等。
在本发明的至少一个实施例中，所述电路测试数据中包括至少一个电路输出的测试数据，并且所述至少一个电路输出中每个电路输出对应至少一个电路测试项目。
例如：在Functional Test中，所述电子设备可以检测电阻、电压、电流等电路测试项目。
确定单元101从所述至少一个电路输出中，确定至少一个待测电路输出。
在本发明的至少一个实施例中，所述确定单元101从所述至少一个电路输出中，确定至少一个待测电路输出的方式包括：
所述确定单元101获取每个电路输出的测试时间，根据每个电路输出的测试时间，所述确定单元101将测试时间满足第一预设条件的电路输出确定为所述至少一个待测电路输出。
在本发明的至少一个实施例中，所述确定单元101将测试时间满足第一预设条件的电路输出确定为所述至少一个待测电路输出的方式包括以下一项或者多项的组合：
(1)所述确定单元101在获取了每个电路输出的测试时间后，将所述每个电路输出的测试时间按照从多到少的顺序进行排序，所述确定单元101将测试时间排在第一前预设位数的电路输出确定为所述至少一个待测电路输出，其中，所述第一前预设位数的数值可以由测试者根据实际情况进行设置，本发明在此不作限制。
例如：所述确定单元101获取了150个电路输出的测试时间，所述确定单元101对所述150个电路输出的测试时间按照从多到少的顺序进行排序后，将前50位电路输出确定为所述至少一个待测电路输出。
(2)所述确定单元101在获取了每个电路输出的测试时间后，将所述每个电路输出的测试时间按照从少到多的顺序进行排序，所述确定单元101将测试时间排在第一后预设位数的电路输出确定为所述至少一个待测电路输出，其中，所述第一后预设位数的数值可以由测试者根据实际情况进行设置，本发明在此不作限制。
例如：所述确定单元101获取了150个电路输出的测试时间，所述确定单元101对所述150个电路输出的测试时间按照从少到多的顺序进行排序后，将后50位电路输出确定为所述至少一个待测电路输出。
(3)所述确定单元101在获取了每个电路输出的测试时间后，将测试时间大于或者等于第一预设值的电路输出确定为所述至少一个待测电路输出，其中，所述第一预设值的大小可以由测试者根据实际情况进行设置，本发明在此不作限制。
例如：所述确定单元101获取了150个电路输出的测试时间，并且所述确定单元101将测试时间大于或者等于50分钟的电路输出确定为所述至少一个待测电路输出。
通过以上确定至少一个待测电路输出的方式，所述电子设备可以实现对测试时间较长的电路输出进行优先处理。可以理解的是，测试时间较长的电路输出所消耗的时间成本更大，因此，通过对所述测试时间较长的电路输出测试进行的优化，将更节约电路测试所消耗的时间成本，使本电路测试优化方案的优化效果更佳。
在本发明的至少一个实施例中，所述确定单元101从所述至少一个电路输出中，确定至少一个待测电路输出的方式还包括：
所述确定单元101将所述至少一个电路输出确定为所述至少一个待测电路输出。
例如：所述确定单元101在获取了150个电路输出后，将所述150个电路输出全部确定为所述至少一个待测电路输出。
通过此种方式，当所述电子设备获取到的电路测试数据较少，或者是，当有将全部获取到的电路测试数据进行分析的必要时，所述电子设备则可以将获取到的全部电路输出都作为待测电路输出。
需要说明的是，所述确定单元101从所述至少一个电路输出中，确定至少一个待测电路输出的方式可以由测试人员根据实际情况进行选择，本发明在此不作限制。
所述确定单元101根据所述电路测试数据，确定所述至少一个待测电路输出中每个待测电路输出的出错率，及确定一个或者多个待测电路输出中相关的电路测试项目。
在本发明的至少一个实施例中，所述确定单元101根据所述电路测试数据得出每个待测电路输出出错的次数及每个待测电路输出数据的总数，将所述每个待测电路输出出错的次数除以所述每个待测电路输出数据的总数，得到所述至少一个待测电路输出中每个待测电路输出的出错率。
在本发明的至少一个实施例中，所述确定单元101确定一个或者多个待测电路输出中相关的电路测试项目的方式包括，但不限于以下一种或者多种的组合：
(1)所述确定单元101分析同一个待测电路输出对应的各个电路测试项目之间的相关性，所述确定单元101确定所述同一个待测电路输出中相关的电路测试项目。
例如：待测电路输出A的电路测试项目包括：电路测试项目B、电路测试项目C及电路测试项目D。所述确定单元101通过分析发现，当所述电路测试项目B出错时，所述电路测试项目C及所述电路测试项目D也会出错，则所述确定单元101确定所述电路测试项目B、所述电路测试项目C及所述电路测试项目D相关。
(2)所述确定单元101分析多个待测电路输出中对应的相同电路测试项目之间的相关性，确定相关的多个待测电路输出及所述相关的多个待测电路输出中相关的电路测试项目。
例如：所述待测电路输出E、所述待测电路输出F及所述待测电路输出G均包括电路测试项目H，所述确定单元101通过分析发现，当所述待测电路输出E的电路测试项目H出错时，所述待测电路输出F的电路测试项目H，及所述待测电路输出G的电路测试项目H也会出错，那么所述确定单元101确定所述待测电路输出E、所述待测电路输出F及所述待测电路输出相关，更进一步地，所述确定单元101确定所述待测电路输出E的电路测试项目H、所述待测电路输出F的电路测试项目H及所述待测电路输出G的电路测试项目H相关。
测试单元102根据所述每个待测电路输出的出错率及所述一个或者多个待测电路输出中相关的电路测试项目，对电路进行测试。
在本发明的至少一个实施例中，所述测试单元102根据所述每个待测电路输出的出错率及所述一个或者多个待测电路输出中相关的电路测试项目，对电路进行测试包括：
(1)所述测试单元102对出错率满足第二预设条件的待测电路输出进行测试。
优选地，所述测试单元102对所述待测电路输出的出错率进行排序。具体地，所述测试单元102可以将所述待测电路输出的出错率按照从高到低的顺序进行排序，所述测试单元102将出错率排在第二前预设位数的待测电路输出进行测试。或者是，所述测试单元102可以将所述待测电路输出的出错率按照从低到高的顺序进行排序，所述测试单元102将出错率排在第二后预设位数的待测电路输出进行测试。其中，所述第二前预设位数及所述第二后预设位数可以由测试者根据实际测试情况进行设置。
或者是，所述测试单元102可以对所述待测电路输出的出错率大于或者等于第二预设值的待测电路输出进行测试。其中，所述第二预设值可以由测试者根据实际测试情况进行设置。
通过以上方式，对出错率高的待测电路输出进行优先测试，能够更加准确的找到出错点，从而减少了盲目测试所浪费的时间成本，同时，还可以帮助电路设计人员找到电路设计所存在的薄弱点，使所述电路设计人员便于优化电路。
(2)所述测试单元102从同一个待测电路输出中相关的电路测试项目中选择任意一个测试项目进行测试。
例如：所述待测电路输出A的电路测试项目包括所述电路测试项目B、所述电路测试项目C及所述电路测试项目D。当所述测试单元102确定所述电路测试项目B、所述电路测试项目C及所述电路测试项目D相关后，所述测试单元102可以从所述电路测试项目B、所述电路测试项目C及所述电路测试项目D中任意选择一个进行测试。
通过以上方式，避免了对同一个待测电路输出中相关的电路测试项目的重复测试，节约了测试的时间成本。
(3)当确定相关的多个待测电路输出及所述相关的多个待测电路输出中相关的电路测试项目时，所述测试单元102从所述多个待测电路输出中选择一个电路输出，并对所述选择的电路输出中所述相关的电路测试项目进行测试。
例如：所述待测电路输出E、所述待测电路输出F及所述待测电路输出G均包括所述电路测试项目H，当所述测试单元102确定所述待测电路输出E的电路测试项目H、所述待测电路输出F的电路测试项目H及所述待测电路输出G的电路测试项目H相关后，所述测试单元102可以从所述待测电路输出E的电路测试项目H、所述待测电路输出F的电路测试项目H及所述待测电路输出G的电路测试项目H任意选择一个进行测试。
通过以上方式，避免了对多个待测电路输出中相关的电路测试项目的重复测试，节约了测试的时间成本。
在本发明的至少一个实施例中，当所述电子设备采用本电路测试优化方法进行电路的优化后，还需要对电路进行最终测试(Final Test，FT)，所述最终测试包括电路测试及封装成本测试。从所述最终测试的结果可以看出本电路测试优化方法是否准确，所述电子设备可以根据从所述最终测试的结果得到的本电路测试优化方法的准确性不断地对本电路测试优化方法进行改进，以适应不同电路的测试。这样，当待测电路不同，或者是待测电路获得改进后，本电路测试优化方法仍然可以适用。
综上所述，本发明能获取电路测试数据，及获取所述电路测试数据对应的至少一个电路输出及所述至少一个电路输出中每个电路输出对应的至少一个电路测试项目；从所述至少一个电路输出中，确定至少一个待测电路输出；根据所述电路测试数据，确定所述至少一个待测电路输出中每个待测电路输出的出错率，及确定一个或者多个待测电路输出中相关的电路测试项目；及根据所述每个待测电路输出的出错率及所述一个或者多个待测电路输出中相关的电路测试项目，对电路进行测试。因此，本发明不仅能节省电路测试的时间成本，同时还可以发现电路设计上的薄弱点，以供电路设计者进行电路的改良。
如图3所示，是本发明实现电路测试优化方法的较佳实施例的电子设备的结构示意图。
所述电子设备1是一种能够按照事先设定或存储的指令，自动进行数值计算和/或信息处理的设备，其硬件包括但不限于微处理器、专用集成电路(Application SpecificIntegrated Circuit，ASIC)、可编程门阵列(Field－Programmable Gate Array，FPGA)、数字处理器(Digital Signal Processor，DSP)、嵌入式设备等。
所述电子设备1还可以是但不限于任何一种可与用户通过键盘、鼠标、遥控器、触摸板或声控设备等方式进行人机交互的电子产品，例如，个人计算机、平板电脑、智能手机、个人数字助理(Personal Digital Assistant，PDA)、游戏机、交互式网络电视(InternetProtocol Television，IPTV)、智能式穿戴式设备等。
所述电子设备1还可以是桌上型计算机、笔记本、掌上电脑及云端服务器等计算设备。
所述电子设备1所处的网络包括但不限于互联网、广域网、城域网、局域网、虚拟专用网络(Virtual Private Network，VPN)等。
在本发明的一个实施例中，所述电子设备1包括，但不限于，存储器12、处理器13，以及存储在所述存储器12中并可在所述处理器13上运行的计算机程序，例如电路测试优化程序。本领域技术人员可以理解，所述示意图仅仅是电子设备1的示例，并不构成对电子设备1的限定，可以包括比图示更多或更少的部件，或者组合某些部件，或者不同的部件，例如所述电子设备1还可以包括输入输出设备、网络接入设备、总线等。
所称处理器13可以是中央处理单元(Central Processing Unit，CPU)，还可以是其他通用处理器、数字信号处理器(Digital Signal Processor，DSP)、专用集成电路(Application Specific Integrated Circuit，ASIC)、现成可编程门阵列(Field-Programmable Gate Array，FPGA)或者其他可编程逻辑器件、分立门或者晶体管逻辑器件、分立硬件组件等。通用处理器可以是微处理器或者该处理器也可以是任何常规的处理器等，所述处理器13是所述电子设备1的运算核心和控制中心，利用各种接口和线路连接整个电子设备1的各个部分，及执行所述电子设备1的操作系统以及安装的各类应用程序、程序代码等。
所述处理器13执行所述电子设备1的操作系统以及安装的各类应用程序。所述处理器13执行所述应用程序以实现上述各个电路测试优化方法实施例中的步骤，例如图1所示的步骤S10、S11、S12及S13。
或者，所述处理器13执行所述计算机程序时实现上述各装置实施例中各模块/单元的功能，例如：获取电路测试数据，及获取所述电路测试数据对应的至少一个电路输出及所述至少一个电路输出中每个电路输出对应的至少一个电路测试项目；从所述至少一个电路输出中，确定至少一个待测电路输出；根据所述电路测试数据，确定所述至少一个待测电路输出中每个待测电路输出的出错率，及确定一个或者多个待测电路输出中相关的电路测试项目；及根据所述每个待测电路输出的出错率及所述一个或者多个待测电路输出中相关的电路测试项目，对电路进行测试。
示例性的，所述计算机程序可以被分割成一个或多个模块/单元，所述一个或者多个模块/单元被存储在所述存储器12中，并由所述处理器13执行，以完成本发明。所述一个或多个模块/单元可以是能够完成特定功能的一系列计算机程序指令段，该指令段用于描述所述计算机程序在所述电子设备1中的执行过程。例如，所述计算机程序可以被分割成获取单元100、确定单元101及测试单元102。
所述存储器12可用于存储所述计算机程序和/或模块，所述处理器13通过运行或执行存储在所述存储器12内的计算机程序和/或模块，以及调用存储在存储器12内的数据，实现所述电子设备1的各种功能。所述存储器12可主要包括存储程序区和存储数据区，其中，存储程序区可存储操作系统、至少一个功能所需的应用程序(比如声音播放功能、图像播放功能等)等；存储数据区可存储根据手机的使用所创建的数据(比如音频数据、电话本等)等。此外，存储器12可以包括高速随机存取存储器，还可以包括非易失性存储器，例如硬盘、内存、插接式硬盘，智能存储卡(Smart Media Card,SMC)，安全数字(Secure Digital,SD)卡，闪存卡(Flash Card)、至少一个磁盘存储器件、闪存器件、或其他易失性固态存储器件。
所述存储器12可以是电子设备1的外部存储器和/或内部存储器。进一步地，所述存储器12可以是集成电路中没有实物形式的具有存储功能的电路，如RAM(Random-AccessMemory，随机存取存储器)、FIFO(First In First Out，)等。或者，所述存储器12也可以是具有实物形式的存储器，如内存条、TF卡(Trans-flash Card)等等。
所述电子设备1集成的模块/单元如果以软件功能单元的形式实现并作为独立的产品销售或使用时，可以存储在一个计算机可读取存储介质中。基于这样的理解，本发明实现上述实施例方法中的全部或部分流程，也可以通过计算机程序来指令相关的硬件来完成，所述的计算机程序可存储于一计算机可读存储介质中，该计算机程序在被处理器执行时，可实现上述各个方法实施例的步骤。其中，所述计算机程序包括计算机程序代码，所述计算机程序代码可以为源代码形式、对象代码形式、可执行文件或某些中间形式等。所述计算机可读介质可以包括：能够携带所述计算机程序代码的任何实体或装置、记录介质、U盘、移动硬盘、磁碟、光盘、计算机存储器、只读存储器(ROM，Read-Only Memory)、随机存取存储器(RAM，Random Access Memory)、电载波信号、电信信号以及软件分发介质等。需要说明的是，所述计算机可读介质包含的内容可以根据司法管辖区内立法和专利实践的要求进行适当的增减，例如在某些司法管辖区，根据立法和专利实践，计算机可读介质不包括电载波信号和电信信号。
结合图1，所述电子设备1中的所述存储器12存储多个指令以实现一种电路测试优化方法，所述处理器13可执行所述多个指令从而实现：获取电路测试数据，及获取所述电路测试数据对应的至少一个电路输出及所述至少一个电路输出中每个电路输出对应的至少一个电路测试项目；从所述至少一个电路输出中，确定至少一个待测电路输出；根据所述电路测试数据，确定所述至少一个待测电路输出中每个待测电路输出的出错率，及确定一个或者多个待测电路输出中相关的电路测试项目；及根据所述每个待测电路输出的出错率及所述一个或者多个待测电路输出中相关的电路测试项目，对电路进行测试。
根据本发明优选实施例，所述每个电路输出对应的至少一个电路测试项目包括以下任意一项或者多项的组合：
电流、电压、电阻。
根据本发明优选实施例，所述处理器13还执行多个指令包括：
获取每个电路输出的测试时间；
根据每个电路输出的测试时间，将测试时间满足第一预设条件的电路输出确定为所述至少一个待测电路输出；或
将所述至少一个电路输出确定为所述至少一个待测电路输出。
根据本发明优选实施例，所述处理器13还执行多个指令包括：
分析同一个待测电路输出对应的各个电路测试项目之间的相关性，确定所述同一个待测电路输出中相关的电路测试项目；及/或
分析多个待测电路输出中对应的相同电路测试项目之间的相关性，确定相关的多个待测电路输出及所述相关的多个待测电路输出中相关的电路测试项目。
根据本发明优选实施例，所述处理器13还执行多个指令包括：
对出错率满足第二预设条件的待测电路输出进行测试；及/或
从同一个待测电路输出中相关的电路测试项目中选择任意一个测试项目进行测试；及/或
当确定相关的多个待测电路输出及所述相关的多个待测电路输出中相关的电路测试项目时，从所述多个待测电路输出中选择一个电路输出，对所述选择的电路输出中所述相关的电路测试项目进行测试。
具体地，所述处理器13对上述指令的具体实现方法可参考图1对应实施例中相关步骤的描述，在此不赘述。
在本发明所提供的几个实施例中，应该理解到，所揭露的系统，装置和方法，可以通过其它的方式实现。例如，以上所描述的装置实施例仅仅是示意性的，例如，所述模块的划分，仅仅为一种逻辑功能划分，实际实现时可以有另外的划分方式。
所述作为分离部件说明的模块可以是或者也可以不是物理上分开的，作为模块显示的部件可以是或者也可以不是物理单元，即可以位于一个地方，或者也可以分布到多个网络单元上。可以根据实际的需要选择其中的部分或者全部模块来实现本实施例方案的目的。
另外，在本发明各个实施例中的各功能模块可以集成在一个处理单元中，也可以是各个单元单独物理存在，也可以两个或两个以上单元集成在一个单元中。上述集成的单元既可以采用硬件的形式实现，也可以采用硬件加软件功能模块的形式实现。
对于本领域技术人员而言，显然本发明不限于上述示范性实施例的细节，而且在不背离本发明的精神或基本特征的情况下，能够以其他的具体形式实现本发明。
因此，无论从哪一点来看，均应将实施例看作是示范性的，而且是非限制性的，本发明的范围由所附权利要求而不是上述说明限定，因此旨在将落在权利要求的等同要件的含义和范围内的所有变化涵括在本发明内。不应将权利要求中的任何附关联图标记视为限制所涉及的权利要求。
此外，显然“包括”一词不排除其他单元或步骤，单数不排除复数。系统权利要求中陈述的多个单元或装置也可以由一个单元或装置通过软件或者硬件来实现。第二等词语用来表示名称，而并不表示任何特定的顺序。
最后应说明的是，以上实施例仅用以说明本发明的技术方案而非限制，尽管参照较佳实施例对本发明进行了详细说明，本领域的普通技术人员应当理解，可以对本发明的技术方案进行修改或等同替换，而不脱离本发明技术方案的精神和范围。
Claims (10)
1.一种电路测试优化方法，其特征在于，所述方法包括：
获取电路测试数据，及获取所述电路测试数据对应的至少一个电路输出及所述至少一个电路输出中每个电路输出对应的至少一个电路测试项目；
从所述至少一个电路输出中，确定至少一个待测电路输出；
根据所述电路测试数据，确定所述至少一个待测电路输出中每个待测电路输出的出错率，及确定一个或者多个待测电路输出中相关的电路测试项目；及
根据所述每个待测电路输出的出错率及所述一个或者多个待测电路输出中相关的电路测试项目，对电路进行测试。
2.如权利要求1所述的电路测试优化方法，其特征在于，所述每个电路输出对应的至少一个电路测试项目包括以下任意一项或者多项的组合：
电流、电压、电阻。
3.如权利要求1所述的电路测试优化方法，其特征在于，所述从所述至少一个电路输出中，确定至少一个待测电路输出包括：
获取每个电路输出的测试时间；
根据每个电路输出的测试时间，将测试时间满足第一预设条件的电路输出确定为所述至少一个待测电路输出；或
将所述至少一个电路输出确定为所述至少一个待测电路输出。
4.如权利要求1所述的电路测试优化方法，其特征在于，所述确定一个或者多个待测电路输出中相关的电路测试项目包括：
分析同一个待测电路输出对应的各个电路测试项目之间的相关性，确定所述同一个待测电路输出中相关的电路测试项目；及/或
分析多个待测电路输出中对应的相同电路测试项目之间的相关性，确定相关的多个待测电路输出及所述相关的多个待测电路输出中相关的电路测试项目。
5.如权利要求1所述的电路测试优化方法，其特征在于，所述根据所述每个待测电路输出的出错率及所述一个或者多个待测电路输出中相关的电路测试项目，对电路进行测试包括：
对出错率满足第二预设条件的待测电路输出进行测试；及/或
从同一个待测电路输出中相关的电路测试项目中选择任意一个测试项目进行测试；及/或
当确定相关的多个待测电路输出及所述相关的多个待测电路输出中相关的电路测试项目时，从所述多个待测电路输出中选择一个电路输出，对所述选择的电路输出中所述相关的电路测试项目进行测试。
6.一种电路测试优化装置，其特征在于，所述装置包括：
获取单元，用于获取电路测试数据，及获取所述电路测试数据对应的至少一个电路输出及所述至少一个电路输出中每个电路输出对应的至少一个电路测试项目；
确定单元，用于从所述至少一个电路输出中，确定至少一个待测电路输出；
所述确定单元，还用于根据所述电路测试数据，确定所述至少一个待测电路输出中每个待测电路输出的出错率，及确定一个或者多个待测电路输出中相关的电路测试项目；及
测试单元，用于根据所述每个待测电路输出的出错率及所述一个或者多个待测电路输出中相关的电路测试项目，对电路进行测试。
7.如权利要求6所述的电路测试优化装置，其特征在于，所述每个电路输出对应的至少一个电路测试项目包括以下任意一项或者多项的组合：
电流、电压、电阻。
8.如权利要求6所述的电路测试优化装置，其特征在于，所述确定单元从所述至少一个电路输出中，确定至少一个待测电路输出具体包括：
获取每个电路输出的测试时间；
根据每个电路输出的测试时间，将测试时间满足第一预设条件的电路输出确定为所述至少一个待测电路输出；或
将所述至少一个电路输出确定为所述至少一个待测电路输出。
9.一种电子设备，其特征在于，所述电子设备包括：
存储器，存储至少一个指令；及
处理器，执行所述存储器中存储的指令以实现如权利要求1至5中任意一项所述的电路测试优化方法。
10.一种计算机可读存储介质，其特征在于：所述计算机可读存储介质中存储有至少一个指令，所述至少一个指令被电子设备中的处理器执行以实现如权利要求1至5中任意一项所述的电路测试优化方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710985482.4A CN109696614B (zh) | 2017-10-20 | 2017-10-20 | 电路测试优化方法及装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710985482.4A CN109696614B (zh) | 2017-10-20 | 2017-10-20 | 电路测试优化方法及装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN109696614A true CN109696614A (zh) | 2019-04-30 |
| CN109696614B CN109696614B (zh) | 2021-01-12 |
Family
ID=66225280
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201710985482.4A Active CN109696614B (zh) | 2017-10-20 | 2017-10-20 | 电路测试优化方法及装置 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN109696614B (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113447795A (zh) * | 2021-06-28 | 2021-09-28 | 中国科学院上海微系统与信息技术研究所 | 超导单磁通量子电路的测试系统及方法 |
| CN113899756A (zh) * | 2021-09-09 | 2022-01-07 | 东风柳州汽车有限公司 | 高压线束分组测试方法、装置、设备及存储介质 |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1521824A (zh) * | 2003-01-28 | 2004-08-18 | 力晶半导体股份有限公司 | 在线品质检测参数分析方法 |
| CN1560646A (zh) * | 2004-02-26 | 2005-01-05 | 中国科学院计算技术研究所 | 一种快速的集成电路测试流程优化方法 |
| JP2007322263A (ja) * | 2006-06-01 | 2007-12-13 | Yokogawa Electric Corp | 半導体試験システム |
| CN101206238A (zh) * | 2006-12-20 | 2008-06-25 | 力晶半导体股份有限公司 | 错误覆盖分析法 |
| CN101368991A (zh) * | 2007-08-15 | 2009-02-18 | 鹏智科技(深圳)有限公司 | 电子装置测试装置及方法 |
| CN103678380A (zh) * | 2012-09-17 | 2014-03-26 | 鸿富锦精密工业（深圳）有限公司 | 测试状态呈现及异常索引系统与方法 |
-
2017
- 2017-10-20 CN CN201710985482.4A patent/CN109696614B/zh active Active
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1521824A (zh) * | 2003-01-28 | 2004-08-18 | 力晶半导体股份有限公司 | 在线品质检测参数分析方法 |
| CN1560646A (zh) * | 2004-02-26 | 2005-01-05 | 中国科学院计算技术研究所 | 一种快速的集成电路测试流程优化方法 |
| JP2007322263A (ja) * | 2006-06-01 | 2007-12-13 | Yokogawa Electric Corp | 半導体試験システム |
| CN101206238A (zh) * | 2006-12-20 | 2008-06-25 | 力晶半导体股份有限公司 | 错误覆盖分析法 |
| CN101368991A (zh) * | 2007-08-15 | 2009-02-18 | 鹏智科技(深圳)有限公司 | 电子装置测试装置及方法 |
| CN103678380A (zh) * | 2012-09-17 | 2014-03-26 | 鸿富锦精密工业（深圳）有限公司 | 测试状态呈现及异常索引系统与方法 |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113447795A (zh) * | 2021-06-28 | 2021-09-28 | 中国科学院上海微系统与信息技术研究所 | 超导单磁通量子电路的测试系统及方法 |
| CN113899756A (zh) * | 2021-09-09 | 2022-01-07 | 东风柳州汽车有限公司 | 高压线束分组测试方法、装置、设备及存储介质 |
| CN113899756B (zh) * | 2021-09-09 | 2024-03-22 | 东风柳州汽车有限公司 | 高压线束分组测试方法、装置、设备及存储介质 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN109696614B (zh) | 2021-01-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN108073519B (zh) | 测试用例生成方法和装置 | |
| CN113448787B (zh) | 晶圆异常分析的方法、装置、电子设备及可读存储介质 | |
| CN109933514B (zh) | 一种数据测试方法和装置 | |
| CN111045653B (zh) | 系统生成方法、装置、计算机可读介质及电子设备 | |
| CN110096444A (zh) | 一种基于excel生成测试用例的管理系统、使用方法及设备 | |
| JP2010218252A (ja) | 統計的タイミング解析用セルライブラリ作成装置、統計的タイミング解析装置、統計的タイミング解析用セルライブラリ作成方法および統計的タイミング解析方法 | |
| CN113901745A (zh) | 芯片测试方法、装置、电子设备及计算机可读存储介质 | |
| CN109214023B (zh) | 一种工艺设计工具包的测试方法及装置 | |
| US20230096934A1 (en) | Integrated circuit post-layout simulation method and device, electronic device and storage medium | |
| CN109696614A (zh) | 电路测试优化方法及装置 | |
| CN112464599A (zh) | 应用在电路的静态时序分析中确定电源电压数据的方法 | |
| CN103810316B (zh) | 降低寄生失配的方法 | |
| CN112346951A (zh) | 业务的测试方法及装置 | |
| CN108804719A (zh) | 数字电路老化仿真方法及装置 | |
| US7277804B2 (en) | Method and system for performing effective resistance calculation for a network of resistors | |
| CN112149370B (zh) | 芯片老化的静态时序分析方法、装置和电子设备 | |
| CN109828902A (zh) | 接口参数确定方法、装置、电子设备及存储介质 | |
| CN116225690A (zh) | 基于docker的内存多维数据库计算负载均衡方法及系统 | |
| CN109376067A (zh) | Monkey测试方法、装置、电子设备及计算机可读存储介质 | |
| CN109885475B (zh) | 页面转化率计算方法、装置、计算机设备及存储介质 | |
| CN115344495A (zh) | 批量任务测试的数据分析方法、装置、计算机设备及介质 | |
| US10585997B1 (en) | Automatic grouping of signals of a model | |
| CN107368281A (zh) | 一种数据处理方法及装置 | |
| CN114519153A (zh) | 一种网页历史记录显示方法、装置、设备及存储介质 | |
| US20120066655A1 (en) | Electronic device and method for inspecting electrical rules of circuit boards |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| CB02 | Change of applicant information | ||
| CB02 | Change of applicant information |
Address after: 518063 Fiyta science and technology building, Nanshan District hi tech Zone, Shenzhen, Guangdong, 1305B Applicant after: Shenzhen tiandeyu Technology Co., Ltd Address before: 518063 Fiyta science and technology building, Nanshan District hi tech Zone, Shenzhen, Guangdong, 1305B Applicant before: Shenzhen Tiandeyu Electronics Co.,Ltd. |
|
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| PE01 | Entry into force of the registration of the contract for pledge of patent right | ||
| PE01 | Entry into force of the registration of the contract for pledge of patent right |
Denomination of invention: Circuit test optimization method and device Effective date of registration: 20220310 Granted publication date: 20210112 Pledgee: Shenzhen hi tech investment small loan Co.,Ltd. Pledgor: Shenzhen tiandeyu Technology Co.,Ltd. Registration number: Y2022980002392 |