CN102594184A - 信号处理方法、装置和系统 - Google Patents
信号处理方法、装置和系统 Download PDFInfo
- Publication number
- CN102594184A CN102594184A CN201210035275XA CN201210035275A CN102594184A CN 102594184 A CN102594184 A CN 102594184A CN 201210035275X A CN201210035275X A CN 201210035275XA CN 201210035275 A CN201210035275 A CN 201210035275A CN 102594184 A CN102594184 A CN 102594184A
- Authority
- CN
- China
- Prior art keywords
- pulse
- pwm
- control word
- fpga
- drive signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Inverter Devices (AREA)
Abstract
本发明公开了一种信号处理方法、装置和系统，方法包括：DSP通过接收的控制信息运算PWM控制字和同步脉冲信号；FPGA根据所述PWM控制字和所述同步脉冲信号输出PWM脉冲驱动信号。本发明提供一种信号处理装置，包括：控制字模块和脉冲输出模块。本发明还提供一种信号处理系统。本发明由于DSP负载一部分运算，所以降低了FPGA的运算负载，缩短了FPGA的运算时间，相应缩短了FPGA输出PWM脉冲驱动信号的时间，从而提高了FPGA输出PWM脉冲驱动信号的速度，缩短了功率单元或功率器件的状态切换周期，提高了对受控器件的控制效率。
Description
技术领域
本发明涉及电力电子控制领域，特别是指一种信号处理的控制方法、装置和系统。
背景技术
电压型多电平变频器包括多个串联的功率单元或功率器件，其控制系统中包括FPGA控制芯片。FPGA芯片接收控制信息，经过运算得到PWM控制字；通过PWM控制字和状态机的状态信息输出PWM的脉冲驱动信号。FPGA将PWM的脉冲驱动信号输出至功率单元或功率器件，用于控制其切换状态。
由于FPGA的运算能力较低，运算PWM控制字的时间较长，输出PWM的脉冲驱动信号的时间较长，功率单元或功率器件的状态切换周期也较长，从而导致对变频器的控制效率较低。
发明内容
有鉴于此，本发明的目的在于提供一种信号处理方法、装置和系统，以解决控制系统对变频器的控制效率较低的问题。
为解决上述问题，本发明提供一种信号处理方法，包括：DSP通过接收的控制信息运算PWM控制字和同步脉冲信号；FPGA根据所述PWM控制字和所述同步脉冲信号输出PWM脉冲驱动信号。
优选地，所述DSP接收的控制信息包括频率和幅值信息；
所述DSP通过正弦脉宽调制SPWM或空间矢量脉宽调制SVPWM方式运算出所述PWM控制字和所述同步脉冲信号。
优选地，所述同步脉冲信号包括：控制字同步脉冲信号和波形同步脉冲信号。
优选地，所述输出PWM脉冲驱动信号的过程包括：
所述FPGA通过所述控制字同步脉冲信号接收所述PWM控制字；
所述FPGA按照所述PWM控制字，更新其状态机的状态；
所述FPGA根据更新后的所述状态机的状态和所述波形同步脉冲信号输出所述PWM脉冲驱动信号。
优选地，所述FPGA在所述控制字同步脉冲信号的上升沿接收所述PWM控制字；
所述FPGA在所述控制字同步脉冲信号的下降沿，按照所述PWM控制字更新其状态机的状态。
优选地，所述方法还包括：
所述FPGA获得功率单元或功率器件的故障信号，并根据该故障信号停止输出所述PWM脉冲驱动信号。
优选地，所述FPGA将所述PWM脉冲驱动信号输出至多电平变频器。
为解决上述问题，本发明提供一种信号处理装置，包括：
控制字模块，用于通过DSP接收的控制信息运算PWM控制字和同步脉冲信号；
脉冲输出模块，用于通过FPGA根据所述PWM控制字和所述同步脉冲信号输出PWM脉冲驱动信号。
优选地，所述控制字模块包括：
SPWM模块，用于接收控制信息中的频率和幅值信息，采用SPWM方式运算出所述PWM控制字和所述同步脉冲信号；
或SVPWM模块，用于接收控制信息中的频率和幅值信息，采用SVPWM方式运算出所述PWM控制字和所述同步脉冲信号。
优选地，所述脉冲输出模块包括：
接收模块，用于通过所述FPGA接收的所述同步脉冲信号中的控制字同步脉冲信号接收所述PWM控制字；
状态更新模块，用于通过所述PWM控制字，更新状态机的状态；
输出模块，用于通过更新后的所述状态机的状态和所述同步脉冲信号中的波形同步脉冲信号输出所述PWM脉冲驱动信号。
优选地，所述装置还包括：
封锁模块，用于通过所述FPGA获得功率单元或功率器件的故障信号，并根据该故障信号停止输出所述PWM脉冲驱动信号。
优选地，所述脉冲输出模块通过所述FPGA将所述PWM脉冲驱动信号输出至多电平变频器。
为解决上述问题，本发明提供一种信号处理系统，包括：
DSP，用于通过接收的控制信息运算PWM控制字和同步脉冲信号；
FPGA，用于通过根据所述PWM控制字和所述同步脉冲信号输出PWM脉冲驱动信号。
优选地，所述FPGA将所述PWM脉冲驱动信号输出至多电平变频器。
优选地，所述多电平变频器为7电平变频器。
本发明的实施例中，将运算PWM控制字和同步的脉冲信号由DSP实现，FPGA只用于输出PWM脉冲驱动信号。由于DSP负载一部分运算，所以降低了FPGA的运算负载，缩短了FPGA的运算时间，相应缩短了FPGA输出PWM脉冲驱动信号的时间，从而提高了FPGA输出PWM脉冲驱动信号的速度。通过以上方案提高了控制系统对多电平变频器的控制效率。
附图说明
图1是实施例的流程图；
图2是实施例中DSP和FPGA的连接关系的示意图；
图3是另一个实施例的流程图；
图4是实施例中的DSP的结构框图；
图5是实施例中的FPGA的结构框图；
图6是实施例中的PWM波形与控制字对应时序关系图；
图7是实施例中的FPGA的状态机的状态迁移图；
图8是实施例中的装置结构框图。
具体实施方式
为清楚说明本发明中的方案，下面给出优选的实施例并结合附图详细说明。在该实施例中，以下以多电平高压变频器为例进行说明。
参见图1和图2，本发明一种信号处理方法包括以下步骤：
S11：DSP通过接收的控制信息运算PWM控制字和同步脉冲信号；
S12：FPGA根据所述PWM控制字和所述同步脉冲信号输出PWM脉冲驱动信号。
通过实施例的步骤，将运算PWM控制字和同步的脉冲信号由DSP实现，FPGA只用于输出PWM脉冲驱动信号。由于DSP负载一部分运算，所以降低了FPGA的运算负载，缩短了FPGA的运算时间，相应缩短了FPGA输出PWM脉冲驱动信号的时间，从而提高了FPGA输出PWM脉冲驱动信号的速度。缩短了功率单元或功率器件的状态切换周期，提高了对多电平变频器的控制效率。
优选地，图2中示出的外部控制与检测部分可以是上位机、人机操作指令等。受控器件可为功率单元或IGBT、IGCT类功率器件。数字处理器DSP与FPGA之间通过地址总线和数据总线进行连接；FPGA处理器与受控器件通过光纤连接。
优选地，参见图3，本发明另一个实施例包括以下步骤：
步骤301：DSP接收包括频率和幅值信息的控制信息，DSP根据所接收的控制信息进行PWM脉冲控制字和同步脉冲信号的计算。
参见图4所示的结构框图，DSP接收包括频率和幅值信息的控制信息。根据变频器拓扑结构的种类，可以有不同的脉冲调制方法。
优选地，所述DSP通过正弦脉宽调制SPWM(Sinusoidal PulseWidth Modulation)或空间矢量脉宽调制SVPWM(Space Vector PulseWidth Modulation)方式运算出所述PWM控制字和所述同步脉冲信号。所述同步脉冲信号包括：控制字同步脉冲信号和波形同步脉冲信号。
优选地，运算PWM控制字的过程包括：DSP通过SPWM或SVPWM方式运算PWM调制波波形及载波信息；调制波波形信息与载波信息通过比较器比较处理后，生成PWM脉冲控制字。
步骤302：DSP将生成的控制字信息实时写入FPGA的控制字存储模块。
参见图5所示的结构框图，所述FPGA在所述控制字同步脉冲信号的上升沿接收所述PWM控制字，将控制字写入FPGA的控制字存储模块。
步骤303：状态机状态信息的控制。
FPGA判断地址总线指定地址，读取数据总线数据至指定寄存器，在控制字同步脉冲信号的上升沿更新PWM脉冲控制字信息至缓冲区；FPGA在所述控制字同步脉冲信号的下降沿，按照所述PWM控制字更新其状态机的状态，状态机状态包括：-0、正上升沿、+1、正下降沿、+0、负上升沿、-1、负下降沿，通过8种状态，输出封锁脉冲、旁路、复位等PWM脉冲驱动信号，改变功率单元或功率器件的状态。
步骤304：PWM脉冲驱动信号的输出。
FPGA的PWM生成模块根据更新后的所述状态机的状态和所述波形同步脉冲信号输出所述PWM脉冲驱动信号。
例如：如果是功率单元串联结构变频控制模式，将PWM脉冲驱动信号再调制或编码后，输出相应的控制指令；或，如果是功率器件串联结构变频器控制模式，根据状态机状态信息，在波形同步脉冲信号上升沿时，直接生成功率器件的PWM脉冲驱动信号。
优选地，可根据当前的模式选择设置为功率单元或功率器件，按照模式输出相应的控制指令或PWM脉冲驱动信号。
步骤305：状态检测；
状态检测模块用于FPGA实时检测受控器件状态，如果检测到功率单元或者功率器件为故障状态可封锁所有通路的PWM脉冲驱动信号的输出，更新PWM脉冲控制字并通知数字处理器DSP。
优选地，参见图6，以功率单元串联H桥多电平高压变频器，采用SPWM调制为例进行说明，波形61为通过DSP定时器生成的载波信号，且频率可调；波形62为调制信号，其频率及幅值根据控制系统要求实时变化；波形63为波形62的等效脉冲信号，即FPGA中的PWM生成模块输出波形；波形64为DSP根据载波信号输出的控制字同步脉冲信号；波形65为DSP输出的PWM波形同步脉冲信号。DSP在每一个控制字同步脉冲上升沿之前，根据波形63输出状态计算出下一指令周期PWM波形控制字。
图7是本实施例基于图6的FPGA状态机状态图，参见图7，状态机在控制字变化或者PWM同步波形变化时触发，并由当前状态转到下一状态，具体为：在【t0、t1】时段内，状态机处于S0状态，代表PWM生成模块输出脉冲为-0；在t1时刻下一个周期，根据波形计算应为+1输出，所以状态机由S0状态直接跳转到S2状态，代表本周期内PWM生成模块输出脉冲+1，在t2时刻前一个控制字同步周期，根据波形计算得出本周期存在正极性下降沿跳变过程，则状态机由前一状态跳至S3状态，代表PWM生成模块输出脉冲在波形同步信号上升沿时将输出脉冲有+1变为+0；且状态机在本周期指令结束后下一周期进入状态S4，代表PWM生成模块输出脉冲为+0。同理可得，可推断出【t3、t5】时段中状态机在不同时刻触发条件及PWM生成模块输出的脉冲信号。本实施例中，状态机共分为8个状态S0-S7，分别代表：-0，正上升沿，+1，正下降沿，+0，负上升沿、-1，负下降沿。
参见图8，本发明的实施例还提供一种多电平变频器的控制装置，包括：
控制字模块，用于通过DSP接收的控制信息运算PWM控制字和同步脉冲信号；
脉冲输出模块，用于通过FPGA根据所述控制字模块的PWM控制字和所述同步脉冲信号输出PWM脉冲驱动信号。
优选地，所述控制字模块包括：
SPWM模块，用于接收控制信息中的频率和幅值信息，采用SPWM方式运算出所述PWM控制字和所述同步脉冲信号；
或SVPWM模块，用于接收控制信息中的频率和幅值信息，采用SVPWM方式运算出所述PWM控制字和所述同步脉冲信号。
优选地，所述脉冲输出模块包括：
接收模块，用于通过所述FPGA接收的所述同步脉冲信号中的控制字同步脉冲信号和所述PWM控制字；
状态更新模块，用于通过所述接收模块接收的PWM控制字，更新状态机的状态；
输出模块，用于通过状态更新模块更新后的所述状态机的状态和同步脉冲信号中的波形同步脉冲信号输出所述PWM脉冲驱动信号。
优选地，所述装置还包括：
封锁模块，用于通过所述FPGA获得功率单元或功率器件的故障信号；停止所述脉冲输出模块输出所述PWM脉冲驱动信号。
本发明的实施例还提供一种多电平变频器的控制系统，包括：
DSP，用于通过接收的控制信息运算PWM控制字和同步脉冲信号；
FPGA，用于通过根据所述PWM控制字和所述同步脉冲信号输出PWM脉冲驱动信号。
通过实施例的装置和系统，将运算PWM控制字和同步的脉冲信号由DSP实现，FPGA只用于输出PWM脉冲驱动信号。由于DSP负载一部分运算，所以降低了FPGA的运算负载，缩短了FPGA的运算时间，相应缩短了FPGA输出PWM脉冲驱动信号的时间，从而提高了FPGA输出PWM脉冲驱动信号的速度。通过本发明方案提高了FPGA输出PWM脉冲驱动信号的速度，缩短了功率单元或功率器件的状态切换周期，提高了对多电平变频器的控制效率。
对于本发明各个实施例中所阐述的方法、装置和系统，凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。
Claims (10)
1.一种信号处理方法，其特征在于，包括：
DSP通过接收的控制信息运算PWM控制字和同步脉冲信号；
FPGA根据所述PWM控制字和所述同步脉冲信号输出PWM脉冲驱动信号。
2.根据权利要求1所述的方法，其特征在于，所述DSP接收的控制信息包括频率和幅值信息；
所述DSP通过正弦脉宽调制SPWM或空间矢量脉宽调制SVPWM方式运算出所述PWM控制字和所述同步脉冲信号；
所述同步脉冲信号包括：控制字同步脉冲信号和波形同步脉冲信号。
3.根据权利要求2所述的方法，其特征在于，所述输出PWM脉冲驱动信号的过程包括：
所述FPGA通过所述控制字同步脉冲信号接收所述PWM控制字；
所述FPGA按照所述PWM控制字，更新其状态机的状态；
所述FPGA根据更新后的所述状态机的状态和所述波形同步脉冲信号输出所述PWM脉冲驱动信号；
所述FPGA在所述控制字同步脉冲信号的上升沿接收所述PWM控制字；
所述FPGA在所述控制字同步脉冲信号的下降沿，按照所述PWM控制字更新其状态机的状态。
4.根据权利要求1所述的方法，其特征在于，所述方法还包括：
所述FPGA获得功率单元或功率器件的故障信号，并根据该故障信号停止输出所述PWM脉冲驱动信号。
5.根据权利要求1所述的方法，其特征在于，所述FPGA将所述PWM脉冲驱动信号输出至多电平变频器。
6.一种信号处理装置，其特征在于，包括：
控制字模块，用于通过DSP接收的控制信息运算PWM控制字和同步脉冲信号；
脉冲输出模块，用于通过FPGA根据所述PWM控制字和所述同步脉冲信号输出PWM脉冲驱动信号。
7.根据权利要求8所述的装置，其特征在于，所述控制字模块包括：
SPWM模块，用于接收控制信息中的频率和幅值信息，采用SPWM方式运算出所述PWM控制字和所述同步脉冲信号；
或SVPWM模块，用于接收控制信息中的频率和幅值信息，采用SVPWM方式运算出所述PWM控制字和所述同步脉冲信号；
所述脉冲输出模块包括：
接收模块，用于通过所述FPGA接收的所述同步脉冲信号中的控制字同步脉冲信号接收所述PWM控制字；
状态更新模块，用于通过所述PWM控制字，更新状态机的状态；
输出模块，用于通过更新后的所述状态机的状态和所述同步脉冲信号中的波形同步脉冲信号输出所述PWM脉冲驱动信号。
8.根据权利要求7所述的装置，其特征在于，所述装置还包括：
封锁模块，用于通过所述FPGA获得功率单元或功率器件的故障信号，并根据该故障信号停止输出所述PWM脉冲驱动信号。
9.根据权利要求7所述的装置，其特征在于，所述脉冲输出模块通过所述FPGA将所述PWM脉冲驱动信号输出至多电平变频器。
10.一种信号处理系统，其特征在于，包括：
DSP，用于通过接收的控制信息运算PWM控制字和同步脉冲信号；
FPGA，用于通过根据所述PWM控制字和所述同步脉冲信号输出PWM脉冲驱动信号；
所述FPGA将所述PWM脉冲驱动信号输出至多电平变频器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201210035275.XA CN102594184B (zh) | 2012-02-16 | 2012-02-16 | 信号处理方法、装置和系统 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201210035275.XA CN102594184B (zh) | 2012-02-16 | 2012-02-16 | 信号处理方法、装置和系统 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN102594184A true CN102594184A (zh) | 2012-07-18 |
| CN102594184B CN102594184B (zh) | 2014-12-24 |
Family
ID=46482473
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201210035275.XA Expired - Fee Related CN102594184B (zh) | 2012-02-16 | 2012-02-16 | 信号处理方法、装置和系统 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN102594184B (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113746315A (zh) * | 2021-09-17 | 2021-12-03 | 安徽工程大学 | 一种电机控制器载波脉冲与上下桥互锁电路 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101272123A (zh) * | 2008-04-29 | 2008-09-24 | 江南大学 | 基于fpga的空间矢量脉宽调制方法 |
| CN101699765A (zh) * | 2009-11-09 | 2010-04-28 | 天津理工大学 | 一种基于移相式svpwm调制方法的级联多电平变频调速系统 |
-
2012
- 2012-02-16 CN CN201210035275.XA patent/CN102594184B/zh not_active Expired - Fee Related
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101272123A (zh) * | 2008-04-29 | 2008-09-24 | 江南大学 | 基于fpga的空间矢量脉宽调制方法 |
| CN101699765A (zh) * | 2009-11-09 | 2010-04-28 | 天津理工大学 | 一种基于移相式svpwm调制方法的级联多电平变频调速系统 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113746315A (zh) * | 2021-09-17 | 2021-12-03 | 安徽工程大学 | 一种电机控制器载波脉冲与上下桥互锁电路 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN102594184B (zh) | 2014-12-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN103178815B (zh) | 一种基于fpga的pwm发生器 | |
| Le et al. | Distributed digital real-time control system for TCV tokamak | |
| EP3109994A1 (en) | Flexible digital controller for power converters | |
| CN202929519U (zh) | 一种多通道相位可调的信号发生器 | |
| CN102545680B (zh) | 一种基于fpga驱动发生的级联型多电平变频器 | |
| CN103197131B (zh) | 光伏发电系统的性能检测系统 | |
| CN103475252B (zh) | 一种变频器死区补偿方法及装置 | |
| CN103217597B (zh) | 一种数字继电保护装置通用测试模板的构建方法 | |
| CN102594184B (zh) | 信号处理方法、装置和系统 | |
| CN102981438A (zh) | 链式svg多功率单元串联的fpga控制装置及控制方法 | |
| CN112858802B (zh) | 开关功率转换器输出电参数有效值确定方法、装置及系统 | |
| CN202267951U (zh) | 一种基于fpga的多cpu共享数据采样系统 | |
| CN203014384U (zh) | 链式svg多功率单元串联的fpga控制装置 | |
| CN102810974A (zh) | 检测脉冲发生器、控制芯片以及开关电源 | |
| CN202475298U (zh) | 一种基于fpga驱动发生的级联型多电平变频器 | |
| CN114386253A (zh) | 基于事件驱动的混合步长实时仿真系统的实现方法及装置 | |
| CN109066699B (zh) | 一种判断过调制对微源逆变器串联微电网电压影响的方法 | |
| CN104113064A (zh) | 一种模块化并行处理的有源电力滤波器控制系统及其方法 | |
| CN102223096B (zh) | 一种双电平逆变器死区效应仿真建模装置及其方法 | |
| CN101630899A (zh) | 基于嵌入式nios软核的spwm波形的形成方法及装置 | |
| CN102723857B (zh) | 一种输出多路高精度驱动信号的电路 | |
| CN102916681B (zh) | 一种脉宽可调的nrz/rz码转换装置 | |
| CN113568339B (zh) | 一种变流器固定延时控制方法及装置 | |
| CN104950693A (zh) | 提高控制器硬件在环仿真系统仿真精度的方法与系统 | |
| Dias et al. | Low cost digital module for demonstration of modulation strategies in DC-to-AC converters |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20141224 Termination date: 20210216 |