CN102593339A - 芯片构装 - Google Patents

芯片构装 Download PDF

Info

Publication number
CN102593339A
CN102593339A CN2012100431056A CN201210043105A CN102593339A CN 102593339 A CN102593339 A CN 102593339A CN 2012100431056 A CN2012100431056 A CN 2012100431056A CN 201210043105 A CN201210043105 A CN 201210043105A CN 102593339 A CN102593339 A CN 102593339A
Authority
CN
China
Prior art keywords
chip
pin
chip packaging
bending structure
cooling pad
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN2012100431056A
Other languages
English (en)
Inventor
詹勋伟
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Advanced Semiconductor Engineering Inc
Original Assignee
Advanced Semiconductor Engineering Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advanced Semiconductor Engineering Inc filed Critical Advanced Semiconductor Engineering Inc
Priority to CN2012100431056A priority Critical patent/CN102593339A/zh
Publication of CN102593339A publication Critical patent/CN102593339A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item

Abstract

本发明公开一种芯片构装,其包括预封型导线架、芯片、多条导线以及封胶体。预封型导线架的散热垫与多个引脚被预封材一体成型地包覆,且各引脚的一部分延伸至预封材之外。散热垫包括两外延部以及连接于两外延部之间的颈部。各外延部具有本体以及凸出于本体表面的折弯结构。芯片配置于预封材形成的凹穴内,并且位于散热垫上。导线分别连接于芯片与引脚之间,而封胶体填入凹穴内,以覆盖芯片与导线。

Description

芯片构装
技术领域
本发明涉及一种半导体技术,且特别是涉及一种半导体构装技术。
背景技术
半导体构装技术被广泛地应用于各类型的电子元件制作工艺上,用以将半导体芯片连接至基板或导线架等载具,或直接将半导体芯片接合至电路板,以达成半导体芯片与外部线路的连接。
在已知发光二极管芯片的构装技术中,采用预封型导线架(pre-moldedleadframe)取代传统的陶瓷基板来承载发光二极管芯片。预封型导线架包括绝缘预封材(insulating pre-molding unit),用以包封具有正极引脚和负极引脚的导线架,其中部分的正极引脚和负极引脚暴露于预封材外部。芯片配置于预封型导线架的散热垫上,并且通过导线耦接至正极引脚和负极引脚。封胶体(molding compound)被形成于预封型导线架上,用以包覆芯片与导线。
然而,现行预封型导线架的结构设计普遍存在结构强度不足的问题,特别是在构装尺寸较大时,可能因为发光二极管芯片构装遭受外力,而使导线架断裂或是预封材与引脚或散热垫之间发生脱层的现象。如此,外界的空气或水气可能由预封材与预封型导线架的接合处进入发光二极管芯片构装内部,而影响产品的可靠度。另外,现有预封型导线架的散热垫布局会受到构装尺寸或是引脚尺寸的限制,而无法对发光二极管芯片提供充分的散热效果。
发明内容
本发明提供一种芯片构装,是对预封型导线架的引脚与散热垫的形状进行设计,提高散热垫的布局空间。具体而言,本发明提出的散热垫包括两外延部以及一颈部,引脚配置于颈部的相对两侧,以通过两外延部来增大散热垫的面积。此外,本发明可在散热垫上形成折弯结构,以加强预封型导线架的结构强度。例如,在散热垫的外延部上进行例如冲压成型等加工制作工艺,以形成凸出的折弯结构。此折弯结构有助于提高散热垫的抗拉抗剪能力,并且可选择让预封材包覆至少部分的折弯结构,以加强预封材与散热垫之间的接合强度。另外,本发明还可以将外露于预封材的引脚设计为不同形状,以提高组装时的辨识度与焊锡性。
为让本发明的上述特征和优点能更明显易懂,下文特举实施例,并配合所附附图作详细说明如下。
附图说明
图1A为依照本发明的一实施例的一种芯片构装的上视图;
图1B为图1A的芯片构装沿I-I’线的剖视图;
图2为依照本发明的另一实施例的芯片构装的剖视图;
图3为依照本发明的又一实施例的芯片构装的剖视图;
图4为依照本发明的又一实施例的芯片构装的上视图;以及
图5为依照本发明的再一实施例的芯片构装的上视图。
主要元件符号说明
100:芯片构装
110:预封型导线架
112:散热垫
112a:散热垫的底面
113:外延部
113a:外延部的本体
115:颈部
114:第一引脚
116:第二引脚
118:预封材
120:发光二极管芯片
130:导线
150:凹穴
160:封胶体
170:光转变层
180:折弯结构
182:侧壁
184:顶壁
d:距离
R:折角
S1:预封材的第一侧
S2:预封材的第二侧
S3:预封材的第三侧
S4:预封材的第四侧
W1:颈部的宽度
W2:外延部的宽度
200:芯片构装
300:芯片构装
400:芯片构装
412:散热垫
413:外延部
414:第一引脚
416:第二引脚
450:凹穴
480:折弯结构
500:芯片构装
514:第一引脚
516:第二引脚
514a、516a:凹口
具体实施方式
请参考图1A所示的依照本发明的一实施例的一种芯片构装100的上视图,以及图1B所示的此芯片构装100沿I-I’线的剖视图。为清楚表达芯片构装的内部结构,图1B以虚线来表示部分的构件。本实施例以发光二极管芯片120的构装为例来说明本发明的一种技术方案,其中预封型导线架110用以承载发光二极管芯片120,且预封型导线架110包括散热垫112、多个引脚(包括做为正极的第一引脚114与作为负极的第二引脚116),以及预封材118。在此,预封材118例如是选用热塑型高分子材料,以注塑成型方式制成,或是可选用热固型高分子材料,以压模成型方式制成,其中热固型高分子材料能提供良好的耐热、耐黄变等特性,具有高可靠度。此外,预封材118可以内掺多个金属化合物,以加强预封材118对发光二极管芯片120发出的光线的反射效果。
第一引脚114与第二引脚116分别设置于芯片座112的两侧,且第一引脚114的一部分以及第二引脚116的一部分分别延伸至预封材118之外,作为整体芯片构装100的外引脚。发光二极管芯片120配置于散热垫112上,并且通过多条导线130连接至第一引脚114与第二引脚118。此外,本实施例选择使预封材118暴露出散热垫112的底面112a,使芯片构装100内部的热能(例如发光二极管芯片120运作时产生的热能)可通过散热垫112的底面112a散逸至外界。
请再参考图1A与图1B,本实施例的预封材118具有用以容置芯片120与导线130的凹穴150,其暴露出部分的散热垫112以及第一引脚114与第二引脚116的另一部分,以供芯片120置放(die attach)与打线制作工艺(wirebonding)的进行。封胶体160填入凹穴150内,以覆盖发光二极管芯片120与导线130。此外,本实施例可以选择在封胶体160与发光二极管芯片120之间设置光转变层170。光转变层170包含光转变物质颗粒,例如荧光粉。发光二极管芯片120射出的光线,例如:蓝光,可以被光转变物质颗粒转换为不同颜色的光线,例如:绿光、黄光或红光,其不同颜色的光线再混合以产生白光。当然,光转变层170可选择性设置,在只发单色光的发光二极管构装中不需设置光转变层170。在本发明的其他实施例中,也可选择在封胶体160内掺入光转变物质颗粒来取代光转变层170。
本实施例还对预封型导线架110的形状进行设计,其中缩减第一引脚114与第二引脚116的面积,以提高散热垫112的布局空间。如图1A所示,散热垫112包括两外延部113以及连接于两外延部113之间的颈部115。在本实施例中,颈部115的宽度W1小于外延部113的宽度W2,且散热垫112例如是呈I形。缩小后的第一引脚114与第二引脚116分别对应于颈部115的相对两侧,并且经由预封材118的第一侧S1与第二侧S2延伸至预封材118之外。并且,第一引脚114与第二引脚116分别与预封材118的第三侧S3与第四侧S4保持距离d,以提供足够的布局空间给宽度较大的外延部113,使外延部113由预封材118的第三侧S3与第四侧S4延伸至预封材118之外。
由此,本实施例提高了芯片构装100的散热垫112的布局弹性,使得散热垫112具有充分的面积或是适当的配置,以对芯片120提供良好的散热效果。
另外,本实施例在散热垫112上形成折弯结构180,以提高预封型导线架110的结构强度。具体而言,如图1A与图1B所示,本实施例对散热垫112的外延部113进行例如冲压成型等加工制作工艺,使得外延部113具有凸出于本体113a表面的折弯结构180,位于预封材118之外。所述折弯结构180包括立于本体113a的两侧壁182以及连接两侧壁182的顶壁184。通过此折弯结构180,散热垫112可具有良好的抗拉抗剪能力。
当然,本发明并不限定折弯结构180的形状与位置。例如,图1A所示的折弯结构180为条状肋,但实际上的折弯结构180不限于此,还可以是其他图案的凸起结构。此外,如图1B所示,折弯结构180与芯片120位于本体113a的同一侧。然而,在本发明的其他实施例中,折弯结构180也可以与芯片120位于本体113a的相对侧,即凸出于散热垫112的底部。再者,如图1B所示,折弯结构180的两侧壁182与顶壁184之间的折角R实质上为直角。然而,在本发明的其他实施例中,折弯结构180的截面还可为各种可能的形状,例如折角R为弧角,折弯结构180的截面呈U形、V形等变化。
除此之外,本发明可以调整预封材118与折弯结构180之间的相对位置。具体而言,请参考图2所示的依照本发明的另一实施例的芯片构装200的剖视图,其中选择让预封材118包覆部分的折弯结构180,以加强预封材118与散热垫112之间的接合强度。或者,还可如图3所示的又一实施例的芯片构装300,其中让预封材118完全包覆折弯结构180,以加强预封材118与散热垫112之间的接合强度,并且可以有效阻挡外界的空气或水气进入芯片构装300内部,确保产品的可靠度。
图4绘示的依照本发明另一实施例的芯片构装400与图1类似,主要差异在于本实施例的芯片构装400增加第一引脚414与第二引脚416的面积,并且将散热垫412的两外延部413完全位于预封材118之外。也就是说,预封材118不会包覆散热垫412的两外延部413。因此,可以增加第一引脚414与第二引脚416在凹穴450内的打线区域,例如改变凹穴450的形状(例如矩形),以使凹穴450暴露较大面积的第一引脚414与第二引脚416。增加第一引脚414与第二引脚416在凹穴450内的打线区域有利于打线制作工艺的施作,使发光二极管芯片120通过多条导线130连接至第一引脚414与第二引脚416。在一实施例中,芯片构装400可包含多个芯片120配置于散热垫412的中央区域及周边区域,而增大的打线区域有利于位于周边区域的芯片的打线制作工艺。此外,本实施例的散热垫412的两外延部413上也可以形成如同类似前述实施例的折弯结构480,且折弯结构480的形状、位置可具有如同前述实施例所述的变化,此处不再赘述。通过此折弯结构480可以提升散热垫412的抗拉抗剪能力,进而提高整体芯片构装400的结构强度。
本发明还可对外露于预封材之外的引脚形状进行设计,以提高组装时的辨识度与焊锡性。如图5所示的芯片构装500,第一引脚514外露于预封材118的部分的形状不同于第二引脚516外露于预封材118的部分的形状。如此,吾人对芯片构装500进行组装时,可以通过外露的第一引脚514与第二引脚516的不同的形状来判别芯片构装500的脚位,避免误接。此外,如图5所示的第一引脚514与第二引脚516具有至少一个凹口514a或516a,因此在焊接时,可以增加焊料与第一引脚514或第二引脚516之间的接合面积,提高焊锡性。
虽然结合以上实施例揭露了发明,然而其并非用以限定本发明,任何所属技术领域中熟悉此技术者,在不脱离本发明的精神和范围内,可作些许的更动与润饰,故本发明的保护范围应以附上的权利要求所界定的为准。

Claims (10)

1.一种芯片构装,包括:
预封型导线架,包括:
散热垫,包括两外延部以及一颈部,该颈部连接于该两外延部之间,且各该外延部具有本体以及凸出于该本体表面的折弯结构(bendingstructure),该折弯结构包括立于该本体的两侧壁及连接该两侧壁的一顶壁;
多个引脚,分别配置于该颈部的相对两侧;以及
与该散热垫以及该些引脚一体成型的预封材,各该引脚的一部分延伸至该预封材之外,且该预封材具有凹穴(cavity),暴露出部分的该散热垫以及各该引脚的另一部分;
芯片,配置于该凹穴内的该散热垫上;
多条导线,分别连接于该芯片与该些引脚之间;以及
封胶体,填入该凹穴内,以覆盖该芯片与该些导线。
2.如权利要求1所述的芯片构装,其中该颈部的宽度小于各该外延部的宽度。
3.如权利要求1所述的芯片构装,其中该散热垫为I形。
4.如权利要求1所述的芯片构装,其中各该外延部的一部分延伸至该预封材之外。
5.如权利要求4所述的芯片构装,其中各该外延部的该折弯结构位于该预封材之外。
6.如权利要求1所述的芯片构装,其中该预封材包覆各该折弯结构的至少一部分。
7.如权利要求1所述的芯片构装,其中各该折弯结构包括一条状肋。
8.如权利要求1所述的芯片构装,其中各该折弯结构的该两侧壁与该顶壁之间的折角实质上为直角。
9.如权利要求1所述的芯片构装,其中该些折弯结构与该芯片位于该本体的同一侧。
10.如权利要求1所述的芯片构装,其中该些引脚包括第一引脚以及第二引脚,且该第一引脚外露于该预封材的该部分的形状不同于该第二引脚外露于该预封材的该部分的形状。
CN2012100431056A 2012-02-23 2012-02-23 芯片构装 Pending CN102593339A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN2012100431056A CN102593339A (zh) 2012-02-23 2012-02-23 芯片构装

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN2012100431056A CN102593339A (zh) 2012-02-23 2012-02-23 芯片构装

Publications (1)

Publication Number Publication Date
CN102593339A true CN102593339A (zh) 2012-07-18

Family

ID=46481723

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2012100431056A Pending CN102593339A (zh) 2012-02-23 2012-02-23 芯片构装

Country Status (1)

Country Link
CN (1) CN102593339A (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105185888A (zh) * 2014-05-23 2015-12-23 亿光电子工业股份有限公司 承载支架、发光装置及其制造方法
CN106783753A (zh) * 2016-12-21 2017-05-31 伍昭云 半导体器件
CN109411425A (zh) * 2018-11-14 2019-03-01 深圳市瓦智能科技有限公司 半导体元件
CN109473401A (zh) * 2018-11-14 2019-03-15 深圳市瓦智能科技有限公司 具有双面导热散热结构的电子元器件

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100634189B1 (ko) * 2005-08-31 2006-10-16 루미마이크로 주식회사 박막형 발광 다이오드 패키지 및 그 제조 방법
WO2007013774A1 (en) * 2005-07-28 2007-02-01 Sailux, Inc. Light emitting device package structure, method of manufacturing the light emitting device package structure, and method of manufacturing light emitting device adopting the same
CN101488485A (zh) * 2008-01-16 2009-07-22 宏茂微电子(上海)有限公司 导线架型态封装结构
CN1992362B (zh) * 2005-12-27 2010-12-08 株式会社东芝 光半导体器件

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2007013774A1 (en) * 2005-07-28 2007-02-01 Sailux, Inc. Light emitting device package structure, method of manufacturing the light emitting device package structure, and method of manufacturing light emitting device adopting the same
KR100634189B1 (ko) * 2005-08-31 2006-10-16 루미마이크로 주식회사 박막형 발광 다이오드 패키지 및 그 제조 방법
CN1992362B (zh) * 2005-12-27 2010-12-08 株式会社东芝 光半导体器件
CN101488485A (zh) * 2008-01-16 2009-07-22 宏茂微电子(上海)有限公司 导线架型态封装结构

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105185888A (zh) * 2014-05-23 2015-12-23 亿光电子工业股份有限公司 承载支架、发光装置及其制造方法
CN105185888B (zh) * 2014-05-23 2019-11-05 亿光电子(中国)有限公司 承载支架、发光装置及其制造方法
CN106783753A (zh) * 2016-12-21 2017-05-31 伍昭云 半导体器件
CN109411425A (zh) * 2018-11-14 2019-03-01 深圳市瓦智能科技有限公司 半导体元件
CN109473401A (zh) * 2018-11-14 2019-03-15 深圳市瓦智能科技有限公司 具有双面导热散热结构的电子元器件

Similar Documents

Publication Publication Date Title
CN105895792B (zh) 发光组件
CN105789411B (zh) 发光器件封装和具有发光器件封装的照明装置
US9640743B2 (en) Method for manufacturing package, method for manufacturing light emitting device, package and light emitting device
US8471284B2 (en) LED package structure and fabrication method thereof
CN108054265B (zh) 半导体发光结构及半导体封装结构
TWI690096B (zh) 導線架、封裝體及發光裝置、與該等之製造方法
CN102473813A (zh) 发光装置及其制造方法
CN102072422A (zh) 大功率led光源模块封装结构
US20130292812A1 (en) Lead frame for semiconductor device and semiconductor device package using the lead frame
US8735933B2 (en) Light emitting diode package and method of manufacturing the same
CN107210352A (zh) 发光元件
US20170162477A1 (en) Lead frame and light emitting diode package having the same
CN102593339A (zh) 芯片构装
TWI593133B (zh) 封裝之製造方法及發光裝置之製造方法、與封裝及發光裝置
CN102420282A (zh) 发光二极管封装结构及其制造方法
WO2007123310A1 (en) Method of fabricating light emitting diode package with surface treated resin encapsulant and the package fabricated by the method
US20140217602A1 (en) Semiconductor device
CN102509761A (zh) 芯片构装
CN113540062A (zh) 远距离传感器的封装结构及其封装方法
JP2017117901A (ja) 発光装置、並びにパッケージ及びその製造方法
CN110071207A (zh) Led封装方法及led
CN111933773A (zh) 发光体封装结构
CN101171672A (zh) 引线架、精压工具及方法
CN214705966U (zh) 一种二次封装结构
CN204011473U (zh) 一种led的封装结构

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20120718