CN102593024B - 利用集成电阻测量多芯片埋置型封装芯片接面温度的方法 - Google Patents

Abstract

本发明涉及一种利用集成电阻测量多芯片埋置型封装芯片接面温度的方法，其特征在于在芯片接面即衬底上的埋置槽中制造集成热敏电阻，利用热敏电阻的阻值随温度变化的特性来测量芯片接面温度。电阻种类可根据需要、性能和成本进行选择，以制造薄膜电阻为例，先在衬底上形成一层氧化层，然后淀积电阻材料，光刻腐蚀形成电阻图形和金属布线，不影响电阻的连接。然后再在衬底表明形成一层钝化层，保护电阻不受外界影响。通过光刻腐蚀开出焊盘窗口。测量前，先对热敏电阻做温度标定，在30～120℃区间作出温度-阻值特性曲线。测量时，先热敏电阻焊盘连接到测试仪器上测电阻；然后，将测试样品放入恒温箱内，待温度稳定后测量电阻值，从而根据温度-阻值特性曲线推算出接面温度值。

Description

利用集成电阻测量多芯片埋置型封装芯片接面温度的方法

技术领域

本发明涉及一种埋置型封装芯片接面温度的测量方法，更确切地说涉及一种利用集成电阻测量多芯片埋置型封装芯片接面温度的方法。属于高密度封装领域。

背景技术

多芯片组件(MultichipModule，缩写为MCM)封装是指将多个裸芯片和其它元器件组装在同一块多层互连基板上，然后进行封装，从而形成高密度和高可靠性的微电子组件。根据所用多层布线基板的类型不同，MCM可分为叠层多芯片组件(MCM-L)、陶瓷多芯片组件(MCM-C)、淀积多芯片组件(MCM-D)以及混合多芯片组件(MCM-C/D)等。这种封装技术是为了满足电子组件小型化和高密度集成的需求而发展和成熟起来的一种新型组装技术。MCM将多个裸芯片直接安装和连接到衬底基板上，芯片之间互连距离短，降低了互连线上的寄生电感和阻抗，因而能在提高组装密度的同时，降低信号的传输延迟时间，提高信号的传输速度，这有利于实现电子整机向功能化集成方向发展。埋置型MCM技术是将特定组件中多个微波芯片埋置在接地金属化的衬底腔体中，通过通孔垂直引出，并于其上布置多层绝缘层/金属布线互连。

随着电路组装密度的不断增加，其功率密度也相应提高，同时单位体积发热量也有所增加。在外壳结构设计上，如果不能及时地将芯片所产生的热量散发出去，设法抑制电路的温升，必然对集成电路的可靠性产生极为严重的影响。对于芯片表面温度的测量可采用多种方法，最简便的是使用表面温度温度计直接测量。然而，对于埋置型MCM对其表面温度测量并不能真实反映芯片发热及封装结构的散热情况，故而需要对其芯片和衬底接面进行温度测量。由于MCM结构的特殊性——芯片被埋置于衬底中并被多层绝缘层/金属布线覆盖，给其芯片接面温度的测量以及封装结构散热问题的深入研究造成很大困难。因此，测量和监测埋置型MCM并解决多芯片埋置型高密度封装芯片的散热问题刻不容缓，它也是需要攻克的难题之一。

国内外通过热敏电阻来测温的研究很多[1，Kuo，C.；Fisher，J.；King，J.“THERMALPROCESSINGOFTANTUJMNITRIDERESISTORS”，IEEETransactionsonParts，MaterialsandPackaging，1965，Volume：1，Issue：1，pp.123-128.2，张以忱，巴德纯，马胜歌，“薄膜热阻微传感器技术”，真空，2004，第41卷，第5期。3，温宇峰，祖光裕，胡明，张之圣，刘志刚，“Pt薄膜热敏电阻工艺研究”，电子元件与材料，2002，Vol.21，No.9，pp.9-10。4，TomLee，KimWatson，FenChen，JasonGill，DavidHarmon，TimSullivan，andBaozhenLi，“CharacterizationandReliabilityofTaNThinFilmResistors”，ReliabilityPhysicsSymposiumProceedings，2004.42ndAnnual.2004IEEEInternational，2004，pp.502-508.]，但是采用集成热敏电阻来测量这种埋置型高密度封装结构的测温研究很少。针对埋置型器件的接面温度测量，可以采用在接面位置埋入温度测量芯片的方法[FeiGeng，Jia-jieTang，LeLuo，“ThermalManagementandtestingofMCMwithembeddedchipinSiliconSubstrate”，InternationalConferenceonElectronicPackagingTechnology&HighDensityPackaging，2008，28-31July2008，Shanghai，pp.1-6.]，利用芯片上的温度传感器进行测量，最常见的测量范围在-40℃～150℃。但是，要在芯片接面埋入测温芯片对于芯片和衬底厚度有一定限制，增加了工艺难度，而且，测温范围过窄，对于一些特殊用途的芯片不适用。特别是对于研究芯片和封装失效来说，希望能有更宽的测温范围。而包括金属、金属化合物、掺杂电阻等在内的集成热敏电阻一般厚度小于0.5μm，非常适合接面集成并测温；另外，集成电阻的测温范围可根据需要和成本通过选择电阻材料来调整，具有很大的自由度。

发明内容

为了获取埋置型MCM封装中芯片的真实发热情况和封装的散热状况并深入研究高密度、小型化的系统级封装的散热问题，本发明提出了一种利用集成电阻测量多芯片埋置型封装芯片接面温度的方法，所述的接面温度是指埋置芯片和衬底接面间的温度。该方法不仅能够真实反映芯片工作时的实时温度，并且利用多个电阻可以分析芯片的发热分布状况。另外，配合封装表面温度的测量，可以深入研究整个封装系统的热性能。

本发明解决其技术问题所采用的技术方案是：在芯片接面即衬底上的埋置槽中制造集成热敏电阻，利用热敏电阻的阻值随温度变化的特性来测量芯片接面温度。电阻种类可根据需要、性能和成本进行选择，如果是制造半导体电阻就在埋置槽中扩散或注入离子；如果制造薄膜电阻，先在衬底上形成一层氧化层，然后淀积电阻材料，光刻腐蚀形成电阻图形和金属布线。在此过程中，电阻的引脚需通过布线引出埋置槽以便在芯片埋入后，不影响电阻的连接。然后再在衬底表明形成一层钝化层，保护电阻不受外界影响。通过光刻腐蚀开出焊盘窗口。测量前，先对热敏电阻做温度标定，在30～120℃区间作出温度-阻值特性曲线。测量时，先热敏电阻焊盘连接到测试仪器上测电阻，芯片上的发热结构连到电流或电压表上。然后，将测试样品放入恒温箱内，使埋置入埋置槽的芯片上的发热结构以一定功率发热，待温度稳定后测量电阻值，从而根据温度-阻值特性曲线推算出接面温度值。

本发明提供的一种可用于埋置型MCM芯片接面温度测试的方法，其特征包括：

1)圆片级工艺；

2)使用硅作为衬底；

3)硅上制备有埋置芯片所用的大深度埋置槽；

4)使用集成热敏电阻的阻值-温度特性测试接面温度；

5)沉积薄膜材料布线；

6)使用喷胶光刻形成电阻和布线图形；

7)发热结构在埋置入埋置槽的芯片上；

8)热敏电阻制造在埋置槽底。

本发明提供的方法特征在于：

①使用湿法(KOH)或深反应离子刻蚀(DRIE)形成深度等于芯片厚度(＞100μm)的埋置槽；

②使用的薄膜电阻材料可以根据需要选择；并且电阻种类并不限于薄膜电阻，也可以是半导体扩散电阻；

③使用溅射、蒸发、PECVD等薄膜沉积工艺形成薄膜；

④使用喷胶光刻和腐蚀工艺形成图形；

⑤集成电阻阵列制造于埋置槽底部；

⑥利用爬坡金属布线将槽底的电阻焊盘引出；

⑦使用钝化层或氧化层将集成电阻引线与衬底、埋置芯片隔离；

⑧发热结构制造在埋置芯片上，测试时以一定功率发热；

⑨热敏制造在埋置埋置槽底；

⑩测试前需要对热敏电阻进行温度-阻值特性标定；

埋置芯片上的发热结构以一定功率发热，温度稳定后，由热敏电阻测出阻值，再根据热敏电阻温度-阻值特性，推算出接面温度值。

本发明的有益效果是在圆片级工艺的基础上，实现了一种利用集成电阻来测量埋置芯片和衬底接面的接面温度的方法。采用薄膜或扩散电阻，几乎不占用埋置槽空间，不影响埋置芯片厚度和衬底上埋置槽深度的匹配(本文附图仅以薄膜电阻为例说明)；通过选择电阻类型和材料具有较灵活的测温范围；通过电阻阵列可以实时获取芯片接面温度和热分布情况；采用了喷胶光刻工艺来形成从埋置槽底部向硅圆片表面的爬坡引线。该工艺采用了光刻等于微电子工艺相兼容的工艺，工艺步骤简单，工艺周期较短。

附图说明

图1是已制造有埋置槽的硅片俯视图。

图2是在槽内制造了集成热敏电阻和引出布线的硅片俯视图。

图3是在已制造的热敏电阻的硅片表面淀积一层钝化层的硅片俯视图。

图4-1至图4-8是利用集成热敏薄膜电阻测量芯片接面温度的方法的工艺流程图。

其中，图4-1已形成芯片埋置槽的硅片；

图4-2在硅片正面淀积一层氧化层或钝化层；

图4-3在硅片正面淀积一层薄膜电阻材料；

图4-4通过光刻刻蚀(包括湿法腐蚀和干刻)形成电阻图形；

图4-5淀积金属层；

图4-6通过光刻刻蚀(包括湿法腐蚀和干刻)形成布线图形；

图4-7在硅片表明沉积一层钝化层。

图4-8在钝化层上刻蚀出引线窗口并埋置芯片后使用热敏电阻测试芯片接面结构的截面图

图5是测试样品结构图。

图6是热敏铂电阻标定结果温度-电阻特性图。

图7是测试连接图。

图8测得的接面温度结果。

具体实施方式

下面将结合参考附图对本发明的实施例进行进一步具体描述以充分体现本发明的优点和积极效果。本发明的范围不局限于下面的实施例。

在图1中，在硅片101是用于埋置型MCM封装的衬底，其上有4×4的用于埋置硅片的槽102，槽102是采用湿法(KOH溶液)或深反应离子体刻蚀(DRIE)工艺形成。

在图2中，硅片101上的槽102底部制造了薄膜热敏电阻103，并利用光刻腐蚀等工艺形成布线层104，将电阻从槽底引出。

图3是完成钝化层105淀积，腐蚀钝化层105形成布线104的焊盘窗口后的硅片101。

图4是制备热敏电阻测试结构的工艺流程图。

1.在硅片101上制备埋置槽102，如图4-1所示。

a)通过湿法(KOH)或深反应离子刻蚀(DRIE)在硅片101上形成等同于芯片厚度(＞100μm)的埋置槽102。

2.淀积氧化层或钝化层200，如图4-2所示。

b)在硅片101正面使用热氧化或CVD淀积一层1～2μm氧化层或钝化层200，用于隔离硅衬底101。

3.沉积薄膜电阻材料，如图4-3所示。

c)在硅片101表面使用溅射或蒸发沉积一层约的热敏电阻薄膜201。

4.形成电阻图形103阵列，如图4-4所示。

d)利用喷胶光刻显影腐蚀出电阻图形103阵列。

5.沉积金属层202，如图4-5所示。

e)使用溅射或蒸发沉积一层约的金属布线层202。

6.形成布线104，如图4-6所示。

f)喷胶光刻显影后腐蚀金属层形成布线图形104。

7.沉积导热绝缘层105，如图4-7所示。

g)使用PVD或CVD沉积一层1～2μm的导热绝缘层105。

8.形成焊盘窗口300，埋置硅片，如图4-8所示。

h)利用喷胶光刻在钝化层上形成焊盘窗口300使金属布线104暴露。

i)将硅片106埋置入槽102中。

图5是测试样品结构图，测试流程如下：

9.测量前，热敏电阻做温度标定，如图6所示。

j)在30～120℃区间，每隔5～10℃测量一次电阻值；

k)作出温度-阻值特性曲线。

10.测量时，使芯片上的发热结构发热，测热敏电阻阻值，测试连接如图7所示。

l)先热敏电阻焊盘连接到测试仪器上测电阻，芯片上的发热结构连到电流或电压表上；

m)将测试样品放入恒温箱内，使埋置入埋置槽的芯片上的发热结构以一定的功率发热，待温度稳定后测量电阻值，如图8所示；

11.根据温度-阻值特性曲线推算出接面温度值。

Claims (3)

1.一种利用集成电阻测量埋置型封装芯片接面温度的方法，所述的接面温度是指埋置芯片和衬底接面间的温度，在芯片接面即衬底上的埋置槽中制造集成热敏电阻，利用热敏电阻的阻值随温度变化的特性来测量芯片接面温度，其特征在于热敏电阻选择薄膜电阻，具体步骤是：

(a)在硅片上制备埋置槽

通过湿法或深反应离子刻蚀方法在硅片(101)上形成等同于芯片厚度的埋置槽(102)；

(b)淀积氧化层或钝化层

在硅片(101)正面使用热氧化或CVD淀积一层氧化层或钝化层(200)，用于隔离硅片衬底；

(c)沉积薄膜电阻材料

在硅片(101)表面使用溅射或蒸发沉积一层热敏电阻薄膜(201)；

(d)形成电阻图形阵列

利用喷胶光刻显影腐蚀出电阻图形(103)阵列；

(e)沉积金属层

使用溅射或蒸发沉积一层金属布线层(202)；

(f)形成布线图形

喷胶光刻显影后腐蚀金属布线层形成金属布线图形(104)；

(g)沉积导热绝缘层

使用PVD或CVD沉积一层导热绝缘层(105)；

(h)形成焊盘窗口并埋置芯片

①利用喷胶光刻工艺在导热绝缘层上形成焊盘窗口(300)使金属布线图形(104)暴露；

②将芯片(106)埋置入埋置槽(102)中；

(i)测量前，热敏电阻做温度标定

①在30～120℃区间，每隔一定温度测量一次电阻值；

②作出温度-阻值特性曲线；

(j)测量时，使芯片上的发热结构发热，测定热敏电阻阻值

①先将热敏电阻焊盘连接到测试仪器上测电阻，芯片上的发热结构连到电流或电压表上；

②将测试样品放入恒温箱内，使埋置入埋置槽的芯片上的发热结构以一定的功率发热，待温度稳定后测量电阻值；

(h)根据温度-阻值特性曲线推算出接面温度值。

2.按权利要求1所述的方法，其特征在于：

1)步骤(a)中芯片厚度>100μm；

2)步骤(b)中氧化层或钝化层厚度为1-2μm；

3)步骤(c)中热敏电阻薄膜厚度为

4)步骤(e)中金属布线层厚度为

5)步骤(g)中导热绝缘层厚度为1-2μm；

6)步骤(i)中电阻标定值的温度间隔为5～10℃。

3.按权利要求1所述的方法，其特征在于金属布线图形将埋置槽底的电阻焊盘引出。