CN102593002A - 垂直晶体管制造方法和垂直晶体管 - Google Patents
垂直晶体管制造方法和垂直晶体管 Download PDFInfo
- Publication number
- CN102593002A CN102593002A CN2012100046218A CN201210004621A CN102593002A CN 102593002 A CN102593002 A CN 102593002A CN 2012100046218 A CN2012100046218 A CN 2012100046218A CN 201210004621 A CN201210004621 A CN 201210004621A CN 102593002 A CN102593002 A CN 102593002A
- Authority
- CN
- China
- Prior art keywords
- gate
- dielectric
- electrode
- groove
- vertical
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 8
- 239000000758 substrate Substances 0.000 claims abstract description 34
- 239000007772 electrode material Substances 0.000 claims abstract description 17
- 238000000034 method Methods 0.000 claims abstract description 17
- 238000005530 etching Methods 0.000 claims description 35
- 239000011241 protective layer Substances 0.000 claims description 26
- 239000010410 layer Substances 0.000 claims description 24
- 238000003475 lamination Methods 0.000 claims description 20
- 150000004767 nitrides Chemical class 0.000 claims description 19
- 230000004888 barrier function Effects 0.000 claims description 14
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 13
- 229920005591 polysilicon Polymers 0.000 claims description 10
- 239000004065 semiconductor Substances 0.000 claims description 7
- 239000002210 silicon-based material Substances 0.000 claims description 5
- 239000011248 coating agent Substances 0.000 claims description 4
- 238000000576 coating method Methods 0.000 claims description 4
- 238000004518 low pressure chemical vapour deposition Methods 0.000 claims description 4
- 238000000926 separation method Methods 0.000 claims description 4
- 239000012535 impurity Substances 0.000 description 8
- 238000009413 insulation Methods 0.000 description 8
- 239000000463 material Substances 0.000 description 8
- 238000000151 deposition Methods 0.000 description 5
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 4
- 238000005516 engineering process Methods 0.000 description 4
- 229910004298 SiO 2 Inorganic materials 0.000 description 3
- 230000008021 deposition Effects 0.000 description 3
- 238000005498 polishing Methods 0.000 description 3
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 229910021417 amorphous silicon Inorganic materials 0.000 description 2
- 230000015556 catabolic process Effects 0.000 description 2
- 239000003989 dielectric material Substances 0.000 description 2
- 230000005684 electric field Effects 0.000 description 2
- 230000006872 improvement Effects 0.000 description 2
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 206010057855 Hypotelorism of orbit Diseases 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 230000007850 degeneration Effects 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 230000009977 dual effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000002389 environmental scanning electron microscopy Methods 0.000 description 1
- 238000007667 floating Methods 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 238000006263 metalation reaction Methods 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 239000011435 rock Substances 0.000 description 1
- 238000001878 scanning electron micrograph Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
- H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/402—Field plates
- H01L29/407—Recessed field plates, e.g. trench field plates, buried field plates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
- H01L29/66734—Vertical DMOS transistors, i.e. VDMOS transistors with a step of recessing the gate electrode, e.g. to form a trench gate electrode
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
- H01L29/42368—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity the thickness being non-uniform
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
- H01L29/42376—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the length or the sectional shape
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/51—Insulating materials associated therewith
- H01L29/511—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures
- H01L29/513—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures the variation being perpendicular to the channel plane
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/51—Insulating materials associated therewith
- H01L29/518—Insulating materials associated therewith the insulating material containing nitrogen, e.g. nitride, oxynitride, nitrogen-doped material
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
本发明公开了一种制造垂直晶体管的方法。所述方法包括：提供包括垂直区域叠层的衬底(100)，所述垂直区域叠层包括通过沟道区(104)与漏极区(102)分离的源极区(106)；在所述衬底中形成沟槽(110)，所述沟槽至少部分地延伸到所述垂直区域叠层中；将所述叠层内衬于所述沟槽，所述叠层包括栅极电介质衬里(112)、刻蚀保护层(114)和另一绝缘层(116)；用屏蔽电极材料(118)填充沟槽的其余部分；通过在所述沟槽中将所述另一绝缘层(116)去除到第一深度来暴露出屏蔽电极材料的顶部部分；在暴露出的屏蔽电极材料上形成电极间电介质(122)；从所述沟槽去除刻蚀保护层(114)至第一深度；以及在电极间电介质衬里(122)和栅极电介质衬里(112)的暴露部分之间的所述沟槽中形成栅电极(124)。还公开了一种根据这种方法制造的垂直晶体管。
Description
技术领域
本发明涉及一种垂直晶体管，包括：包括垂直区域叠层的衬底，所述垂直区域叠层包括通过沟道区与漏极区分离的源极区以及用栅极电介质衬里作为内衬的沟槽，所述沟槽至少部分地延伸通过所述垂直区域叠层，其中所述沟槽包括屏蔽电极和围绕所述屏蔽电极上部分的栅电极。
本发明还涉及一种制造这种垂直晶体管的方法。
背景技术
例如沟道-MOS(金属氧化物半导体)晶体管的垂直晶体管是一种允许进一步增加半导体芯片中器件密度的有前途的器件。为了改善这种垂直晶体管的特性，已经提出了一种结构，其中除了垂直栅电极之外还提供了屏蔽电极，因为已知屏蔽电极的存在可以放宽设计选择，设计选择支配了晶体管的穿通电压(BVdss)和漏极-源极导通电阻之间的折衷。
在US5,126,807中公开了这种垂直晶体管的示例，并且在图1中示出了所述示例，图1提供了垂直MOS晶体管的截面图，所述垂直MOS晶体管包括：n+型单晶硅衬底1；漏极区3，由在衬底1上外延生长的n-型杂质半导体构成；沟道区5，由漏极区3中的p型杂质半导体构成；源极区7，由沟道区5上的n+型杂质半导体构成；沟槽23，形成为穿过区域5和7；屏蔽电极11，设置在沟道23中以在源极区7上延伸，其中具有插入到沟槽23的壁和屏蔽电极11之间的相对较厚的第一栅极绝缘膜9；以及主栅电极17，形成于近似在屏蔽电极11的上半部分和沟槽23的壁之间的屏蔽电极11上，其中在屏蔽电极11和栅电极17之间插入了电容性绝缘膜13，并且在栅电极17和沟道区5以及源极区7之间插入了相对较薄的第二栅极绝缘膜15。第一栅极绝缘膜9的顶部与漏极区3处于相同的水平面，并且与第一栅电极11的底部向上相距距离X。源极区7与源电极19相连，并且栅电极17与栅极控制电极21相连。当向栅电极17施加正控制电压时，源电极19通过沟道与衬底1电连接。
这种晶体管的另一个重要性能参数是栅极漏极耦合电荷(Qgd)。这种电荷的存在限制了晶体管的开关速度，因此重要的是在设计垂直晶体管时使Qgd最小化。为此原因，重要的是将屏蔽电极与栅电极电绝缘。尤其是当将屏蔽电极实现为掺杂多晶硅电极时出现的问题在于：众人皆知高完整性电介质层的生长、以及具体地这种材料上的氧化物层的生长是困难的，因为在(掺杂)多晶硅表面上生长的氧化物层具有比在单晶硅表面上生长的氧化物层更低的击穿电场。
US5,126,807的垂直晶体管具有这样的缺点：与电容性绝缘膜13同时地生长将栅电极17与沟道区5相分离的栅极氧化物15，使得难以优化击穿性质，即单独地对栅极氧化物15和电容绝缘膜13的厚度进行优化，因为在单晶硅表面上生长栅极氧化物15，而在多晶硅表面上生长栅极氧化物15。
此外，为了促进栅电极17的形成，如US5,126,807的图7E所示，从沟槽23的顶部部分去除了栅极氧化物9。这产生了附加的问题：在沟槽23的顶部部分中形成栅极氧化物15时，在栅极氧化物15和栅极氧化物9之间的界面处形成了疵点(weak spot)，这可能会引起垂直晶体管的击穿性质的退化。
发明内容
本发明试图提供一种具有改进的击穿性质的垂直晶体管的制造方法。
本发明还试图提供一种具有改进的击穿性质的垂直晶体管。
根据本发明的一个方面，提出了一种制造垂直晶体管的方法，包括：提供包括垂直区域叠层的衬底，所述垂直区域叠层包括通过沟道区与漏极区分离的源极区；在所述衬底中形成沟槽，所述沟槽至少部分地延伸到所述垂直区域叠层中；将叠层内衬于所述沟槽，所述叠层包括栅极电介质、刻蚀保护层和另一绝缘层；用屏蔽电极材料填充沟槽的其余部分；通过在所述沟槽中将所述另一绝缘层去除到第一深度来暴露出屏蔽电极材料的顶部部分；在暴露出的屏蔽电极材料上形成电极间电介质；在所述沟槽中去除刻蚀保护层至第一深度；以及在电极间电介质和栅极电介质的暴露部分之间的所述沟槽中形成栅电极。
本发明是基于这样的认识：通过刻蚀保护层对诸如栅极氧化物衬里之类的栅极电介质进行保护，可以与栅极电介质无关地形成将屏蔽电极与栅电极电绝缘的电极间电介质，使得可以独立地优化电极间电介质和栅极电介质的性质，例如相应的厚度，使得改进了垂直晶体管的击穿性质。此外，由于不必从沟槽的顶部部分临时地去除栅极电介质以促进电极间电介质和栅电极的形成的事实，可以避免在栅极电介质中形成疵点。
在实施例中，刻蚀保护层是氮化物层。因为氮化物对于大多数氧化物刻蚀配方是惰性的，诸如氮化硅(例如Si3N4)之类的氮化物层特别适用于保护栅极氧化物免于刻蚀。优选地，通过低压化学气相沉积步骤来形成氮化物层，因为LPCVD改善了氮化物层的质量，并且比其他氮化物沉积方法更适合后续的高温处理。
在优选实施例中，用屏蔽电极材料填充沟槽的其余部分的步骤包括用多晶硅材料填充所述其余部分，因为当屏蔽电极是多晶硅电极而衬底是单晶硅衬底时，能够独立地优化电极间电介质形成的益处是非常显著的。
如果屏蔽电极材料是多晶硅，优选地是形成栅电极的步骤包括在电极间电介质和栅极电介质的暴露部分之间沉积多晶硅材料，因为这简化了制造工艺。
在另一实施例中，所述方法还包括在将所述沟槽中的中间电介质层去除到第一深度之后，使栅极电介质增厚。这进一步减小了在将栅电极与沟道区分离的栅极电介质中存在任何疵点的风险。
根据本发明的另一个方面，提出了一种垂直晶体管，包括：包括垂直区域叠层的衬底，所述垂直区域叠层包括通过沟道区与漏极区分离的源极区以及将栅极电介质内衬于(lining)的沟槽，所述沟槽至少部分地延伸通过所述垂直区域叠层，其中所述沟槽包括屏蔽电极和围绕所述屏蔽电极上部分的栅电极，并且所述沟槽通过覆盖所述部分的电极间电介质与上部分横向分离，并且其中通过另一绝缘层以及栅极电介质和另一绝缘层之间的刻蚀保护层将屏蔽电极的其余部分与栅极电介质衬里(liner)横向分离。
因为已经避免了栅极电介质中的疵点，并且优化了电极间电介质的厚度，而与将栅电极与衬底相分离的栅极电介质的厚度无关，这种垂直晶体管具有与现有技术的垂直晶体管相比改善的电介质击穿性质。
优选地，刻蚀保护层是氮化物层，并且栅极电介质是栅极氧化物。
另外优选地是，由于上述原因，至少所述屏蔽电极包括多晶硅。
所述垂直晶体管可以有利地集成到诸如集成电路之类的半导体器件中。
附图说明
参考附图，作为非限制性示例详细地描述本发明的实施例，其中：
图1示意性地描述了现有技术的垂直MOS晶体管；
图2-10示意性地描述了本发明方法实施例的不同步骤；以及
图11是包括根据本发明方法实施例制造的垂直晶体管的扫描电镜(SEM)图像。
具体实施方式
应该理解的是附图只是示意性的并且没有按比例绘制。还应该理解的是贯穿附图将相同的参考数字用于表示相同或类似的部件。
图2-10示意性地描述了本发明方法的示例实施例的主要步骤，用于制造垂直MOS晶体管，也称作沟槽MOS晶体管。应该理解的是在不脱离本发明范围的情况下，本领域普通技术人员可以考虑以下步骤的替代实现。
在图2中，提供了衬底100，所述衬底100包括漏极区102、沟道区104和源极区106。优选地，衬底100是单晶硅衬底，尽管也可以考虑其他合适的衬底类型。可以按照任意合适的方式实现漏极区102、沟道区104和源极区106的垂直叠层。因为许多种技术可用于本领域普通技术人员来实现这种垂直叠层，为了简明起见将不在详细讨论这些技术。替代地，区域102可以是源极区，而区域106可以是漏极区。
区域102、104和106可以包括任意合适类型的杂质。例如，漏极区102和源极区106可以包括n型杂质，而沟道区104可以包括p型杂质，在这种情况下衬底100可以是n型硅衬底。替代地，漏极区102和源极区106可以包括p型杂质，而沟道区104可以包括n型杂质，在这种情况下衬底100可以是p型衬底或者包括p阱的n型硅衬底，在所述p阱中形成垂直晶体管。衬底材料和源极区、漏极区和沟道区的垂直叠层的其他可能实现对于本领域普通技术人员是显而易见的。
在衬底100中形成延伸到漏极区中的垂直沟槽110，使得沟槽110延伸超过源极区106和沟道区104。这种沟槽110的形成本质上是已知的。例如，可以在衬底100上沉积硬掩模，随后对所述硬掩模构图以暴露出沟槽110的区域，随后施加刻蚀步骤以形成沟槽110，接着去除硬掩模。将栅极电介质衬里112内衬于沟槽110，优选地所述栅极电介质衬里是栅极氧化物。此外，这种栅极电介质衬里112的生长在垂直晶体管制造时是常规作法，并且可以按照任意合适的方式实现。
这里需要注意的是对于图2所示工艺的变化对于本领域普通技术人员也是显而易见的。例如，在形成杂质区102、104和106的至少一些之前形成沟槽110是同样可行的。例如，可以在形成(并且填充)沟槽110之后在衬底100中形成沟道或本体区104和源极区106。因为这些杂质区的形成不会影响本发明的概念，可以按照任意合适的方式实现这些杂质区。
如图3所示，随后用刻蚀保护层114覆盖栅极电介质112，所述刻蚀保护层保护栅极电介质衬里112不会被刻蚀配方去除。刻蚀保护层本质上是已知的，使得本领域普通技术人员可以基于栅极电介质衬里112材料的选择来选择用于刻蚀保护层114的合适材料。在栅极电介质衬里112是栅极氧化物衬里的情况下，例如SiO2或TEOS(四乙基原硅酸盐)，用于刻蚀保护层114的合适材料是氮化硅(Si3N4)或另一种基于氮化物的层。这种氮化物层可以通过LPCVD沉积步骤来形成。刻蚀保护层114的厚度应该足以有效地保护下面的栅极电介质12在后续刻蚀步骤期间不会损坏。替代地，可以将高k电介质层用作刻蚀停止层，这允许在较薄的栅极电介质112中产生等效的电场来实现另外的间距缩短。另外，高k绝缘体材料可以改善器件的应力和热学标准。
接下来如图4所示，将另一绝缘层116沉积为这样的厚度，所述厚度足以与栅极电介质112和刻蚀保护层114相结合将屏蔽电极与衬底100电绝缘。为此原因，优选地是刻蚀保护层也是诸如氮化物层之类的电绝缘层。可以选择任意合适的材料用于另一绝缘层116，例如诸如SiO2或TEOS之类的氧化物。随后用合适的屏蔽电极材料118填充沟槽110的其余部分，例如多晶硅或非晶硅，可以(随后)沉积屏蔽电极材料118以调谐屏蔽电极的电学性质。这如图5所示。
在沉积合适的屏蔽电极材料118之后，对所得到的结构平面化以从衬底110的上表面去除另一绝缘层116和屏蔽电极材料118的过多材料，如图6所示。可以按照任意合适的方式实现所述平面化，例如通过刻蚀或者通过抛光，例如化学机械抛光。可以将刻蚀保护层114用作针对这种刻蚀步骤的刻蚀停止层或者用作针对抛光步骤的停止层，在这种情况下优选地是刻蚀保护层114是氮化物层，因为本质上已知的是诸如CMP之类的抛光工艺可以精确地终止于氮化物层上。
接下来如图7所示，例如通过刻蚀从沟槽110部分地去除另一绝缘层116，以形成围绕屏蔽电极118’的顶部部分的凹槽120。当所述凹槽120用于容纳晶体管的栅电极时，所述凹槽120具有延伸超过垂直晶体管的沟槽区104的深度。在另一绝缘层116是诸如SiO2或TEOS之类的氧化物层的情况下，可以将合适的氧化物刻蚀配方用于这一目的。因为这些刻蚀配方本质上是已知的，为了简明起见将不再进一步讨论这种刻蚀配方。应该指出的是在通过刻蚀形成凹槽120期间，通过刻蚀保护层114保护栅极电介质112免于受到刻蚀配方的损坏，从而消除了在随后的阶段重新形成栅极电介质112的需求，使得不会发生原始生长的栅极电介质112和重新形成的栅极电介质112之间界面处的缺陷，因为不存在这种界面。
随后在屏蔽电极118’的暴露部分上生长电极间电介质122，例如氧化物衬里。由于这种衬里与栅极电介质衬里112无关地生长的事实，即这种衬里也不必对沟槽110的一部分外壁进行氧化以在所述外壁上形成栅极电介质，可以对电极间电介质衬里122的生长条件进行优化，而不必考虑对于由栅极电介质衬里112的性质(例如厚度)产生的对于垂直晶体管性能的影响。这对于图1所示的现有技术器件是一种重要的改进，其中屏蔽电极盖层氧化物具有在如前所述的沟槽上部分中形成栅极氧化物的双重目的。这尤其与以下情况相关：如果在屏蔽电极118’的表面上电极间电介质122的生长条件实质上不同于在沟槽110的外壁上的电极间电介质122的生长条件(即在衬底100上)，例如这可以是当在多晶硅屏蔽电极118’上生长氧化物时的情况下，其中衬底100是单晶硅衬底。
如图9所示，所述方法继续进行，从所得到的结构去除刻蚀保护层114的暴露部分，例如在刻蚀保护层114是氮化物层的情况下通过氮化物剥离。氮化物剥离配方本质上是已知的，因此为了简明起见不再详细讨论。这里，如果需要可以增厚在凹槽120中暴露的栅极电介质112，例如对由刻蚀保护层114的去除引起的损伤进行修补或者对垂直晶体管的性质进行调谐。这种增厚步骤完全是可选的，并且在不脱离本发明范围的情况下可以省略。
如图10所示，通过在凹槽120中沉积栅电极材料124(例如多晶硅或非晶硅材料)、随后对所得到的结构平面化来完成垂直晶体管的栅极结构。为了简明起见，没有明确地示出平面化步骤。随后可以使用传统的工步骤来完成所述垂直晶体管，例如触点形成步骤、后端金属化步骤、器件封装步骤等等。这种屏蔽电极118’可以是浮置电极或者可以连接到源电极(未示出)上。
图11示出了器件截面图的SEM图像，包括根据本发明实施例制造的多个沟槽MOS晶体管。所述垂直晶体管包括多晶硅屏蔽电极118’，其中通过沉积层116、氮化物层114和栅极电介质衬里将底部部分与单晶硅衬底分离。多晶硅栅电极124通过电极间氧化物层122与屏蔽电极112电绝缘、并且通过栅极电介质衬里112与衬底电绝缘。
应该注意的是上述实施例说明而不是限制本发明，并且本领域普通技术人员在不脱离所附权利要求范围的情况下能够设计许多替代实施例。在权利要求中，放置在圆括号中的任何参考符号不应该解释为限制权利要求。词语“包括”不排除除了权利要求中所列举的元素或步骤的存在。元素前的词语“一个”不排除存在多个这种元素。本发明可以通过包括几个明确元件的硬件来实现。在枚举了几种装置的设备权利要求中，可以通过一个相同条目的硬件来实现这些装置中的几个。唯一的事实在于在相互不同的从属权利要求中使用的特定措施并不表示不能有利地使用这些措施的组合。
Claims (15)
1.一种制造垂直晶体管的方法，所述垂直晶体管包括具有垂直区域叠层的衬底(100)，所述垂直区域叠层包括通过沟道区(104)与漏极区(102)分离的源极区(106)，所述方法包括：
在所述衬底中形成沟槽(110)，所述沟槽至少部分地延伸到所述垂直区域叠层中；
将叠层内衬于所述沟槽，所述叠层包括栅极电介质(112)、刻蚀保护层(114)和另一绝缘层(116)；
用屏蔽电极材料(118)填充沟槽的其余部分；
通过在所述沟槽中将所述另一绝缘层(116)去除到第一深度来暴露出屏蔽电极材料的顶部部分；
在暴露出的屏蔽电极材料上形成电极间电介质(122)；
从所述沟槽去除刻蚀保护层(114)至第一深度；以及
在电极间电介质(122)和栅极电介质(112)的暴露部分之间的所述沟槽中形成栅电极(124)。
2.根据权利要求1所述的方法，其中在形成所述沟槽之后形成所述垂直区域叠层。
3.根据权利要求1或2所述的方法，其中所述刻蚀保护层(114)是氮化物层。
4.根据权利要求3所述的方法，其中通过低压化学气相沉积步骤来执行用氮化物层(114)内衬于栅极电介质(112)的步骤。
5.根据权利要求1-4中任一项所述的方法，其中用屏蔽电极材料(118)填充沟槽(11)的其余部分的步骤包括用多晶硅材料填充所述其余部分。
6.根据权利要求1-5中任一项所述的方法，其中形成栅电极(124)的步骤包括在电极间电介质(122)和栅极电介质(112)的暴露部分之间沉积多晶硅材料。
7.根据权利要求1-6中任一项所述的方法，其中所述栅极电介质(112)是栅极氧化物衬里。
8.根据权利要求1-7中任一项所述的方法，还包括在从所述沟槽中将刻蚀保护层(114)去除到第一深度之后，使栅极电介质(112)增厚。
9.根据权利要求1-8中任一项所述的方法，其中在暴露出的屏蔽电极材料上形成电极间电介质(122)的步骤包括在所述顶部部分上生长氧化物层。
10.一种垂直晶体管，包括：
包括垂直区域叠层的衬底(100)，所述垂直区域叠层包括通过沟道区(104)与漏极区(106)分离的源极区(102)以及用栅极电介质(112)作为内衬的沟槽，所述沟槽至少部分地延伸通过所述垂直区域叠层，其中所述沟槽包括屏蔽电极(118’)和围绕所述屏蔽电极的上部分的栅电极(124)，并且所述栅电极(124)通过覆盖所述部分的电极间电介质(122)与所述上部分横向分离，并且通过另一绝缘层(116)以及栅极电介质和所述另一绝缘层之间的刻蚀保护层(114)将屏蔽电极的其余部分与栅极电介质横向分离。
11.根据权利要求10所述的垂直晶体管，其中所述刻蚀保护层(114)是氮化物层。
12.根据权利要求10或11所述的垂直晶体管，其中所述栅极电介质(112)是栅极氧化物。
13.根据权利要求10-12中任一项所述的垂直晶体管，其中所述另一绝缘层(116)是氧化物层。
14.根据权利要求10-13中任一项所述的垂直晶体管，其中所述屏蔽电极(118’)和所述栅电极(124)的至少一个包括多晶硅。
15.一种半导体器件，包括根据权利要求10-14中任一项所述的垂直晶体管。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| EP11150120A EP2472573A1 (en) | 2011-01-04 | 2011-01-04 | Vertical transistor manufacturing method and vertical transistor |
| EP11150120.1 | 2011-01-04 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN102593002A true CN102593002A (zh) | 2012-07-18 |
Family
ID=44259757
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN2012100046218A Pending CN102593002A (zh) | 2011-01-04 | 2012-01-04 | 垂直晶体管制造方法和垂直晶体管 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US20120168859A1 (zh) |
| EP (1) | EP2472573A1 (zh) |
| CN (1) | CN102593002A (zh) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104810390A (zh) * | 2014-01-29 | 2015-07-29 | 爱思开海力士有限公司 | 具有双功函数掩埋栅电极的晶体管及其制造方法 |
| CN107910266A (zh) * | 2017-11-17 | 2018-04-13 | 杭州士兰集成电路有限公司 | 功率半导体器件及其制造方法 |
| CN109256424A (zh) * | 2017-07-12 | 2019-01-22 | 帅群微电子股份有限公司 | 半导体元件与其制造方法 |
| CN109427909A (zh) * | 2017-08-25 | 2019-03-05 | 帅群微电子股份有限公司 | 半导体元件与其制造方法 |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP6171435B2 (ja) | 2013-03-18 | 2017-08-02 | 富士通株式会社 | 半導体装置及びその製造方法、電源装置、高周波増幅器 |
| JP5799046B2 (ja) * | 2013-03-22 | 2015-10-21 | 株式会社東芝 | 半導体装置 |
| KR20150090669A (ko) * | 2014-01-29 | 2015-08-06 | 에스케이하이닉스 주식회사 | 듀얼일함수 매립게이트형 트랜지스터 및 그 제조 방법, 그를 구비한 전자장치 |
| DE102014206361A1 (de) * | 2014-04-03 | 2015-10-08 | Robert Bosch Gmbh | Verfahren zur Herstellung einer dielektrischen Feldplatte in einem Graben eines Substrats, nach dem Verfahren erhältliches Substrat und Leistungstransistor mit einem solchen Substrat |
| KR102242989B1 (ko) * | 2014-12-16 | 2021-04-22 | 에스케이하이닉스 주식회사 | 듀얼일함수 게이트구조를 구비한 반도체장치 및 그 제조 방법, 그를 구비한 메모리셀, 그를 구비한 전자장치 |
| US9954112B2 (en) * | 2015-01-26 | 2018-04-24 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof |
| CN105529273B (zh) * | 2016-01-15 | 2018-08-21 | 上海华虹宏力半导体制造有限公司 | 沟槽栅功率器件的制造方法 |
| CN113707610B (zh) * | 2020-05-21 | 2023-04-18 | 长鑫存储技术有限公司 | 半导体器件及其形成方法 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5126807A (en) * | 1990-06-13 | 1992-06-30 | Kabushiki Kaisha Toshiba | Vertical MOS transistor and its production method |
| US20070190723A1 (en) * | 2003-08-21 | 2007-08-16 | Samsung Electronics Co., Ltd. | Method of fabricating transistor of dram semiconductor device |
| CN101689508A (zh) * | 2007-06-29 | 2010-03-31 | 飞思卡尔半导体公司 | 用于形成双金属栅极结构的方法 |
| CN101785091A (zh) * | 2007-08-21 | 2010-07-21 | 飞兆半导体公司 | 屏蔽的栅极沟槽场效应晶体管的方法和结构 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20100187602A1 (en) * | 2009-01-29 | 2010-07-29 | Woolsey Debra S | Methods for making semiconductor devices using nitride consumption locos oxidation |
-
2011
- 2011-01-04 EP EP11150120A patent/EP2472573A1/en not_active Withdrawn
- 2011-12-20 US US13/330,920 patent/US20120168859A1/en not_active Abandoned
-
2012
- 2012-01-04 CN CN2012100046218A patent/CN102593002A/zh active Pending
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5126807A (en) * | 1990-06-13 | 1992-06-30 | Kabushiki Kaisha Toshiba | Vertical MOS transistor and its production method |
| US20070190723A1 (en) * | 2003-08-21 | 2007-08-16 | Samsung Electronics Co., Ltd. | Method of fabricating transistor of dram semiconductor device |
| CN101689508A (zh) * | 2007-06-29 | 2010-03-31 | 飞思卡尔半导体公司 | 用于形成双金属栅极结构的方法 |
| CN101785091A (zh) * | 2007-08-21 | 2010-07-21 | 飞兆半导体公司 | 屏蔽的栅极沟槽场效应晶体管的方法和结构 |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104810390A (zh) * | 2014-01-29 | 2015-07-29 | 爱思开海力士有限公司 | 具有双功函数掩埋栅电极的晶体管及其制造方法 |
| CN104810390B (zh) * | 2014-01-29 | 2019-07-26 | 爱思开海力士有限公司 | 具有双功函数掩埋栅电极的晶体管及其制造方法 |
| CN109256424A (zh) * | 2017-07-12 | 2019-01-22 | 帅群微电子股份有限公司 | 半导体元件与其制造方法 |
| CN109427909A (zh) * | 2017-08-25 | 2019-03-05 | 帅群微电子股份有限公司 | 半导体元件与其制造方法 |
| CN107910266A (zh) * | 2017-11-17 | 2018-04-13 | 杭州士兰集成电路有限公司 | 功率半导体器件及其制造方法 |
| CN107910266B (zh) * | 2017-11-17 | 2024-02-23 | 杭州士兰集成电路有限公司 | 功率半导体器件及其制造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20120168859A1 (en) | 2012-07-05 |
| EP2472573A1 (en) | 2012-07-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN102593002A (zh) | 垂直晶体管制造方法和垂直晶体管 | |
| US10541326B2 (en) | Multiple shielding trench gate FET | |
| CN101292334B (zh) | 源极区和漏极区之间具有box层的应变硅mos器件 | |
| US9741808B2 (en) | Split-gate trench power MOSFET with protected shield oxide | |
| US9356108B2 (en) | Dummy structure for multiple gate dielectric interface and methods | |
| US9905674B2 (en) | Vertical power MOSFET and methods for forming the same | |
| US8067800B2 (en) | Super-junction trench MOSFET with resurf step oxide and the method to make the same | |
| US8748976B1 (en) | Dual RESURF trench field plate in vertical MOSFET | |
| US20170278837A1 (en) | Semiconductor power device having shielded gate structure and esd clamp diode manufactured with less mask process | |
| US10777661B2 (en) | Method of manufacturing shielded gate trench MOSFET devices | |
| TWI618124B (zh) | 具有整合式高ｋ金屬閘之非揮發性分離閘記憶體單元，及其製作方法 | |
| US8685808B2 (en) | Semiconductor device fabrication method | |
| CN111106174A (zh) | 包括功能层的半导体器件及其制造方法 | |
| US8823087B2 (en) | Semiconductor device including auxiliary structure and methods for manufacturing a semiconductor device | |
| US8357577B2 (en) | Manufacturing method of semiconductor device having vertical type transistor | |
| US9847347B1 (en) | Semiconductor structure including a first transistor at a semiconductor-on-insulator region and a second transistor at a bulk region and method for the formation thereof | |
| CN101924103A (zh) | 沟槽式功率mosfet及其制造方法 | |
| US10840331B2 (en) | Semiconductor device | |
| JP2013045953A (ja) | 半導体装置およびその製造方法 | |
| US20200027877A1 (en) | Semiconductor device including a field effect transistor | |
| CN114121667B (zh) | 半导体器件的制造方法 | |
| CN110649023B (zh) | 集成电路及其制造方法 | |
| KR102293245B1 (ko) | 반도체 소자 및 그 제조 방법 | |
| KR101132363B1 (ko) | 반도체 메모리 소자 및 그 형성방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C02 | Deemed withdrawal of patent application after publication (patent law 2001) | ||
| WD01 | Invention patent application deemed withdrawn after publication |
Application publication date: 20120718 |