CN102571134A - 一种高频率选择性的射频前端集成电路结构 - Google Patents

Abstract

本发明涉及一种具备高三阶谐波抑制能力和高频率选择性射频的前端集成电路结构，包括低噪声放大器和下变频混频器，所述低噪声放大器输入端连接天线和匹配网络，输出端连接负载网络和下变频混频器，所述匹配网络和负载网络电路均为高Q值带通电路。由于匹配网络和负载网络的高Q带通特性，使得整个射频前端具备良好的频率选择性和干扰抑制能力。对于调整前端的增益或带宽，仅需改变匹配网络或负载网络的基带阻抗的实部或虚部，亦即电阻或电容的值即可，性能指标配置灵活。整个前端频率选择性高，对于增益和带宽可随实际需求而灵活配置，大幅度节约芯片以及相应片外配套元件的成本。

Description

一种高频率选择性的射频前端集成电路结构

技术领域

本发明涉及一种适用于软件无线电的射频前端，特别涉及在相当宽带范围内具备高的三阶谐波抑制能力同时具有良好的频率选择性的射频前端集成电路结构，属于射频集成电路领域。

背景技术

随着无线通信技术的迅速发展，个人移动终端的应用越来越多样化。当前市场上的智能手机已能够同时兼容2G通信、3G通信、蓝牙、Wi-Fi和移动数字电视等多种功能，覆盖频带从数百MHz至若干GHz。为满足多种用户需求和适应不同的通信协议，当前个人移动终端的主流解决方案是针对不同标准采用各自独立的信号处理芯片，或者使用多种前端接收芯片然后采用统一的数字基带处理。这将极大增加系统的成本和功耗，且不利于系统的小型化。同时在使用过程中，为抑制各种强干扰信号(如使用移动数字电视时的GSM信号)，一般需要在芯片的射频输入端口加入高Q值的表面声波(Surface acoustic wave，SAW)滤波器预先滤除干扰信号，这进一步增加了成本并且因SAW滤波器的插入损耗会恶化灵敏度。因此，无论是从系统对于干扰的抑制能力、功耗还是物理实现成本考虑，开发一种宽带、兼容多标准、具备高频率选择性(亦即具备高带外干扰抑制能力)的射频前端芯片具有极佳的应用价值。

软件无线电(Software-Defined Radio，SDR)是一种预期可应用于多频带、多标准的收发机。对于SDR的接收机，其显著特点是在宽频带范围内可接收和放大信号，可在同时存在强带外干扰的条件下并不显著恶化灵敏度。通常的SDR设计为低中频或是零中频接收机，频率在本地振荡(Local Oscillator，LO)信号附近的射频信号被下变频和放大，同时受限于当前常规混频器的结构局限，在LO的整数阶谐波附近的射频信号也将被下变频和放大。若在LO整数阶谐波附近存在强干扰，干扰信号将被下变频和放大，从而急剧恶化接收机性能。谐波抑制能力从另外一方面成为衡量SDR的重要指标。

文献A.Mirzaei，et al，“A frequency translation technique for SAW-Less 3G receivers”，in Symp.VLSI Circuits Dig.Tech.Papers，2010阐述了开关作用对基带阻抗在频域上的搬移效应；利用该技术，可以作高Q值的带通滤波，从而达到滤除带外干扰的目的。美国和欧洲专利申请号为US20100317311A1和EP2270982A2基于阻抗变换技术，实现了一种无需SAW滤波器、抗干扰能力强的射频前端。

以上参考文献和专利具备好的带外干扰抑制能力，同时具备低的噪声系数，但是不具备好的谐波抑制能力，这是采用4相或8相时钟作阻抗变换的本质属性。本发明针对当前解决方案中的缺点，采用3相、各自120度相移的时钟进行阻抗变换，使得前端具备高的频率选择性，同时具备良好的三阶谐波抑制能力；在混频器中，本发明采用6相、各自相移60度的时钟，并分别对0度、60度和120度下变频的信号以1∶2∶1的比例组合作放大和加和，使三阶谐波抑制能力进一步增强。相较于传统的4相或8相时钟，3相阻抗变换具备三阶谐波抑制能力；在混频器中，6相变换可以1∶2∶1的比例组合，而在传统的8相操作中需要以

的比例组合，本发明简化了电路实现难度并减少了器件失配对谐波抑制能力的影响。

电路的频率选择性亦即滤波性能可用品质因数Q来判断，通常滤波器的Q值是指带通滤波器的中心频率与通带带宽频率之比，中心频率一般是射频信号的载波频率，而通带带宽则反映了射频信号所包含数据的有效带宽。滤波器的Q值越高，在某一中心频率下，通带带宽越小，表明滤波器的频率选择性越高，也表明滤波器抑制干扰信号的能力越强。

发明内容

针对当前SDR接收机亟待解决的干扰抑制问题，本发明提供了一种频率选择性好、谐波抑制能力强的射频前端，适用于未来多功能集成系统尤其是下一代通信系统的应用。

一种具备高三阶谐波抑制能力的高频率选择性射频前端集成电路结构，包括低噪声放大器和下变频混频器，所述低噪声放大器输入端连接天线和匹配网络，输出端连接负载网络和下变频混频器，所述匹配网络和负载网络电路为高Q值带通电路。

所述高Q值输入匹配网络和高Q值带通负载电路由三路相同的阻抗串联结构并联而成，每路阻抗由一个NMOS元件联一个低通基带阻抗构成。

所述低通基带阻抗不与NMOS元件连接的一端共同接地，NMOS开关的另一端连接至一共同节点，从而在该节点和地之间形成一个高Q值带通负载。

所述低噪声放大器由两级放大级级联而成，每一级由一跨导和高Q带通负载组成。

利用三路方波控制信号控制NMOS的开关，所述的方波信号频率为射频信号的中心频率f₀，每一路方波的占空比为1/3，相位上依次延迟1/3个周期。

所述高Q值带通电路中低通阻抗由一电阻和一电容并联。

所述下变频混频器由一输入跨导、一开关阵列和一跨阻放大器组成。

更进一步，所述下变频混频器的跨导和NMOS开关通过设定的比例和相位组合，跨导按1∶2∶1的比例将射频电压信号转换为电流信号，控制NMOS开关的方波依次对应按0度、60度和120度的相位对电流信号作下变频，并经跨阻放大器加和以放大有用信号同时抑制三阶谐波增益。

本发明的原理

本发明主要应用阻抗变换原理实现高Q值的带通滤波效果。同时，以合理的时钟来控制阻抗变换，实现好的三阶抑制能力。

图1是本发明中用于阻抗变换的开关控制信号的时序图。对于N路开关信号，要求开关信号为方波，每路信号的占空比为1/N，且依次延迟1/N个周期。以3路开关信号为例，要求3路信号均为1/3占空比，且每路相对延迟1/3个周期，其他的可依此类推。

图2是开关对基带阻抗在频域上变换作用的示意图。基带阻抗Z_BB在频率为f₀且满足图1要求的开关信号的作用下，在频域发生搬移。若以Z(f)表示表示发生转换作用后的阻抗，数学运算证明，在满足图1要求的N路信号的开关作用下，从图2A点看到的输入该阻抗可以表示为

$z\left(f\right)=R_{\mathrm{SW}}+\mathrm{Ng}{\mathrm{\Σ}}_{k=-\∞}^{+\∞}{\left|a_k\right|}^2{z}_{\mathrm{BB}}(f-{\mathrm{kf}}_0)---\left(1\right)$

其中，Z_BB为基带阻抗，R_SW为NMOS开关的导通电阻，a_k为1/N占空比方波的傅里叶级数。上式表明，基带阻抗在开关的作用下，被以不同的系数搬移到f₀及其谐波附近。若Z_BB是一个在频谱上具备低通特性的阻抗，Z(f)则是一个在f₀附近具备带通特性的阻抗。但与此同时，在f₀的谐波附近仍将存在一个非零的带通阻抗，在f₀的谐波附近存在的阻抗将限制阻抗的谐波抑制能力。

对于1/N占空比的方波，其傅里叶级数可写作

$a_k=\frac{\sin \left(\frac{\mathrm{k\π}}{N}\right)}{\mathrm{k\π}}---\left(2\right)$

特别地，当N＝3时，对于k＝3，a_k＝0。这意味着由3路开关和基带阻抗构成的一个带通阻抗，在三阶谐波附近的阻值为零，将具备良好的三阶抑制能力。

另一方面，混频器也可以通过合理的相位组合使其具备三阶抑制能力。将3相相对相移依次为-60°、0°和60°的开关信号作下变频，并以1∶2∶1的比例叠加得到中频信号，若60°单路信号的转换增益为C_G，则组合后对于有用射频信号的增益，亦即一阶转换增益为

${\mathrm{CG}}_{\mathrm{total}}=C_G\·e^{-\frac{\mathrm{j\π}}{3}}+2C_G+C_G\·e^{\frac{\mathrm{j\π}}{3}}=3C_G---\left(3\right)$

与此同时，三阶谐波处的转换增益可以描述为

${\mathrm{CG}}_{3\mathrm{rd}}=C_G\·e^{-\frac{\mathrm{j\π}}{3}\·3}+2C_G+C_G\·e^{\frac{\mathrm{j\π}}{3}\·3}=0---\left(4\right)$

上式表明，该结构组合的混频器在具备好的转换增益的同时，理论上具备完全的三阶抑制能力。传统的谐波抑制混频器，利用8相LO信号和

的比例组合实现。该比例是一个无理数，在物理上很难实现。而本发明中得1∶2∶1的比例则较容易通过集成电路技术组合实现。

与现有技术相比，本发明所描述的射频前端具有如下优点：

(1)具备强的三阶抑制能力。三路高Q阻抗本身具备良好的三阶抑制特性，并且混频器理论上具备完全的三阶谐波抑制能力，实际上的抑制能力取决于器件的匹配特性，1∶2∶1的比例通过合适的版图技术可以获得较好的匹配，以实现最佳的三阶谐波抑制效果。

(2)高频率选择性。本发明所描述的前端中，由于匹配网络和负载网络的高Q带通特性，带外干扰信号可以被有效滤除，带内有用信号被有效放大，因而带外线性度可以达到很高的水平，使得整个射频前端具备良好的频率选择性和干扰抑制能力。

(3)性能指标配置灵活。本发明所描述的前端中，包含有多级放大和下变频效应，在不同的节点抽出信号可以得到不同增益的射频信号或是基带信号。根据实际状况对于噪声、增益等指标的要求，可在不同节点抽取射频或基带信号。类似地，对于调整前端的带宽，仅需改变相应的基带阻抗的虚部值，亦即电容的值。整个前端对于增益和带宽可随实际需求而灵活配置。

(4)成本低廉。该架构一方面可满足目前相当部分无线通信标准的性能要求，使得同一个前端可以接收多标准、多频带的射频信号；另一方面，由于本身具备良好的带外干扰抑制能力和带外线性度，天线信号收后无需价格昂贵、体积较大的表面声波滤波器帮助选出有用射频信号。以上优点均可大幅度节约芯片以及相应片外配套元件成本。

附图说明

图1是阻抗变换网络中开关信号的时序图。

图2是基带阻抗在频域上的变换示意图。

图3是具备高三阶抑制能力的高频率选择性射频前端的结构示意图。

图4是输入跨导的一种实现方式电路图。

图5是具备三阶抑制能力的一种混频器电路图。

具体实施方式

本发明所描述的具备高三阶抑制能力的高频率选择性射频前端的具体实施方案如下：

图3是本发明所述的具备三阶抑制能力的高频率选择性射频前端的基本架构。该架构反复利用阻抗变换效应。整个射频前端为直接下变频结构。以f₀为有用射频信号的中心频率，也就是LO信号的频率。

天线下来的信号经过外接的Balun转换为差分信号，Balun可根据实际需求配置合理的阻抗变换比例。输入匹配网络由频率为f₀的三相方波信号作变换，基带阻抗为电阻和电容并联形成的低通阻抗。选取恰当的电阻值，可以保证经过频域搬移后的阻抗在频率f₀附近实部匹配到50Ω。对于远离f₀的其他频率，由于电容的滤波作用，阻抗接近于零，整个前端的输入阻抗近似为开关的导通阻抗与一个大容性阻抗的串联。此时的匹配损失非常大，这对带外干扰信号形成一次有效的滤波。对于LO的三阶谐波附近，图2所示的3路阻抗本身具备的三阶谐波抑制能力，使得输入匹配在三阶处较差，这对三阶谐波处的干扰信号形成一次有效的滤波。利用阻抗变换技术，整个匹配网络实现了f₀频率附近的窄带匹配和良好的三阶抑制。并且这种阻抗匹配方式可随着LO频率的转换随之转换，使得整个前端理论上在任何LO频率处均可有效匹配。匹配带宽与Q值可以通过改变基带阻抗中的电容调节。该电容越大，Q值越大，匹配带宽越小。与此同时，基带阻抗在频域上是向上搬移，在阻值本身上则是变小，因此使用较大的电阻即可实现50Ω的匹配，匹配网络引入的小量噪声不会恶化整个射频前端的噪声性能。

匹配网络由并联的带通阻抗实现，信号放大路径则由高输入阻抗的跨导Gm提供。由于Gm的输入阻抗很大，不会影响阻抗匹配特性，其电流、噪声、转换增益可根据实际需要独立设计。实际上，为抑制自身和后级噪声，跨导的电流可取值较大。Gm与其负载共同构成第一级LNA，负载网络亦由频域变换后的高Q带通负载构成。负载阻抗由频率为f₀的LO信号驱动，保证在f₀频率附近有足够增益。负载阻抗由3路构成，将具备高的三阶谐波抑制能力。

两级级联的Gm和具备三阶谐波抑制能力的高Q带通负载组成的LNA的更好地抑制后级混频器的噪声，并给增益以更多的可配置性。

混频器由跨导、开关阵列和跨阻放大器构成。

图3所示的结构具备极强的增益配置灵活性，这给前端提供了极大的动态范围。从图3中的A1、A2、B1、B2、C1、C2点均可引出增益不等的射频信号，从无源负载Z₁、Z₂、Z₃以及混频器后均可引出增益不等的基带信号。Z₁、Z₂、Z₃以及跨阻放大器中的电阻可自由调节，更增加了整个前端增益配置的灵活性。

图4展示了一种高输入阻抗跨导的结构。大电阻为跨导NMOS和PMOS管提供自偏置，并且保证输入阻抗为高阻以不破坏带通匹配网络的输入匹配特性；输出阻抗可近似为NMOS和PMOS管的输出阻抗，亦为高阻，因而该结构是一个高输入阻抗和高输出阻抗的较为理想的跨导。实际使用过程中，跨导并不局限于此结构。

图5展示了利用6相时钟构成的具备三阶抑制能力的混频器。跨导阵列按照1∶2∶1的比例组合，开关阵列则以-60°(亦即300°)、0°和60°与之对应，最后通过跨阻放大器将电流信号转换为电压信号并实现加和。

Claims (8)

1.一种射频前端集成电路结构，包括低噪声放大器和下变频混频器，所述低噪声放大器输入端连接天线和匹配网络，输出端连接负载网络和下变频混频器，其特征在于，所述匹配网络和负载网络电路均为高Q值带通电路。

2.如权利要求1所述的射频前端集成电路结构，其特征在于，所述高Q值输入匹配网络和高Q值带通负载电路由三路相同的阻抗串联结构并联而成，每路阻抗由一个NMOS元件串联一个低通基带阻抗构成。

3.如权利要求2所述的射频前端集成电路结构，其特征在于，所述低通基带阻抗不与NMOS元件连接的一端共同接地，NMOS开关的另一端连接至一共同节点。

4.如权利要求3所述的射频前端集成电路结构，其特征在于，利用三路方波控制信号控制NMOS的开关，所述的方波信号频率为射频信号的中心频率f₀，每一路方波的占空比为1/3，相位上依次延迟1/3个周期。

5.如权利要求1所述的射频前端集成电路结构，其特征在于，所述低噪声放大器由两级放大级级联而成，每一级由一跨导和高Q带通负载组成。

6.如权利要求2所述的射频前端集成电路结构，其特征在于，所述高Q值带通电路中低通阻抗由一电阻和一电容并联。

7.如权利要求1所述的射频前端集成电路结构，其特征在于，所述下变频混频器由一输入跨导、一开关阵列和一跨阻放大器组成。

8.如权利要求1所述的射频前端集成电路结构，其特征在于，所述下变频混频器的跨导和NMOS开关通过设定的比例和相位组合，跨导按1∶2∶1的比例将射频电压信号转换为电流信号，控制NMOS开关的方波依次对应按0度、60度和120度的相位对电流信号作下变频，并经跨阻放大器加和以放大有用信号同时抑制三阶谐波增益。

Images