CN102571092A

CN102571092A - 适用于零偏置输入的电能计量芯片的adc电路

Info

Publication number: CN102571092A
Application number: CN2012100191476A
Authority: CN
Inventors: 王炜; 佘龙
Original assignee: HI-TREND TECHNOLOGY (SHANGHAI) Co Ltd
Current assignee: HI-TREND TECHNOLOGY (SHANGHAI) Co Ltd
Priority date: 2012-01-20
Filing date: 2012-01-20
Publication date: 2012-07-11
Anticipated expiration: 2032-01-20
Also published as: CN102571092B

Abstract

本发明提供一种适用于零偏置输入的电能计量芯片的ADC电路，包括：PGA单元及ADC单元，其中，第一运算放大器的各输入端连接有2个阻值相等的输入电阻，输入端与对应的输出端之间串联有第一反馈电阻及第二反馈电阻，第一反馈电阻的阻值为输入电阻的2倍，第二反馈电阻的阻值为输入电阻的6倍，第一运算放大器的各输入端与各电阻之间均连接有一电阻选通开关；ADC单元包括依次连接的第二运算放大器、第三运算放大器及比较器，第二运算放大器与第一运算放大器之间分别连接有用以实现ADC电路1~3倍增益的开关电容阵列。进而实现了降低sigmadeltaADC的第一级积分器的带宽、功耗设计要求，适用于偏置在0v时输入大信号负电平的应用，达到了电路设计简化的目的。

Description

适用于零偏置输入的电能计量芯片的ADC电路

技术领域

本发明涉及电能计量芯片领域，特别涉及一种应用零偏置输入信号时含有电阻型增益放大器的模数转换器ADC电路。

背景技术

在电能计量领域，需要模数转换器ADC对输入的模拟信号进行采集，放大，转换成数字信号供数字系统进行数字信号处理。

目前在电能计量领域的模数转换器ADC主要有两种实现方式，其中第一种方式是将增益放大器(PGA)集成在Sigma delta ADC的采样电容中，通过调整采样电容的大小实现不同的增益放大倍数，如图1a及图1c所示，图1a显示为现有技术中第一种模数转换器ADC的原理框图，图1b显示为现有技术中第一种模数转换器ADC的电路示意图，图1c显示为图1b中虚线框101所示的放大示意图。如图所示，将增益放大器与采样电容结合，通过图1c中的开关103对采样电容104大小进行选择，来实现不同的增益倍数，虽然这种ADC电路结构简单，通过控制采样电容的大小很容易实现增益倍数的变化。但是，其亦有不可避免的缺点：1)当输入信号偏置在0v时，需要增加bootstrap电路对PMOS开关实施BOOST，以传输负电平信号；2)由于是调整采样电容的大小来实现不同的增益放大倍数，因此当选择24倍增益时，采样电容比最小值大了24倍，会造成ADC第一级积分器102的环路带宽降低，如果要达到合理的带宽要求，第一级积分器102需要更大的功耗。

第二种方式是使输入信号先通过一个连续型的电阻型放大器(PGA)实现对输入信号增益的控制，同时将信号输出偏置在共模电压，直接输送至sigma delta ADC进行信号转换，如图2a及图2c所示，图2a显示为现有技术中第二种模数转换器ADC的原理框图，图2b显示为现有技术中第二种模数转换器ADC的电路示意图，图2c显示为图2b中虚线框20所示的放大示意图。如图所示，该种方式使用电阻型PGA来实现增益放大(呈如图2b所示)，其中利用开关改变电阻201的大小来实现×1、×2，×4、×8、×16、×24倍的增益变化。这种ADC电路结构的优点是，OPAMP1(202)构成的增益放大器为连续型OPAMP1，对OPAMP1的带宽、功耗要求不高，同时降低了对ADC第一级积分器OPAMP2(204)对功耗、噪声的要求。但是该电路结构的缺点是：当输入偏置在0v时，输入负的大信号(-1v)，PGA增益*1倍时，选择电阻204或205连接到电路中，控制开关206或207断开，但是当输入VI为负的大信号时，开关206或207无法关断，会产生漏电，造成PGA输出信号VO错误。

因而，如何提供一种应用零偏置输入信号时，含有电阻型增益放大器的模数转换器ADC电路，以解决上述两种模数转换器ADC电路的缺点，实已成为本领域从业者亟待解决的问题。

发明内容

鉴于以上所述现有技术的缺点，本发明的目的在于提供一种适用于零偏置输入的电能计量芯片的ADC电路，以实现降低sigma delta ADC的第一级积分器的带宽、功耗设计要求，达到适用于偏置在0v时输入大信号负电平的应用以及电路设计简化的目的。

为实现上述目的及其他相关目的，本发明提供一种适用于零偏置输入的电能计量芯片的ADC电路，至少包括：PGA单元，包括一第一运算放大器，该第一运算放大器的各输入端均串联有2个阻值相等的输入电阻，该第一运算放大器的各该输入端与对应的输出端之间串联有第一反馈电阻及第二反馈电阻，其中，所述第一反馈电阻的阻值为所述输入电阻的2倍，所述第二反馈电阻的阻值为所述输入电阻的6倍，该第一运算放大器的各输入端与各该电阻之间均连接有一用于实现该第一运算放大器虚短虚断的电阻选通开关；以及ADC单元，连接所述第一运算放大器的二输出端，包括依次连接的第二运算放大器、第三运算放大器以及比较器，所述第二运算放大器的二输入端与所述第一运算放大器的二输出端之间分别连接有用以实现ADC电路1～3倍增益的开关电容阵列。

在本发明电能计量芯片的ADC电路中，所述PGA单元中分别对应所述2个输入电阻、第一反馈电阻及第二反馈电阻具有4个电阻选通开关，各该电阻选通开关分别连接在与其对应的电阻与该第一运算放大器的输入端之间。所述PGA单元还包括斩波电路，包括连接于各该电阻选通开关与所述第一运算放大器的输入端之间的第一开关阵列以及连接于所述第一运算放大器的输出端与所述第一反馈电阻之间的第二开关阵列。

在本发明电能计量芯片的ADC电路中，所述PGA单元还包括RC低通滤波电路，包括两个一端连接于所述第一运算放大器的各输出端，另一端连接于所述ADC单元输入端的两个电阻，以及连接于所述ADC单元二输入端之间的电容。

在本发明电能计量芯片的ADC电路中，所述开关电容阵列的两端分别连接VCM驱动电路。所述开关电容阵列包括并联在所述第二运算放大器的输入端与所述第一运算放大器的输出端之间的3个电容以及对应每一电容的2个电容选通开关。

如上所述，本发明的适用于零偏置输入的电能计量芯片的ADC电路，具有以下有益效果：

1)本发明采用前级PGA增益放大与后级sigma delta ADC增益放大相结合的方式来实现整体ADC的增益倍数，一方面降低了对sigma delta ADC的第一级积分器的noise设计要求；另一方面降低了sigma delta ADC的第一级积分器的带宽、功耗设计要求。

2)本发明特别适用于偏置在0v时，输入大信号负电平的应用，ADC的输出结果不会因为输入负电平信号而导致开关无法关断而导致ADC输出功能不正确。

3)本发明由于加入了PGA，sigma delta ADC的输入已经被PGA偏置到共模电压VCM上，因此SIGMA DELTA ADC不需要bootstrap电路来传输负电平信号，简化了电路设计。

附图说明

图1a显示为现有技术中第一种模数转换器ADC的原理框图。

图1b显示为现有技术中第一种模数转换器ADC的电路示意图。

图1c显示为图1b中虚线框101所示的放大示意图。

图2a显示为现有技术中第二种模数转换器ADC的原理框图。

图2b显示为现有技术中第二种模数转换器ADC的电路示意图。

图2c显示为图2b中虚线框20所示的放大示意图。

图3a显示为本发明的适用于零偏置输入的电能计量芯片的ADC电路示意图。

图3b显示为本发明的ADC电路中虚线框322所示的放大示意图。

图3c显示为本发明的ADC电路中PGA单元的等效电路示意图。

具体实施方式

以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。

请参阅图3a至图3c。需要说明的是，本实施例中所提供的图示仅以示意方式说明本发明的基本构想，遂图式中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型态也可能更为复杂。

如图3a及图3b所示，本发明提供一种适用于零偏置输入的电能计量芯片的ADC电路，该ADC电路由电阻增益放大器(PGA单元)与CIFF结构的SIGMA DELTA ADC(ADC单元)组成，因为输入信号VI会偏置在0v，当输入大的负电平(-1v)时，为了避免开关不能关断，造成漏电，引起ADC结果错误，因此与传统的只改变输入电阻的方式不同，本发明通过将增益倍数进行拆分，即包括：PGA单元以及ADC单元。

所述PGA单元包括第一运算放大器311(OPAMP 1)，该第一运算放大器311的各输入端均串联有2个阻值相等的输入电阻301、302，该第一运算放大器311的各该输入端与对应的输出端之间串联有第一反馈电阻308及第二反馈电阻307，其中，所述第一反馈电阻308的阻值为所述输入电阻301或302的2倍，所述第二反馈电阻307的阻值为所述输入电阻301或302的6倍，具体地，若设定为所述输入电阻301或302的阻值为2/R，则所述第一反馈电阻308的阻值为R，所述第二反馈电阻307的阻值为3R。

该第一运算放大器311的各输入端与各该电阻301、302、307、或308之间均连接有一用于实现该第一运算放大器311虚短虚断的电阻选通开关303、304、306、及309。于本实施例中，所述PGA单元中分别对应所述2个输入电阻301及302、第一反馈电阻308及第二反馈电阻307具有4个电阻选通开关303、304、306、及309，各该电阻选通开关303、304、306、或309分别连接在与其对应的电阻与该第一运算放大器311的输入端之间，以使本发明ADC电路的电阻型增益放大器实现增益×1，×2，×4，×8倍，容后详述。

本发明中电阻选通开关303，304，305，306，以及309位置的摆放，一方面靠近该第一运算放大器311(OPAMP 1)的输入点，因为该点电压变化小，引起的开关谐波小；另一方面电阻选通时，电流不会流经开关，也可以降低开关谐波的影响。

为了减小PGA单元的偏移量(offset)与低频噪声(noise)，所述PGA单元还包括斩波电路(chopper)，包括连接于各该电阻选通开关303、304、306、或309与所述第一运算放大器311的输入端之间的第一开关阵列312、313、314、315以及连接于所述第一运算放大器311的输出端与所述第一反馈电阻308之间的第二开关阵列316、317、318、319。

为了滤除被斩波电路(chopper)到高频的噪声(noise)，所述PGA单元还包括RC低通滤波电路，包括两个一端连接于所述第一运算放大器311的各输出端，另一端连接于所述ADC单元输入端的两个电阻320，以及连接于所述ADC单元二输入端之间的电容321。

所述ADC单元连接所述第一运算放大器311的二输出端，包括依次连接的第二运算放大器(OPAMP 2)、第三运算放大器(OPAMP3)以及比较器(COMP)(均未在图中予以标示)，所述第二运算放大器的二输入端与所述第一运算放大器311的二输出端之间分别连接有用以实现ADC电路1～3倍增益的开关电容阵列322。请参阅图3b，显示为本发明的ADC电路中虚线框322所示的放大示意图，如图所示，所述开关电容阵列的两端分别连接VCM驱动电路。所述开关电容阵列322包括并联在所述第二运算放大器的输入端与所述第一运算放大器311的输出端之间的3个电容以及对应每一电容的2个电容选通开关，以使本发明ADC电路的后级sigma delta ADC实现增益×1，×2，×3倍，进而通过PGA单元和ADC单元的组合来实现整体ADC电路的×1，×2，×4，×8，×16，×24倍增益。

为进一步阐明本发明的原理及功效，请参阅图3c，图3c显示为本发明的ADC电路中PGA单元的等效电路示意图，如图所示，增益放大器PGA中输入电阻R1，反馈电阻R2，根据运算放大器311的虚短虚断，增益Av＝(vop-von)/(vip-vin)＝-R2/R1。当输入信号为-1v时，图3a中电阻增益放大器通过电阻301、302、307、308不同的组合，(其中301阻值为R/2，302阻值为R/2，307阻值为3R，308阻值为R)来实现增益放大器PGA×1，×2，×4，×8倍增益，同时不会有开关无法关断，而造成漏电，ADC功能不正确的问题。请参阅表1，为ADC不同增益情况下的电阻、增益配置表：

表1

从表1的电阻增益配置可以看出，当ADC的输入vip＝-1v，vin＝0v，PGA增益为×1时，输入电阻301、302选通，第一反馈电阻308选通，图3a中第一运算放大器311输出vop＝1v，此时第一运算放大器311输入电压接近0v，输入电阻301与输入电阻302连接点处的电压为-500mv，NMOS开关303栅压为0v，开关处于断开的状态，NMOS开关303的vsg＝500mv，NMOS管的导通阈值电压为700mv，此时开关不会导通，不会因产生漏电而影响电路性能。

另外，表1中sigma delta adc的增益×1，×2，×3，是通过控制图3b中采样电容的大小来实现的，图3a中的sigma delta ADC为普通的两阶CIFF结构，工作原理这里不加赘述。

综上所述，本发明采用前级PGA增益放大与后级sigma delta ADC增益放大相结合的方式来实现整体ADC的增益倍数，一方面降低了对sigma delta ADC的第一级积分器的noise设计要求；另一方面降低了sigma delta ADC的第一级积分器的带宽、功耗设计要求。本发明特别适用于偏置在0v时，输入大信号负电平的应用，ADC的输出结果不会因为输入负电平信号而导致开关无法关断而导致ADC输出功能不正确。而且，由于本发明加入了PGA，sigmadelta ADC的输入已经被PGA偏置到共模电压VCM上，因此SIGMA DELTA ADC不需要bootstrap电路来传输负电平信号，简化了电路设计。所以，本发明有效克服了现有技术中的种种缺点而具高度产业利用价值。

上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。

Claims

1.一种适用于零偏置输入的电能计量芯片的ADC电路，其特征在于，所述ADC电路至少包括：

PGA单元，包括一第一运算放大器，该第一运算放大器的各输入端均串联有2个阻值相等的输入电阻，该第一运算放大器的各该输入端与对应的输出端之间串联有第一反馈电阻及第二反馈电阻，其中，所述第一反馈电阻的阻值为所述输入电阻的2倍，所述第二反馈电阻的阻值为所述输入电阻的6倍，该第一运算放大器的各输入端与各该电阻之间均连接有一用于实现该第一运算放大器虚短虚断的电阻选通开关；以及

ADC单元，连接所述第一运算放大器的二输出端，包括依次连接的第二运算放大器、第三运算放大器以及比较器，所述第二运算放大器的二输入端与所述第一运算放大器的二输出端之间分别连接有用以实现ADC电路1～3倍增益的开关电容阵列。

2.根据权利要求1所述的适用于零偏置输入的电能计量芯片的ADC电路，其特征在于：所述PGA单元中分别对应所述2个输入电阻、第一反馈电阻及第二反馈电阻具有4个电阻选通开关，各该电阻选通开关分别连接在与其对应的电阻与该第一运算放大器的输入端之间。

3.根据权利要求2所述的适用于零偏置输入的电能计量芯片的ADC电路，其特征在于：所述PGA单元还包括斩波电路，包括连接于各该电阻选通开关与所述第一运算放大器的输入端之间的第一开关阵列以及连接于所述第一运算放大器的输出端与所述第一反馈电阻之间的第二开关阵列。

4.根据权利要求1所述的适用于零偏置输入的电能计量芯片的ADC电路，其特征在于：所述PGA单元还包括RC低通滤波电路，包括两个一端连接于所述第一运算放大器的各输出端，另一端连接于所述ADC单元输入端的两个电阻，以及连接于所述ADC单元二输入端之间的电容。

5.根据权利要求1所述的适用于零偏置输入的电能计量芯片的ADC电路，其特征在于：所述开关电容阵列的两端分别连接VCM驱动电路。

6.根据权利要求5所述的适用于零偏置输入的电能计量芯片的ADC电路，其特征在于：所述开关电容阵列包括并联在所述第二运算放大器的输入端与所述第一运算放大器的输出端之间的3个电容以及对应每一电容的2个电容选通开关。