CN102569197B - 提高使用反射性材料的伸展应力衬垫的紫外线固化 - Google Patents
提高使用反射性材料的伸展应力衬垫的紫外线固化 Download PDFInfo
- Publication number
- CN102569197B CN102569197B CN201110421372.8A CN201110421372A CN102569197B CN 102569197 B CN102569197 B CN 102569197B CN 201110421372 A CN201110421372 A CN 201110421372A CN 102569197 B CN102569197 B CN 102569197B
- Authority
- CN
- China
- Prior art keywords
- stress
- stretching
- extension
- material layer
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000000463 material Substances 0.000 title claims abstract description 105
- 239000004065 semiconductor Substances 0.000 claims abstract description 71
- 238000000034 method Methods 0.000 claims abstract description 34
- 230000005855 radiation Effects 0.000 claims abstract description 21
- 238000004519 manufacturing process Methods 0.000 claims abstract description 17
- 230000003287 optical effect Effects 0.000 claims description 58
- CVRXLMUYFMERMJ-UHFFFAOYSA-N N,N,N',N'-tetrakis(2-pyridylmethyl)ethylenediamine Chemical compound C=1C=CC=NC=1CN(CC=1N=CC=CC=1)CCN(CC=1N=CC=CC=1)CC1=CC=CC=N1 CVRXLMUYFMERMJ-UHFFFAOYSA-N 0.000 claims description 21
- 238000007711 solidification Methods 0.000 claims description 18
- 230000008023 solidification Effects 0.000 claims description 17
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 10
- 238000000151 deposition Methods 0.000 claims description 8
- 230000008021 deposition Effects 0.000 claims description 8
- 239000013078 crystal Substances 0.000 claims description 7
- 230000005611 electricity Effects 0.000 claims description 7
- 239000002002 slurry Substances 0.000 claims description 7
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 6
- 150000004767 nitrides Chemical class 0.000 claims description 4
- 230000004048 modification Effects 0.000 claims description 3
- 238000012986 modification Methods 0.000 claims description 3
- 230000003647 oxidation Effects 0.000 claims description 3
- 238000007254 oxidation reaction Methods 0.000 claims description 3
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 2
- 229910052760 oxygen Inorganic materials 0.000 claims description 2
- 239000001301 oxygen Substances 0.000 claims description 2
- 239000000377 silicon dioxide Substances 0.000 claims description 2
- 230000015572 biosynthetic process Effects 0.000 claims 3
- 230000001939 inductive effect Effects 0.000 abstract description 5
- 229910044991 metal oxide Inorganic materials 0.000 abstract description 2
- 150000004706 metal oxides Chemical class 0.000 abstract description 2
- 238000005516 engineering process Methods 0.000 description 11
- 239000000758 substrate Substances 0.000 description 10
- 238000003848 UV Light-Curing Methods 0.000 description 9
- 238000005304 joining Methods 0.000 description 7
- 230000008569 process Effects 0.000 description 6
- 238000009281 ultraviolet germicidal irradiation Methods 0.000 description 6
- 238000005229 chemical vapour deposition Methods 0.000 description 5
- 239000004020 conductor Substances 0.000 description 5
- 238000001723 curing Methods 0.000 description 5
- 239000012212 insulator Substances 0.000 description 5
- 230000008859 change Effects 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 3
- 230000005669 field effect Effects 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- 230000035515 penetration Effects 0.000 description 3
- 238000002310 reflectometry Methods 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- 239000002210 silicon-based material Substances 0.000 description 3
- 229910004298 SiO 2 Inorganic materials 0.000 description 2
- 230000009471 action Effects 0.000 description 2
- 150000001875 compounds Chemical class 0.000 description 2
- 229910052732 germanium Inorganic materials 0.000 description 2
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 2
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 2
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 2
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 229910052799 carbon Inorganic materials 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 230000006835 compression Effects 0.000 description 1
- 238000007906 compression Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000000977 initiatory effect Effects 0.000 description 1
- 230000001678 irradiating effect Effects 0.000 description 1
- 238000003754 machining Methods 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 238000005389 semiconductor device fabrication Methods 0.000 description 1
- 229910000077 silane Inorganic materials 0.000 description 1
- 229910021332 silicide Inorganic materials 0.000 description 1
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8232—Field-effect technology
- H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
- H01L21/8238—Complementary field-effect transistors, e.g. CMOS
- H01L21/823807—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the channel structures, e.g. channel implants, halo or pocket implants, or channel materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8232—Field-effect technology
- H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
- H01L21/8238—Complementary field-effect transistors, e.g. CMOS
- H01L21/823864—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate sidewall spacers, e.g. double spacers, particular spacer material or shape
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7842—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate
- H01L29/7843—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate the means being an applied insulating layer
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Manufacturing & Machinery (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Ceramic Engineering (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Thin Film Transistor (AREA)
Abstract
本发明涉及提高使用反射性材料的伸展应力衬垫的紫外线固化，提供一种制造半导体装置的方法，其开始于在半导体晶圆上制作n-型金氧半导体(NMOS)晶体管结构。该方法继续在该NMOS晶体管结构上方形成光学反射层、在该光学反射层上方形成伸展应力诱发材料层、以及通过施加紫外线照射以固化该伸展应力诱发材料层。一些该紫外线照射直接地照射该伸展应力诱发材料层，而一些该紫外线照射则通过从该光学反射层反射以照射该伸展应力诱发材料层。
Description
技术领域
本文所揭露的标的的实施例大体上关于半导体装置和相关制作技术。更特别的是，该标的的实施例是关于针对半导体晶体管装置使用紫外线固化的伸展应力衬垫。
背景技术
大多数今日的集成电路(IC)均使用多个互连的场效晶体管(FET)来加以实作，该场效晶体管可具体为金氧半场效晶体管(MOSFET或MOS晶体管)。MOS晶体管可具体为p-型装置(也就是，PMOS晶体管)或n-型装置(也就是，NMOS晶体管)。此外，半导体装置可包含PMOS和NMOS晶体管两者，并且，这种装置通常称为互补式MOS或CMOS装置。MOS晶体管包含栅极电极(其是形成在半导体衬底之上，以作为控制电极)、以及形成在该半导体衬底内间隔开的源极和漏极区域，电流在该源极和漏极区域之间流动。该源极和漏极区域通常可经由形成在该源极和漏极区域上的导电接点来加以存取。施加在该栅极电极、该源极接点、和该漏极接点的偏压，控制该半导体衬底中、经过该栅极电极下方的该源极和漏极区域之间的沟道的电流的流动。形成在绝缘层中的导电金属互连(插塞)通常是用来将偏压传送至该栅极、源极、和漏极接点。
应力衬垫(stress liners)通常是用来提高MOS晶体管装置的效能。举例来说，伸展应力(tensile stress)衬垫材料可形成在NMOS晶体管装置上方，而压缩应力(compressive stress)衬垫材料则可形成在PMOS晶体管装置上方。伸展电浆增强型(plasma enhanced)氮化物(TPEN)通常是用来作为伸展应力衬垫材料。一些制作工艺以紫外线(UV)照射来固化该TPEN衬垫，以提高该TPEN衬垫材料的伸展性质。该UV照射的穿透深度可能因为该晶体管装置的拓扑(topology)，而不足以均匀地固化该TPEN衬垫。
针对UV固化的TPEN衬垫的非均匀性而提出的现有技术和工艺是没有效率的、复杂的、耗时的、及/或所费不赀的。因此，希望具有有效并具成本效益的方案，来解决非均匀的UV固化的TPEN衬垫材料。
发明内容
本发明提供一种制造半导体装置的方法的范例实施例。该方法在半导体晶圆上制作NMOS晶体管结构。该方法继续在该NMOS晶体管结构上方形成光学反射层、在该光学反射层上方形成伸展应力诱发材料层、以及通过施加紫外线照射，以使一些该紫外线照射直接地照射该伸展应力诱发材料层、而一些该紫外线照射则通过从该光学反射层反射以照射该伸展应力诱发材料层，来固化该伸展应力诱发材料层。
本发明也提供半导体装置的范例实施例。该半导体装置包含：至少一个n-型金氧半导体(NMOS)晶体管结构，在半导体晶圆上；至少一个p-型金氧半导体(PMOS)晶体管结构，在该半导体晶圆上；以及光学反射材料层，在该至少一个NMOS晶体管结构和该至少一个PMOS晶体管结构上方。该半导体装置也包含伸展应力诱发材料层，在该光学反射材料层上方。该伸展应力诱发材料层是由从该光学反射材料层所反射的紫外线照射所固化。
本发明也提供制造半导体装置的另一范例实施例。该方法包含：在半导体晶圆上制作n-型金氧半导体(NMOS)晶体管结构，该NMOS晶体管结构包含曝露的终端接点区域；修饰该曝露的终端接点区域的光学反射性质，以创造该NMOS晶体管结构的光学反射区域；在该光学反射区域上方形成伸展应力诱发材料层；以及通过施加紫外线照射，以使一些该紫外线照射直接地照射该伸展应力诱发材料层、而一些该紫外线照射则通过从该光学反射层反射以照射该伸展应力诱发材料层，来固化该伸展应力诱发材料层。
此发明内容的提供是将概念的选择引进简化的形式，其在下文中将有详细的描述。此发明内容并不意图确认所请求的标的的关键或主要特征，也不意图使用作为决定所请求的标的的范围。
附图说明
该标的的更完整了解可参考详细描述和申请权利范围、当一并考虑接下来的图式时，来加以推导，其中，相同的参考编号从头到尾是指类似的组件。
图1为进行传统UV固化步骤的半导体晶体管装置结构的剖视图；
图2至图6为例示半导体装置和相关制作工艺的范例实施例的剖视图；以及
图7和8为例示另一半导体装置和相关制作工艺的范例实施例的剖视图。
具体实施方式
接下来的详细描述在本质上仅为例示之用，因此，并不意图限制该标的的实施例或这种实施例的应用或使用。如本文中所使用的，「范例」二字是指「作为例子、举例、或例示」。本文所描述为范例的任何实作均不必要解读为较佳于或较有利于其它实作。此外，并不意图为任何呈现在发明所属的技术领域、背景技术、发明内容、或接下来的详细描述中明示或暗示的理论所限制。
为了简洁起见，与半导体装置制作相关的传统技术，在本文中并没有详细的描述。此外，本文所描述的各种任务和工艺步骤均可并入至具有在本文中也并没有详细描述的额外步骤或功能的更复杂程序或工艺。尤其是，制造基于半导体的晶体管中的各种步骤已众所周知，并且因此(为了简洁起见)许多传统步骤在本文中仅简短提到、或完全省略，而没有提供已众所周知的工艺细节。
本文所描述的技术和科技可用来制作具有一个或多个晶体管装置(通常为MOS晶体管装置)的半导体装置。虽然「MOS装置」术语适当地指具有金属栅极电极和氧化物栅极绝缘体的装置，但是那个术语将可完全地用来指包含导体栅极电极(不管是金属、抑或是其它导体材料)的任何半导体装置，该导体栅极电极是位在栅极绝缘体(不管是氧化物、抑或是其它绝缘体)之上，而该栅极绝缘体则接着位于半导体衬底之上。
此处所描述的技术和科技是关于使用UV照射，来固化半导体晶体管装置的伸展应力衬垫材料。伸展应力衬垫可连同特定的CMOS工艺一起使用。举例来说，现有的CMOS工艺采用UV-固化的TPEN作为NMOS晶体管装置的应力衬垫。就这方面而言，图1为进行传统UV固化步骤的晶体管装置结构100的剖面图。该晶体管装置结构100包含栅极堆栈102，其是形成在晶圆或衬底的半导体材料104之上。图1绘示TPEN层106，其为一致地(conformally)沉积在该栅极堆栈102之上。
在UV固化前，该TPEN106的应力可大约为(例如)1.0GPa。图2绘示使用来固化该TPEN106的UV照射108。在UV固化后，该TPEN106的应力增加。举例来说，该UV固化的TPEN106的应力可大约为1.7GPa。实际上，该UV照射108的穿透深度是有所限制的。一般而言，该UV照射108的穿透深度小于大约100纳米(nm)，并且经常小于大约50纳米。因此，如果该TPEN106太厚，则该UV照射108无法均匀地固化该TPEN层106的下区域。参照图1，该TPEN106的相对薄的区域110可充分地固化，但该相对厚的区域112则无法充分地固化(尤其是该下区域)。换言之，该UV固化和所导致的伸展应力增加可能会由于该晶体管装置结构100的拓扑而变得非均匀且不一致。
现有的制作方式解决非均匀固化TPEN的前述问题。此方案通过实施多重TPEN沉积和UV固化步骤，而达成较好的UV固化均匀性。此方式在该晶体管结构上方沉积初始且相对薄的TPEN层，并以UV照射来固化该初始层。之后，第二相对薄的TPEN层沉积在该固化的初始TPEN层上方。接下来，对该第二TPEN层施以第二UV固化步骤。如果需要的话，则该沉积和固化步骤可重复三次或更多次。虽然此方式导致较好的UV固化均匀性，但是该多重步骤需要额外的处理时间和因此所产生的额外制作费用。
此处所提出的制作工艺可使用来创造采用单一应力衬垫科技的具有UV固化的伸展应力诱发层的半导体装置。单一应力衬垫科技是指下述制作工艺：使用共同的应力衬垫(例如，伸展应力衬垫)用于半导体晶圆上的NMOS和PMOS晶体管装置两者。实际上，如果单一伸展应力衬垫使用于NMOS和PMOS晶体管装置，则可加工或处理该应力衬垫在该PMOS晶体管上方的部分，以减少可能由该伸展材料所引进的任何不利效果。
图2至6为例示依据范例实施例制作半导体装置的剖面图。图2绘示已经完成数个预先和传统前端工艺步骤后的位于半导体晶圆202(或其它衬底)上的半导体装置结构200。该装置结构200可使用硅上绝缘体(SOI)衬底或晶圆来加以形成，该衬底或晶圆包含支持层、在该支持层上方的绝缘层、及在该绝缘层上方的半导体材料层。在其它的实施例中，该装置结构200可形成在块状(bulk)半导体衬底上、而非形成在SOI衬底上。虽然可采用任何适当的半导体材料，但是就此实施例而言，该半导体材料为硅材料，其中，本文所使用的「硅材料」术语涵盖通常使用在半导体工业中的通常为单晶硅和相对纯的硅材料、以及与其它组件(例如，锗、碳、及类似者)混合的硅。或者，该半导体材料可为锗、砷化镓、或类似者。该半导体材料一开始可为n-型或p-型硅，但通常是p-型，而该半导体材料接着以适当的方式掺杂，以形成作用区域(active region)。该作用区域可使用于该产生的晶体管装置的源极和漏极。
在图2所显示的状态中，该装置结构200包含至少一个在该半导体晶圆202上的NMOS晶体管结构204、及至少一个在该半导体晶圆202上的PMOS晶体管结构206。在其它实施例中，该装置结构200可只包含NMOS晶体管结构、而没有包含PMOS晶体管结构。该NMOS晶体管结构204包含栅极结构208，其是形成在半导体材料层210上方。类似地，该PMOS晶体管结构206包含栅极结构212，其是形成在该半导体材料层210上方。该NMOS晶体管结构204包含三个曝露的终端接点区域：栅极接点区域214和两个源极/漏极接点区域216。同样地，该PMOS晶体管结构206包含三个曝露的终点接点区域：栅极接点区域218和两个源极/漏极接点区域220。将会充分了解到，该各种接点区域可形成如硅化物材料。
在该晶体管结构204、206制作完成后，该工艺继续在该NMOS晶体管结构204和该PMOS晶体管结构206上方形成光学反射材料层224。图3绘示在形成该光学反射材料层224后的半导体装置结构200。该光学反射材料224为一种材料或化合物，其具有的反射系数低于伸展应力诱发材料(是形成在后续的工艺步骤中)，其导致理想的反射性质。就这方面而言，该光学反射材料224具有的光学性质和特性，使其得以反射用来固化该伸展应力诱发材料的UV照射。依据特定的实施例，该光学反射材料224的化合物可为、但不限定于：硅氧化物材料(例如，二氧化硅(SiO2))、硅烷氧化物、四乙氧基硅烷(TEOS)、氟化的TEOS、或类似物。虽然不是一直需要，但是此处所描述的范例实施例使用SiO2作为该光学反射材料224。
实际上，该光学反射材料224可一致地沉积在该晶体管结构204、206上方、并在该半导体材料210的上曝露表面上方，如图2所显示的。在特定实施例中，该光学反射材料224为使用任何传统技术(例如、但不限于化学气相沉积(CVD)、低压化学气相沉积(LPCVD)、或电浆增强化学气相沉积(PECVD))所沉积的硅氧化物材料。尤其是，沉积非常薄层的光学反射材料224，以确保该光学反射材料224不会减少由该伸展应力诱发材料(其在后续的步骤中形成)所贡献的应力计量。理想上，所沉积的该光学反射材料224最好尽可能地薄、同时维持其反射性质。在特定实施例中，举例来说，该光学反射材料224沉积成厚度小于10纳米，较佳小于5纳米。在其它实施例中，可忍受较大的厚度，而不致于不利地影响由该上方的应力诱发材料所贡献的伸展计量。
该制作工艺继续在该光学反射材料224上方形成伸展应力诱发材料层230(见图4)。该伸展应力诱发材料230可包含或实现成，例如，TPEN材料，该TPEN材料通常是整个半导体工业所使用的。当TPEN作为该伸展应力诱发材料230时，其是使用PECVD而一致地沉积在该光学反射材料224上方。在典型的实作中，所沉积的该伸展应力诱发材料层230的厚度是在大约10纳米至大约100纳米的范围内，尽管真正的厚度在特定的实施例中可在此范围外。
该范例的制作工艺继续通过以高温(例如，摄氏500度)施加UV照射来固化该伸展应力诱发材料层230。图5显示在UV固化步骤期间，UV照射234如何穿透该伸展应力诱发材料230。一些该UV照射234直接地照射并因此固化该伸展应力诱发材料230，而一些该UV照射则通过从该光学反射材料层224反射以照射该伸展应力诱发材料230。该反射材料224的光学性质使该UV照射234得以反射并且散射回到该伸展应力诱发材料230，其使该UV固化更有效、并且使该伸展应力诱发材料230的厚度整体更均匀。此外，不同反射角的反散射(backscattering)是由表面「粗糙度」(roughness)和该光学反射材料224中的不完美来加以调变。就这方面而言，该UV照射234在除了该理论的入射角以外的其它角反射，导致分布的UV照射反射回该伸展应力诱发材料230。因此，不同的反射角可从平坦表面(图5中的水平表面)、也可从该栅极结构208、212的侧壁表面来加以达成。
在该伸展应力诱发材料230以此方式加以固化后，可实施任何数目的已知工艺步骤，以完成该半导体装置结构200的制作。举例来说，可实施传统的后端工艺，以创造导体接点插塞、互连层、及类似者。然而，在特定实施例中，该制作工艺继续在该固化的伸展应力诱发材料层230上方形成另一伸展应力诱发材料层250(见图6)。该第二伸展应力诱发材料层250也可通过将其曝露于UV照射而施以UV固化，如先前所述。该第二伸展应力诱发材料层250也可以此方式加以固化，有或没有任何由反射的UV照射所引起的提高。实际上，该二伸展应力诱发材料230、250的结合厚度可在此固化步骤期间，限制反射的UV照射的计量。如果希望的话，可使用类似的方式施加额外的固化、或未固化的应力诱发材料层。之后，使用传统的工艺步骤来完成该半导体装置结构200的制作。
上述的范例工艺形成反射材料层，其在该UV固化步骤期间，是作为UV照射的反射件。不同的实施例不需形成额外的材料层本身。反而是，可对该半导体装置的一个或多个下方特征加工、修饰、或甚至转换，以改变他们的反射性质。就这方面而言，图7绘示半导体装置结构300在该制作工艺的中间阶段(其是接续于图2所绘示的阶段)的状态。显示于图7的装置结构300的状态，是通过修饰该NMOS和PMOS晶体管结构304、306的曝露的终端接点区域314、316、318、320的光学反射性质，来加以达成。这些接点区域是以下述方式加以修饰：创造NMOS晶体管结构304的光学反射区域330和PMOS晶体管结构306的光学反射区域332。就这方面而言，可对该接点区域加工或甚至处理，以改变他们的表面性质和特性，以使他们的反射系数低于该伸展应力诱发材料(其将作为该伸展应力层)的反射系数。
在特定实施例中，通过氧化曝露的材料，以形成反射表面的方式来修饰该接点区域314、316、318、320的光学反射性质。举例来说，可通过将产生希望的氧化计量的含氧电浆引进该曝露的终端接点区域314、316、318、320，以创造该光学反射区域330、332。之后，该半导体装置结构300的制作可以针对先前实施例的所描述的方式继续。因此，伸展应力诱发材料层340形成在该NMOS和PMOS晶体管结构304、306上方(以及，尤其是在该光学反射区域330、332上方)，并且该伸展应力诱发材料层340通过施加UV照射344，来加以固化，如图8所绘示的。一些该UV照射344直接地照射并因此固化该伸展应力诱发材料层340，而一些该UV照射344则通过从该光学反射区域330、332反射来照射该伸展应力诱区材料层340。该UV照射344的反射提高该UV固化步骤，并因此增加该固化的应力诱发材料340中的均匀性。
虽然在先前详细的描述中已提出至少一个范例实施例，但应了解的是，存在数量极为庞大的变化。也应体会到，本文所描述的一个范例实施例或数个实施例并非意图以任何方式，限制该请求的标的的范围、应用性、或组构。反而是，该先前的详细描述将提供本领域中熟习技术者方便的地图，以实作该描述的一个实施例或数个实施例。应了解到可对组件的功能和配置作各种的改变，而不致悖离权利要求所定义的范围，其包含此专利申请案提出当时所已知的等效物或可预见的等效物。
Claims (18)
1.一种制造半导体装置的方法，该方法包含：
在半导体晶圆上制作n-型金氧半导体NMOS晶体管结构；
在该NMOS晶体管结构上方形成光学反射层；
在该光学反射层上方形成伸展应力诱发材料层；以及
固化该伸展应力诱发材料层，其是通过施加紫外线照射，使得一些该紫外线照射直接地照射该伸展应力诱发材料层，并使得一些该紫外线照射则通过从该光学反射层反射以照射该伸展应力诱发材料层；
其中，该光学反射层的不同反射角的反散射是由表面的粗糙度和该光学反射层中的不完美来加以调变，以使该光学反射层反散射用来固化该伸展应力诱发材料层的紫外线照射。
2.根据权利要求1所述的方法，其中，该光学反射层的形成包含沉积具有反射系数低于该伸展应力诱发材料层的材料。
3.根据权利要求1所述的方法，其中，形成该光学反射层包含沉积硅氧化物材料。
4.根据权利要求3所述的方法，其中，该硅氧材料的沉积包含沉积该硅氧化物材料至小于10纳米的厚度。
5.根据权利要求1所述的方法，其中，该伸展应力诱发材料层的形成包含沉积伸展电浆提高氮化物TPEN材料。
6.根据权利要求1所述的方法，还包含在该半导体晶圆上制作p-型金氧半导体PMOS晶体管结构，该光学反射层是形成在该NMOS晶体管结构和该PMOS晶体管结构上方。
7.根据权利要求1所述的方法，还包含：
在固化该伸展应力诱发材料层以获得固化的伸展应力诱发材料层后，在该固化的伸展应力诱发材料层上方形成第二伸展应力诱发材料层；以及
通过施加紫外线照射至该第二伸展应力诱发材料层，以固化该第二伸展应力诱发材料层。
8.一种半导体装置，包含：
至少一个n-型金氧半导体NMOS晶体管结构，在半导体晶圆上；
至少一个p-型金氧半导体PMOS晶体管结构，在该半导体晶圆上；
光学反射材料层，在该至少一个NMOS晶体管结构和该至少一个PMOS晶体管结构上方；以及
伸展应力诱发材料层，在该光学反射材料层上方，该伸展应力诱发材料层是由从该光学反射材料层所反射的紫外线照射所固化；
其中，该光学反射材料层的不同反射角的反散射是由表面的粗糙度和该光学反射材料层中的不完美来加以调变，以使该光学反射材料层反散射用来固化该伸展应力诱发材料层的紫外线照射。
9.根据权利要求8所述的半导体装置，其中，该光学反射材料层具有的反射系数低于该伸展应力诱发材料层。
10.根据权利要求9所述的半导体装置，其中，该光学反射材料层包含硅氧化物材料。
11.根据权利要求10所述的半导体装置，其中，该硅氧化物材料的厚度小于10纳米。
12.根据权利要求8所述的半导体装置，其中，该伸展应力诱发材料层包含伸展电浆提高氮化物TPEN材料。
13.一种制造半导体装置的方法，该方法包含：
在半导体晶圆上制作n-型金氧半导体NMOS晶体管结构，该NMOS晶体管结构包含曝露的终端接点区域；
修饰该曝露的终端接点区域的光学反射性质，以创造该NMOS晶体管结构的光学反射区域；
在该光学反射区域上方形成伸展应力诱发材料层；以及
固化该伸展应力诱发材料层，其是通过施加紫外线照射，使得一些该紫外线照射直接地照射该伸展应力诱发材料层，并使得一些该紫外线照射则通过从该光学反射区域反射以照射该伸展应力诱发材料层。
14.根据权利要求13所述的方法，其中，该光学反射性质的修饰包含氧化该曝露的终端接点区域。
15.根据权利要求14所述的方法，其中，该曝露的终端接点区域的氧化包含将含氧电浆引进该曝露的终端接点区域。
16.根据权利要求13所述的方法，其中，该光学反射性质的修饰包含改变该曝露的终端接点区域的反射系数，以使该反射系数低于该伸展应力诱发材料层的反射系数。
17.根据权利要求13所述的方法，其中，该伸展应力诱发材料层的形成包含沉积伸展电浆提高氮化物TPEN材料。
18.根据权利要求13所述的方法，还包含：
在固化该伸展应力诱发材料层以获得固化的伸展应力诱发材料层后，在该固化的伸展应力诱发材料层上方形成第二伸展应力诱发材料层；以及
通过施加紫外线照射至该第二伸展应力诱发材料层，以固化该第二伸展应力诱发材料层。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US12/975,515 | 2010-12-22 | ||
| US12/975,515 US8435841B2 (en) | 2010-12-22 | 2010-12-22 | Enhancement of ultraviolet curing of tensile stress liner using reflective materials |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN102569197A CN102569197A (zh) | 2012-07-11 |
| CN102569197B true CN102569197B (zh) | 2015-01-07 |
Family
ID=46315608
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201110421372.8A Expired - Fee Related CN102569197B (zh) | 2010-12-22 | 2011-12-13 | 提高使用反射性材料的伸展应力衬垫的紫外线固化 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US8435841B2 (zh) |
| CN (1) | CN102569197B (zh) |
| DE (1) | DE102011089322B4 (zh) |
| SG (1) | SG182035A1 (zh) |
| TW (1) | TWI469263B (zh) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8673757B2 (en) * | 2010-10-28 | 2014-03-18 | International Business Machines Corporation | Structure and method for using high-k material as an etch stop layer in dual stress layer process |
| US20120235304A1 (en) * | 2011-03-18 | 2012-09-20 | Globalfoundries Inc. | Ultraviolet (uv)-reflecting film for beol processing |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7303962B2 (en) * | 2005-11-16 | 2007-12-04 | United Microelectronics Corp. | Fabricating method of CMOS and MOS device |
| JP5017958B2 (ja) * | 2006-08-08 | 2012-09-05 | 富士通セミコンダクター株式会社 | 半導体装置の製造方法 |
| US7777284B2 (en) * | 2007-05-28 | 2010-08-17 | United Microelectronics Corp. | Metal-oxide-semiconductor transistor and method of forming the same |
| US7741168B2 (en) * | 2007-07-25 | 2010-06-22 | Sematech, Inc. | Systems and methods for fabricating nanometric-scale semiconductor devices with dual-stress layers using double-stress oxide/nitride stacks |
| US7883953B2 (en) * | 2008-09-30 | 2011-02-08 | Freescale Semiconductor, Inc. | Method for transistor fabrication with optimized performance |
-
2010
- 2010-12-22 US US12/975,515 patent/US8435841B2/en not_active Expired - Fee Related
-
2011
- 2011-07-01 SG SG2011048766A patent/SG182035A1/en unknown
- 2011-07-07 TW TW100124007A patent/TWI469263B/zh not_active IP Right Cessation
- 2011-12-13 CN CN201110421372.8A patent/CN102569197B/zh not_active Expired - Fee Related
- 2011-12-21 DE DE102011089322.9A patent/DE102011089322B4/de not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| DE102011089322B4 (de) | 2015-02-05 |
| TW201250928A (en) | 2012-12-16 |
| TWI469263B (zh) | 2015-01-11 |
| US20120161242A1 (en) | 2012-06-28 |
| DE102011089322A1 (de) | 2012-06-28 |
| CN102569197A (zh) | 2012-07-11 |
| US8435841B2 (en) | 2013-05-07 |
| SG182035A1 (en) | 2012-07-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100745598B1 (ko) | 반도체 기판 및 그의 제조 방법 | |
| TWI326890B (en) | Impurity doped uv protection layer | |
| CN102569197B (zh) | 提高使用反射性材料的伸展应力衬垫的紫外线固化 | |
| JP2882410B2 (ja) | 高ゲルマニウム含量を有するｍｏｓトランジスタゲートの製造方法 | |
| US20220216178A1 (en) | Semiconductor structure and method of forming the same | |
| US7276406B2 (en) | Transistor structure with dual trench for optimized stress effect and method therefor | |
| TW200840038A (en) | Electronic device including insulating layers having different strains and a process for forming the electronic device | |
| WO2019085096A1 (zh) | 一种柔性oled显示面板的制备方法及柔性oled显示面板 | |
| WO2005031809A3 (en) | The production of a germanium oxynitride layer on a ge-based material | |
| US8895420B2 (en) | Method of fabricating a device with a concentration gradient and the corresponding device | |
| CN101257022A (zh) | 半导体元件及其制造方法以及提高膜层应力的方法 | |
| US11921318B2 (en) | Semiconductor structure and method of forming the same | |
| WO2003015161A3 (de) | Verfahren zur herstellung eines halbleiterprodukts | |
| US20090311855A1 (en) | Method of fabricating a gate structure | |
| EP1610393A4 (en) | SEMICONDUCTOR DEVICE AND METHOD OF MANUFACTURING THE SAME | |
| CN104157553A (zh) | 双重图形化形成方法 | |
| US20130248961A1 (en) | Embedded Flash Memory | |
| CN101989574A (zh) | 应变记忆作用的半导体器件制造方法 | |
| JP5231772B2 (ja) | 透過型液晶表示素子基板の製造方法 | |
| SE0200750D0 (sv) | Method for manufacturing av photonic device and a photonic device | |
| CN102709179B (zh) | 双应力氮化硅蚀刻阻挡层形成方法和半导体器件制造方法 | |
| US20080185655A1 (en) | Smiconductor device, method for fabricating thereof and method for increasing film stress | |
| TW201413333A (zh) | 主動陣列基板及其製造方法 | |
| CN102446819A (zh) | 改进双重通孔刻蚀停止层交叠区域通孔刻蚀的方法 | |
| US20210257395A1 (en) | Method for silicon nanosensor manufacturing and integration with cmos process |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| TR01 | Transfer of patent right | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20210701 Address after: California, USA Patentee after: Lattice chip (USA) integrated circuit technology Co.,Ltd. Address before: England Group Patentee before: GLOBALFOUNDRIES Inc. |
|
| CF01 | Termination of patent right due to non-payment of annual fee | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20150107 Termination date: 20201213 |