CN102567784A - 合成和激发电子神经元 - Google Patents

Abstract

公开了一种合成和激发电子神经元。响应于接收外部尖峰信号，基于外部尖峰信号来更新电子神经元的数字膜电势。基于泄漏速率来衰减膜的电势。响应于膜的电势超过阈值而生成尖峰信号。

Description

合成和激发电子神经元

技术领域

本发明总体上涉及神经运动和突触(synaptronic)系统，并且更具体地，涉及以依赖于尖峰定时的塑性为基础的神经运动和突触系统。

背景技术

生物系统对通过它们的感测输入所提供的信息施加命令。这一信息通常来自以如下时空图案的形式，这些时空图案包括具有相异空间和时间结构的局部化事件。这些事件出现于广泛的多种空间和时间标度，而诸如脑部这样的生物系统仍然能够合成它们并且提取相关的多条信息。这样的生物系统可以从有噪声的时空输入中迅速提取信号。

在生物系统中，在神经元的轴突与另一神经元上的树突之间的接触点称为突触，并且就突触而言，两个神经元分别称为突触前和突触后。神经元在被经由突触接收的充分输入所激活时发射向以神经元为突触前的那些突触递送的“尖峰”。神经元可以是“兴奋的”或者“抑制的”。突触电导是对突触在突触被突触前尖峰激活时将对它的突触后目标具有的影响数量的度量。突触电导可以按照依赖于尖峰定时的塑性(STDP)根据突触前和突出后神经元的相对尖峰时间随时间改变。如果突触的突触后神经元在它的突触前神经元激发之后激发，则STDP规则增加它的电导，而如果两次激发的顺序颠倒，则STDP规则减少突触的电导。个人体验的本质存储于遍及脑部的数以万亿计的突触的电导中。

神经运动和突触系统也称为人工神经网络，它是一种这样的计算系统，其允许电子系统实质上以与生物脑部的方式类似的方式工作。神经运动和突触系统创建在与生物脑部的神经元大致上功能等效的处理元件之间的连接。神经运动和突触系统可以包括关于生物神经元建模的各种电子电路。

发明内容

本发明的实施方式提供合成和激发电子神经元。在一个实施方式中，响应于接收外部尖峰信号而基于外部尖峰信号来更新代表神经元膜电势的数字计数器。基于泄漏速率来衰减膜电势。响应于膜电势超过阈值而生成尖峰信号。膜电势对应于生物神经元中的膜电势(电压)。

在另一实施方式中，提供一种混合模式数模电子神经元，其中响应于接收外部兴奋尖峰信号而使用按位运算将数字膜电势递增一个增量，使得计数器中只有需要改变的位被修改。另外，响应于接收外部抑制尖峰信号而使用按位运算将膜电势递减一个减量，使得计数器中只有需要改变的位被修改。另外，使用模拟电阻器-电容器模型基于时间常数来衰减膜电势。

在一个实施方式中，增加膜电势是按照与乘以缩放参数的在时间步进中接收的兴奋尖峰信号的数目相等的增量。在一个示例中，缩放参数被限制为2的倍数，用缩放因子缩放所接收的兴奋尖峰的数目(即，相乘)通过移位运算来执行。

在一个实施方式中，减少膜电势的减量等于在时间步进中接收的抑制尖峰的数目与一个缩放因子相乘。缩放参数被限制为2的倍数，使得所接收的抑制尖峰的数目与缩放因子的相乘通过移位运算来执行。

在另一实施方式中，提供一种事件驱动的电子神经元，其中在兴奋事件类型出现时，将数字膜电势递增一个兴奋突触强度增量。在抑制事件类型时，将数字膜电势递减一个抑制突触强度减量。在衰减事件类型出现时，按照泄漏强度减量来递减数字膜电势。

参照以下描述、所附权利要求和附图将理解本发明的这些和其它特征、方面及优点。

附图说明

图1示出了根据本发明一个实施方式的神经运动和突触系统的示图，该系统具有将合成和激发电子神经元互连的纵横阵列；

图2A示出了根据本发明一个实施方式的线性泄漏合成和激发电子神经元的示例响应图形；

图2B示出了根据本发明一个实施方式的具有不应期(Refractory Period)的凸衰减合成和激发电子神经元的示例响应图形；

图2C示出了根据本发明一个实施方式的具有不应期的凸衰减合成和激发以及基于电导的抑制电子神经元的示例响应图形；

图3A示出了根据本发明一个实施方式的线性泄漏合成和激发(LL-IF)电子神经元的框图；

图3B示出了根据本发明一个实施方式的具有不应期的凸衰减近似合成和激发(CD-ID w/RP)电子神经元的框图；

图3C示出了根据本发明一个实施方式的不应期和基于电导的抑制(CD-IF w/RP和CB-I)电子神经元的框图；

图3D示出了根据本发明一个实施方式的不应期和基于电导的突触(CD-IF w/RP和CB-S)电子神经元的框图；

图4示出了根据本发明一个实施方式的响应于与图2C中相同的刺激串列的抑制电导值的示例图形；

图5示出了根据本发明一个实施方式的具有不应期的凸衰减合成和激发以及基于电导的突触电子神经元的示例响应图形；

图6A示出了根据本发明一个实施方式的响应于与图5中相同的刺激串列的抑制电导值的示例图形；

图6B示出了根据本发明一个实施方式的响应于与图5中相同的刺激串列的兴奋电导值的示例图形；

图7A示出了根据本发明一个实施方式的混合模式数模合成和激发电子神经元的示图；

图7B示出了根据本发明一个实施方式的用于图7A的电子神经元的数字计数器的示图；

图8示出了根据本发明一个实施方式的用于生成图7A的电子神经元中的衰减事件的机构；

图9示出了根据本发明一个实施方式的用于图8中的机构的充电速率图形；

图10示出了根据本发明一个实施方式的用于图8中的机构的放电速率图形；

图11示出了根据本发明一个实施方式的合成和激发低功率事件驱动的电子神经元和纵横阵列的示图；

图12示出了根据本发明一个实施方式的图11的合成和激发低功率事件驱动的电子神经元的示图；以及

图13示出了用于实现本发明一个实施方式的信息处理系统的高级框图。

具体实施方式

本发明的实施方式提供包括合成和激发神经元的神经运动和突触系统。合成和激发电子神经元是一种模拟在生物神经元中发现的合成和尖峰化性质的计算高效机制。这样的电子神经元通过将突触输入合成为膜电势电压变量并且如果膜电势电压超过阈值则产生尖峰和电压复位来操作。本发明的实施方式还提供在定制数字电路中的软件仿真中和硬件仿真中可实现的泄漏合成和激发神经元模型，从而支持准确的一对一的软件-硬件对应。

现在参照图1，其示出了根据本发明一个实施方式的神经运动和突触系统10的示图，该系统具有将合成和激发电子神经元互连的纵横阵列。在一个示例中，纵横阵列可以包括节距范围约为0.1nm至10μm的超密集纵横阵列。根据本发明的一个实施方式，神经运动和突触系统10包括纵横阵列12，其具有多个合成和激发神经元14、16、18和20。这些神经元在这里也称为“电子神经元”。神经元14和16为轴突神经元，而神经元18和20为树突神经元。

轴突神经元14和16被示出为具有输出22和24，输出22和24分别连接到电传导轴突路径/接线(轴突)26和28。树突神经元18和20被示出为具有输入30和32，输入30和32分别连接到电传导树突路径/接线(树突)34和36。轴突神经元14和16也包含输入并且沿着树突接收信号，然而，为了图示的简单并未示出这些输入和树突。因此，轴突神经元14和16将在沿着树突连接接收输入时作为树突神经元来工作。类似地，树突神经元18和20将在沿着它们的轴突连接发出信号时作为轴突神经元来工作。在神经元14、16、18和20中的任何神经元激发时，它将向它的轴突连接和它的树突连接发出脉冲。如这里所用，术语“在...时”可以意味着在神经元激发之后即刻或者在神经元激发之后的某段时间发送信号。

经过如下突触器件产生在轴突26、28与树突34、36之间的每个连接，这些突触器件在一个实施方式中包括可变状态电阻器38、40、42和44。可变状态电阻器所在的结在这里可以称为“交叉点结”。术语“可变状态电阻器”是指如下一类器件，在这些器件中，施加电脉冲(电压或者电流)将改变器件的电传导特性。关于纵横阵列神经运动和突触系统以及如在这样的纵横阵列中使用的可变状态电阻器的一般讨论，参照通过引用结合于此的K.Likharev，“HybridCMOS/Nanoelectronic Circuits：Opportunities and Challenges”，J.Nanoelectronics and Optoelectronics，2008，Vol.3，p.203-230，2008。在本发明的一个实施方式中，可变状态电阻器可以包括相变存储器(PCM)。如在上文引用的K.Likharev的文章中更具体描述的那样，除了PCM器件之外，可以在本发明的实施方式中使用的其它可变状态电阻器器件包括使用金属氧化物、硫化物、硅氧化物和非晶硅制成的器件、磁隧道结、浮栅FET晶体管以及有机薄膜层器件。也可以使用静态随机访问存储器器件来构造可变状态电阻器。访问器件39也附接到可变状态电阻器，该访问器件39可以包括PN二极管、接线为二极管的FET或者具有非线性电压-电流响应的一些其它元件。

一般而言，根据本发明的一个实施方式，轴突神经元14和16将在它们从树突输入连接(未示出)接收的输入超过阈值时“激发”(发送或者发射脉冲)。在轴突神经元14和16激发时，它们维持随时间(例如约50毫秒)衰减的A-STDP变量。A-STDP变量根据诸如例如指数、线性、多项式或者二次函数之类的函数随时间衰减。可以对A-STDP变量进行采样。在本发明的另一实施方式中，A-STDP变量可以随时间增加而不是减少。

A-STDP变量用来通过对从关联神经元的最近激发起的时间进行编码来实现轴突STDP。轴突STDP通常用来控制在本文中定义为递增突触电导的“加强”，但是可以用来控制在本文中是指递减突触电导的“减弱”。在树突神经元18、20激发时，它们维持随时间(例如约50毫秒)衰减的D-STDP变量。D-STDP变量根据诸如例如指数、线性、多项式或者二次函数之类的函数随时间衰减。可以对D-STDP变量进行采样。在本发明的另一实施方式中，该变量可以随时间增加而不是减少。

如下文更具体讨论的那样，D-STDP变量可以用来通过对从关联神经元的最近激发起的时间进行编码来实现树突STDP。树突STDP通常用来控制在本文中定义为递减突触电导的“减弱”，但是可以用来控制在本文中是指递增突触电导的“加强”。

在一个实施方式中，本发明提供利用数字电路来实现的合成和激发电子神经元。第一实现包括一种使用线性泄漏电路和线性点电流型突触器件的合成和激发神经元。第二实现涉及到用凸电压衰减电路替换线性泄漏电流并且进一步利用不应期。第三实现涉及到添加基于电感的抑制。第四实现实现基于双指数电感的突触。下文更具体地描述这些示例实现。

线性泄漏合成和激发(LL-IF)

本发明的第一实现包括由如图3A中的示例框图所示的线性泄漏合成和激发(LL-IF)电子神经元80。对于LL-IF神经元80接收的每个兴奋尖峰，输入合成器模块81将神经元的膜电势V增加特定量s₊，而对于神经元接收的每个抑制尖峰，输入合成器模块81将V减少特定量s_-。通过利用泄漏器模块82在每个时间步进中将V线性减少λ来模拟神经元膜泄漏。数字时钟信号提供时间步进。根据比较器模块83，如果向神经元80的输入将V增加至阈值θ以上，则生成尖峰并且将V设置为复位值V_reset。

神经元参数为非负整数，其中n₊为在时间步进中接收的兴奋尖峰的数目(整数[0，63])，n_-为在时间步进中接收的抑制尖峰的数目(整数[0，63])，s₊为兴奋强度∈{0，1，2，4，8，16，32}，s_-为抑制强度∈{0，1，2，4，8，16，32}，从而使得为了效率，s₊和s_-已经被限制成2的幂，θ为尖峰化阈值(该阈值为解析度与V相同的整数)，V_reset为复位电压(为求简化，假设V_reset＝0)，并且λ为泄漏速率(整数[0，63])。

在神经元动态性方面，V为由数字计数器维持的膜电压(用8位代表的非负整数)，其中V未卷绕，从而使得如果V已经为0，则V-1仍然为0。用于V的更新规则涉及到根据下式更新V：

V(t)＝V(t-1)-λ+s₊n₊-s_-n_-

其中s₊为2的幂，从而使得+s₊n₊为n₊的移位加法。另外，s_-为2的幂，从而使得-s_-n_-为n_-的移位减法。

用于神经元的尖峰条件包括：

如果V(t)≥θ，则设置V(t)＝V_reset并且发射尖峰。

图2A示出了LL-IF电子神经元的V变量在时间上对以下条件的示例响应图形51：无输入(第0-200个时间步进)、随机兴奋输入(第201-400个时间步进)以及随机兴奋和抑制输入(第401-600个时间步进)。根据高斯分布(μ＝1、δ＝1)绘制每个时间步进中的输入尖峰的数目而负数取舍为0。每个时间步进的长度由数字时钟信号确定。1毫秒的时间步进将按照与在生物神经元中发现的时间标度近似的时间标度产生行为。使用的参数值为：s₊＝2⁴，s_-＝2³，θ＝200，V_reset＝0，λ＝6。

具有不应期的凸衰减合成和激发(CD-IF w/RP)

本发明的第二实现包括如由图3B中的示例框图所示具有不应期的凸衰减近似合成和激发(CD-IF w/RP)电子神经元85。CD-IFw/RP电子神经元85具有不应期，其中对于神经元接收的每个兴奋尖峰，输入合成器86将膜电势V增加特定量s₊，而对于神经元接收的每个抑制尖峰，输入合成器86将V减少特定量s_-。在每个时间步进中根据时间常数τ来衰减V的泄漏器模块87模拟神经元膜泄漏(因此假设静止膜电势为0)。根据比较器模块88，如果向神经元的输入将V增加至阈值θ以上，则神经元生成尖峰并且将V设置为V_reset。一旦神经元已经尖峰化，则将V保持于V_reset持续ρ个时间步进的不应期生成器模块89模拟不应期。

所有神经元参数为非负整数，其中n₊为在时间步进中接收的兴奋尖峰的数目(整数[0，63])，n_-为在时间步进中接收的抑制尖峰的数目(整数[0，63])，s₊为兴奋强度∈{0，1，2，4，8，16，32，64，128}，s_-为抑制强度∈{0，1，2，4，8，16，32，64，128}，使得为了效率，s₊和s_-已经被限制成2的幂，θ为尖峰化阈值(解析度与V相同的整数)，V_reset为复位电压并且可以是小于θ的任何正整数，为膜时间常数

使得为了效率，

已经在V的范围内被限制成2的幂，并且ρ为不应期(整数[0，63])。这里提供的参数范围仅为举例。本领域技术人员将认识到参数范围是可能的并且可与本发明的实施方式一起使用。

在神经元动态性方面，V为膜电势计数器(用10位代表的非负整数)，其中V未卷绕，从而使得如果V已经为0，则V-1仍然为0。r为不应期计数器(用6位代表的正整数)，其中r未卷绕。

更新规则包括：

如果r(t)＞0，则r(t)＝r(t-1)-1并且不更新V，

否则根据下式更新V：

$V_{\left(t\right)}=V_{(t-1)}-(\frac{V_{(t-1)}}{\mathrm{\τ}}+1)+s_{+}{n}_{+}-s_{-}{n}_{-}$

其中s₊为2的幂，从而使得+s₊n₊为n₊的移位加法。另外，s_-为2的幂，从而从而使得-s_-n_-为n_-的移位减法。另外，τ为2的幂，从而使得-V(t-1)/τ为V(t-1)的移位减法。

用于神经元的尖峰条件包括：

如果V(t)≥θ，则设置r(t)＝ρ并且发射尖峰。

图2B示出了CD-IF w/RP电子神经元对无输入(例如第0-200个时间步进)、随机兴奋输入(例如第201-400个时间步进)以及随机兴奋和抑制输入(例如第401-600个时间步进)的示例响应图形52。根据高斯分布(μ＝1、δ＝1)绘制每个时间步进中的输入尖峰的数目而负数取舍为0。使用的参数值为s₊＝2⁶、s_-＝2⁵、θ＝700、V_reset＝0、ρ＝8和τ＝16。

具有不应期的凸衰减合成和激发以及基于电感的抑制(CD-IF w/RP&CB-I)

本发明的第三实现包括如用图3C中的示例框图所示具有不应期的凸衰减近似合成和激发以及基于电感的抑制(CD-IF w/RP&CB-I)电子神经元90。对于CD-IF w/RP&CB-I神经元90接收的每个兴奋尖峰，输入合成器模块90将膜电势V增加特定量s₊，而对于输入合成器模块91接收的每个抑制尖峰，输入合成器模块91将抑制通道电感g增加特定量s_-。突触电感计算器模块92提供每个时间步进中的抑制通道电感衰减而速率由时间常数τ_g支配。输入合成器模块91继而在每个时间步进中通过减少膜电势V为如下来将抑制合成为膜电势：

$\frac{V}{2^{g_{\mathrm{scale}}-\mathrm{floor}\left({\log }_{2}g\right)}}$

其中g_scale为g的缩放因子(这假设抑制反电势为0)。在每个时间步进中根据时间常数τ来衰减V的泄漏器模块93模拟膜泄漏(因此假设静止膜电势为0)。根据比较器模块94A，如果向神经元的输入将V增加至阈值θ以上，则神经元生成尖峰并且将V设置为V_reset。根据不应期生成器模块94B，一旦神经元已经尖峰化，则通过将V保持于V_reset持续ρ个时间步进来模拟不应期。

所有参数为非负整数，其中n₊为在时间步进中接收的兴奋尖峰的数目(整数[0，63])，n_-为在时间步进中接收的抑制尖峰的数目(整数[0，63])，s₊为兴奋强度∈{0，1，2，4，8，16，32，64，128}，s_-为抑制强度∈{0，1，2，4，8，16，32，64，128}，使得为了效率，s₊和s_-已经被限制成2的幂，θ为尖峰化阈值(解析度与V相同的整数)，V_reset为复位电压并且可以是小于θ的任何正整数，

为膜时间常数

使得为了效率，

已经在V的范围内被限制成2的幂，τ_g为抑制电导时间常数

使得为了效率，τ_g已经在g的范围内被限制成2的幂，ρ为不应期(整数[0，63])，并且g_scale为g的除数缩放因子(整数[10，16])。这里提供的参数范围仅为举例。本领域技术人员将认识到参数范围是可能的并且可与本发明的实施方式一起使用。

在动态性方面，V为膜电势计数器(用10位代表的非负整数)，其中V未卷绕，从而使得如果V已经为0，则V-1仍然为0。r为不应期计数器(用6位代表的正整数)，其中r未卷绕。g为抑制电导(用10位代表的正整数)，其中g未卷绕。

用于神经元的更新规则包括：

$g\left(t\right)=g(t-1)-(\frac{g(t-1)}{{\mathrm{\τ}}_g}+1)+n_{-}{s}_{-}$

其中τ_g为2的幂，-g(t-1)/τ_g为g(t-1)的移位减法，s_-为2的幂，-s_-n_-为n_-的移位减法。

如果r(t)＞0，则r(t)＝r(t-1)-1并且不更新V，

否则根据下式更新V：

$V_{\left(t\right)}=V_{(t-1)}-(\frac{V_{(t-1)}}{\mathrm{\τ}}+1)+s_{+}{n}_{+}-\left(\frac{V_{(t-1)}}{2^k}\right)$

其中k＝g_scale-floor(log₂(g(t)))，并且floor(log₂(x))为最高非零有效位在x中的位置，k为整数，并且(V(t-1)/2^k)为V(t-1)的移位版本。另外，

为2的幂，从

为

的移位加法。另外，

为2的幂，从而

为V(t-1)的移位减法。

用于神经元的尖峰条件包括：

如果V(t)≥θ，则设置r(t)＝ρ并且发射尖峰。

图2C示出了CD-IF w/RP&CB-I电子神经元对无输入(第0-200个时间步进)、随机兴奋输入(例如第201-400个时间步进)以及随机兴奋和抑制输入(例如第401-600个时间步进)的示例响应图形53。根据高斯分布(μ＝1、δ＝1)绘制每个时间步进中的输入尖峰的数目而负数取舍为0。使用的参数值为s₊＝2⁶、s_-＝2⁵、θ＝700、V_reset＝0、ρ＝8和τ_g＝8、g_scale＝8。图4示出了响应于与图2C中相同的刺激串列的抑制电导g值的示例图形54。

具有不应期的凸衰减合成和激发以及基于电导的突触(CD-IF w/RP&CB-S)

本发明的第四实现包括如用图3D中的示例框图所示具有不应期的凸衰减近似合成和激发以及基于电导的突触(CD-IF w/RP&CB-S)电子神经元95。将突触通道电感建模为随着向神经元的每次输入按照强度因子s增加的指数电导变量g₁与g₂之差。根据突触电感计算器模块96，电导变量继而在每个时间步进中按照由时间常数τ_g支配的速率衰减。在每个时间步进中，输入合成器模块97使用突触电流来改变神经元膜电势V：

$\frac{E_{\mathrm{rev}}-V}{2^{g_{\mathrm{scale}}-\mathrm{floor}\left({\log }_2(g_1-g_2)\right)}}$

其中g_scale为g的缩放因子，并且E_rev为通道反电势(假设对于抑制通道而言为0而对于兴奋通道而言为2¹⁰+2^EEshift)。在每个时间步进中根据时间常数τ来衰减V的泄漏器模块98模拟膜泄漏(因此假设静止膜电势为0)。根据比较器模块99A，如果向神经元95的输入将V增加至阈值θ以上，则神经元生成尖峰并且将V设置为V_reset。根据不应期生成器99B，一旦神经元已经尖峰化，通过将V保持于V_reset持续ρ个时间步进来模拟不应期。

所有参数为非负整数，其中n₊为接收的兴奋尖峰的数目(整数[0，63])，n_-为接收的抑制尖峰的数目(整数[0，63])，s₊为兴奋强度∈{0，1，2，4，8，16，32，64，128}，s_-为抑制强度∈{0，1，2，4，8，16，32，64，128}，使得为了效率，s₊和s_-已经被限制成2的幂，θ为尖峰化阈值(解析度与V相同的整数)，V_reset为复位电压并且可以是少于θ的任何正整数，

为膜时间常数

使得为了效率，

已经在V的范围内约束成2的幂，τ_gL1为第一抑制电导时间常数

τ_gL2为第二抑制电导时间常数

τ_gE1为第一兴奋电感时间常数

τ_gE2为第二兴奋电感时间常数使得为了效率，所有τ_g已经在g的范围内被限制成2的幂，ρ为不应期(整数[0，63])，g_Escale为兴奋电感的除数缩放因子(整数[10，16])，g_Iscale为抑制电感的除数缩放因子(整数[10，16])，并且E_Eshift调节大于阈值的兴奋反电势(整数[10，13])。这里提供的参数范围仅为举例。本领域技术人员将认识到参数范围是可能的并且可与本发明的实施方式一起使用。

在动态性方面，V为膜电势计数器(用10位代表的非负整数)，其中V未卷绕，使得如果V已经为0，则V-1仍然为0。r为不应期计数器(用6位代表的正整数)，其中r未卷绕。g₁₁为抑制指数变量一(用10位代表的正整数)。g_I2为抑制指数变量二(用10位代表的正整数)。g_E1为兴奋指数变量一(用10位代表的正整数)。g_E2为兴奋指数变量二(用10位代表的正整数)。所有g值未卷绕。

用于神经元的更新规则包括：

根据下式更新g_I1：

$g_{I1}\left(t\right)=g_{I1}(t-1)-(\frac{g_{I1}(t-1)}{{\mathrm{\τ}}_{\mathrm{gI}1}}+1)+n_{-}{s}_{-}$

根据下式更新g_I2：

$g_{I2}\left(t\right)=g_{I2}(t-1)-(\frac{g_{I2}(t-1)}{{\mathrm{\τ}}_{\mathrm{gI}2}}+1)+n_{-}{s}_{-}$

根据下式更新g_E1：

$g_{E1}\left(t\right)=g_{E1}(t-1)-(\frac{g_{E1}(t-1)}{{\mathrm{\τ}}_{\mathrm{gE}1}}+1)+n_{+}{s}_{+}$

根据下式更新g_E2：

$g_{E2}\left(t\right)=g_{E2}(t-1)-(\frac{g_{E2}(t-1)}{{\mathrm{\τ}}_{\mathrm{gE}2}}+1)+n_{+}{s}_{+}$

其中τ_g为2的幂，-g(t-1)/τ_g为g(t-1)的移位减法，s_-为2的幂-s_-n_-为n_-的移位减法，s₊为2的幂，+s₊n₊为n₊的移位加法。

如果r(t)＞0，则r(t)＝r(t-1)-1并且不更新V，

否则根据下式更新V：

$V\left(t\right)=V(t-1)-(\frac{V(t-1)}{\mathrm{\τ}}+1)+\left(\frac{2^{10}-V+2^{E_{\mathrm{Eshift}}}}{2^{k_E}}\right)-\left(\frac{V(t-1)}{2^{k_I}}\right)$

其中k_I＝g_Iscale-floor(log₂(g_I1-g_I2))，k_E＝g_Escale-floor(log₂(g_E1-g_E2)，k为整数，x/2^k为x的移位版本，floor(log₂(x))为最高非零有效位在x中的位置，2¹⁰-V为V的按位补，并且2¹⁰-V+E_Eshift为2¹⁰-V的移位版本。另外，

为2的幂，从而使得

为V(t-1)的移位减法。

用于神经元的尖峰条件包括：

如果V(t)≥θ，则设置r(t)＝ρ并且发射尖峰。

图5示出了CD-IF w/RP&CB-S电子神经元对无输入(第0-200个时间步进)、随机兴奋输入(例如第201-400个时间步进)以及随机兴奋和抑制输入(例如第401-600个时间步进)的示例响应图形55。根据高斯分布(μ＝1、δ＝1)绘制每个时间步进中的输入尖峰的数目而负数取舍为0。使用的参数值为s₊＝2⁶、s_-＝2⁵、θ＝700、V_reset＝0、ρ＝8、τ＝16、τ_gI1＝2、τ_gI2＝8、τ_gE1＝1、τ_gE2＝2、g_Iscale＝10、g_Escale＝12、E_Eshift＝12、g_scale＝8。

图6A示出了响应于与图5中相同的刺激串列的抑制电导g值的示例图形。图6B示出了响应于与图5中相同的刺激串列的兴奋电导g值的示例图形。

在这里描述的本发明示例实现中，兴奋和抑制强度参数s₊和s_-被限制成2的幂。这一约束允许电子神经元通过使用采样移位运算将在每个时间步进中接收的兴奋和抑制尖峰的数目n₊和n_-乘以它们的相应强度参数来高效合成输入峰值。继而可以如对于电子神经元而言适合的那样通过加法或者减法将所得值合成为电压或者突触电感。

可能存在这样的情况，即，希望对突触强度参数进行比将其限制成2的幂所提供的控制更为精细的控制。可以通过允许突触强度参数为在给定范围(例如[0，127])内的任何正整数来实现此类控制。继而可以通过将s₊与适当变量相加n₊次来合成兴奋尖峰而可以通过将变量与s_-相减n_-次来合成抑制尖峰。如果电子神经元每一时间步进接收至多一个兴奋和一个抑制输入尖峰，则这一实现与上文进一步描述的实施方式一样高效。

用于上述第二和第三实现的CD-IF神经元膜电势更新规则 $V_{\left(t\right)}=V_{(t-1)}-(\frac{V_{(t-1)}}{\mathrm{\τ}}+1)+s_{+}{n}_{+}-s_{-}{n}_{-}$ 提供对在传统合成和激发(IF)神经元模型中使用的膜电压的指数衰减的凸近似，并且因此提供与用于本发明第一实施方式(该实施方式利用膜电压随时间的恒定线性斜降)的对应膜更新规则V(t)＝V(t-1)-λ+s₊n₊-s_-n_-相比更大的生物现实程度。

可以利用混合膜更新规则为：

$V_{\left(t\right)}=V_{(t-1)}-(\frac{V_{(t-1)}}{\mathrm{\τ}}+\mathrm{\λ})+s_{+}{n}_{+}-s_{-}{n}_{-}$

其中使用依赖于电压的除数泄漏项和独立于电压的线性泄漏项，这一混合膜更新规则提供进一步可调性。

根据本发明的一个实施方式，可以选择如下参数值，对于这些参数值而言，实施混合膜更新规则的神经运动和突触系统复制上述本发明第一、第二和第三实现的行为。

也可以利用基于事件的神经元更新。这里描述的更新规则以数字时钟驱动的方式提供对电子神经元的更新而一个或者多个状态变量在每个时间步进中改变。可以用基于事件的方式模拟神经元，从而使得状态变量仅在事件出现时改变。这可以通过为每个神经元保持如下计数器K来实现，该计数器每当事件出现时设置为0，并且在每个时间步进中递增1。状态变量过程继而根据这一计数器每当事件出现时改变。例如，用于本发明第一实现的过程改变成如下：

更新规则：

根据下式更新V：V＝V-Kλ+s₊n₊-s_-n_-

由于s₊为2的幂，所以+s₊n₊恰为n₊的移位加法

由于s_-为2的幂，所以-s_-n_-恰为n_-的移位减法

尖峰条件：

如果V(t)≥θ，则

设置V(t)＝V_reset并且发射尖峰。

这样，本发明的实施方式使用对在制作期间出现的少量硬件变化敏感性较低的专用数字电子神经元来支持生物脑部仿真。

本发明的实施方式还用全异步、功率高效神经运动和突触硬件实现提供混合模式数模合成和激发电子神经元。

图7A示出了根据本发明的混合模式数模合成和激发电子神经元60的示例实现的示图。混合模式神经元在数字状态计数器62中维持它的膜电势(状态)。在神经元从兴奋神经元接收包括尖峰的外部信号时，状态计数器62被递增一个较小整数(通常设置为1)。在神经元从抑制神经元接收包括尖峰的外部信号时，状态计数器62被递减一个较小整数(通常设置为1)。以功率高效按位方式实现递增和递减，使得状态计数器62中的只有需要改变的那些位被修改。如果状态计数器超过如比较器63确定的阈值，则神经元经由脉冲模块64激发和发射尖峰。

在图7B中标识了状态计数器62的MSB(最高有效位)和较低阶位(除了MSB位之外的所有位)。提供用于生成衰减事件的机制61(图7A)。可以通过在衰减事件出现时实施如下来实现高效状态计数器泄漏：

如果状态计数器的MSB为1，

则将状态计数器的MSB设置为0

否则

将所有较低阶位设置为0

结束。

参照图8，在第一实施方式中，用于生成衰减事件的机制61包括RC时间常数为数毫秒的模拟电阻器-电容器(RC)电路(例如范围约为5-20毫秒的值将允许电子神经元再现在生物神经元中观察到的行为)。在电子神经元60尖峰化时，电容器C快速放电。

电容器C继而如图9中的示例所示缓慢充电。当电容器C达到阈值(例如它的全电荷的86.5％)时，衰减事件出现并且在电路61中执行以下操作：

电容器61A经由开关61B快速放电，并且开始从电流源61D经由开关61C开始再次充电。

如果状态计数器62的MSB为1，

则将状态计数器的MSB设置为0

否则

将所有较低阶位设置为0

结束。

在第二实施方式中，用于生成衰减事件的机制61包括RC时间常数为数毫秒的RC电路(诸如图8中的示例所示)(例如范围约为5-20毫秒的值将允许电子神经元再现在生物神经元中观察到的行为)。在电子神经元60尖峰化时，电容器C快速放电。另外执行以下操作：

步骤1：电容器C从起始值缓慢充电(图9)。如果尖峰事件恰好出现，则起始值为0，否则起始值为电容器C已经具有的充电。在电容器C达到第一阈值(例如它的全电荷的86.5％)时，衰减事件出现并且执行如下：

如果状态计数器62(图7A)的MSB为1，

则将状态计数器62的MSB设置为0，

否则

将状态计数器62的所有较低阶位设置为0，

结束。

进行步骤2。

步骤2：电容器C继而从它已经具有的充电开始如图10中所示缓慢放电。在电容器C达到第二阈值(例如它的全电荷的约13.5％至14.5％)时，衰减事件出现并且执行以下操作：

如果状态计数器62(图7A)的MSB为1，

则将状态计数器62的MSB设置为0，

否则

将状态计数器62的所有较低阶位设置为0，

结束。

进行步骤1。在步骤1中的充电1现在将不来自空的电容器而是从电容器已经具有的电荷开始。

按照百分比，优选地：

第一阈值+第二阈值＝100％。

上述步骤1和步骤2互逆，在步骤1中向电容器C中馈送能量即电荷)，而在步骤2中从电容器C提取能量。这样，减少了任何净能量损耗。

状态计数器62继续在电子神经元60接收兴奋信号时递增而在神经元接收抑制信号时递减的操作。如果状态计数器62在任何时间达到阈值(例如约255)，则电子神经元60激发和发射尖峰信号。在电子神经元90尖峰化时，电容器C快速放电。

在以上示例中，在尖峰事件出现时，电容器C放电。为了避免能量损耗，可以消除放电操作。这在神经元激发中提供附加异质性和随机性来源。

备选地，两个电容器可以使用于包括电阻器、电感器和所述电容器的RLC电路中。神经元从两个电容器处于充电状态开始。首先，经由电流源对第一电容器进行充电直至它达到阈值，同时第二电容器经由电感器向电流源中放电。在第一电容器达到阈值时，两个电容器的作用反过来。现在，经由电流源对第二电容器进行充电直至它达到阈值，同时第一电容器经由电感器向电流源中放电。在第二电容器达到阈值时，两个电容器的作用再次反过来。以这一方式，该循环继续。因此，通过在两个电容器之间交替最小化能量损耗。

根据本发明的混合模式电子神经元的实施方式提供在若干此类神经元之间的异步操作并且高效地减少用于衰减电容器的能量消耗(在电容器中的能量损耗仅在尖峰事件出现时出现并且如果必要则甚至可以使这一能量损耗最少)。混合模式神经元在操作状态计数器时需要最少能量(用于状态计数器的能量损耗仅在新信息到来时或者在衰减事件发生时或者在尖峰事件发生时出现)。在神经元之间存在自然异质性。神经元与二元突触自然对接并且支持与用于互连神经元的纵横阵列的快速对接(例如在10纳秒内)(而仅模拟的神经元需要长时间(0.1ms)的电流流动)。混合模式神经元分离累积(数字状态计数器)和衰减(模拟RC电路)的过程。

低功率事件驱动的(LPED)电子神经元电路为上述LL-IF神经元的硬件实现。LPED电子神经元快速服务于时间以释放宝贵资源(例如对纵横阵列的访问)。根据本发明一个实施方式的纯事件驱动的电子神经元提供动态功率消耗低的改进服务时间(例如每一事件少于数纳秒)，因为事件以相对缓慢的速率到来(例如每个神经元每秒平均接收10,000个输入×10Hz＝10⁵个事件)。

图11示出了连接到纵横阵列电路12的根据本发明一个实施方式的LPED电子神经元70的示图。图12示出了根据本发明一个实施方式的用于图11的LL-IF LPED电子神经元70的电路的更详细的示图。神经元参数(例如8位有符号值)包括：兴奋突触强度(E)、抑制突触强度(I)、泄漏强度(L)、重置值(R)和阈值(T)。

在这一实施方式中，LPED电子神经元70在两个树突通道(Exc和Inh)上接收可以从包括纵横阵列、虚拟化网络的多个来源或者直接从源于其它神经元的轴突到来的突触事件。事件以互斥方式(一次一个)到来，并且每个事件由LPED电子神经元70在接受另一事件之前完全处理。在另一实施方式中，事件到来并不限于互斥；然而于是则要求LPED电子神经元70在它的输入之间仲裁从而一次选择一个。LPED电子神经元70也在分离的通道上接收同步事件。LPED电子神经元70对于它的输出而言在轴突通道上发送尖峰事件。

在事件驱动的神经元系统中，事件到来的顺序由于仲裁而不是确定性的。即使在存在非确定性的事件到来时，仍然可以通过突破在两个阶段中的计算来使LPED神经元准确匹配软件描述：1)突触更新阶段，其中在时间窗t中处理所有未决突触事件(一次一个事件地更新神经元膜电势V_t)；以及2)计算尖峰阶段，其中比较V_t与阈值以确定是否存在尖峰事件。LPED神经元的行为有确定性，因为在第一阶段中处理事件的顺序在校验尖峰之前未改变V_t的最终值(因为神经元为线性的)。

神经元70包括控制模块75、更新值模块73、复位模块76、加法器/锁存器模块71和比较模块72。控制模块75具有5个输入通道：Ca和Cb用于突触事件，Cc用于同步事件，Cx用于确定V_t的符号(正或者负)，并且Cf用于确定条件V_t＞T(阈值)。神经元70具有3个输出通道：Cd用于选择用于更新V_t的值，Ce用于复位V_t，并且Cs用于发送尖峰事件。更新值模块73存储对V_t的可能更新值并且具有用于从中选择的3个值(8位有符号数)：E、I和L。值由来自控制模块75的Cd选择并且向加法器/锁存器模块71发送。加法器/锁存器模块71执行作为A的V_t与值B的11位有符号加法以在C上产生和V_t+1并且在D上发送加法符号。和被存储在加法器71的输出处的锁存器中。复位模块76用V_t替换复位值R或者不变地发送来自从控制模块75的在Ce上调控的V_t+1。比较模块72比较V_t+1与T并且在Cf上向控制模块75发送结果。

如这里使用的术语电子神经元代表一种配置成模拟生物神经元的架构。电子神经元创建在与生物脑部的神经元大致上功能等效的处理元件之间的连接。这样，根据本发明实施方式的一种包括电子神经元的神经运动和突触系统可以包括关于生物神经元建模的各种电子电路。另外，根据本发明实施方式的一种包括电子神经元的神经运动和突触系统可以包括关于生物神经元建模的各种处理元件(包括计算机仿真)。虽然这里使用包括电子电路的电子神经元来描述本发明的某些示例实施方式，但是本发明并不限于电子电路。根据本发明实施方式的一种神经运动和突触系统可以实现为1种包括电路的运动神经和突触架构并且附加地实现为计算机仿真。实际上，本发明的实施方式可以采用全硬件实施方式、全软件实施方式或者包含硬件和软件单元的实施方式这样的形式。

本发明的实施方式可以采用可从计算机可用或者计算机可读介质获取的计算机仿真或者程序产品这样的形式，该介质提供用于由计算机、处理设备或者任何指令执行系统使用或者与计算机、处理设备或者任何指令执行系统结合使用的程序代码。如本领域技术人员将理解的那样，本发明的方面可以体现为系统、方法或者计算机程序产品。因而，本发明的方面可以采用全硬件实施方式、全软件实施方式(包括固件、常驻软件、微代码等)或者组合软件与硬件方面的实施方式这样的形式(这里都可以通称为“电路”、“模块”或者“系统”)。另外，本发明的方面可以采用在具有体现于其上的计算机可读程序代码的一个或者多个计算机可读介质中体现的计算机程序产品这样的形式。

可以利用一个或者多个计算机可读介质的任何组合。计算机可读介质可以是计算机可读信号介质或者计算机可读存储介质。计算机可读存储介质可以例如是但不限于电子、磁、光学、电磁、红外线或者半导体系统、装置或者设备或者前述各项的任何适当组合。计算机可读存储介质的更多具体示例(非穷举)将包括以下各项：具有一个或者多个接线的电连接、便携计算机盘、硬盘、随机访问存储器(RAM)、只读存储器(ROM)、可擦除可编程只读存储器(EPROM或者闪存)、光纤、便携紧致盘只读存储器(CD-ROM)、光学存储设备、磁存储设备或者前述各项的任何适当组合。在本文的上下文中，计算机可读存储介质可以是任何如下有形介质，该介质可以包含或者存储用于由指令执行系统、装置或者设备使用或者与指令执行系统、装置或者设备结合使用的程序。

计算机可读信号介质可以包括例如在基带中或者作为载波的部分的如下传播数据信号，在该数据信号中体现计算机可读程序代码。这样的传播信号可以采用多种形式(包括但不限于电磁、光学或者其任何适当组合)中的任何形式。计算机可读信号介质可以是任何如下计算机可读介质，该计算机可读介质并非计算机可读存储介质并且可以传达、传播或者传送用于由指令执行系统、装置或者设备使用或者与指令执行系统、装置或者设备结合使用的程序。

可以使用任何适当介质(包括但不限于无线、有线、光纤线缆、RF等或者前述各项的任何适当组合)来发送计算机可读介质上体现的程序代码。可以用一种或者多种编程语言(包括诸如Java、Smalltalk、C++等面向对象的编程语言和诸如“C”编程语言或者类似编程语言这样的常规过程编程语言)的任何组合编写用于实现本发明的方面的计算机程序代码。程序代码可以完全在用户的计算机上、部分在用户的计算机上、作为独立软件包、部分在用户的计算机上而部分在远程计算机上或者完全在远程计算机或者服务器上执行。在后一种情况下，远程计算机可以通过包括局域网(LAN)或者广域网(WAN)的任何类型的网络连接到用户的计算机，或者可以产生与外部计算机的连接(例如通过使用因特网服务提供商的因特网)。

以下参照根据本发明实施方式的方法、装置(系统)和计算机程序产品的流程图图示和/或框图描述本发明的方面。将理解计算机程序指令可以实现流程图图示和/或框图的每个块以及在流程图图示和/或框图中的块的组合。可以向通用计算机、专用计算机或者其它可编程数据处理装置的处理器提供这些计算机程序指令以产生机器，从而经由计算机或者其它可编程数据处理装置的处理器执行的指令产生用于实现在流程图和/或框图的一个或者多个块中指定的功能/动作的装置。

这些计算机程序指令也可以存储于如下计算机可读介质中，该计算机可读介质可以指引计算机、其它可编程数据处理装置或者其它设备以特定方式工作，从而存储于计算机可读介质中的如下指令产生包括指令的制造产品，这些指令实现在流程图和/或框图的一个或者多个块中指定的功能/动作。

计算机程序指令也可以加载到计算机、其它可编程数据处理装置或者其它设备上以使一系列操作步骤在计算机、其它可编程装置或者其它设备上执行以产生计算机实现的过程，从而在计算机或者其它可编程装置上执行的指令提供用于实现在流程图和/或框图的一个或者多个块中指定的功能/动作的过程。

图13是示出了用于实现本发明一个实施方式的信息处理系统的高级框图。计算机系统包括一个或者多个处理器、诸如处理器102。处理器102连接到通信基础结构104(例如通信总线、交叉线或者网络)。

计算机系统可以包括转发来自通信基础结构104(或者来自未示出的帧缓冲器)的图形、文本和其它数据以用于在显示单元108上显示的显示接口106。计算机系统也包括主存储器110(优选为随机访问存储器(RAM))并且也可以包括辅存储器112。辅存储器112可以例如包括硬盘驱动器114和/或可拆卸存储驱动器116(例如代表软盘驱动器、磁带驱动器或者紧致盘驱动器)。可拆卸存储驱动器116以本领域普通技术人员公知的方式从可拆卸存储单元116读取和/或向可拆卸存储单元116写入。可拆卸存储单元118例如代表可拆卸存储设备116读取和写入的软盘、紧致盘、磁带或者光盘等。如将理解的那样，可拆卸存储单元118包括如下计算机可读介质，该计算机可读介质具有存储于其中的计算机软件和/或数据。

在备选实施方式中，辅存储器112可以包括用于允许计算机程序或者其它指令加载到计算机系统中的其它类似装置。此类装置可以例如包括可拆卸存储单元120和接口122。此类装置的示例可以包括程序包和包接口(诸如在视频游戏设备中发现的程序包和包接口)、可拆卸存储器芯片(诸如EPROM或者PROM)和关联套接字以及其它允许从可拆卸存储单元120向计算机系统传送软件和数据的可拆卸存储单元120和接口122。

计算机系统也可以包括通信接口124。通信接口124允许在计算机系统与外部设备之间传送软件和数据。通信接口124的示例可以包括调制解调器、网络接口(诸如以太网卡)、通信端口或者PCMCIA槽和卡等。经由通信接口124传送的软件和数据是以信号的形式，这些信号可以例如是电子、电磁、光学或者其它能够由通信接口124接收的信号。经由通信路径(即信道)126向通信接口124提供这些信号。这一通信路径126输送信号并且可以使用接线或者线缆、光纤、电话线、蜂窝电话线、射频(RF)链路和/或其它通信信道来实现。

在本文中，术语“计算机程序介质”、“计算机可用介质”和“计算机可读介质”用来一般性地指代诸如主存储器110和辅存储器112、可拆卸存储驱动116和安装于硬盘驱动114中的硬盘这样的介质。

计算机程序(也称为计算机控制逻辑)存储于主存储器110和/或辅存储器112中。也可以经由通信接口124接收计算机程序。此类计算机程序在运行时使计算机系统能够执行如这里讨论的本发明的特征。具体而言，计算机程序在运行时使处理器102能够执行计算机系统的特征。因而这样的计算机程序代表计算机系统的控制器。

附图中的流程图和框图图示了根据本发明各种实施方式的系统、方法和计算机程序产品的可能的实现的架构、功能和操作。在此方面，在流程图或者框图中的每个块可以代表如下代码模块、段或者部分，该代码模块、段或者部分包括用于实现指定的逻辑功能的一个或者多个可执行指令。也应当注意，在一些备选实现中，在块中记载的功能可以不按图中记载的顺序出现。例如，根据涉及到的功能，事实上可以基本上并行执行接连示出的两个块或者有时可以按照相反顺序执行块。也将注意，执行指定的功能或者动作的基于专用硬件的系统或者专用硬件与计算机指令的组合可以实现框图和/或流程图图示的每个块以及在框图和/或流程图图示中的块的组合。

Claims (25)

1.一种方法，包括：

响应于合成和激发电子神经元中的外部尖峰信号，基于所述外部尖峰信号来更新数字膜电势，其中所述数字膜电势代表神经元膜电势；

基于泄漏速率来衰减所述数字膜电势；以及

响应于所述数字膜电势超过阈值而生成尖峰信号。

2.根据权利要求1所述的方法，其中更新所述膜电势包括：

响应于接收外部兴奋尖峰信号而将所述膜电势增加一个增量，所述增量等于在时间步进中接收的兴奋尖峰信号的数目与第一缩放参数相乘；以及

响应于接收外部抑制尖峰信号而将所述膜电势减少一个减量，所述减量等于在时间步进中接收的抑制尖峰信号的数目与第二缩放参数相乘。

3.根据权利要求2所述的方法，其中：

所述第一缩放参数为2的倍数，使得接收的所述兴奋尖峰的数目与缩放因子的相乘通过数字移位运算来执行。

4.根据权利要求2所述的方法，其中：

所述第二缩放参数为2的倍数，使得接收的所述兴奋尖峰的数目与缩放因子的相乘通过数字移位运算来执行。

5.根据权利要求4所述的方法，其中：

衰减所述膜电势包括基于泄漏速率来衰减所述膜电势，所述泄漏速率等于所述膜电势的当前值除以时间常数。

6.根据权利要求5所述的方法，其中：

所述时间常数为2的倍数，使得所述膜电势除以所述时间常数值通过数字移位运算来执行。

7.根据权利要求4所述的方法，其中：

更新所述膜电势包括：响应于接收抑制尖峰信号而增加抑制通道电导值。

8.根据权利要求7所述的方法，还包括：

基于泄漏速率来衰减所述抑制通道电导值，所述泄漏速率等于所述抑制通道电导值的当前值除以时间常数，，其中所述时间常数为2的倍数，使得所述抑制通道电导值除以所述时间常数通过移位运算来执行；以及

通过基于所述抑制通道电导值减少所述膜电势，来向所述膜电势中施加抑制。

9.根据权利要求8所述的方法，其中：

向所述膜电势中施加抑制包括从所述膜电势减去所述膜电势值的当前值与一个除数值的商，其中所述除数值包括2的幂，所述幂等于缩放因子减去所述抑制通道电导值中的最高非零有效位。

10.根据权利要求4所述的方法，还包括：

将所述电神经元中的突触通道电导建模为两个抑制通道电导变量的差，所述电导变量随每个外部尖峰信号而增加一个强度因子；以及

基于由时间常数支配的衰减速率来衰减所述电导变量，其中所述时间常数为2的倍数，使得所述衰减通过数字移位运算来执行。

11.根据权利要求10所述的方法，还包括：

通过从所述膜电势减去所述膜电势的当前值与一个除数值的商来向所述膜电势中施加抑制，其中所述除数值为2的幂，所述幂等于缩放因子减去所述抑制通道电导变量的所述差的值中的最高非零有效位；以及

通过如下方式向所述电势膜中施加兴奋：使用移位运算将膜电势补值与兴奋强度移位因子相加以生成和，以及将所述和除以一个除数，所述除数是2的幂，所述幂等于缩放因子减去所述兴奋通道电导变量的所述差的值中的最高非零有效位。

12.一种合成和激发电子神经元，包括：

数字计数器，代表所述神经元的膜电势；

控制器，配置用于如下基于外部尖峰信号而更新所述膜电势：

响应于接收外部兴奋尖峰信号，使用按位运算将所述膜电势递增一个增量，使得所述计数器中只有需要改变的位被修改；以及

响应于接收外部抑制尖峰信号，使用按位运算将所述膜电势递减一个减量，使得所述计数器中只有需要改变的位被修改；

衰减模块，配置用于使用模拟电阻器-电容器模型基于时间常数来衰减所述膜电势；以及

尖峰化模块，配置用于响应于所述膜电势超过阈值而生成尖峰信号。

13.根据权利要求12所述的合成和激发电子神经元，其中：

所述衰减模块被配置用于通过使用模拟电阻器-电容器模型基于时间常数生成衰减事件来衰减所述膜电势。

14.根据权利要求13所述的合成和激发电子神经元，其中：

在衰减事件出现时，如果所述计数器的最高有效位为1，则将所述计数器的最高有效位设置为0，否则将所述计数器的所有较低阶位设置为0。

15.根据权利要求14所述的合成和激发电子神经元，其中：

在所述神经元生成尖峰信号时，所述电容器快速放电，并且以一个充电速率被充电，并且响应于所述充电达到阈值而生成衰减事件。

16.根据权利要求14所述的合成和激发电子神经元，其中：

在所述神经元生成尖峰信号时，所述电容器快速放电，并且以一个充电速率被充电，并且响应于所述充电达到第一阈值而生成衰减事件；以及

所述电容器以一个速率被放电，并且响应于所述充电达到第二阈值而生成衰减事件。

17.根据权利要求13所述的合成和激发电子神经元，其中：

所述电阻器-电容器模型包括两个电容器；以及

所述膜的电势如下被衰减：

在所述神经元生成第一尖峰信号时，在向第二电容器切换的同时对第一电容器快速放电；以及

在所述神经元生成第二尖峰信号时，在向所述第一电容器切换的同时对所述第二电容器快速放电。

18.一种方法，包括：

响应于接收事件驱动的合成和激发电子神经元中的外部尖峰信号，基于所述外部尖峰信号来更新电子神经元的数字膜电势；

基于泄漏速率来衰减所述膜电势；以及

响应于所述膜电势超过阈值而生成尖峰信号；

其中更新所述膜电势还包括：在兴奋事件类型出现时，将所述膜电势递增一个兴奋突触强度增量。

19.根据权利要求18所述的方法，其中：

更新所述膜电势还包括：在抑制事件类型出现时，将所述膜电势递减一个抑制突触强度减量。

20.根据权利要求19所述的方法，其中：

更新所述膜电势还包括在衰减事件类型出现时，将所述膜电势递减一个泄漏强度减量。

21.根据权利要求20所述的方法，其中：

生成尖峰信号还包括：将所述膜电势设置为复位值。

22.根据权利要求18所述的方法，其中：

响应于衰减事件出现，如果所述膜电势高于阈值，则所述神经元发送尖峰事件，维持仿真和硬件对应。

23.一种合成和激发电子神经元，包括：

数字膜电势计数器；

控制器模块，配置用于响应于合成和激发电子神经元中的外部尖峰信号，基于所述外部尖峰信号来更新数字膜电势，其中所述数字膜电势代表神经元膜电势；

衰减模块，配置用于基于泄漏速率来衰减所述数字膜电势；以及

尖峰化模块，配置用于响应于所述数字膜电势超过阈值而生成尖峰信号。

24.根据权利要求23所述的合成和激发电子神经元，其中：

所述控制器模块还被配置用于如下更新所述膜电势：

响应于接收外部兴奋尖峰信号，将所述膜电势增加一个增量，所述增量等于在时间步进中接收的兴奋尖峰信号的数目与第一缩放参数相乘；以及

响应于接收外部抑制尖峰信号，将所述膜电势减少一个减量，所述减量等于在时间步进中接收的抑制尖峰信号的数目与第二缩放参数相乘。

25.根据权利要求24所述的合成和激发电子神经元，其中：

所述第一缩放参数为2的倍数，使得接收的所述兴奋尖峰的数目与缩放因子的相乘通过数字移位运算来执行；以及

所述第二缩放参数为2的倍数，使得接收的所述兴奋尖峰的数目与缩放因子的相乘通过数字移位运算来执行。

Images