CN102556946B - Mems器件形成方法和具有mems结构的器件 - Google Patents

Mems器件形成方法和具有mems结构的器件 Download PDF

Info

Publication number
CN102556946B
CN102556946B CN201110415082.2A CN201110415082A CN102556946B CN 102556946 B CN102556946 B CN 102556946B CN 201110415082 A CN201110415082 A CN 201110415082A CN 102556946 B CN102556946 B CN 102556946B
Authority
CN
China
Prior art keywords
layer part
cover layer
band
cavity
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201110415082.2A
Other languages
English (en)
Other versions
CN102556946A (zh
Inventor
迈克尔·因赞特
威姆·范登艾登
哈罗德·罗森
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Koninklijke Philips NV
Original Assignee
Koninklijke Philips Electronics NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Koninklijke Philips Electronics NV filed Critical Koninklijke Philips Electronics NV
Publication of CN102556946A publication Critical patent/CN102556946A/zh
Application granted granted Critical
Publication of CN102556946B publication Critical patent/CN102556946B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
    • B81C1/00261—Processes for packaging MEMS devices
    • B81C1/00333—Aspects relating to packaging of MEMS devices, not covered by groups B81C1/00269 - B81C1/00325
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2203/00—Forming microstructural systems
    • B81C2203/01—Packaging MEMS
    • B81C2203/0136—Growing or depositing of a covering layer

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Micromachines (AREA)

Abstract

一种形成MEMS器件的方法，包括：用在衬底结构(100)上沉积的牺牲层部分(130)来封闭MEMS元件(122)，所述牺牲层部分限定了用于MEMS器件的腔体(150)；形成从所述牺牲层部分向外延伸的另一牺牲材料的至少一个条带(132)；在牺牲层部分上形成覆盖层部分(140)，所述覆盖层部分终止于至少一个条带；去除牺牲层部分和至少一个条带，所述至少一个条带的去除限定了在覆盖层下面横向延伸的至少一个排放道(134)；以及密封所述至少一个排放道。还公开了一种包括这种已封装微机电结构(122)的器件。

Description

MEMS器件形成方法和具有MEMS结构的器件
技术领域
本发明涉及一种形成MEMS器件的方法。
本发明还涉及一种包括这种MEMS结构的器件。
背景技术
半导体制造工艺中特征尺寸的正在进行的微型化已经促进了显微结构的形成，即，在诸如硅衬底之类的衬底上具有微米或亚微米特征尺寸(例如纳米范围)的结构。这种显微结构的主要示例是微机电系统(MEMS)结构。这些结构有时也称作微机械。
MEMS结构可以用于不同技术领域的各种应用，例如电子、医学、药剂学和化学。例如，电子领域中的应用包括加速度计、陀螺仪、传感器等等。MEMS结构可以由任意合适的材料构成，尤其是例如硅、聚合体、金属。
典型地，MEMS结构要求一定程度的平移自由度以便执行其功能。为此目的，对MEMS结构进行封装以使结构位于密封的腔体中。
图1示出了包括封装步骤的现有技术MEMS结构制造工艺的典型状态的流程图。在步骤(a)，提供了承载氧化物层12和包括谐振结构16在内的已构图(patterned)硅层14的硅衬底10。在步骤(b)，用氧化物18重新密封谐振器沟槽14，刻蚀所述氧化物以提供与下覆(underlying)硅层14的接触区。在步骤(c)，在衬底叠层上沉积薄硅层20(例如2微米)，其中刻蚀微米量级的排放道(未示出)，以允许HF气体进入来在步骤(d)中释放所述谐振结构16，在步骤(d)中形成每一个均包括谐振结构16的腔体22。在步骤(e)，在950℃处沉积硅封闭层24，接着是CMP平面化和刻蚀封闭层24以限定电接触。在步骤(f)中，沉积氧化物26以密封沟槽，并且刻蚀氧化物26以允许与下覆封闭层24的电接触，随后在步骤(g)通过沉积和刻蚀形成铝接触区28。
这一工艺流程具有几种缺点。例如，刻蚀微米尺寸的排放道要求附加的工艺步骤，从而增加了整个制造工艺的成本。此外，为了避免盖层材料对包含MEMS结构的腔体的污染，排放道不应该直接位于腔体上，从而限制了制造工艺的灵活性。此外，要求相对较厚的盖层以有效地密封腔体，从而进一步增加了制造工艺的成本。
G.J.A.M.Verheijden等人在MEMS 2008，IEEE 21st conference onMicro Electro Mechanical Systems 2008，第798-801页的论文“WaferLevel Encapsulation Technology for MEMS Devices using aHF-Permeable PECVD SIOC Capping Layer”中，公开了一种使用多孔盖层材料封闭MEMS器件的替代技术，其克服了与图1的工艺相关联的多个问题。
盖层材料包括SiOC(商品名：黑金刚石)的低温PECVD层，并且示出为能透过HF气体和H2O，并且因此允许SiO2牺牲层的去除和盖层下面腔体的形成，其中盖层材料的穿透性足以允许SiO2反应产物的排出。盖层下面的腔体允许MEMS谐振器的高-Q操作。可以在不会显著污染腔体的同时在盖层上沉积密封层。然而，已经发现尤其是当形成由相对较小的分子组成的密封层时难以避免腔体的残余污染。此外，不存在合适的工艺步骤可用于在高温和低压下密封多孔层，使得使用这种方法难以获得具有高质量真空的腔体。
R.He等人在Journal of Micro-electromechanical Systems，Vol.16，462-472页(2007)中，通过多晶硅层的电化学刻蚀在MEMS结构上获得了多孔的多晶硅盖层。利用另外的多晶硅层或LPCVD氧化硅层的沉积来执行该层的密封。这种方法的缺点是不能在标准制造工具中容易地实现多晶硅层的电化学刻蚀以获得多孔多晶硅，从而要求附加的投入。此外，在该论文中提出的封装方法在腔体形成之后要求临界点烘干步骤，以避免MEMS结构粘合到腔体壁上。另外，所提出的密封技术所要求的背景压力使得不能够实现封装腔体中优选的低压。
发明内容
本发明试图提供一种节省成本的封装MEMS结构的方法，优选地封装在衬底上的低压腔体中。
本发明还试图提供一种包括这种已封装MEMS器件的设备。
根据本发明的第一方面，提出了一种形成MEMS器件的方法，包括：用在衬底结构上沉积的牺牲层部分来封闭MEMS元件，所述牺牲层部分限定了用于MEMS器件的腔体；形成从所述牺牲层部分向外延伸的另一牺牲材料的至少一个条带；在牺牲层部分上形成覆盖层部分，所述覆盖层部分终止于至少一个条带上；去除牺牲层部分和至少一个条带，所述至少一个条带的去除限定了在覆盖层下面横向延伸的至少一个排放道；以及密封所述至少一个排放道。
本发明是基于以下认识：可以将横向排放道形成为在腔体的覆盖层下面沿横向方向形成的腔体延伸，使得可以在密封所述排放道时避免腔体的污染。优选地，可以将所述排放道保持为非常小，即通过提供具有范围在5-50nm厚度的一个或多个条带，以防止腔体的显著污染，并且允许在密封步骤中有效地密封所述排放道。
应该注意的是：本发明的以上实施例特别适用于形成相对较小的腔体。对于较大的腔体，如果将要通过刻蚀去除牺牲材料，例如氢氟酸(HF)刻蚀，完全去除牺牲层部分所要求的刻蚀持续时间可能会引起对器件的其他部分的损坏。
对于较大的腔体，有利地是通过覆盖层部分的化学处理将所述覆盖层部分转换为多孔覆盖层部分，所述化学处理同时去除了牺牲层部分和至少一个条带，使得牺牲层部分的去除主要通过多孔覆盖层部分而进行，从而减小了形成腔体所花费的时间，使得在牺牲层部分的去除期间几乎不会损坏器件的其他部件。
显而易见的是，当使用可以通过这种化学处理转换为多孔材料的材料时，排放道的存在变得多余。然而，本发明意外地发现并不是这样的。这是因为通过这种化学处理使其多孔的材料变得非常有活性，使得在完成化学处理时，所述多孔材料通过与诸如水或空气之类的环境反应物的反应而再次地立即密封，这可以引起残余气体陷落(trapped)在腔体内部，使得难以将腔体内部的压力设置为所需值。排放道的存在确保了在完成化学处理步骤时这种残余气体仍然可以从腔体中排出。
在优选实施例中，覆盖层部分包括SIPOS(半绝缘多晶硅)，并且其中所述化学处理步骤包括用氢氟酸(HF)刻蚀配方处理SIPOS，因为通过利用HF处理使得SIPOS临时为多孔的，HF还是用于去除诸如氧化硅(SiO2)和TEOS(原硅酸四乙酯)之类的牺牲层材料的合适刻蚀剂。
在实施例中，所述方法还包括：在牺牲层部分上形成已构图支撑层，所述已构图支撑层限定了牺牲层部分顶部上的刻蚀孔，其中形成覆盖层部分的步骤包括在包括已构图支撑层的牺牲层上形成覆盖层部分，并且其中通过一部分已构图支撑层将覆盖层部分与至少一个条带相分离。这具有以下优点：改善了腔体的完整性、限定了牺牲层部分的顶部上的刻蚀孔以及限定了将要形成的排放道的长度。优选地，支撑层是多晶硅层。
在实施例中，密封步骤包括在所得到的结构上沉积盖层，可以在真空压力下(例如10-4-10-6Torr)执行所述沉积步骤，以确保将腔体内部的压力设置为所需的(近似)真空压力。
根据本发明的另一个方面，提出了一种器件，包括：由覆盖层部分覆盖的衬底；衬底和覆盖层部分之间的腔体，所述腔体包括微机电结构；覆盖层部分下面的至少一个排放道，所述至少一个排放道从所述腔体横向地延伸，以及密封层，覆盖所述覆盖层部分，并且密封至少一个排放道。所述器件是本发明的方法所得到的器件，因此受益于位于腔体中的MEMS器件，所述腔体实质上没有污染，并且具有良好限定的内部压力。
在优选实施例中，覆盖层部分包括氢氟酸处理的SIPOS。HF-处理的SIPOS使得能够形成具有相对较大腔体的器件，如前面所解释的，在HF处理期间，SIPOS变为多孔的，并且在不会引起对于器件其他部分的损坏的情况下促进了限定腔体的牺牲层材料的去除。
在优选实施例中，所述器件包括由覆盖层部分覆盖的已构图支撑结构，以改善腔体的结构完整性。
附图说明
参考附图作为非限制性示例更加详细地描述本发明的实施例，其中：
图1a-g示出了制造MEMS器件的已知方法；以及
图2a-q示出了根据本发明典型实施例的制造MEMS器件的方法。
应该理解的是附图只是示意性的并且没有按比例绘制。还应该理解的是贯穿附图，相同的参考数字用于表示相同或类似的部分。
具体实施方式
借助于图2更加详细地描述本发明的封装方法的第一实施例。在图2a中，衬底100配置有第一牺牲材料层110，所述衬底可以是任意合适的衬底，例如硅衬底、绝缘体上硅(SOI)衬底、SiGe衬底等等，第一牺牲层材料层上沉积了合适的材料(例如硅)层120，并且随后例如通过湿法化学刻蚀或反应离子刻蚀(RIE)进行构图，以形成MEMS结构122的轮廓，例如图2b所示的MEMS谐振器或另一种合适的MEMS器件。如果存在下覆牺牲层110，构图步骤应该对下覆牺牲层具有选择性。这种处理步骤对于普通技术人员是众所周知的，并且只是为了简明起见不再进一步详细地解释。可以使用任意合适的牺牲材料。合适的牺牲材料的非限制性示例包括TEOS(原硅酸四乙酯)和SiO2，例如LPCVD(低压化学气相沉积)的二氧化硅。在替代的实施例中，在将MEMS器件122锚定到衬底100的情况下可以省略牺牲材料层110。在对层120进行构图以形成MEMS器件122之后，如果需要可以执行注入到层120中的离子注入。
在图2c中，在已构图材料层120上沉积另一牺牲材料层130，使得在如图2所示的截面图中由牺牲材料完全覆盖了MEMS器件122。在优选实施例中，牺牲层130是可以在与可选牺牲层110材料的去除相同的工艺步骤中去除的材料。例如，牺牲层130的材料可以与牺牲层110的材料相同。
在图2d中，按照任意合适的方式对另一牺牲层130构图，例如通过光刻和后续的刻蚀，例如湿法化学刻蚀或RIE，从而形成覆盖MEMS器件122并且限定了将要在MEMS器件周围形成的至少一部分腔体的一部分牺牲层130。可以通过一部分牺牲层110限定将要形成的腔体的其余部分。优选地，通过对于例如硅层之类的下覆层120具有选择性的刻蚀步骤来执行另一牺牲层130的构图。
如图2e所示进行所述方法，在所得到的结构上生长或沉积第二另一牺牲层12，例如TEOS或SiO2层。优选地，第二另一牺牲层132比另一牺牲层130薄得多，例如与毫米域中的另一牺牲层130的典型厚度相比在5-50nm的范围内。优选地，所述另一牺牲层130具有范围从几百个纳米到几个微米的厚度，因为已经发现具有这一范围内厚度的另一牺牲层130足够厚，以在释放期间防止盖层135粘合到MEMS器件122，同时也足够薄，以避免MEMS器件122的进一步处理时的复杂性。
随后按照任意合适的方式如图2f所示地对第二另一牺牲层132进行构图，例如使用光刻接着是诸如湿法化学刻蚀步骤或RIE步骤之类的刻蚀步骤，以形成第二另一牺牲层132的至少一个条带，第二另一牺牲层132抵靠(lie against)在覆盖MEMS器件122的那部分另一牺牲层130上，其中第二另一牺牲层132的一个或多个条带从这一部分横向地延伸。该结构的顶视图如图2g所示。如随后更加详细地解释的，条带132将作为用于MEMS器件122的腔体的排气的排放道。可以通过所需的排气速率来确定条带132的个数，越高的速率要求越多的条带132。然而应该理解的是原理上说，特别是当将要形成的腔体的体积相对较小时，单独的条带132就足够了。
如图2h所示进行所述方法，即支撑层135的沉积和后续构图，其意欲加强将要形成的腔体的盖子抵抗倒塌的能力。任意合适的材料可以用于支撑层135，例如多晶硅(poly-Si)。可以按照任意合适的方式实现支撑层135的构图，例如通过刻蚀，刻蚀步骤应该对于下覆另一牺牲层130和第二另一牺牲层132具有选择性。可选地，支撑层135的构图可以包括在覆盖MEMS器件122的那部分下覆另一牺牲层130的顶部上形成刻蚀孔。如随后将更加详细地解释的，例如如果使得将要形成的覆盖层是多孔的以帮助将要形成的腔体的排气，这种可选的实施例是有用的。在图2i中示出了在支撑层135的构图之后所得到的结构的顶视图，所述结构包括暴露出另一牺牲层130的下覆部分的刻蚀孔。
应该注意的是，在替代实施例中，从本发明的方法中省略了支撑层135的形成，使得所述方法从图2f所示的步骤直接进行到图2j所示的步骤。然而如前所述，因为支撑层135加强了MEMS器件122的腔体，支撑层的存在是优选的。
如图2j所示进行所述方法，其中在所得到的结构上形成覆盖层140。随后如图2k所示对所述覆盖层140构图，使得所述覆盖层140覆盖对MEMS器件122和如果存在的已构图支撑层135加以覆盖的那部分另一牺牲层130。此外，覆盖层140的构图确保了暴露出条带132的末端部分，即覆盖层140终止于(terminate)条带132上。在存在已构图支撑层135的情况下，可以通过已构图支撑层135的一部分将条带132上的那部分已构图覆盖层140与条带132相分离。图2I示出了所得到结构的顶视图。
覆盖层140可以是永久的非多孔层，在这种情况下通过由条带132的去除而形成的排放道来实现牺牲材料(例如材料110、130和132)的后续去除。如果将要形成的腔体足够小，使得可以足够快地实现各个牺牲材料的完整去除，使得用于去除这些牺牲材料的化学试剂不会损坏器件的其他部分，则也是切实可行的实施例。
在优选实施例中，覆盖层140包括可以通过化学处理使其变为多孔的材料，使得也可以通过覆盖层140材料的小孔进行用于限定MEMS腔体和排放道的牺牲材料的去除。这种材料的优选实施例是SIPOS，SIPOS是富氧的多晶硅，富氧的多晶硅可以通过SiO2和硅的共沉积或者通过在(略微)氧化气氛下沉积多晶硅来形成。可以按照任意合适的方式对SIPOS层140构图，例如通过湿法化学刻蚀或者通过RIE步骤。
图2m示出了图2k的替代实施例，其中将覆盖层140和支撑层135同时构图，即通过诸如湿法化学刻蚀或RIE步骤之类的单独构图步骤对两个层构图。这导致一个或多个条带132上的连续垂直结构，通过已构图支撑135的一部分和覆盖层140的一部分形成垂直结构。在该实施例中，如果支撑层135还应该包括覆盖MEMS器件122的那部分另一牺牲层130的顶部上的刻蚀窗口，应该在沉积覆盖层140之前形成这些刻蚀窗口。
随后从如图2k所示得到的结构或者如图2m和2n所示得到的结构继续进行所述方法，其中通过牺牲材料的同时去除(例如如果存在的牺牲层110的一部分、由对第二另一牺牲层132进行构图而形成的那部分另一牺牲层130和一个或多个条带)从衬底100释放MEMS器件122，从而形成腔体150。如前所述，在优选实施例中，覆盖层140是SIPOS层，在这种情况下通过HF刻蚀执行牺牲材料的去除，HF刻蚀同时从SIPOS覆盖层140去除了SiOx成分(0＜x≤2)，从而使得SIPOS覆盖层140多孔，由此主要通过多孔SIPOS覆盖层140来实现牺牲材料的去除。暴露到例如HF刻蚀配方之类的刻蚀配方中应该足够长，以确保完全地去除了条带132，从而形成了从腔体150到外部世界横向延伸的排放道134。排放道134形成于材料层120和一部分覆盖层140或者如果存在的一部分支撑层135之间。优选地，排放道134的高度，即材料层120和覆盖层140的相对部分或者如果存在的那部分支撑层135之间的距离位于5-50nm的范围内。小于5nm时，通过排放道134的排气变得不方便，而大于50nm时，排放道134的后续密封变得不方便。
在刻蚀步骤终止之后，多孔SIPOS覆盖层140将迅速地与周围反应物(例如水或空气)反应，这将有效地密封SIPOS层140。所述方法接下来进行到步骤2o，其中在所得到的结构上沉积密封层或盖层160以如果需要密封覆盖层140，但是更重要地是密封排放道134。优选地，密封层160是电绝缘层。用于密封层160的合适材料包括SiOx(0＜x≤2)和Al2O3。可以按照任意合适的方式沉积密封层160，例如通过物理气相沉积。在优选的实施例中，在近似真空压力下执行沉积，例如在10-4-10-6Torr(mm Hg)范围内的压力。这确保了将腔体150中的压力设置为沉积工艺的工作压力，在这些排放道的有效密封之前，腔体150中的任何过压均可以通过一个或多个排放道134漏出。在密封排放道134时，腔体150变为成为气密密封的。
所述方法还可以包括封装后工艺步骤，例如如图2p所示，例如用于MEMS结构122的接触区域的形成，通过密封层160刻蚀到下面的材料层120，随后可以如图2q所示在接触区域中形成导电接触180。导电接触180可以是金属接触(例如Al接触)，但是可以按照任意合适的方式形成，例如通过图2p所得到的结构上沉积金属层、并且对该层进行构图以形成金属接触。替代地，可以使用选择性沉积工艺。
应该注意的是上述实施例说明而不是限制本发明，并且本领域普通技术人员在不脱离所附权利要求范围的情况下能够设计许多替代实施例。在权利要求中，放置在圆括号中的任何参考符号不应该解释为限制权利要求。词语“包括”不排除除了权利要求中所列举的元素或步骤的存在。元素前的词语“一个”不排除存在多个这种元素。在枚举了几种装置的设备权利要求中，可以通过一个相同条目的硬件来实现这些装置中的几个。唯一的事实在于在相互不同的从属权利要求中使用的特定措施并不表示不能有利地使用这些措施的组合。

Claims (14)

1.一种形成MEMS器件的方法，包括：
用在衬底结构(100)上沉积的牺牲层部分(130)来封闭MEMS元件(122)，所述牺牲层部分限定了用于MEMS器件的腔体(150)；
形成从所述牺牲层部分向外延伸的另一牺牲材料的至少一个条带(132)；
在牺牲层部分(130)上形成已构图支撑层(135)；
在牺牲层部分和已构图支撑层(135)上形成覆盖层部分(140)，其中所述覆盖层部分终止于所述至少一个条带，所述覆盖层部分(140)通过一部分已构图支撑层与所述至少一个条带相分离；
去除牺牲层部分和所述至少一个条带，所述至少一个条带的去除限定了在覆盖层部分下面横向延伸的至少一个排放道(134)；以及
密封所述至少一个排放道。
2.根据权利要求1所述的方法，其中形成另一牺牲材料的至少一个条带(132)的步骤包括形成多个所述条带。
3.根据权利要求1或2所述的方法，还包括：通过覆盖层部分的化学处理将覆盖层部分(140)转换为多孔覆盖层部分，所述化学处理同时去除了牺牲层部分(130)和所述至少一个条带(132)。
4.根据权利要求3所述的方法，其中覆盖层部分(140)包括半绝缘多晶硅(SIPOS)，并且所述化学处理步骤包括用氢氟酸刻蚀配方处理所述半绝缘多晶硅(SIPOS)。
5.根据权利要求1所述的方法，其中所述至少一个条带(132)的厚度在5-50nm的范围。
6.根据权利要求1所述的方法，其中所述已构图支撑层限定了牺牲层部分的顶部上的刻蚀孔。
7.根据权利要求6所述的方法，其中所述已构图支撑层(135)是多晶硅层。
8.根据权利要求1所述的方法，其中所述密封步骤包括在所得到的结构上沉积盖层(160)。
9.根据权利要求8所述的方法，其中在真空压力下执行所述沉积步骤。
10.根据权利要求1所述的方法，其中通过氢氟酸刻蚀去除所述牺牲层部分(130)和所述至少一个条带(132)。
11.一种器件，包括：
被覆盖层部分(140)覆盖的衬底(100)；
衬底和覆盖层部分之间的腔体(150)，所述腔体包括微机电结构(122)；
覆盖层部分下面的至少一个排放道(134)，所述至少一个排放道从所述腔体横向地延伸；
被所述覆盖层部分(140)覆盖的已构图支撑结构(135)，所述已构图支撑结构覆盖所述微机电结构(122)；以及
密封层(160)，覆盖所述覆盖层部分，并且密封所述至少一个排放道。
12.根据权利要求11所述的器件，其中所述覆盖层部分(140)包括半绝缘多晶硅(SIPOS)。
13.根据权利要求11所述的器件，其中所述至少一个排放道(134)具有范围在5-50nm的高度。
14.根据权利要求11-13中任一项所述的器件，其中所述器件包括多个所述排放道(134)。
CN201110415082.2A 2010-12-16 2011-12-13 Mems器件形成方法和具有mems结构的器件 Active CN102556946B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
EP10195471.7 2010-12-16
EP10195471.7A EP2465817B1 (en) 2010-12-16 2010-12-16 Method for encapsulating a MEMS structure

Publications (2)

Publication Number Publication Date
CN102556946A CN102556946A (zh) 2012-07-11
CN102556946B true CN102556946B (zh) 2014-10-15

Family

ID=44140810

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201110415082.2A Active CN102556946B (zh) 2010-12-16 2011-12-13 Mems器件形成方法和具有mems结构的器件

Country Status (3)

Country Link
US (1) US8766380B2 (zh)
EP (1) EP2465817B1 (zh)
CN (1) CN102556946B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9527729B2 (en) 2013-02-19 2016-12-27 Commissariat A L'energie Atomique Et Aux Energies Alternatives Process for fabrication of a micromechanical and/or nanomechanical structure comprising a porous surface

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8729646B2 (en) * 2012-08-09 2014-05-20 Taiwan Semiconductor Manufacturing Company, Ltd. MEMS devices and methods for forming the same
JP6331552B2 (ja) * 2014-03-25 2018-05-30 セイコーエプソン株式会社 Ｍｅｍｓデバイス及びその製造方法
JP6360205B2 (ja) * 2014-06-16 2018-07-18 エプコス アクチエンゲゼルシャフトＥｐｃｏｓ Ａｇ マイクロエレクトロニクスパッケージおよびマイクロエレクトロニクスパッケージを製造する方法
US9714166B2 (en) * 2014-07-16 2017-07-25 Taiwan Semiconductor Manufacturing Co., Ltd. Thin film structure for hermetic sealing
GB2557381A (en) * 2016-12-08 2018-06-20 Cirrus Logic Int Semiconductor Ltd Transducer packaging
DE102017216941A1 (de) * 2017-09-25 2019-03-28 Robert Bosch Gmbh Verfahren zum Herstellen eines mikromechanischen Elements
DE102017218635B4 (de) * 2017-10-18 2021-03-18 Infineon Technologies Ag Verfahren zum Verschließen einer Zugangsöffnung zu einer Kavität und MEMS-Bauelement mit einem Verschlusselement
US10611631B2 (en) * 2017-12-18 2020-04-07 Texas Instruments Incorporated Microelectromechanical system cavity packaging
CN108121976A (zh) * 2018-01-08 2018-06-05 杭州士兰微电子股份有限公司 封闭空腔结构及其制造方法和超声波指纹传感器
IT201800006160A1 (it) * 2018-06-08 2019-12-08 Procedimento di fabbricazione di un dispositivo microelettromeccanico avente una struttura sospesa sepolta e relativo dispositivo microelettromeccanico
CN110054145B (zh) * 2019-04-11 2022-08-16 无锡韦感半导体有限公司 Mems器件及其制造方法
CN112539846B (zh) * 2020-12-04 2022-04-22 武汉高芯科技有限公司 非制冷红外探测器及其像素级封装结构
IT202100022505A1 (it) 2021-08-30 2023-03-02 St Microelectronics Srl Procedimento di fabbricazione di un sensore di pressione capacitivo e sensore di pressione capacitivo

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4717681A (en) * 1986-05-19 1988-01-05 Texas Instruments Incorporated Method of making a heterojunction bipolar transistor with SIPOS
US6303422B1 (en) * 1998-06-15 2001-10-16 Nec Corporation Semiconductor memory and manufacturing method thereof
GB2373367A (en) * 2000-12-12 2002-09-18 Univ Montfort Formation and processing of porous semiconductors using etching solution of oxidant and fluorine-containing Lewis acid
CN1681658A (zh) * 2002-08-06 2005-10-12 株式会社理光 通过半导体制造工艺形成的静电激励器
WO2007135128A1 (fr) * 2006-05-22 2007-11-29 Commissariat A L'energie Atomique Microcomposant muni d'une cavite delimitee par un capot a resistance mecanique amelioree

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5788687A (en) * 1994-02-01 1998-08-04 Caphco, Inc Compositions and devices for controlled release of active ingredients
WO2006077565A1 (en) * 2005-01-24 2006-07-27 University College Cork - National University Of Ireland, Cork; Packaging of micro devices
EP2325135B1 (en) 2009-11-24 2012-07-11 Nxp B.V. Microscopic structure packaging method and device with packaged microscopic structure
EP2402284A1 (en) 2010-06-29 2012-01-04 Nxp B.V. MEMS manufacturing method

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4717681A (en) * 1986-05-19 1988-01-05 Texas Instruments Incorporated Method of making a heterojunction bipolar transistor with SIPOS
US6303422B1 (en) * 1998-06-15 2001-10-16 Nec Corporation Semiconductor memory and manufacturing method thereof
GB2373367A (en) * 2000-12-12 2002-09-18 Univ Montfort Formation and processing of porous semiconductors using etching solution of oxidant and fluorine-containing Lewis acid
CN1681658A (zh) * 2002-08-06 2005-10-12 株式会社理光 通过半导体制造工艺形成的静电激励器
WO2007135128A1 (fr) * 2006-05-22 2007-11-29 Commissariat A L'energie Atomique Microcomposant muni d'une cavite delimitee par un capot a resistance mecanique amelioree

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9527729B2 (en) 2013-02-19 2016-12-27 Commissariat A L'energie Atomique Et Aux Energies Alternatives Process for fabrication of a micromechanical and/or nanomechanical structure comprising a porous surface

Also Published As

Publication number Publication date
US20120153408A1 (en) 2012-06-21
US8766380B2 (en) 2014-07-01
CN102556946A (zh) 2012-07-11
EP2465817B1 (en) 2016-03-30
EP2465817A1 (en) 2012-06-20

Similar Documents

Publication Publication Date Title
CN102556946B (zh) Mems器件形成方法和具有mems结构的器件
US7159459B2 (en) Multiple microelectromechanical (MEM) devices formed on a single substrate and sealed at different pressures and method therefor
CN1914115B (zh) 微机电设备以及制造微机电设备的方法
JP5143426B2 (ja) 薄膜及びウェーハを結合した封入したマイクロ電気機械システム用のアンチ・スティクション技術
CN102556936B (zh) 用于制造腔结构、制造用于半导体结构的腔结构的方法和使用该方法制造的半导体传声器
JP2003531017A (ja) マイクロマシーニング構造素子の製造法および該方法により製造された構造素子
JP2004314292A (ja) 制御された雰囲気を有する電気機械的システム及びこのシステムを製造する方法
US20120267732A1 (en) Mems package structure
US9701533B2 (en) Package structure including a cavity coupled to an injection gas channel composed of a permeable material
US8330238B2 (en) Microscopic structure packaging method and device with packaged microscopic structure
US8956544B2 (en) Method for manufacturing a micromechanical structure, and micromechanical structure
EP3507238B1 (en) Mems structure with graphene component
US9034764B2 (en) Method of forming wide trenches using a sacrificial silicon slab
Messana et al. Packaging of large lateral deflection MEMS using a combination of fusion bonding and epitaxial reactor sealing
EP2316789B1 (en) Device with microstructure and method of forming such a device
JP2007253265A (ja) 電気機械素子の製造方法
US20180170748A1 (en) Semiconductor devices with cavities and methods for fabricating semiconductor devices with cavities
JP2009178815A (ja) マイクロマシン装置及びマイクロマシン装置の製造方法
Mahajerin et al. Large area semi-permeable encapsulation membranes using carbon nanotube composites

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant