CN102549917A - 放大器偏压技术 - Google Patents

Abstract

本发明提供用于产生AB类放大器的偏压电压的技术，所述AB类放大器具有第一有源晶体管及第二有源晶体管。在示范性实施例中，二极管耦合式第一晶体管支持第一电流，且所述第一晶体管的栅极电压耦合到所述第一有源晶体管的栅极电压。将所述第一电流分成第二电流及由第二晶体管支持的第一辅助电流，用所述AB类放大器的所要共模输出电压对所述第二晶体管加偏压。所述第一辅助电流进一步与将由第三晶体管支持的第三电流组合，其中所述第三晶体管经配置以复制所述第二有源晶体管的特性。此外，提供用于将所述第三晶体管的漏极电压设定成接近于所述共模输出电压的技术。可使用本文中所描述的技术为AB类放大器中的NMOS有源晶体管及/或PMOS有源晶体管提供偏压电压。

Description

放大器偏压技术

技术领域

本发明涉及电子电路设计，且确切地说，涉及用于AB类放大器的偏压电路的设计。

背景技术

在电子放大器设计技术中，通常使用AB类放大器以低失真将大电流传送到负载。对AB类放大器级加偏压，使得在无输入信号时的电流消耗(即，“静态”电流)为传送到负载的峰值电流的一小部分。举例来说，在用于音频应用的典型AB类放大器中，静态电流可低至0.2％的峰值电流。因为静态电流影响并入有放大器的装置的总功率消耗，所以静态电流为重要参数。

尽管AB类放大器可在标称条件下加偏压以具有低静态电流，但在例如工艺、温度或供电电压的参数偏离其标称值时，静态电流可能会发生极大变化。将需要提供一种用于AB类放大器的偏压方案，所述偏压方案可以抵抗上述参数的变化，借此在广泛范围的操作条件下维持放大器的良好功率效率及线性。

发明内容

附图说明

图1说明使用AB类放大器的系统的示范性实施例；

图2说明AB类放大器的示范性实施例；

图2A说明AB类放大器的替代示范性实施例；

图3说明NMOS偏压产生器的现有技术实施方案；

图4说明根据本发明的NMOS偏压产生器的示范性实施例；

图5说明根据本发明的NMOS偏压产生器的替代示范性实施例；

图6说明根据本发明的方法的示范性实施例；及

图7说明根据本发明的NMOS偏压产生器的替代示范性实施例。

具体实施方式

在下文中参看随附图式更充分地描述本发明的各种方面。然而，本发明可以许多不同形式来体现，且不应被解释为限于在本发明全篇中呈现的任何特定结构或功能。实情为，提供这些方面以使得本发明将详尽且完整，且这些方面将把本发明的范围充分传达给所属领域的技术人员。基于本文中的教示，所属领域的技术人员应了解，本发明的范围意在涵盖本文中所揭示的本发明的任何方面，无论所述方面是独立于本发明的任何其它方面而实施还是与本发明的任何其它方面组合而实施。举例来说，可使用本文中所阐述的任何数目种方面来实施一设备或实践一方法。另外，本发明的范围意在涵盖使用除了本文中所阐述的本发明的各种方面之外的或不同于所述方面的其它结构、功能性或结构与功能性来实践的此设备或方法。应理解，本文中所揭示的本发明的任何方面可由一权利要求的一个或一个以上要素来体现。

下文结合附图所阐述的实施方式意在作为对本发明的示范性方面的描述，且不意在表示可实践本发明的仅有示范性方面。在此描述全篇中使用的术语“示范性”意味着“充当实例、例子或说明”，且未必应被解释为比其它示范性方面优选或有利。实施方式包括特定细节，以便提供对本发明的示范性方面的透彻理解。所属领域的技术人员将显而易见，可在没有这些特定细节的情况下实践本发明的示范性方面。在一些例子中，以框图形式展示众所周知的结构及装置，以便避免混淆本文中所呈现的示范性方面的新颖性。

图1说明使用AB类放大器100的系统的示范性实施例。放大器100为电压放大器，且放大器100放大输入电压Vin以产生输出电压Vout。Vout可用以驱动负载110。放大器100耦合到正供电电压VDD及负供电电压VSS。将了解，AB类放大器可用以驱动各种负载，包括(例如)：计算机及其它电子组件、音频负载、例如天线的射频负载、双绞线传输媒体等。所属领域的一般技术人员将了解，本文中所揭示的技术容易适用于驱动任何类型的负载的AB类放大器。此外，AB类放大器可用于广泛多种应用中，例如，用作运算放大器(op-amp)的输出级。这些示范性实施例涵盖于本发明的范围内。

所属领域的一般技术人员将了解，AB类放大器组合了A类放大器的低失真特性与B类放大器的高效率特性。确切地说，可对AB类放大器中的有源晶体管加偏压，使得一个晶体管在正弦循环的一半内传导电流，而另一晶体管在所述循环的另一半内传导电流，且两个晶体管在所述循环的两半之间的过渡期间保持接通一段时间。

图2说明AB类放大器的示范性实施例200。在图2中，PMOS晶体管202经配置为共源极放大器以在其栅极处接受AB类放大器的输入电压Vin。经由晶体管202的跨导在晶体管202的漏极处产生与Vin成比例的电流，且漏极电流耦合到PMOS晶体管206的源极及NMOS晶体管204的漏极。在图2中，NMOS晶体管204具有宽长(W/L)比M1。

晶体管204与206耦合以产生与Vin成比例的电压V1及V2。V1及V2随后分别被提供到晶体管210及212，晶体管210及212形成推挽对以用于产生输出电压Vout。晶体管212具有W/L比M2。由NMOS偏压产生器220产生的电压VB1对晶体管204加偏压，而由PMOS偏压产生器230产生的电压(图2中未标记)对晶体管206加偏压。

在本说明书及权利要求书中请注意，晶体管204或206中的任一者可指示“第一有源晶体管”，而晶体管210或212中的任一者可指示“第二有源晶体管”。

在替代示范性实施例中，晶体管202、210及/或212及/或形成电流源208的晶体管还可具备额外的串联晶体管，且所属领域的一般技术人员可容易通过修改本文中所揭示的技术而接纳此配置。这些替代示范性实施例属于本发明的范围内。

图2A说明AB类放大器的替代示范性实施例200A。注意，除非另有说明，否则图2及2A中类似标记的元件具有类似功能性。在图2A中，提供缓冲放大器201A以在将输入电压Vin提供到晶体管202的栅极之前缓冲输入电压Vin。经由负反馈，放大器200A的输出电压Vout将在缓冲放大器201A与AB类放大器200的组合带宽内追踪输入电压Vin。

将了解，在两个示范性实施例200及200A中，对晶体管204及206加偏压会显著影响AB类放大器的静态电流及线性。确切地说，偏压电压随工艺、供电电压及温度的变化可显著改变静态电流，进而降低AB类放大器的效率或线性。

图3说明NMOS偏压产生器220的现有技术实施方案300。在图3中，电流源306经配置以产生预定电流I1。电流I1通过串联的晶体管302及304(或由串联的晶体管302及304支持)。晶体管302具有为图2中的第一有源晶体管204的W/L比M1的1/J的W/L比，且设计成在其它方面复制晶体管204的特性。晶体管304具有为图2中的第二有源晶体管212的W/L比M2的1/K的W/L比，且设计成在其它方面复制晶体管212的特性。

晶体管302及晶体管304均为二极管连接式晶体管以产生适当的栅极到源极电压VGS，以便支持电流I1。在所展示的实施方案中，晶体管302的栅极电压作为偏压电压VB1被提供到晶体管204的栅极，以在晶体管204中产生大致为J*I1的电流。归因于跨晶体管204的栅极到源极电压降，晶体管212的栅极电压V2于是将大致对应于VB2(即，晶体管304的栅极电压)，以在晶体管212中产生大致为K*I1的电流。

将了解，现有技术NMOS偏压产生器300的一个限制在于其未准确考虑晶体管212的漏极到源极电压(VDS)，因为偏压产生器300的偏压晶体管304为二极管耦合式晶体管，而晶体管212并非二极管耦合式晶体管。将了解，晶体管212的VDS可显著影响由晶体管212支持的电流，因为晶体管212可能通常针对AB类放大器应用被设计成短的长度，且因此其偏压电流可能特别易受VDS的变化的影响。

图4说明根据本发明的NMOS偏压产生器220的示范性实施例400。在图4中，电流源402经配置以产生预定电流Ib1(在本文中也指示为“第一电流”)。二极管耦合式晶体管406(在本文中也指示为“第一晶体管”)支持电流Ib1。晶体管406可具有为图2中的第一有源晶体管204的W/L比M1的1/J的W/L比，且可设计成在其它方面复制第一有源晶体管204的特性。晶体管406的栅极电压作为偏压电压VB1被提供到第一有源晶体管204的栅极，以在晶体管204中产生大致为J*Ib1的电流。

在图4中，晶体管406的源极电压VB2耦合到晶体管408(在本文中也指示为“第三晶体管”)的栅极。晶体管408可具有为图2中的第二有源晶体管212的W/L比M2的1/K的W/L比，且可设计成在其它方面复制晶体管212的特性。晶体管408的漏极耦合到二极管耦合式PMOS晶体管410(在本文中也指示为“第四晶体管”)的漏极。在图4中所展示的示范性实施例中，晶体管410为一晶体管对的一个晶体管，所述晶体管对还包括PMOS晶体管412(在本文中也指示为“第二晶体管”)，PMOS晶体管412的栅极由用于AB类放大器输出的所要共模电压VCM来加偏压。在示范性实施例中，可选择VCM等于1/2*(VDD-VSS)，即，电压供应轨之间的差的一半。

晶体管410及412由产生预定电流Ib3(在本文中也指示为“第三电流”)的尾电流源404提供电流。晶体管412的漏极进一步耦合到经配置以产生预定电流Ib2(在本文中也指示为“第二电流”)的电流源414。晶体管412的漏极还耦合到电压VB2。下文更详细地描述NMOS偏压产生器400的操作。

根据图4，将了解，由晶体管412支持的电流(在本文中也指示为“第一辅助电流”)可表达为(Ib1-Ib2)，而由晶体管410及408支持的电流(在本文中也指示为“第二辅助电流”)可对应地表达为(Ib3+Ib1-Ib2)。归因于这些考虑，电压VB2将采用晶体管408为了产生电流(Ib3+Ib1-Ib2)所必需的值。此外，假设晶体管410及412具有相同电流密度，则晶体管410的栅极(及漏极)电压将大致为VCM，且因此晶体管408的漏极电压也将大致被设定为VCM。因为预期VCM在静态条件下等于图2中的有源晶体管212的漏极电压，所以预期跨晶体管408的漏极到源极电压有利地复制跨晶体管212的静态漏极到源极电压。

在示范性实施例中，可选择图4中的偏压电流Ib1为通过有源晶体管204的所要静态电流的1/J。此外，可选择Ib3及Ib2，使得(Ib3+Ib1-Ib2)为通过第二有源晶体管212的所要静态电流的1/K。在示范性实施例中，选择Ib3及Ib2，使得410与412的电流密度相等。

图5说明根据本发明的NMOS偏压产生器220的替代示范性实施例500。在图5中，原生阈值NMOS晶体管508(即，具有接近于零的阈值电压Vt的晶体管)具备栅极偏压电压VCM。晶体管508将晶体管506的漏极电压设定成接近于VCM(例如，设定成在原生阈值NMOS晶体管的栅极过激励电压以内)。归因于如上文所描述的电路的其余部分的操作，在晶体管506的栅极处产生支持电流(Ib3+Ib1-Ib2)所需要的电压VB2。注意，可提供补偿电容器516(也指示为Cc)以确保由晶体管506、508及510形成的反馈回路的稳定性。

图6说明根据本发明的方法的示范性实施例600。注意，仅为了说明的目的而展示方法600，且其不意在限制本发明的范围。

在图6中，在框610处，对二极管耦合式第一晶体管加偏压以支持第一电流Ib1。

在框620处，将第一电流Ib1分成第二电流Ib2及第一辅助电流。

在框640处，使用共模电压对支持第一辅助电流的第二晶体管的栅极加偏压。

在框650处，将第二晶体管的源极电流分成第三电流Ib3及第二辅助电流。

在框660处，将支持第二辅助电流的第三晶体管的栅极电压耦合到第一晶体管的源极电压。

在框670处，将第三晶体管的漏极电压设定为共模电压。

图7说明根据本发明的NMOS偏压产生器220的替代示范性实施例700。在图7中，PMOS晶体管707具备栅极偏压电压VCM。经配置以产生电流Ib4的电流源703耦合到晶体管707的源极。晶体管707的源极电压耦合到NMOS晶体管708的栅极。在示范性实施例中，选择晶体管707的电流Ib4及W/L比，使得晶体管707的VGS大致等于晶体管708的VGS。因为晶体管707的源极耦合到晶体管708的栅极，所以预期晶体管708的源极大致等于VCM，从而将晶体管706的漏极电压设定为VCM。

所属领域的一般技术人员将了解，尽管本文已描述NMOS偏压产生器220的示范性实施例400、500及700，但可容易应用相同技术来设计PMOS偏压产生器230。举例来说，在所展示的偏压电路400、500及700中，替代示范性实施例可容易使用PMOS装置代替NMOS装置，且可容易使用NMOS装置代替PMOS装置。这些替代示范性实施例涵盖于本发明的范围内。

所属领域的一般技术人员将了解，虽然已参考MOS晶体管(MOSFET)来描述本发明的示范性实施例，但本发明的技术不需要限于基于MOSFET的设计，且可容易应用于使用双极接面晶体管(BJT)及/或其它三端子跨导装置的替代示范性实施例(未展示)。举例来说，在示范性实施例(未展示)中，所展示的比较器中的任一者均可使用BJT而非MOSFET，其中BJT的集极、基极及射极分别按针对MOSFET的漏极、栅极及源极所展示那样耦合。或者，在BiCMOS工艺中，可使用CMOS与双极结构/装置两者的组合以使电路性能最大化。此外，除非另有说明，否则在本说明书及权利要求书中，术语“漏极”、“栅极”及“源极”可涵盖与MOSFET以及其它三端子跨导装置(例如BJT)的对应节点相关联的那些术语的常规含义，电路设计领域的一般技术人员将显而易见所述对应性。

在本说明书及权利要求书中，应理解，当一元件被称为“连接到”或“耦合到”另一元件时，所述元件可直接连接到或耦合到所述另一元件，或可存在介入元件。对比来说，当一元件被称为“直接连接到”或“直接耦合到”另一元件时，不存在介入元件。

所属领域的技术人员将理解，可使用多种不同技术及技艺中的任一者来表示信息及信号。举例来说，可通过电压、电流、电磁波、磁场或磁性粒子、光场或光学粒子或其任何组合来表示可在以上描述全篇中引用的数据、指令、命令、信息、信号、位、符号及码片。

所属领域的技术人员将进一步了解，结合本文中所揭示的示范性方面而描述的各种说明性逻辑块、模块、电路及算法步骤可实施为电子硬件、计算机软件或两者的组合。为了清楚地说明硬件与软件的此可互换性，上文已大体上在功能性方面描述各种说明性组件、块、模块、电路及步骤。此功能性实施为硬件还是软件取决于特定应用及强加于整个系统的设计约束。所属领域的技术人员可针对每一特定应用以变化的方式实施所描述的功能性，但不应将这些实施决策解释为导致脱离本发明的示范性方面的范围。

结合本文中所揭示的示范性方面而描述的各种说明性逻辑块、模块及电路可通过通用处理器、数字信号处理器(DSP)、专用集成电路(ASIC)、现场可编程门阵列(FPGA)或其它可编程逻辑装置、离散门或晶体管逻辑、离散硬件组件或其经设计以执行本文中所描述的功能的任何组合来实施或执行。通用处理器可为微处理器，但在替代例中，处理器可为任何常规处理器、控制器、微控制器或状态机。处理器也可实施为计算装置的组合，例如，DSP与微处理器的组合、多个微处理器、结合DSP核心的一个或一个以上微处理器，或任何其它此配置。

结合本文中所揭示的示范性方面而描述的方法或算法的步骤可直接体现于硬件中、由处理器执行的软件模块中，或两者的组合中。软件模块可驻留于随机存取存储器(RAM)、闪存、只读存储器(ROM)、电可编程ROM(EPROM)、电可擦除可编程ROM(EEPROM)、寄存器、硬盘、可装卸磁盘、CD-ROM或此项技术中已知的任何其它形式的存储媒体中。示范性存储媒体耦合到处理器，使得处理器可从存储媒体读取信息及将信息写入到存储媒体。在替代例中，存储媒体可与处理器形成一体。处理器及存储媒体可驻留于ASIC中。ASIC可驻留于用户终端中。在替代例中，处理器及存储媒体可作为离散组件而驻留于用户终端中。

在一个或一个以上示范性方面中，可以硬件、软件、固件或其任何组合来实施所描述的功能。如果以软件加以实施，则所述功能可作为一个或一个以上指令或代码而存储于计算机可读媒体上或经由计算机可读媒体进行传输。计算机可读媒体包括计算机存储媒体及通信媒体两者，通信媒体包括促进将计算机程序从一处传送到另一处的任何媒体。存储媒体可为可由计算机存取的任何可用媒体。通过实例而非限制，此计算机可读媒体可包含RAM、ROM、EEPROM、CD-ROM或其它光盘存储器、磁盘存储器或其它磁性存储装置，或可用以载运或存储呈指令或数据结构形式的所要程序代码且可由计算机存取的任何其它媒体。又，将任何连接恰当地称作计算机可读媒体。举例来说，如果使用同轴电缆、光纤缆线、双绞线、数字用户线(DSL)或无线技术(例如，红外线、无线电及微波)从网站、服务器或其它远程源传输软件，则将同轴电缆、光纤缆线、双绞线、DSL或无线技术(例如，红外线、无线电及微波)包括于媒体的定义中。如本文中所使用，磁盘及光盘包括压缩光盘(CD)、激光光盘、光盘、数字多功能光盘(DVD)、软性磁盘及蓝光光盘，其中磁盘通常以磁性方式再生数据，而光盘通过激光以光学方式再生数据。上述各者的组合也应包括于计算机可读媒体的范围内。

提供所揭示的示范性方面的先前描述以使任何所属领域的技术人员能够制造或使用本发明。所属领域的技术人员将显而易见对这些示范性方面的各种修改，且在不脱离本发明的精神或范围的情况下，可将本文中所界定的一般原理应用于其它示范性方面。因此，本发明不意在限于本文中所展示的示范性方面，而应被赋予与本文中所揭示的原理及新颖特征一致的最广范围。

Claims (22)

1.一种设备，其包含：

二极管耦合式第一晶体管，其支持第一电流Ib1，所述第一电流Ib1进一步分成第二电流Ib2及第一辅助电流；

第二晶体管，其支持所述第一辅助电流，所述第二晶体管的栅极由共模电压加偏压，所述第二晶体管的源极电流进一步分成第三电流Ib3及第二辅助电流；及

第三晶体管，其支持所述第二辅助电流，所述第三晶体管的栅极耦合到所述第一晶体管的源极，所述第三晶体管的漏极电压设定为所述共模电压。

2.根据权利要求1所述的设备，其进一步包含AB类放大器，所述AB类放大器包含第一有源晶体管及第二有源晶体管，所述第一晶体管的栅极耦合到所述第一有源晶体管的栅极以对所述AB类放大器加偏压。

3.根据权利要求2所述的设备，所述AB类放大器的所述第一有源晶体管及所述第二有源晶体管以及所述第一晶体管及所述第三晶体管包含NMOS晶体管，所述第二晶体管包含PMOS晶体管。

4.根据权利要求2所述的设备，所述AB类放大器的所述第一有源晶体管及所述第二有源晶体管以及所述第一晶体管及所述第三晶体管包含PMOS晶体管，所述第二晶体管包含NMOS晶体管。

5.根据权利要求2所述的设备，所述第一有源晶体管及所述第一晶体管配置成具有相同长度，所述第一有源晶体管配置成比所述第一晶体管宽，所述AB类放大器的第二有源晶体管及所述第三晶体管配置成具有相同长度，所述第二有源晶体管配置成比所述第三晶体管宽。

6.根据权利要求1所述的设备，其进一步包含二极管耦合式第四晶体管，所述二极管耦合式第四晶体管将所述第二晶体管的源极耦合到所述第三晶体管的漏极以设定所述第三晶体管的所述漏极电压，所述第四晶体管具有与所述第二晶体管相同的电流密度。

7.根据权利要求1所述的设备，其进一步包含原生阈值晶体管，所述原生阈值晶体管将所述第二晶体管的所述源极耦合到所述第三晶体管的所述漏极，所述原生阈值晶体管的栅极被加偏压成所述共模电压以设定所述第三晶体管的所述漏极电压。

8.根据权利要求7所述的设备，其进一步包含耦合到所述第三晶体管的所述栅极的补偿电容器。

9.根据权利要求1所述的设备，其进一步包含第四晶体管及第五晶体管，所述第四晶体管将所述第二晶体管的所述源极耦合到所述第三晶体管的所述漏极，所述第五晶体管支持电流Ib4，所述第四晶体管的栅极耦合到所述第五晶体管的源极，所述第五晶体管的栅极被加偏压成所述共模电压以将所述第四晶体管的源极电压设定为所述共模电压。

10.根据权利要求1所述的设备，所述设备包含音频放大器。

11.根据权利要求1所述的设备，所述设备包含运算放大器。

12.一种方法，其包含：

对二极管耦合式第一晶体管加偏压以支持第一电流Ib1；

将所述第一电流Ib1分成第二电流Ib2及第一辅助电流；

使用共模电压对支持所述第一辅助电流的第二晶体管的栅极加偏压；

将所述第二晶体管的源极电流分成第三电流Ib3及第二辅助电流；

将支持所述第二辅助电流的第三晶体管的栅极电压耦合到所述第一晶体管的源极电压；及

将所述第三晶体管的漏极电压设定为所述共模电压。

13.根据权利要求12所述的方法，其进一步包含将所述第一晶体管的栅极电压耦合到AB类放大器的第一有源晶体管的栅极电压。

14.根据权利要求13所述的方法，所述AB类放大器包含第一有源晶体管及第二有源晶体管，所述第一有源晶体管及所述第二有源晶体管以及所述第一晶体管及所述第三晶体管包含NMOS晶体管，所述第二晶体管包含PMOS晶体管。

15.根据权利要求13所述的方法，所述AB类放大器包含第一有源晶体管及第二有源晶体管，所述第一有源晶体管及所述第二有源晶体管以及所述第一晶体管及所述第三晶体管包含PMOS晶体管，所述第二晶体管包含NMOS晶体管。

16.根据权利要求13所述的方法，所述第一有源晶体管及所述第一晶体管配置成具有相同长度，所述第一有源晶体管配置成比所述第一晶体管宽，所述AB类放大器的第二有源晶体管及所述第三晶体管配置成具有相同长度，所述第二有源晶体管配置成比所述第三晶体管宽。

17.根据权利要求12所述的方法，所述设定所述第三晶体管的所述漏极电压包含：

将二极管耦合式第四晶体管的源极电压耦合到所述第二晶体管的源极，所述第四晶体管与所述第二晶体管匹配；及

将所述第三晶体管的所述漏极电压耦合到所述第四晶体管的漏极电压。

18.根据权利要求12所述的方法，所述设定所述第三晶体管的所述漏极电压包含：

将原生阈值第四晶体管的漏极电压耦合到所述第二晶体管的所述源极；

对所述第四晶体管的栅极加偏压成所述共模电压；及

将所述第四晶体管的所述源极电压耦合到所述第三晶体管的所述漏极电压。

19.根据权利要求18所述的方法，其进一步包含将补偿电容耦合到所述第三晶体管的所述栅极电压。

20.根据权利要求12所述的方法，其进一步包含：

将所述第二晶体管的源极电压耦合到第四晶体管的漏极；

将所述第四晶体管的所述源极电压耦合到所述第三晶体管的漏极；

将所述第四晶体管的栅极电压耦合到第五晶体管的源极电压，所述第五晶体管支持电流Ib4；及

对所述第五晶体管的栅极电压加偏压成所述共模电压以将所述第四晶体管的所述源极电压设定为所述共模电压。

21.一种设备，其包含：

用于产生第一晶体管的第一偏压电压的装置，所述第一晶体管支持AB类放大器的第一有源晶体管的所要偏压电流的一部分，所述第一偏压电压经提供以对所述第一有源晶体管加偏压；

用于产生第三晶体管的第二偏压电压的装置，所述第三晶体管支持所述AB类放大器的第二有源晶体管的所要偏压电流的一部分；及

用于设定所述第三晶体管的漏极电压的装置，所述第三晶体管复制所述第二有源晶体管的静态操作漏极电压。

22.根据权利要求21所述的设备，所述用于设定所述第三晶体管的所述漏极电压的装置包含源极耦合对，所述源极耦合对包含具有相等电流密度的第四晶体管及第二晶体管，所述第四晶体管为二极管耦合式，所述第四晶体管的漏极耦合到所述第三晶体管的漏极，所述第二晶体管由共模电压加偏压。

Images