CN102547184A - 一种视频动态标识信息的显示方法及系统 - Google Patents

一种视频动态标识信息的显示方法及系统 Download PDF

Info

Publication number
CN102547184A
CN102547184A CN2012100329842A CN201210032984A CN102547184A CN 102547184 A CN102547184 A CN 102547184A CN 2012100329842 A CN2012100329842 A CN 2012100329842A CN 201210032984 A CN201210032984 A CN 201210032984A CN 102547184 A CN102547184 A CN 102547184A
Authority
CN
China
Prior art keywords
frame data
video
video dynamic
dynamic marks
fpga chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN2012100329842A
Other languages
English (en)
Inventor
程鹏
曹智博
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
DALIAN GIGATEC ELECTRONICS Co Ltd
Original Assignee
DALIAN GIGATEC ELECTRONICS Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by DALIAN GIGATEC ELECTRONICS Co Ltd filed Critical DALIAN GIGATEC ELECTRONICS Co Ltd
Priority to CN2012100329842A priority Critical patent/CN102547184A/zh
Publication of CN102547184A publication Critical patent/CN102547184A/zh
Pending legal-status Critical Current

Links

Images

Landscapes

  • Controls And Circuits For Display Device (AREA)

Abstract

本发明公开了一种视频动态标识信息的显示方法及系统。其中方法包括：FPGA芯片从闪存中读取视频动态标识帧数据后存储；在一先进先出数据缓存器中建立两个存储区，FPGA芯片将视频动态标识帧数据写入所述两个存储区缓存，并采用乒乓操作的方式，从两个存储区中读取视频动态标识帧数据；FPGA芯片将从两个存储区中读取的视频动态标识帧数据合成到FPGA芯片接收到的视频信号后输出。本发明提供的视频动态标识信息的显示方法利用一FPGA芯片将动态标识信息显示在视频中，相对于现有技术而言，避免了采用DSP而造成的开发周期长，硬件成本高的问题，同时该方法实现方式简单，节省了研发过程中的人力成本。

Description

一种视频动态标识信息的显示方法及系统
技术领域
本发明属于视频信号处理技术领域，尤其涉及一种视频动态标识信息的显示方法及系统。
背景技术
如今的电视节目播出的画面多种多样，在显示视频图像的同时，通常还需显示诸如台标、时间、电视剧场的标志、广告图标等视频动态标识信息。这些信息通常需要实时的连续的滚动，为此，现有技术采用DSP加闪存的方式实现该目的，通过DSP的强大图形处理功能，实现视频上连续显示的视频动态标识信息。
该方法虽然可以很好的完成视频动态标识信息的显示，但其开发过程繁琐，且由于DSP属于一种专用芯片，在开发上需要专人和专业的工具，开发周期较长，硬件成本高。
发明内容
本发明实施例的目的在于提供一种视频动态标识信息的显示方法，以解决现有采用DSP加闪存的方式实现视频动态标识信息，开发周期长，硬件成本高的问题。
本发明实施例是这样实现的，一种视频动态标识信息的显示方法，所述方法包括以下步骤：
FPGA芯片提供闪存的读工作时序和地址指针，并从所述闪存中读取视频动态标识帧数据后存储；
在一先进先出数据缓存器中建立两个存储区，所述FPGA芯片将所述视频动态标识帧数据写入所述两个存储区缓存，并采用乒乓操作的方式，从所述两个存储区中读取视频动态标识帧数据；
所述FPGA芯片将从所述两个存储区中读取的视频动态标识帧数据合成到所述FPGA芯片接收到的视频信号后输出。
本发明还提供了一种视频动态标识信息的显示系统，所述系统包括：
时序地址生成模块，用于提供闪存的读工作时序和地址指针；
第一读取模块，用于从所述闪存中读取视频动态标识帧数据后存储；
缓存器写控制模块，用于将视频动态标识帧数据写入一先进先出数据缓存器中的所述两个存储区缓存；
缓存器读控制模块，用于采用乒乓操作的方式，从所述两个存储区中读取视频动态标识帧数据；
视频信号接收模块，用于接收视频信号；
视频合成模块，用于将所述缓存器读控制模块从所述两个存储区中读取的视频动态标识帧数据合成到所述视频信号接收模块接收到的视频信号后输出。
所述时序地址生成模块、第一读取模块、缓存器写控制模块、缓存器读控制模块、视频信号接收模块、视频合成模块置于一FPGA芯片中。
本发明提供的视频动态标识信息的显示方法利用一FPGA芯片将动态标识信息显示在视频中，相对于现有技术而言，避免了采用DSP而造成的开发周期长，硬件成本高的问题，同时该方法实现方式简单，节省了研发过程中的人力成本。
附图说明
图1是本发明提供的视频动态标识信息的显示方法的流程图；
图2是本发明提供的视频动态标识信息的显示系统的结构图。
具体实施方式
为了使本发明的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本发明进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本发明，并不用于限定本发明。
如图1所示，本发明提供的视频动态标识信息的显示方法包括以下步骤：
在步骤S101中，FPGA芯片提供闪存的读工作时序和地址指针，并从闪存中读取视频动态标识帧数据后存储。
其中，FPGA芯片存储视频动态标识帧数据的步骤可以为：FPGA芯片在其内部生成一RAM空间；将从闪存中读取的视频动态标识帧数据缓存于该RAM空间。该RAM空间的大小优选为240*135。
在步骤S102中，在一先进先出数据缓存器中建立两个存储区，FPGA芯片将视频动态标识帧数据写入两个存储区缓存，并采用乒乓操作的方式，从两个存储区中读取视频动态标识帧数据。
其中，FPGA芯片采用乒乓操作的方式，从两个存储区中读取视频动态标识帧数据的步骤可以为：FPGA芯片在将视频动态标识帧数据写入一存储区的同时，读取另一存储区中缓存的视频动态标识帧数据。
在步骤S103中，FPGA芯片将从两个存储区中读取的视频动态标识帧数据合成到FPGA芯片接收到的视频信号后输出。
本发明在步骤S103之前，还可以包括以下步骤：判断FPGA芯片从两个存储区中读取的视频动态标识帧数据帧数据是黑场数据或静帧数据，并当FPGA芯片从两个存储区中读取的视频动态标识帧数据帧数据不是黑场数据，且不是静帧数据时，执行步骤S103。
如图2所示，本发明提供的视频动态标识信息的显示系统包括：
时序地址生成模块11，用于提供闪存的读工作时序和地址指针；第一读取模块12，用于从闪存中读取视频动态标识帧数据后存储；缓存器写控制模块13，用于将视频动态标识帧数据写入一先进先出数据缓存器中的两个存储区缓存；缓存器读控制模块14，用于采用乒乓操作的方式，从两个存储区中读取视频动态标识帧数据；视频信号接收模块15，用于接收视频信号；视频合成模块17，用于将缓存器读控制模块14从两个存储区中读取的视频动态标识帧数据合成到视频信号接收模块15接收到的视频信号后输出。
进一步地，本发明提供的该系统还可以包括：判断模块16，用于判断缓存器读控制模块14从两个存储区中读取的视频动态标识帧数据帧数据是黑场数据或静帧数据。此时，视频合成模块17是当判断模块16判断缓存器读控制模块14从两个存储区中读取的视频动态标识帧数据帧数据不是黑场数据，且不是静帧数据时，将缓存器读控制模块14从两个存储区中读取的视频动态标识帧数据合成到视频信号接收模块15接收到的视频信号后输出的。
上述的时序地址生成模块11、第一读取模块12、缓存器写控制模块13、缓存器读控制模块14、视频信号接收模块15、视频合成模块17、判断模块16是置于一FPGA芯片中的。
本发明提供的视频动态标识信息的显示方法利用一FPGA芯片将动态标识信息显示在视频中，相对于现有技术而言，避免了采用DSP而造成的开发周期长，硬件成本高的问题，同时该方法实现方式简单，节省了研发过程中的人力成本。
以上所述，仅为本发明较佳的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，根据本发明的技术方案及其发明构思加以等同替换或改变，都应涵盖在本发明的保护范围之内。

Claims (6)

1.一种视频动态标识信息的显示方法，其特征在于，所述方法包括以下步骤：
FPGA芯片提供闪存的读工作时序和地址指针，并从所述闪存中读取视频动态标识帧数据后存储；
在一先进先出数据缓存器中建立两个存储区，所述FPGA芯片将所述视频动态标识帧数据写入所述两个存储区缓存，并采用乒乓操作的方式，从所述两个存储区中读取视频动态标识帧数据；
所述FPGA芯片将从所述两个存储区中读取的视频动态标识帧数据合成到所述FPGA芯片接收到的视频信号后输出。
2.如权利要求1所述的视频动态标识信息的显示方法，其特征在于，所述FPGA芯片存储视频动态标识帧数据的步骤为：
所述FPGA芯片在其内部生成一RAM空间；
将从所述闪存中读取的视频动态标识帧数据缓存于所述RAM空间。
3.如权利要求1所述的视频动态标识信息的显示方法，其特征在于，所述FPGA芯片采用乒乓操作的方式，从所述两个存储区中读取视频动态标识帧数据的步骤为：
所述FPGA芯片在将视频动态标识帧数据写入一存储区的同时，读取另一存储区中缓存的视频动态标识帧数据。
4.如权利要求1所述的视频动态标识信息的显示方法，其特征在于，所述FPGA芯片将从所述两个存储区中读取的视频动态标识帧数据合成到所述FPGA芯片接收到的视频信号后输出的步骤之后，还包括以下步骤：
判断所述FPGA芯片从所述两个存储区中读取的视频动态标识帧数据帧数据是黑场数据或静帧数据，当所述FPGA芯片从所述两个存储区中读取的视频动态标识帧数据帧数据不是黑场数据，且不是静帧数据时，所述FPGA芯片将从所述两个存储区中读取的视频动态标识帧数据合成到所述FPGA芯片接收到的视频信号后输出。
5.一种视频动态标识信息的显示系统，其特征在于，所述系统包括：
时序地址生成模块，用于提供闪存的读工作时序和地址指针；
第一读取模块，用于从所述闪存中读取视频动态标识帧数据后存储；
缓存器写控制模块，用于将视频动态标识帧数据写入一先进先出数据缓存器中的所述两个存储区缓存；
缓存器读控制模块，用于采用乒乓操作的方式，从所述两个存储区中读取视频动态标识帧数据；
视频信号接收模块，用于接收视频信号；
视频合成模块，用于将所述缓存器读控制模块从所述两个存储区中读取的视频动态标识帧数据合成到所述视频信号接收模块接收到的视频信号后输出。
所述时序地址生成模块、第一读取模块、缓存器写控制模块、缓存器读控制模块、视频信号接收模块、视频合成模块置于一FPGA芯片中。
6.如权利要求5所述的视频动态标识信息的显示系统，其特征在于，所述系统还包括：
置于所述FPGA芯片中的判断模块，用于判断所述缓存器读控制模块从所述两个存储区中读取的视频动态标识帧数据帧数据是黑场数据或静帧数据；
所述视频合成模块是当所述判断模块判断所述缓存器读控制模块从两个存储区中读取的视频动态标识帧数据帧数据不是黑场数据，且不是静帧数据时，将所述缓存器读控制模块从两个存储区中读取的视频动态标识帧数据合成到所述视频信号接收模块接收到的视频信号后输出的。
CN2012100329842A 2011-11-01 2012-02-14 一种视频动态标识信息的显示方法及系统 Pending CN102547184A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN2012100329842A CN102547184A (zh) 2011-11-01 2012-02-14 一种视频动态标识信息的显示方法及系统

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
CN201110339930 2011-11-01
CN201110339930.6 2011-11-01
CN2012100329842A CN102547184A (zh) 2011-11-01 2012-02-14 一种视频动态标识信息的显示方法及系统

Publications (1)

Publication Number Publication Date
CN102547184A true CN102547184A (zh) 2012-07-04

Family

ID=46353008

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2012100329842A Pending CN102547184A (zh) 2011-11-01 2012-02-14 一种视频动态标识信息的显示方法及系统

Country Status (1)

Country Link
CN (1) CN102547184A (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106776374A (zh) * 2017-01-23 2017-05-31 中国核动力研究设计院 一种基于fpga的高效数据缓冲方法
CN106875538A (zh) * 2017-01-20 2017-06-20 深圳怡化电脑股份有限公司 获取冠字号信息的方法和装置
CN113141487A (zh) * 2021-04-13 2021-07-20 合肥宏晶微电子科技股份有限公司 视频传输模组、方法、显示装置和电子设备

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101038578A (zh) * 2007-03-29 2007-09-19 上海大学 基于视音频嵌入式开发平台的图像数字信息参量控制选件二次开发板
CN101087428A (zh) * 2007-06-25 2007-12-12 北京恒通视讯科技发展有限公司 基于数字电视ts流的信息资讯平台
CN101764921A (zh) * 2009-12-25 2010-06-30 大连科迪视频技术有限公司 3g-sdi高清数字视频帧同步系统
CN101924882A (zh) * 2010-06-26 2010-12-22 大连捷成实业发展有限公司 基于fifo的台标机中动画实现的系统

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101038578A (zh) * 2007-03-29 2007-09-19 上海大学 基于视音频嵌入式开发平台的图像数字信息参量控制选件二次开发板
CN101087428A (zh) * 2007-06-25 2007-12-12 北京恒通视讯科技发展有限公司 基于数字电视ts流的信息资讯平台
CN101764921A (zh) * 2009-12-25 2010-06-30 大连科迪视频技术有限公司 3g-sdi高清数字视频帧同步系统
CN101924882A (zh) * 2010-06-26 2010-12-22 大连捷成实业发展有限公司 基于fifo的台标机中动画实现的系统

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106875538A (zh) * 2017-01-20 2017-06-20 深圳怡化电脑股份有限公司 获取冠字号信息的方法和装置
CN106776374A (zh) * 2017-01-23 2017-05-31 中国核动力研究设计院 一种基于fpga的高效数据缓冲方法
CN113141487A (zh) * 2021-04-13 2021-07-20 合肥宏晶微电子科技股份有限公司 视频传输模组、方法、显示装置和电子设备

Similar Documents

Publication Publication Date Title
CN107493448B (zh) 图像处理系统、图像显示方法及显示装置
TWI582751B (zh) 避免發送未改變區域至顯示器之技術
JP5079589B2 (ja) 表示制御装置及び表示制御方法
US20150138212A1 (en) Display driver ic and method of operating system including the same
CN111064906A (zh) 国产处理器和国产fpga多路4k高清视频综合显示方法
CN106713805B (zh) 一种基于fpga的数字视频显示接口模块及其通信方法
US20160358527A1 (en) Display device, driver of the display device, electronic device including the display device and the driver, and display system
CN108616717B (zh) 一种实时全景视频拼接显示装置及其方法
CN105744202B9 (zh) 一种v-by-one信号处理方法及装置
CN102497544B (zh) 一种对视频信号的存取进行控制的装置
CN1848225A (zh) 移动电话中使用两个显示缓冲器的旋转显示设备及其方法
CN109587421B (zh) 一种hd-sdi/3g-sdi收发及实时画中画切换输出处理方法
CN104333739A (zh) 拼墙系统回显装置和方法
CN110266972A (zh) 实现视频图像90°旋转的方法
CN102547184A (zh) 一种视频动态标识信息的显示方法及系统
CN114302087B (zh) 一种mipi数据传输模式转换方法、装置及电子设备
CN110187858B (zh) 图像显示方法及系统
CN113573111B (zh) 一种8k超高清视频转换点屏系统及点屏方法
CN101304533B (zh) 一种视频处理装置
US7081874B2 (en) Portable display device and method utilizing embedded still image buffer to facilitate full motion video playback
CN103618868A (zh) 移动设备的低分辨率视频播放方法及系统
US20100238186A1 (en) Display Controllers Including Memory Controllers
CN101930713A (zh) 显示装置的存储器架构及其读取方法
CN103680402B (zh) 一种基于leon3软核cpu的异步全彩led显示控制系统及其控制方法
US10891709B2 (en) Methods and apparatus for GPU attribute storage

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C12 Rejection of a patent application after its publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20120704