具体实施方式
光敏面在相同的帧时间段期间在其表面的不同捕捉区域上捕捉门控和非门控光二者。如以下实施例中所示,对门控光进行成像的时间段与对非门控光进行成像的时间段之间的时间延迟显著地少于获取帧所需要的时间。例如,在某些实施例中,延迟是约一微秒的量级,而帧时间段是毫秒的量级。例如,普通的帧时间段是25到30毫秒,而门控时间段与非门控时间段之间的转移延迟可以是约1或2微秒,并且每个门控和非门控时间段约为10微秒。
光敏面包括至少两个图像捕捉区域,一个用于捕捉门控光,并且一个用于捕捉非门控光。图像捕捉区域可以采用很多形状和形式。例如,图像捕捉区域可以是隔行CCD中的一组行。在其他实施例中,捕捉区域可以采用不同的几何形状,例如六边形、正方形、矩形等。
跟踪3D中的移动目标是门控3D相机的普通应用。图1A提供了当前技术提供的快速选通光敏面在其中可能有用的上下文示例。图1示出了控制光敏面以在相同帧中捕捉门控和非门控光的本技术实施例可在其中操作的目标识别、分析和跟踪系统10的示例实施例。目标识别、分析和跟踪系统10可用来识别、分析和/或跟踪诸如用户18等的人类目标。目标识别、分析和跟踪系统10的各实施例包括用于执行游戏或其他应用的计算环境12,以及用于从游戏或其他应用提供音频和视觉表示的视听设备16。系统10还包括用于捕捉3D中的位置和由用户所执行的移动的捕捉设备20,计算环境12接收、解释并使用这些位置和移动来控制游戏或其他应用程序。
在示例实施例中,在计算环境12中执行的应用可以是带有实时交互的游戏,诸如用户18正在播放的拳击游戏。例如,计算环境12可使用视听设备16来向用户18提供拳击对手15的视觉表示。计算环境12还可使用视听设备16来提供用户18可通过他的或她的移动来控制的玩家化身13的视觉表示。例如,用户18可在物理空间中挥拳猛击,这使得玩家化身13在游戏空间中挥拳猛击。由此,根据示例实施例,捕捉设备20使用此处描述的技术来捕捉物理空间中重拳的3D表示。捕捉设备中的处理器(参见图2)和目标识别、分析和跟踪系统10的计算环境12可用于识别并分析用户18在物理空间中的重拳,从而使得该重拳可被实时地解释为对游戏空间中的玩家化身13的姿势或游戏控制。
图2示出了可以在目标识别、分析和跟踪系统10中使用的捕捉设备20的示例的框图视图。在示例实施例中,捕捉设备20可以被配置为经由任何合适的技术来捕捉具有可以包括深度值的深度图像的视频,这些技术包括例如飞行时间、结构化光、立体图像等。根据一个实施例,捕捉设备20可将所计算的深度信息组织为“Z层”,或与从深度相机沿其视轴延伸的Z轴垂直的层。
如图2所示,根据一示例实施例,图像捕捉设备20包括图像相机组件22,该图像相机组件22可包括可用于捕捉场景的深度图像的IR光组件24、三维(3D)相机26和RGB相机28。例如,RGB相机可以捕捉反差图象。在飞行时间分析中,捕捉设备20的IR光组件24可以将红外光发射到场景上,并且然后可使用相机26的光敏面上的传感器来感测从场景中的一个或多个目标和对象的表面反向散射的光以获得深度图像。
在示例实施例中,捕捉设备20还可以包括可与图像相机组件22进行可操作的通信的处理器32。处理器32可包括标准化处理器、专用处理器、微处理器等,它们可执行用于接收深度图像、判断合适的目标是否可被包括在深度图像中、将合适的目标的图像转换为目标的骨架表示或模型的指令,或任何其他适合的指令。另外,如图3中所示,处理器可以发送可以是硬件、固件或软件信号的帧消息的开始和结束。
捕捉设备20还可以包括存储器组件34,该存储器组件34可以存储可以由处理器32执行的指令、由3-D相机或RGB相机捕捉到的图像或图像的帧、或任何其他合适的信息、图像等。根据一个示例实施例,存储器组件34可包括随机存取存储器(RAM)、只读存储器(ROM)、高速缓存、闪存、硬盘或任何其他合适的存储组件。如图2所示,在一个实施例中,存储器组件34可以是与图像相机组件22和处理器32进行通信的分开的组件。根据另一个实施例,存储器组件34可以被集成到处理器32和/或图像相机组件22中。
如图2所示,捕获设备20可以经由通信链路36与计算环境12通信。通信链路36可以是包括例如USB连接、火线连接、以太网电缆连接等的有线连接和/或诸如无线802.11b、802.11g、802.11a或802.11n连接等的无线连接。
另外,捕捉设备20可以通过通信链路36向计算环境12提供深度信息和由例如3D相机26和RGB相机28捕捉到的图像,以及可以由捕捉设备20生成的骨架模型。存在用于判断由捕捉设备20检测到的目标或对象是否与人类目标相对应的各种已知技术。骨架映射技术可随后用于确定该用户的骨架上的各个人体部分。其他技术包括将图像转换为人的人体模型表示以及将图像转换为人的网格模型表示。
骨架模型然后可被提供给计算环境12,使得计算环境可跟踪骨架模型并呈现与该骨架模型相关联的化身。在姿势识别引擎软件190的控制下,计算环境12还可基于,例如从骨架模型的各部分的三维移动中已经识别出的用户的姿势,来确定在计算机环境上执行的应用程序中要执行哪些控制命令。
图3示意地示出可用于测量到场景130的距离的门控3D图像相机组件22的实施例,该场景130具有由对象131和132示意地表示的对象。示意性地表示的相机组件22包括由透镜121表示的透镜系统、具有至少两个捕捉区域的光敏面300和合适的光源24,透镜系统将场景成像在捕捉区域上。以下示出并讨论用于图4的CCD实施例和图7的CMOS实施例的不同的图像捕捉区域的实施例。合适的光源的某些示例是激光或LED或激光和/或LED的阵列,其可由控制电路124来控制以光脉冲对场景130进行照明。
光源24的脉冲以及对光敏面300的不同图像捕捉区域的选通由控制电路124同步并控制。在一个实施例中,控制电路124包括时钟逻辑或可以访问时钟以生成同步所必要的时序。控制电路124包括激光或LED驱动电路,该激光或LED驱动电路使用例如驱动电子电路的电流或电压来以预定的脉宽来驱动光源24。控制电路124还可以访问电源(未示出)以及用于生成所需的不同电压电平的逻辑。控制电路124可以另外地或另选地访问不同的电压电平和用于确定时序和导电通路的逻辑,向该导电通路施加不同的电压电平以打开和关闭相应的图像捕捉区域。
为了获取场景130的3D图像,控制电路124控制光源24来发射由具有脉宽的方形光脉冲141的串140示意性地表示的光脉冲串,以对场景130进行照明。通常使用光脉冲串,因为光源可能无法在单个光脉冲中提供足够的能量,使得足够的光被场景中的对象从该光脉冲反射并且回到相机以提供到对象的令人满意的距离测量。设置光脉冲的强度、及其在光脉冲串中的数量,使得从该串中的所有光脉冲捕捉的反射光的量足以提供可接受的到场景中的对象的距离测量。通常,辐射的光脉冲是红外(IR)或近红外(NIR)光脉冲。
在门控时间段期间,短捕捉时间段可以具有约等于脉宽的持续时间。在一个示例中,短捕捉时间段可以是10-15纳秒,并且脉宽可以约为10纳秒。在此示例中,长捕捉时间段可以是30-45纳秒。在另一个示例中,短捕捉时间段可以是20纳秒,并且长捕捉时间段可以约为60纳秒。这些时间段仅作为示例,并且各实施例中的时间段可以在这些范围和值以外变化。
在预定时间流逝或延迟T后,在每个光脉冲141的发射时间之后,控制电路124基于门控或非门控时间段是否开始来打开或选通地开启光敏面300相应的图像捕捉区域。例如,行304和行305可被包括在构成图像捕捉区域之一的交替行的相同组中。(例如参见图7)。在另一个示例中,行304和305可以在不同的行组中,每个行组构成不同的图像捕捉区域。(例如参见图4)。图像捕捉区域被选通开启时,诸如光像素的光敏元件或光感测元件捕捉光。对光的捕捉是指接收光并存储它的电表示。
在一个示例中,对于门控时间段的每个脉冲,控制电路124将短捕捉时间段设置为等于光脉宽的持续时间。光脉宽、短捕捉时间段持续时间、和延迟时间T定义了由最小和最大边界距离界定的场景130的空间“成像片”。相机仅针对位于下限距离和上限距离之间的场景的对象来捕捉在门控捕捉时间段期间从该场景反射的光。在非门控时间段期间,相机试图捕捉由场景从脉冲所反射的到达相机的全部光以供对门控光图像数据的归一化。
对于场景130的若干区域131和132,来自光脉冲141的由场景130中的对象所反射的光由光脉冲146的串145来示意性地表示。来自位于成像片的场景130中的对象的反射光脉冲146由透镜系统121聚焦,并且在光敏面300的选通开启的区域的光敏像素(或光像素)302上成像。来自反射脉冲串145的光的量在光敏面300的光像素302上成像,并在捕捉时间段期间被存储以用于确定到场景130的对象的距离,以提供场景的3D图像。
在此示例中,控制电路124通信地耦合到图像捕捉设备20的处理器32以传递关于帧时序和帧传输的消息。帧捕捉时间段结束时,光敏面300所捕捉的已存储的图像数据被读出到存储器34中的帧缓冲区以供进一步处理,诸如由图2所示的目标识别、分析和跟踪系统10的处理器32和计算环境12。
图4示出控制包括至少两个图像捕捉区域作为交替行组的隔行CCD光敏面400的系统的示例。该系统可用于图3所示的系统中。在此实施例中,CCD光敏面400包括与线性阵列中的存储像素403相对齐的光敏像素或光像素402。在此示例中,区域是包括奇数行光像素416及其伴随存储像素417的非门控捕捉区域,以及包括偶数行光像素418及其伴随存储像素419的门控捕捉区域。
光像素402感测光,并且在光敏面的捕捉时间段期间入射到光敏面的光在光像素中生成光电荷。存储像素对光不敏感,并且入射到光敏面的光不在存储像素中生成光电荷。存储像素用于累积并且存储在光敏面的捕捉时间段期间在光像素中创建的光电荷。在此实施例中,每行存储像素403可被认为是垂直寄存器。存储像素403可以访问顺序地读出每行存储像素以传输到帧缓冲区34的水平移位寄存器404。
每行存储像素和每行光像素包括其自己的电极(参见图6A和6B中的631和641)。光像素和存储像素的运作通过控制施加到它们各自的电极的电压来控制。控制电路124使用光源24来生成光脉冲141。在此示例中,控制电路124使用电压(例如,Vevenl(V偶数行)428、Vevens(V偶数存储)426、Voddl(V奇数行)427、Vodds 425(V奇数存储)和Vsub(V衬底)424)来使一个图像捕捉区域在门控时间段422期间捕捉来自脉冲141的反射光,并且另一个图像捕捉区域在非门控捕捉时间段420期间捕捉来自脉冲141的反射光146。在此实施例中,控制电路124控制半导体设备的衬底电压Vsub 424、连接到奇数行中的光像素的电极的电压值Voddl 427、连接到奇数行中的存储像素的电极的电压值Vodds 425、连接到偶数行中的光像素的电极的电压值Vevenl 428、和连接到偶数行中的存储像素的电极的电压值Vevens 426。控制电路124可以具体化用于控制光敏面400和光源24的单独的控制区域,但是,光敏面中像素的捕捉能力的打开和关闭应当与用于为距离测量捕捉数据的光脉冲的发射同步。
图4还示出门控捕捉时间段422和非门控捕捉时间段420,每个时间段捕捉来自光脉冲141的反射光146。如示例性非门控捕捉时间段420内所见,来自光脉冲141的反射光146具有相对长捕捉时间段410,其中与诸如背景光之类的从其他源反射的光一起回到CCD光敏面400。而对示例性门控捕捉时间段422,偶数行418和419具有捕捉串145中从光脉冲141反射回到光敏面的光146的相对短捕捉时间段408。如上所述,例如,如果短捕捉时间段408是针对来自激光的20纳秒脉冲宽度的20纳秒,那么长捕捉时间段410可以是40到60纳秒。在另一个示例中,如果短捕捉时间段408是10-15纳秒,那么长捕捉时间段410是20-45纳秒。这些捕捉时间段仅作为示例,并且在其他实施例中可以变化,只要非门控捕捉时间段420中的长捕捉时间段410足够长以捕捉适合于对在短的捕捉时间段408或门控捕捉时间段422中的选通期间捕捉的光进行归一化的光。
在光脉冲串中可能需要多至一千个光脉冲,使得从场景到达相机的反射光的量足以提供帧中可接受的距离测量。为了将成像时间、和/或可能的图像模糊降低到可接受的水平,光脉冲的重复速率和对应的捕捉时间段的重复速率可有利地高达至少每秒107次或更多,并且因此具有约100纳秒或更短的重复时间段。此外,光脉冲宽度和短捕捉时间段的持续时间可等于约30纳秒或更短。运动捕捉相机的普通帧速率是每秒30帧,因此如果光敏面能够尽可能快地打开和关闭它的图像捕捉区域,那么短和长捕捉时间段越短,可以捕捉的门控和非门控时间段就越多。
在门控时间段中的每个重复的短捕捉时间段期间,像素的偶数行中的像素(存储和光像素二者)被控制处于“开(ON)”状态412。在开状态期间,光像素402将其累积的电荷传输到光敏面400中它们相应的存储像素403中。在整个门控时间段期间,奇数像素行中的像素被控制成处于“关(OFF)”状态,以禁止光像素将电荷传输到光敏面中它们相应的存储像素中。在非门控时间段中每个重复的长捕捉时间段期间,奇数行中的光像素402被控制成处于它们将其累积的电荷传输到它们相应的存储像素403的“开”状态414。偶数行中的像素被控制处于关状态以禁止整个非门控时间段期间的电荷传输。
以下讨论光敏面的不同的实施例,它们可在相同帧中门控时间段和非门控时间段被选通开启和选通关闭。无论使用哪种类型的技术,例如CCD或CMOS传感器(见图7),任一种可以使用诸如图5所描述的实施例的操作方法。
图5是在相同的帧时间段内在相同的光敏面上捕捉来自场景的交错的门控和非门控光的方法500的实施例的流程图。仅出于说明性而非限制性的目的,按照之前的实施例讨论图5。方法实施例500始于步骤502,以控制电路124可从捕捉设备20的处理器32接收的帧通知作为开始。在步骤504中,控制电路124开始门控光时间段。在步骤506中,控制电路124与光脉冲的生成同步地打开或关闭光敏面的第一图像捕捉区域以生成短捕捉时间段,以便在帧时间段内的门控时间段的每个短捕捉时间段期间捕捉门控光。如图3和4之前描述的,控制电路124控制光源24以及光敏面(300或400)的不同的捕捉区域,并且因此电路可以提供同步的控制信号。在步骤510的门控时间段422的结尾处,控制电路124在步骤512中关闭第一图像捕捉区域。在某些实施例中,控制电路124在门控时间段的结尾使所捕捉的图像数据从第一图像捕捉区域被传输到诸如捕捉设备20的存储器34之类的存储器。在其他实施例中,在帧的门控时间段期间捕捉到的图像数据在帧的结尾被传输到帧缓冲区存储器34。
在步骤516中,控制电路124开始相同帧时间段内的非门控时间段,控制电路124在步骤518中与光脉冲的生成同步地打开或关闭光敏面的第二图像捕捉区域以生成长捕捉时间段,以便在非门控时间段的每个长捕捉时间段期间捕捉非门控光。
对于在步骤522的非门控光时间段的结尾,控制电路在步骤524中关闭第二图像捕捉区域。同样在某些实施例中,控制电路124在非门控时间段的结尾使所捕捉的图像数据从第二图像捕捉区域被传输到诸如存储器34的存储器。同样,在其他实施例中,在非门控时间段期间捕捉到的图像数据在帧的结尾被传输到帧缓冲区存储器34。
控制电路在步骤526中可以确定帧的结尾是否出现。该判断可以基于来自处理器36的中断信号,或者在另一个示例中,控制电路可以监控帧时钟。如果帧的结尾尚未出现,则控制电路124继续再次在步骤504中开始另一个门控光时间段。如果帧的结尾已经出现,则控制电路124继续在步骤502中开始一个新的帧,并且再次开始门控和非门控时间段的交错或交替。对于新的帧的开始,在一个示例中存在诸如更新帧数量和帧时钟的开始的某些处理。
在图5的实施例中,门控和非门控时间段的交错始于门控时间段,但在其他实施例中顺序可以被颠倒。
图6A和6B的实施例仅出于说明目的在图4的实施例的上下文中被讨论,并且不旨在于是限制性的。在图6A的示例中,所示的操作的当前状态是在门控时间段的短捕捉时间段期间。对于此示例,在门控时间段期间激活偶数行402e、403e,并且在整个门控时间段期间关闭奇数行像素402o、403o。在非门时间段期间,以与偶数行像素相同的方式操作奇数行像素402o、403o。在另一个示例中,奇数行可以是门控时间段期间使用的指定集,并且在非门控时间段期间是偶数行。为了便于描述,对“偶数”像素的引用是指偶数行中的存储或光像素,并且对“奇数”像素的引用是指奇数行中的存储或光像素。
图6A示意地示出隔行CCD光敏面400的一个实施例的一部分的高度简化的横截面图。该部分如下示出两组代表性的光像素和存储像素:光像素402e和403e分别是光敏面400的偶数行418和419的;并且光像素402o和存储像素403o分别是奇数行416和417的。如由垂直虚线所指示的,任一类型的每个像素由光敏面中的区域的电气特性和大小将在操作期间将在其内改变的各个层构成。虚线不是不同类型的像素之间的精确分界,但是旨在辅助附图的观看者标识与不同像素相关联的光敏面的区域。
为方便呈现,假定隔行CCD 400被配置有掺杂架构,使得它捕捉下文称为“光电子”的电子,而不是来自入射光所生成的电子-空穴对的空穴。在其他实施例中,可以向CCD 400提供捕捉来自入射光所生成的电子一穴对的空穴的掺杂架构。
在该示例实施例中,CCD光敏面400包括硅p++掺杂衬底621、p掺杂外延层622、以及n掺杂层623。层623覆盖有二氧化硅绝缘层624。导电电极631(此示例中是多晶硅)形成在CCD光敏面的包括具有np结638的光像素402的区域上。在此示例中,多晶硅电极641也形成在CCD 400的包括具有np结648的存储像素403的区域上。向存储像素403传播的光60不在存储像素中创建光电子,因为该光由于存储像素被覆盖有“掩模”层644而被阻止进入存储像素。掩模层644的材料的示例是金属,该金属对光60是不透明的并且阻挡存储像素电极641下的区域被暴露于光60。在某些实施例中,电极641由对于光60不透明的导电材料形成,且电极提供了存储像素403的掩模来代替掩模层644或增强由掩模层所提供的掩模。
在此示例中,每个光像素402与其右侧的存储像素403相关联,且与其左侧的存储像素403电绝缘。光像素与其左侧的存储像素403的隔离例如可以通过注入合适的掺杂物、或通过形成由阴影区域647示意性地表示的浅沟道隔离区来实现。
如将在以下具体示例中讨论的,通常,光像素电极631和存储像素电极641相对于彼此偏置,使得当开电压值在长或短捕捉时间段期间被施加时,来自场景的光在光像素中所生成的光电荷快速地传输到该光像素的存储像素并在其中累积和存储。当闭电压值被施加到光像素电极631时,来自场景的光在光像素中所生成的光电荷排空到衬底,并且不从光像素传输到存储像素并在其中累积。光像素电极相对于存储像素电极的偏置对于光敏面的捕捉时间段和非捕捉时间段基本维持相同。
控制电路124在像素电连接的导电通路(例如金属线)上提供Vevenl 428、Vevens 426、Voddl 427和Vodds 425的开或关电压值。偶数存储像素403e在通路419上接收电压Vevens 426,而偶数光像素402e在通路418上接收电压Vevenl 428。类似地,奇数存储像素403o在通路417上接收电压Vodds 425,而奇数光像素402o在通路416上接收电压Voddl 427。控制电路124向衬底621提供基准电压Vsub 424,该基准电压Vsub 424将与开和关电压一同用于创建电势电压差以按需偏置像素,以便存储和不存储光电子或光电荷所表示的图像数据。
在图6A中,对于门控时间段内的短捕捉时间段,与偶数存储像素403e一样打开偶数光像素402e。电压Vsub 424、Vevenl 428和Vevens 426提供对分别位于光像素402e和存储像素403e的电极631e和641e下的np结638e和648e进行反偏置的电压差。电压在光像素402e和存储像素403e中生成各自的势阱632e和642e。存储像素电极641下的势阱642e比光像素电极631e下的势阱632e更深。
作为势阱632e与642e的深度差别的结果,在光像素402e及其对应的存储像素403e之间创建电场,如箭头所指示的,该电场将光像素中所生成的光电子驱动到存储像素。掺杂区647担任势垒以防止在光像素(例如402e)中形成的电子向左面漂移,并且进入位于左面的存储像素列(例如403o)。入射到光像素402e上的光所生成的光电子由阴影圈650表示,并被连续且快速地从光像素402e传输到该光像素的相关联的存储像素403e并在其中累积和存储。
该场使得在光像素402e中创建了光电子650之后基本立即将它们传输到该光像素的相关联的存储像素403e。光电荷从光像素中其被生成的位置传输到存储像素花费的时间由该光电荷的漂移速度以及从其被生成的位置到存储像素的距离来确定。该漂移速度是在光电子上运行的场的强度的函数,该强度是势阱632e和642e之间的电势差的函数。对于几伏特的典型电势差以及小于或等于约100微米的像素间距,光电子在可以小于或约等于几纳秒、或小于或约等于一纳秒的时间中传输到存储像素。
在反偏置np结638e和648e的一个示例中,Vsub 424从控制电路124接收开电压,该开电压由衬底层621接收。控制电路124经由导电路径418将偶数光像素402e的电极631e通上Vevenl 428的开电压。Vevenl 428比Vsub更正。经由导电通路419将存储像素403e上的电极641e通上Vevens 426的开电压值。Vevenl 426比电压Vsub424正得多。Vsub 424的开电压的示例是10伏,偶数光像素402e的开电压是15伏,偶数存储像素403e的开电压是30伏。
在图6A中,奇数像素402o和403o处于禁止图像捕捉的关状态。奇数光像素402o具有足以正偏置光像素402o中的np结638o的Vsub 424和Voddl 427之间的电压差。例如,如果Vsub 424是10伏,那么Voddl 427可以是15伏。然而,Vsub 424和Vodds 425之间的电压差不足以正偏置存储像素403o中的np结648o。例如,如果Vsub 424是10伏,那么Voddl 425可被设置为0伏或者负5伏。因此,尽管存储像素403o中的势阱642o可能在深度上被减少已降低的电压差,但是它们保持足够深以维持其在长捕捉时间段的先前非门控时间段期间奇数存储像素403o是活动的时间期间累积的光电荷。奇数光像素中的np结638o的正偏压使电荷从光像素中排空,并且使入射到光像素402o的光60所生成的光电子停止移动到存储像素403o,但被吸引到并且吸收到衬底621中。
对于奇数像素,无论是否在每个非门控时间段之后或在帧时间段中的全部非门控时间段之后为帧数据传输非门控时间段的已存储的光电子650,控制电路124在奇数像素行为整个门控时间段被选通关闭时控制电压值Voddl 427和Vodds 425。例如,在Vsub 424设置为10伏的情况下,Voddl 427可被设置为15伏,并且Vodds 425可被设置为0伏。如果来自每个非门控时间段的光电子650被累积并且每帧一次全部被传输,那么对于势阱642o的Vsub的当前值,Vodds 425足够正以保持足够深来维持它们在CCD 400的奇数像素行被选通开启的时间期间累积的光电荷。
如果每个非门控时间段的光电子650在长捕捉时间段的每个非门控时间段之后被传输到帧缓冲区,那么在门控时间段期间维持已累积的电荷不是问题。
在图6B中,在门控时间段内的短捕捉时间段之间的时间段打开偶数存储像素403e。在关状态中,偶数光像素402e和存储像素403e处于与奇数光像素402o和存储像素403o相同的状态。光像素402e正流向衬底621,并且势阱642e不接受电荷但是足够深以维持对光像素402e在门控时间段的之前的短捕捉时间段408期间所传输的光电子650的存储。在一个示例中,衬底电压Vsub 424具有比Vsub 424的开电压正得多的关电压,导致被正偏置的np结638e通过衬底621对光电子650进行放电,而图6B的存储像素的势阱642e具有维持光电子650的存储但不接受更多光电子的深度。在此示例中,导电通路416和417上由Voddl 427和Vodds 425控制的奇数像素402o、403o上的电压可以与导电通路418和419上的电压Vevenl 428和Vevens 426相同。Vsub 424关电压的示例是30伏,并且Voddl 427、Vodds 425、Vevenl 428和Vevens 426的电压被设置为15伏。
在另一个示例中,Vsub 424可以是在门控和非门控时间段二者期间维持的基准电压(例如15伏),并且奇数和偶数像素导电通路上的开和关电压可被改变以选通开启和选通关闭或打开和关闭相应的像素行。为了在短捕捉时间段408打开偶数像素402e、403e,使偶数光像素402e的电极631e通上比Vsub 424(例如15伏)更正的Vevenl 428(例如20伏),并且使偶数存储像素403e的电极641e通上比电压Vevenl 428正得多的电压Vevens 426(例如30伏)。
在此相同的门控时间段期间,如上所述,相同的Vsub 424(例如15伏)正被施加到其上形成有奇数光像素和奇数存储像素以及偶数光像素和偶数存储像素的衬底621上。对于奇数行的光像素402o和存储像素403o,虽然足以在奇数光像素402o中正偏置np结638o,但Voddl 427可以与Vevenl 428相同(例如20伏)或需要时比其小。然而,Vodds 425被设置为比Vevens 426(例如30伏)更低的电压值(例如0伏),Vevens 426生成影响势阱的大小尤其是存储像素403o的势阱642o的更小的电压差。Vodds 425值不如Vevens 426正在接收的开值正,导致不正向偏置奇数存储像素403o的np结648o。在门控时间段期间将奇数像素保持在关状态的相同的电压值Voddl 427和Vodds 425可用于电压值Vevenl 428和Vevens 426,以便在门控时间段中的短捕捉时间段408之间的时间段分别关闭或选通关闭偶数光像素402e和存储像素403e。
如上所述,奇数行光像素402o和存储像素403o在整个门控时间段为关,无论在短捕捉时间段期间还是它们之间的时间段。因此,奇数光像素402o接收Voddl 427上为关的相同的电压值,而偶数光像素在门控时间段422内短捕捉时间段408以外的时间段期间接收开Vevenl 428。类似地,在门控时间段422内长捕捉时间段408以外的时间段期间Vodds 425与Vevens 426相同。
可以快速地改变奇数(416、417)和偶数(418、419)电压导电通路上的开和关电压值Voddl 427、Vodds 425、Vevenl 428、Vevens 426以便电子地遮挡CCD 400。具体地,该遮挡足够迅速,使得CCD 400可足够快地被电子地选通以便在选通3D相机中用来测量到场景中的对象的距离,而不必具有附加的外部快速快门。在一个实施例中,切换开和关电压值以选通开启CCD用于具有少于或等于100纳秒的持续时间的长(410)和短(408)捕捉时间段。可任选地,短或长捕捉时间段具有小于或等于70纳秒的持续时间。在某些实施例中,短捕捉时间段具有小于35纳秒的持续时间。在某些实施例中,短捕捉时间段(408)具有小于或等于20纳秒的持续时间。
注意的是,本技术的实施例的实践不限于隔行CCD光敏面和包括隔行CCD光敏面的相机。例如,光敏面可以基于CMOS技术而不是CCD技术。
图7示出用于控制包括两个图像捕捉区域的CMOS光敏面700的系统实施例,在此示例中是偶数行和奇数行,一个在门控时间段期间使用,并且另一个在非门控时间段期间使用。在此示例中,不需要单独行的存储像素。在一个示例中,与每个光敏CMOS像素702相关联的控制和读出电路可以位于半导体光敏面的相应像素的区域内。在另一个示例中,用于像素的整个行或区域的控制和读出电路可以位于光敏面的行的部分中。CMOS布局的其他示例也可用于其他实施例中。
如在图4的CCD光敏面实施例400中,控制电路124控制光源24以生成光脉冲141。在此实施例中,它另外地为CMOS光敏面设备700提供源电压Vdd 724,经由导电通路718的偶数行电压728集,以及经由导电通路716的奇数行电压727。电压被设置为分别在非门控和门控时间段期间选通合适的行组。在此示例中,如奇数像素行开714所指示的,奇数像素行在门控时间段422是活动的,并且如偶数像素行开712所指示的,偶数像素行在非门控时间段420是活动的。如前所述,奇数行像素可以容易地被指定在非门控时间段期间使用,而偶数行像素被指定在门控时间段期间使用。
在图8A中示出可用于诸如图7的实施例的实施例中的CMOS像素技术的示例,图8A示出CMOS光选通技术的基本单位晶格的一个实施例820。基本单位晶格820包括在通道植入物(implant)内形成并被环状结构826a和826b围绕的两个浮动扩散822a和822b,结构826a和826b是浮动扩散822a和822b的传输选通并被称为传输选通环。传输选通不必是环,例如,它可以是六边形或其他围绕形状,只要该形状提供用于电荷传输的基本一致的360度电场分布。浮动扩散及其相关联的传输选通环的合成以下被称为“电荷传感元件”。
除用于以下附图的基本单位晶格820的结构和操作的讨论以外,可以在2009年7月17日提交的题为“CMOS Photogate 3D Camera System HavingImproved Charge Sensing Cell and Pixel Geometry”(具有改进的电荷感测单元和像素几何结构的CMOS光选通3D相机系统)的PCT申请PCT/IB2009/053113中找到关于该CMOS示例的更多信息,上述PCT申请通过引用合并于此。
根据PCT/IB2009/053113,由这些晶格形成的光像素由低电容来表征,并且因此可以提供对电荷累积中的微小变化的改进的敏感度。同时,施加到光选通的电压创建的电场在传感元件周围是基本方位对称的,并且已经发现从由通电的光选通本体定义的电荷累积区域穿过通道传播到浮动扩散的电子基本上没有经历作为传播方向的函数的阻挡。这可导致改进的传输特性。
光像素和由电荷传感元件形成的像素阵列也展示显著改进的填充因子。填充因子的60%或者更多是可以实现的。
图8A以平面图并且图8B和8C以横截面图示出基本单位晶格820的体系结构,根据技术的一个实施例,根据该体系结构形成一种类型的光像素,光选通像素。在图8A的俯视图中,单位晶格820包括三个基本上是圆形的N+浮动扩散822a、822b和822d。传输选通826a、826b和826d是分别围绕822a、822b和822d的环的形式。
浮动扩散822a和传输选通826a、以及浮动扩散822b和传输选通826b分别构成第一和第二电荷感测元件832a和832b。浮动扩散822d和传输选通826d构成提供背景照明取消的背景电荷排空元件832d。与电荷排空元件相关联的传输选通在发射照明脉冲之间的间隔期间被激励。在某些实施例中,不包括背景电荷排空元件832d。可以使用输出驱动器电路来代替以执行背景电荷排空。
一般而言,环形孔(circular aperture)836a、836b和836d与电荷传感元件832a和832b以及背景电荷排空元件832d相对齐。孔836a、836b和836d提供合适的间隙以暴露供方便布线访问的这些元件,并且为电荷传输提供基本上一致的360度电场分布。多晶硅光选通834还被形成为基本上覆盖晶格820上表面的全部区域的连续基本平面层。
图8B是跨图8A的X-X线的电荷传感元件832a的截面图,并且图8C是图8A的Y-Y线的电荷传感元件832a的截面图。结合图8B和8C,可以理解的是,仅示出电荷传感元件832a的几何形状,但电荷传感元件832b和电荷排空元件832d是基本相同的。还可以理解的是,浮动扩散822a和822b被连接到合适的输出电路(未示出),并且浮动扩散822d被连接到排空偏置电势Vdd。(在附图中,排空元件也被标识为“D”,并且电荷传感元件被标识为“A”和“B”。)在该实施例中,除电荷传感元件832a和832b、背景电荷排空元件832d和光选通834以外,单位晶格820的部分的基本结构可以是普通CMOS结构。单位包括例如位于P-外延层838上的N-掩埋通道植入物824,以及所需的金属漏及源平面和布线(未示出),P-外延层838在P+硅衬底840上分层。或者,可以采用任何其他合适且所需的体系结构。
多晶硅传输选通826a位于形成于N-掩埋通道植入物层824上的氧化物层828上。多晶硅光选通834还作为覆盖晶格820上表面基本上全部区域的连续基本平面层在氧化物层828上形成。如上所述,孔836a通过通道植入物层824为电荷传输提供基本一致的360度电场分布。
基本上是圆形的N+浮动扩散822a在N-掩埋通道植入物824内形成。多晶硅环状传输选通826a位于氧化物层828上。浮动扩散位于被埋通道植入物824内,并且因此氧化物层上的“围绕”传输选通形成可被认作是“光晕(halo)”,而不是划界边界。然而,为简单起见,将使用术语“围绕”来指代电荷传感晶格排列。
在操作中,在已知时间由合适电压的应用来激励与传出照明有关的光选通834(例如图3中的光脉冲141),并且保持激励达设置电荷收集间隔。从施加到光选通834的电压产生的电场在掩埋通道植入物层824创建电荷累积区域,并且从被成像的对象反射的光子穿过光选通834进入通道植入物层824,可导致光子在那里被释放。
随后交替激励环状传输选通826a达预定的集成间隔,在该集成间隔期间,通过通道824将已收集的电荷传输到浮动扩散822a。该电荷产生电压,该电压可被测量并用于确定到像素702对其成像的对象的一部分的距离。随后根据浮动扩散822a上的电荷产生的电压、光选通834和传输选通826a的时序的已知激活、以及光速确定飞行时间。由此,浮动扩散822a是CMOS光选通传感像素的传感节点。
图8C还示出包括在氧化物层828下的通道层824中形成并且重叠在P-阱837上的P+扩散区835的停止通道结构或“通道停止”。如果通道未被突然地终止,则从距离已激活传输选通最远的通道824的一端传输的电荷可能是不受控制并且有噪声。通道停止在通道层824的一端提供明确定义的终止以帮助促进受控电荷转移到浮动扩散822a。
图8D示出与基本单位晶格使用的晶格控制和读出电路的示例。也可以适用其他普通的CMOS控制和读出电路设计。用于光选通偏置842、传输选通A844a和传输选通B 844b的信号通路分别激励光选通834和传输选通A和B(例如,图8A中的826a和826b)。
输出电路846a和输出电路846b分别提供各个电荷传感元件832a和832b的浮动扩散822a和822b上的电荷产生的电压的输出A 845和输出B 847的读出电压。这些读出电路846a、846b可与基本单位晶格820形成在集成电路芯片上。向输出电路846a和846b提供选择848和重置850信号通路。
在采用脉冲照明的系统中,背景照射可在照射脉冲之间的间隔期间导致感测晶格832a、832b中的电荷累积。排空照明脉冲之间的这种电荷累积可能是有利的。关于使用TOF相机像素晶格的背景照射取消的更多信息,参见IEEESensors Journal的Kawahito等人的A CMOS Time-of-Flight Range Image Sensor(CMOS飞行时间范围图像传感器),2007年12月,第1578页。浮动扩散822d被连接到Vdd 849以提供放电通路,并且信号通路D 844d在发射照明脉冲之间的间隔期间激励传输选通D(例如图8B中的826d)以激活电荷的累积的放电。
可以按需组合基本单位晶格180以为特定的应用提供光收集能力。图9是包括两个基本单位晶格的基本光像素构建块的实施例的示意图。为了简明期间,省略了选通控制和读出电路、以及其他普通特征。
图9示出包括如虚线划界的两个基本晶格852和854的基本多晶格构建快850。晶格852包括传感元件856a和856b、以及背景电荷排空元件856d。晶格854包括传感元件858a和858b、以及背景电荷排空元件858d。如所见的,构建块850由具有暴露电荷传感和背景电荷排空元件的孔862的单个连续光选通860形成。
根据PCT申请PCT/IB2009/053113,基于发明人所执行的模拟研究,并假定3.3伏的最大选通激励、0.18微米CMOS制造技术、和70埃选通氧化物厚度,可以确定合适的近似晶格组件尺寸可以在以下范围内:光选通孔眼间隔(通道长度):1.0-6.0μ(例如3.0μ);传输选通环形宽度:0.3-1.0μm(例如,0.6μm);光选通孔眼到传输选通间隙:0.25-0.4μm(例如0.25μm);浮动扩散的直径:0.6-1.5μm(例如,0.6μm)。然而,应当理解,对本领域技术人员将是显而易见的是,合适的尺寸可以依赖于应用、制造技术的进步和其他因素,并且以上所述的参数不旨在是限制性的。
图10是如此处描述的使用单独的背景电荷排空元件来提供背景取消的基本单位晶格的示例性时序图。线(a)示出照明周期。线(b)和(c)示出用于“A”和“B”浮动扩散的纳秒范围内的集成时间,并且该集成时间由相应的“A”和“B”传输选通的激活时间来定义。线(d)示出由电荷排空元件传输选通的激活时间来定义的背景取消间隔。图10所示的时序也适用于没有背景取消的操作,或者使用电荷传感元件传输选通和/或光选通来激活背景电荷排空的实施例。
技术也可在可能具有与隔行CCD或CMOS光敏面不同的非线性结构的光敏面实施例中操作。也可以适用成像区域的其他配置或几何形状。例如,可以使用列代替行。取决于控制和读出电路的排列,每个其他像素可以在一个集合中,并且其他像素在另一个集合中。另外,如果需要可以指定多于两个成像区域。
尽管用结构特征和/或方法动作专用的语言描述了本主题,但可以理解,所附权利要求书中定义的主题不必限于上述具体特征或动作。更确切而言,上述具体特征和动作是作为实现权利要求的示例形式公开的。