CN102545787A - 射频识别中的增益数字式可调混频器 - Google Patents

Abstract

本发明公开了一种射频识别中的增益数字式可调混频器，其开关电路的各开关管都包括一衬底电极，各所述衬底电极相连接且都连接一电阻分压电路，电阻分压电路为各所述衬底电极提供一衬底偏置电压。电阻分压电路包括多个分压电阻、多个MOS分压开关管以及一译码器；各分压电阻的电阻相同并串联起来，各分压电阻在其串联位置处都输出一相应的分压，并各通过一MOS分压开关管连接到各衬底电极。通过译码器选通一MOS分压开关管实现将一个分压输出到各衬底电极。本发明混频器具有增益可调且能用数字信号实现对增益的调节的优点、且不增加混频器本身功耗。

Description

射频识别中的增益数字式可调混频器

技术领域

本发明涉及一种混频器，特别是涉及一种射频识别中的增益数字式可调混频器。

背景技术

随着物联网技术的发展，对相关设备的性能提出了更高的要求，而射频识别(RFID)作为物联网的重要组成部分，也同样要求RFID阅读器和标签具有较高的性能。混频器作为RFID中的一个重要模块，其主要功能是通过两个信号相乘实现频率转换。转换增益、噪声、线性度等是混频器的关键性能指标，直接影响着RFID系统的性能。

混频器一般是由跨导级、开关级以及负载组成的，跨导级将射频电压信号转换成射频电流信号，本振信号输入到开关级，从而控制晶体管的开和关，最后经由负载得到所需要的信号。

如图1所示，为现有Gilbert混频器的电路图，现有Gilbert混频器是由跨导电路、开关电路、尾电流电路和负载电路组成。

所述负载电路包括第一负载电阻R₁和第二负载电阻R₂，第一负载电阻R₁和第二负载电阻R₂的第一端都和电源电压VDD相连。

所述开关电路包括第一NMOS开关管M₄、第二NMOS开关管M₅、第三NMOS开关管M₆和第四NMOS开关管M₇；所述第一NMOS开关管M₄和第二NMOS开关管M₅的源极相连接组成第一电流路径、连接处为所述第一电流路径的输出端，所述第三NMOS开关管M₆和第四NMOS开关管M₇的源极相连接组成第二电流路径、连接处为所述第二电流路径的输出端；所述第一NMOS开关管M₄和所述第四NMOS开关管M₇的栅极都接第一本振电压信号LO+，所述第二NMOS开关管M₅和所述第三NMOS开关管M₆的栅极都接第二本振电压信号LO-，所述第一本振电压信号LO+和所述第二本振电压信号LO-为一对本振电压差分信号。

所述第一NMOS开关管M₄和所述第三NMOS开关管M₆的漏极都接所述第一负载电阻R₁的第二端，所述第二NMOS开关管M₅和所述第四NMOS开关管M₇的漏极都接所述第二负载电阻R₂的第二端。

所述第一负载电阻R₁的第二端为所述负载电路的第一输出端并组成第一信号输出端，所述第二负载电阻R₂的第二端为所述负载电路的第二输出端并组成第二信号输出端。所述第一信号输出端和第一输出隔直电容C₁的第一端相连、所述第二信号输出端和第二输出隔直电容C₂的第一端相连，第一输出隔直电容C₁的第二端输出中频电压信号IF+、第二输出隔直电容C₂的第二端输出中频电压信号IF-，所述中频电压信号IF+和所述中频电压信号IF-为一对中频电压差分信号。

所述跨导电路包括第一NMOS输入跨导管M₂、第二NMOS输入跨导管M₃。所述尾电流电路为一NMOS尾电流管M₁。所述第一NMOS输入跨导管M₂和所述第二NMOS输入跨导管M₃的源极都和所述NMOS尾电流管M₁的漏极相连接；所述NMOS尾电流管M₁的源极接地、所述NMOS尾电流管M₁的栅极接第一偏置电压V_B1。所述NMOS尾电流管M₁用于提供稳定的工作电流。

所述第一NMOS输入跨导管M₂的漏极与所述第一NMOS开关管M₄的源极及第二NMOS开关管M₅的源极相连接；所述第二NMOS输入跨导管M₃的漏极与所述第三NMOS开关管M₆的源极及第四NMOS开关管M₇的源极相连接。所述第一NMOS输入跨导管M₂的栅极为第一信号输入端，所述第二NMOS输入跨导管M₃的栅极为第二信号输入端。所述第一信号输入端连接第一射频电压信号RF+，所述第二信号输入端连接第二射频电压信号RF-；所述第一射频电压信号RF+和所述第二射频电压信号RF-为一对射频电压差分信号。

如图1所示的现有Gilbert混频器工作时，所述第一NMOS输入跨导管M₂和所述第二NMOS输入跨导管M₃分别将所述第一射频电压信号RF+和所述第二射频电压信号RF-转换为射频电流信号。所述第一本振电压信号LO+和所述第二本振电压信号LO-输入到所述开关电路，并控制所述开关电路的晶体管的开关，所述射频电流信号流过开关管后，相当于和开关的信号相乘，最后在所述第一负载电阻R₁和第二负载电阻R₂上就产生了和频和差频电压信号，在上混频器中用到了和频的射频信号，在下混频器中用到差频的中频信号，在本发明中用到了差分的中频信号，即最后通过所述第一负载电阻R₁和第二负载电阻R₂将射频电流信号转换为所述中频电压信号IF+和所述中频电压信号IF-输出。

如图1所示的现有Gilbert混频器的增益是相对固定的，而在实际系统调试过程中，如果混频器的增益可调则对整个系统性能的调试帮助很大。

发明内容

本发明所要解决的技术问题是提供一种射频识别中的增益数字式可调混频器，具有增益可调且能用数字信号实现对增益的调节的优点、且不增加混频器本身功耗。

为解决上述技术问题，本发明提供的射频识别中的增益数字式可调混频器包括：

一负载电路，包括第一输出端和第二输出端。

一开关电路，所述开关电路包括第一MOS开关管、第二MOS开关管、第三MOS开关管和第四MOS开关管；所述第一MOS开关管和第二MOS开关管的源极相连接组成第一电流路径、连接处为所述第一电流路径的输出端，所述第三MOS开关管和第四MOS开关管的源极相连接组成第二电流路径、连接处为所述第二电流路径的输出端；所述第一MOS开关管和第三MOS开关管的漏极连接所述负载电路的第一输出端，所述第二MOS开关管和第四MOS开关管的漏极连接所述负载电路的第二输出端；所述负载电路的第一输出端为第一信号输出端、所述负载电路的第二输出端为第二信号输出端，所述第一信号输出端和所述第二信号输出端分别连接一输出隔直电容，各所述输出隔直电容输出一对中频电压差分信号。

所述第一MOS开关管和所述第四MOS开关管的栅极都接第一本振电压信号，所述第二MOS开关管和所述第三MOS开关管的栅极都接第二本振电压信号，所述第一本振电压信号和所述第二本振电压信号为一对本振电压差分信号。

所述第一MOS开关管、所述第二MOS开关管、所述第三MOS开关管和所述第四MOS开关管都包括一衬底电极，各所述衬底电极相连接且都连接一电阻分压电路，所述电阻分压电路为各所述衬底电极提供一衬底偏置电压。

所述电阻分压电路包括多个分压电阻、多个MOS分压开关管以及一译码器；各所述分压电阻的电阻相同并串联起来，各所述分压电阻在其串联位置处都输出一相应的分压；各所述MOS分压开关管的源漏分别连接于各所述分压电阻的串联位置处和各所述衬底电极间，各所述MOS分压开关管的栅极分别和所述译码器的一输出端相连；所述译码器的输入端连接数字输入信号，所述数字输入信号选择各所述MOS分压开关管的开关状态从而输出相应的分压到各所述衬底电极。

一尾电流电路。

一跨导电路，所述跨导电路连接于所述开关电路和所述尾电流电路之间。

更进一步的改进是，各所述第一MOS开关管、所述第二MOS开关管、所述第三MOS开关管和所述第四MOS开关管都为NMOS管，即分别为所述第一NMOS开关管、所述第二NMOS开关管、所述第三NMOS开关管和所述第四NMOS开关管；各所述分压电阻的电阻满足使串联电路的电流小于50微安，各所述分压电阻在其串联位置处输出的分压满足均匀分布于0V到0.6V间。

更进一步的改进是，各所述分压电阻和各所述MOS分压开关管的个数都为八个，各所述MOS分压开关管为NMOS管；所述译码器包括3个输入端和8个输出端。

更进一步的改进是，所述负载电路包括第一负载电阻和第二负载电阻；所述第一负载电阻的第一端连接电源电压、所述第一负载电阻的第二端为所述负载电路的第一输出端；所述第二负载电阻的第一端连接电源电压、所述第二负载电阻的第二端为所述负载电路的第二输出端。

更进一步的改进是，所述尾电流电路为一NMOS尾电流管，所述NMOS尾电流管的源极接地，所述NMOS尾电流管的漏极与所述跨导电路相连，所述NMOS尾电流管的栅极接一偏置电压。

更进一步的改进是，所述跨导电路包括第一NMOS输入跨导管、第二NMOS输入跨导管M3；所述第一NMOS输入跨导管和所述第二NMOS输入跨导管的源极相连并都和所述NMOS尾电流管相连接；所述第一NMOS输入跨导管的漏极与所述第一电流路径的输出端相连接；所述第二NMOS输入跨导管的漏极与所述第二电流路径的输出端相连接；所述第一NMOS输入跨导管的栅极为第一信号输入端，所述第二NMOS输入跨导管的栅极为第二信号输入端；所述第一信号输入端和所述第二信号输入端分别连接一对射频电压差分信号。

本发明混频器通过引出开关电路的各开关管的衬底电极，并为各所述衬底电极提供数字可调式的衬底偏置电压，能够改变开关电路的各开关管的阈值电压，从而能够改变开关电路的各开关管在本振电压差分信号下的电流驱动能力，从而能够改变混频器的增益，使混频器具有增益可调且能用数字信号实现对增益的调节的优点、且不增加混频器本身功耗。

附图说明

下面结合附图和具体实施方式对本发明作进一步详细的说明：

图1是现有Gi lbert混频器的电路图；

图2是本发明实施例射频识别中的增益数字式可调混频器的电路图；

图3是本发明实施例的各开关管的衬底偏置电压和阈值电压的关系曲线；

图4是本发明实施例的各开关管的衬底偏置电压和转换增益的关系曲线。

具体实施方式

如图2所示，是本发明实施例射频识别中的增益数字式可调混频器的电路图，和图1所示的现有Gilbert混频器的电路图的差异主要为本发明实施例的开关电路的各开关管多了衬底电极的设置以及为各衬底电极提供衬底偏置电压的电阻分压电路。以下仅对本发明实施例的区别部分进行描述。

本发明实施例的所述开关电路的所述第一NMOS开关管M₄、所述第二NMOS开关管M₅、所述第三NMOS开关管M₆和所述第四NMOS开关管M₇都包括一衬底电极，各所述衬底电极相连接且都连接一电阻分压电路，所述电阻分压电路为各所述衬底电极提供一衬底偏置电压V_B2。

所述电阻分压电路包括8个分压电阻、8个NMOS分压开关管以及一译码器。

8个分压电阻分别为分压电阻R₃、分压电阻R₄、分压电阻R₅、分压电阻R₆、分压电阻R₇、分压电阻R₈、分压电阻R₉、分压电阻R₁₀，各所述分压电阻的电阻相同并串联在电源电压VDD和地之间，各所述分压电阻在其串联位置处都输出一相应的分压，各相应的分压提供给各所述衬底电极即为衬底偏置电压V_B2。各所述分压电阻的电阻满足使串联电路的电流小于50微安，各所述分压电阻在其串联位置处输出的分压满足均匀分布于0V到0.6V间。

8个NMOS分压开关管分别为NMOS分压开关管M₈、NMOS分压开关管M₉、NMOS分压开关管M₁₀、NMOS分压开关管M₁₁、NMOS分压开关管M₁₂、NMOS分压开关管M₁₃、NMOS分压开关管M₁₄、NMOS分压开关管M₁₅，各所述MOS分压开关管的源漏分别连接于各所述分压电阻的串联位置处和各所述衬底电极间。

所述译码器包括3个输入端和8个输出端。所述译码器的输入端连接数字输入信号X₂X₁X₀。所述译码器的各所述输出端分别连接一个所述MOS分压开关管的栅极。所述数字输入信号选择各所述NMOS分压开关管的开关状态即选通一个NMOS分压开关管从而输出相应的分压到各所述衬底电极，即为各所述衬底电极提供一衬底偏置电压V_B2。

由上可知，现有Gilbert混频器的开关电路的开关管不单独设置衬底电极，开关管的衬底电压和源极电压都是接地或接在一起，所以现有Gilbert混频器的开关电路的开关管的源衬电压V_SB是固定不变。

而本发明实施例的所述开关电路的所述第一NMOS开关管M₄、所述第二NMOS开关管M₅、所述第三NMOS开关管M₆和所述第四NMOS开关管M₇则都包括一衬底电极且各所述衬底电极都连接一可调的衬底偏置电压V_B2。这样本发明实施例的所述开关电路的各开关管的衬底电压设置成一个电压控制端，开关管的源衬电压V_SB可以变化，当V_SB的值变化时，所述开关电路的各开关管的阈值电压也跟着变化，阈值电压和衬底电压的关系为如下公式1所述：

$V_{\mathrm{th}}=V_{\mathrm{th}0}+\mathrm{\γ}(\sqrt{|2{\mathrm{\φ}}_f+V_{\mathrm{SB}}|}-\sqrt{\left|{2\mathrm{\φ}}_f\right|})---1$

其中V_th0是界面的电子浓度等于p型衬底多子浓度的栅压，γ为体效应系数，φ_f是与衬底浓度有关的常量，V_SB为晶体管的源衬电压。

本发明实施例的所述开关电路的各开关管即开关管中，四个开关管的源极直流电压为0.6V，四个开关管的各所述衬底电极电压即第四端电压从0到0.6V可调，随着各所述衬底电极电压的上升，阈值电压逐渐减小，就相当于增强了本振信号(LO)的功率，LO的驱动能力增强，混频器的转换增益CG和LO的关系为如公式2所述：

$\mathrm{CG}=g_m{R}_L\frac{2}{\mathrm{\π}}\sqrt{1-\frac{3-2\sqrt{2}}{{2A}_{\mathrm{LO}}}\frac{I_B}{{\mathrm{\μ}}_n{C}_{\mathrm{OX}}\frac{W}{L}}}---2$

其中，g_m为混频器的等效输入跨导，R_L为混频器的等效输出阻抗，A_LO为LO信号的幅度。可知，LO驱动信号的增强，能使得混频器的转换增益CG有所提高。当LO信号足够大时，开关管成为理想的开关。

由上述可知，改变开关管的衬底偏置电压V_B2，则能实现混频器转换增益的可调。如图3所示，在本发明实施例中，随着各开关管的衬底偏置电压V_B2的升高，各开关管的阈值电压逐渐下降。如图4所述，在本发明实施例中，随着各开关管的衬底偏置电压V_B2的升高，混频器的转换增益CG也随之增加。

以上通过具体实施例对本发明进行了详细的说明，但这些并非构成对本发明的限制。在不脱离本发明原理的情况下，本领域的技术人员还可做出许多变形和改进，这些也应视为本发明的保护范围。

Claims (6)

1.一种射频识别中的增益数字式可调混频器，其特征在于，包括：

一负载电路，包括第一输出端和第二输出端；

一开关电路，所述开关电路包括第一MOS开关管、第二MOS开关管、第三MOS开关管和第四MOS开关管；所述第一MOS开关管和第二MOS开关管的源极相连接组成第一电流路径、连接处为所述第一电流路径的输出端，所述第三MOS开关管和第四MOS开关管的源极相连接组成第二电流路径、连接处为所述第二电流路径的输出端；所述第一MOS开关管和第三MOS开关管的漏极连接所述负载电路的第一输出端，所述第二MOS开关管和第四MOS开关管的漏极连接所述负载电路的第二输出端；所述负载电路的第一输出端为第一信号输出端、所述负载电路的第二输出端为第二信号输出端，所述第一信号输出端和所述第二信号输出端分别连接一输出隔直电容，各所述输出隔直电容输出一对中频电压差分信号；

所述第一MOS开关管和所述第四MOS开关管的栅极都接第一本振电压信号，所述第二MOS开关管和所述第三MOS开关管的栅极都接第二本振电压信号，所述第一本振电压信号和所述第二本振电压信号为一对本振电压差分信号；

所述第一MOS开关管、所述第二MOS开关管、所述第三MOS开关管和所述第四MOS开关管都包括一衬底电极，各所述衬底电极相连接且都连接一电阻分压电路，所述电阻分压电路为各所述衬底电极提供一衬底偏置电压；

所述电阻分压电路包括多个分压电阻、多个MOS分压开关管以及一译码器；各所述分压电阻的电阻相同并串联起来，各所述分压电阻在其串联位置处都输出一相应的分压；各所述MOS分压开关管的源漏分别连接于各所述分压电阻的串联位置处和各所述衬底电极间，各所述MOS分压开关管的栅极分别和所述译码器的一输出端相连；所述译码器的输入端连接数字输入信号，所述数字输入信号选择各所述MOS分压开关管的开关状态从而输出相应的分压到各所述衬底电极；

一尾电流电路；

一跨导电路，所述跨导电路连接于所述开关电路和所述尾电流电路之间。

2.如权利要求1所述射频识别中的增益数字式可调混频器，其特征在于：各所述第一MOS开关管、所述第二MOS开关管、所述第三MOS开关管和所述第四MOS开关管都为NMOS管；各所述分压电阻的电阻满足使串联电路的电流小于50微安，各所述分压电阻在其串联位置处输出的分压满足均匀分布于0V到0.6V间。

3.如权利要求1所述射频识别中的增益数字式可调混频器，其特征在于：各所述分压电阻和各所述MOS分压开关管的个数都为八个，各所述MOS分压开关管为NMOS管；所述译码器包括3个输入端和8个输出端。

4.如权利要求1所述射频识别中的增益数字式可调混频器，其特征在于：所述负载电路包括第一负载电阻和第二负载电阻；所述第一负载电阻的第一端连接电源电压、所述第一负载电阻的第二端为所述负载电路的第一输出端；所述第二负载电阻的第一端连接电源电压、所述第二负载电阻的第二端为所述负载电路的第二输出端。

5.如权利要求1所述射频识别中的增益数字式可调混频器，其特征在于：所述尾电流电路为一NMOS尾电流管，所述NMOS尾电流管的源极接地，所述NMOS尾电流管的漏极与所述跨导电路相连，所述NMOS尾电流管的栅极接一偏置电压。

6.如权利要求1所述射频识别中的增益数字式可调混频器，其特征在于：所述跨导电路包括第一NMOS输入跨导管、第二NMOS输入跨导管M3；所述第一NMOS输入跨导管和所述第二NMOS输入跨导管的源极相连并都和所述NMOS尾电流管相连接；所述第一NMOS输入跨导管的漏极与所述第一电流路径的输出端相连接；所述第二NMOS输入跨导管的漏极与所述第二电流路径的输出端相连接；所述第一NMOS输入跨导管的栅极为第一信号输入端，所述第二NMOS输入跨导管的栅极为第二信号输入端；所述第一信号输入端和所述第二信号输入端分别连接一对射频电压差分信号。

Images