CN102523009A - 一种低噪声混频器及发射机 - Google Patents
一种低噪声混频器及发射机 Download PDFInfo
- Publication number
- CN102523009A CN102523009A CN2011104605067A CN201110460506A CN102523009A CN 102523009 A CN102523009 A CN 102523009A CN 2011104605067 A CN2011104605067 A CN 2011104605067A CN 201110460506 A CN201110460506 A CN 201110460506A CN 102523009 A CN102523009 A CN 102523009A
- Authority
- CN
- China
- Prior art keywords
- unit
- digital switch
- switch unit
- mixing unit
- superpositing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Superheterodyne Receivers (AREA)
Abstract
本发明提供一种发射机和低噪声混频器，所述发射机包括：平衡-非平衡转换器、匹配网络和功率放大器，其特征在于，还包括：低噪声混频器，所述低噪声混频器依次与所述平衡-非平衡转换器、匹配网络和功率放大器连接，其中，所述低噪声混频器，用于对接收的低频模拟正交基带信号和正交本振信号进行上变频处理，得到所需的差分射频信号，并在接收到低电平的控制信号时，将所述差分射频信号输出到所述平衡-非平衡转换器中；所述平衡-非平衡转换器，用于将接收到的差分射频信号转换为单端信号，并将所述单端信号依次经过所述匹配网络和功率放大器，并通过发射天线发送。本发明解决了现有技术中在控制发射增益的同时有效降低发射机的噪声的技术问题。
Description
技术领域
本发明涉及通信技术领域，特别涉及一种低噪声混频器及发射机。
背景技术
混频器是发射机的重要组成部分，而发射机通常用于移动终端中，它的作用是把频率较低的基带信号转换为频率较高的射频信号。为了要控制移动终端(如移动电话)的发射功率强度，对混频得到的射频信号还必须经过可变增益放大器来实现功率控制，常用的结构是把混频器和可变增益放大器级联，如图1所示，为现有的发射机前端电路的结构示意图，包括的主要器件为：混频器、可变增益放大器、平衡-非平衡转换器(Balun)、匹配网络和功率放大器以及天线等。在该图中，混频器主要包括一个混频单元。低频模拟正交基带信号(BB_I和BB_Q)送到混频器的基带信号输入端口；同时，正交本振信号(LO_I和LO_Q)也送到混频器中，两组信号经过混频器处理，输出的射频信号(即RF_P和RF_N)，并将混频器输出的射频信号耦合到可变增益放大器中，可以通过改变可变增益放大器的负载来控制可变增益放大器的增益，即输出电压和输入电压的比值；之后，将可变增益放大器的输出信号(即AMP_P和AMP_N)依次经过Balun，匹配网络和功率放大器，最后，通过天线发射出去。
由此可知，上述电路中，将基带信号转换为射频信号的总增益等于混频器的增益和可变增益放大器增益的乘积，而由于可变增益放大器的增益可以控制，即可以通过改变可变增益放大器的增益来控制发射机前端电路的总增益的。
但是，在对现有技术的研究和实践过程中，本发明的发明人发现，现有的实现方式中，发射机的噪声较大，难以实现对信号误差要求高的通信标准，这是因为，发射机噪声主要来源于混频器和可变增益放大器中的有源器件。因此，如何在控制发射增益的同时降低发射机的噪声，是目前有待解决的技术问题。
发明内容
本发明实施例提供一种低噪声混频器及发射机，以解决现有技术中在控制发射增益的同时有效降低发射机的噪声的技术问题。
为解决上述技术问题，本发明实施例提供一种发射机，包括：平衡-非平衡转换器、匹配网络和功率放大器和低噪声混频器，所述低噪声混频器依次与所述平衡-非平衡转换器、匹配网络和功率放大器连接，其中，
所述低噪声混频器，用于对接收的低频模拟正交基带信号和正交本振信号进行上变频处理，得到所需的差分射频信号，并在接收到低电平的控制信号时，将所述差分射频信号输出到所述平衡-非平衡转换器中；
所述平衡-非平衡转换器，用于将接收到的差分射频信号转换为单端信号，并将所述单端信号依次经过所述匹配网络和功率放大器，并通过发射天线发送。
优选的，所述低噪声混频器包括：
至少两个混频单元、至少四个数字开关单元，以及两个叠加单元，其中，每个混频单元与两个数字开关单元连接，一个叠加单元分别与每个混频单元连接的一个数字开关单元连接，另一个叠加单元分别与每个混频单元连接的另一个数字开关单元连接；所述两个叠加单元分别与平衡-非平衡转换器连接，与每个混频单元连接的两个数字开关单元由独立的控制信号同时控制其开或关。
优选的，所述两个混频单元为结构和尺寸相同的混频单元，或者，所述两个混频单元为结构相同，但尺寸不同的混频单元；所述四个数字开关单元为相同的数字开关。
优选的，与每个混频单元连接的两个数字开关单元，在接收到的控制信号为高电平时，所述两个数字开关单元同时断开，不能将所述差分射频信号输出到所述叠加单元中；
与每个混频单元连接的两个数字开关单元，在接收到的控制信号为低电平时，所述两个数字开关单元同时闭合，并将所述差分射频信号输出到与其连接的叠加单元中；
每个叠加单元，对接收到的差分射频信号进行叠加后输出到所述平衡-非平衡转换器中。
优选的，所述混频单元包括：第一双平衡混频器、第二双平衡混频器和一个加法器，其中，所述第一双平衡混频器的一端与相互正交的两个通道的第一通道连接，另一端与所述加法器连接；所述第二双平衡混频器的一端与相互正交的两个通道的第二通道连接，另一端与所述加法器连接。
优选的，所述数字开关单元为PMOS管。
相应的，本发明还提供一种低噪声混频器，所述低噪声混频器包括：至少两个混频单元、至少四个数字开关单元，以及两个叠加单元，其中，每个混频单元与两个数字开关单元连接，一个叠加单元分别与每个混频单元连接的一个数字开关单元连接，另一个叠加单元分别与每个混频单元连接的另一个数字开关单元连接；所述两个叠加单元分别与平衡-非平衡转换器连接，与每个混频单元连接的两个数字开关单元由独立的控制信号同时控制其开或关，其中，
每个混频单元，用于将接收的低频模拟正交基带信号和正交本振信号进行上变频处理，并将得到所需的差分射频信号输出至与对应的所述两个数字开关单元；
与每个混频单元连接的两个数字开关单元，用于按照接收到的控制信号，确定是否将所述差分射频信号输出到对应的叠加单元上；
每个叠加单元，用于将接收到的差分射频信号进行叠加后，输出到所述平衡-非平衡转换器中。
优选的，所述混频单元为结构和尺寸相同的混频单元，或者，所述两个混频单元为结构相同，但尺寸不同的混频单元；所述数字开关单元为相同的数字开关。
优选的，与每个混频单元连接的两个数字开关单元，在接收到的控制信号为高电平时，所述两个数字开关单元同时断开，不能将所述差分射频信号输出到所述叠加单元；
与每个混频单元连接的两个数字开关单元，在接收到的控制信号为低电平时，所述两个数字开关单元同时闭合，并将所述差分射频信号输出到与其连接的叠加单元上；
每个叠加单元，对接收到的差分射频信号进行叠加后输出到所述平衡-非平衡转换器中。
优选的，所述混频单元包括：第一双平衡混频器、第二双平衡混频器和一个加法器，其中，所述第一双平衡混频器的一端与相互正交的两个通道的第一通道连接，另一端与所述加法器连接；所述第二双平衡混频器的一端与相互正交的两个通道的第二通道连接，另一端与所述加法器连接。
优选的，所述数字开关单元为PMOS管。
本发明提供一种发射机及低噪声混频器，通过采用信号控制低噪声混频器中混频单元的个数，实现了发射增益的控制，从而取代了现有技术中可变增益放大器，不仅简化了电路结构，而且省去了具有显著噪声贡献的放大器输入管，达到降低整体电路的噪声的目的。使发射机电路的噪声性能符合更严格的无线通信标准。
附图说明
图1为本发明提供的一种发射机的结构示意图；
图2为本发明提供的一种低噪声混频器的结构示意图；
图3为本发明提供一种低噪声混频器的应用实例的结构示意图；
图4为图3中一个混频单元的结构示意图；
图5为本发明提供一种混频单元的电路图。
具体实施方式
为了使本技术领域的人员更好地理解本发明实施例的方案，下面结合附图和实施方式对本发明实施例作进一步的详细说明。
请参阅图1，为本发明提供的一种发射机的结构示意图；即发射机的前端电路，所述发送机包括：低噪声混频器11、平衡-非平衡转换器(Balun)12、匹配网络13、功率放大器14和天线15，其中，所述低噪声混频器11依次与所述平衡-非平衡转换器12、匹配网络13和功率放大器14连接，并通过天线15发射数据。
在该实施例中，低噪声混频器接收的低频模拟正交基带信号以BB_I和BB_Q表示，接收到的正交本振信号以LO_I和LO_Q表示，差分射频信号以RF_P和RF_N表示，但并不限于此，
其中，所述低噪声混频器11，用于对接收的低频模拟正交基带信号BB_I和BB_Q和正交本振信号LO_I和LO_Q进行上变频处理，得到所需的差分射频信号RF_P和RF_N，并在接收到低电平的控制信号时，将所述差分射频信号RF_P和RF_N输出到所述平衡-非平衡转换器12中；
也就是说，本发明中，将低频模拟正交基带信号BB_I和BB_Q送到射频混频器的基带信号输入端口；同时，将正交本振信号LO_I和LO_Q也送到混频器中，这两组信号在混频单元中直接上变频为所需的差分射频信号RF_P和RF_N，之后，将差分射频信号RF_P和RF_N直接输出至平衡-非平衡转换器12。
所述平衡-非平衡转换器12，用于将接收到的差分射频信号RF_P和RF_N转换为单端信号，并将所述单端信号依次经过所述匹配网络和功率放大器，并通过发射天线发送。
也就是说，在平衡-非平衡转换器12将所述差分射频信号RF_P和RF_N转换为单端信号后，所述平衡-非平衡转换器12将所述单端信号经过匹配网络和功率放大器后，可以从天线发射出去。
其中，本实施例中的平衡-非平衡转换器，是将差分信号输入转换为单端信号输出的器件，可以直观认为是两组耦合线圈。
优选的，所述低噪声混频器包括：至少两个混频单元、至少四个数字开关单元，以及两个叠加单元，其中，每个混频单元与两个数字开关单元连接，一个叠加单元分别与每个混频单元连接的一个数字开关单元连接，另一个叠加单元分别与每个混频单元连接的另一个数字开关单元连接；所述两个叠加单元分别与平衡-非平衡转换器连接，与每个混频单元连接的两个数字开关单元由独立的控制信号同时控制其开或关。
也就是说，所述低噪声混频器可以包括N个混频单元，以及2N个数字开关单元以及2个叠加单元，N为大于等于2的自然数，其中，每个混频单元分别与两个数字开关单元连接，所述两个数字开关单元的开和关由分别由独立的控制信号同时控制。每个混频单元的输出为差分射频信号，即一对正负差分射频信号，即RF_P和RF_N，每路差分信号与一个数字开关单元连接；一个叠加单元分别与每个混频单元连接的一个数字开关单元连接，另一个叠加单元分别与每个混频单元连接的另一个数字开关单元连接；所述两个叠加单元分别与平衡-非平衡转换器连接。其低噪声混频器的结构详见下述实施例，在此不再赘述。
比如，以低噪声混频器包括第一混频单元和第二混频单元，以及第一数字开关单元、第二数字开关单元、第三数字开关单元和第四数字开关单元，第一叠加单元和第二叠加单元为例，但并不限于此。其中，第一混频单元分别与第一数字开关单元和第二数字开关单元连接；所述第二混频单元分别与第三数字开关单元和第四数字开关单元连接。所述第一数字开关单元和第二数字开关单元由第一独立控制信号同时控制其开或关；所述第三数字开关单元和第四数字开关单元由第二独立控制信号同时控制其开或关。所述第一叠加单元分别与第一数字开关单元和第三数字开关单元连接，第二叠加单元分别与第二数字开关单元和第二四数字开关单元连接，其中，通过所述第一数字开关单元和第三数字开关单元的差分射频信号分别为RF_P或者RF_N，或者通过所述第二数字开关单元和第四数字开关单元的差分射频信号分别为相应的RF_N或者RF_P。
需要说明的是，在该例子中，所述第一混频单元和第二混频单元可以为结构和尺寸相同的混频单元，也可以为尺寸和/或性能不同，但结构相同的混频单元，本实施例不作限制；
所述第一数字开关单元、第二数字开关单元、第三数字开关单元和第四数字开关单元可以为相同的数字开关，比如PMOS管等，也可以为结构不同的数字开关，但并不限于此。
所述第一独立控制信号和第二独立控制信号可以是相同的数字控制控制，也可以是不同的数字控制信号，比如，同时为高电平信号，或低电平信号，也可以是第一独立控制信号为高电平信号，第二独立控制信号为低电平信号，反之也可。
在该实施例中，所述两个混频单元以结构和尺寸相同为优选实施例，所述四个数字开关单元以相同的数字开关为优选实施例。
优选的，在该实施例中，当与每个混频单元连接的两个数字开关单元接收到的控制信号为高电平时，所述两个数字开关单元同时断开，不能将所述差分射频信号输出到所述叠加单元中；即相当于所述混频单元停止工作；与每个混频单元连接的两个数字开关单元接收到的控制信号为低电平时，所述两个数字开关单元同时闭合，将所述差分射频信号输出到与其连接的叠加单元中；所述叠加单元对接收到的差分射频信号进行叠加后输出到所述平衡-非平衡转换器中。
优选的，所述混频单元包括：第一双平衡混频器、第二双平衡混频器和一个加法器，其中，所述第一双平衡混频器的一端与相互正交的两个通道的第一通道连接，另一端与所述加法器连接；所述第二双平衡混频器的一端与相互正交的两个通道的第二通道连接，另一端与所述加法器连接。在该实施例中第一双平衡混频器与第二双平衡混频器为结构和性能相同的双平衡混频器。
本发明还提供一种低噪声混频器，所述低噪声混频器包括：至少两个混频单元、至少四个数字开关单元，以及两个叠加单元，其中，每个混频单元与两个数字开关单元连接，一个叠加单元分别与每个混频单元连接的一个数字开关单元连接，另一个叠加单元分别与每个混频单元连接的另一个数字开关单元连接；所述两个叠加单元分别与平衡-非平衡转换器连接，与每个混频单元连接的两个数字开关单元由独立的控制信号同时控制其开或关，其中，每个混频单元，用于将接收的低频模拟正交基带信号和正交本振信号进行上变频处理，并将得到所需的差分射频信号输出至与对应的所述两个数字开关单元；与每个混频单元连接的两个数字开关单元，用于按照接收到的控制信号，确定是否将所述差分射频信号输出到对应的叠加单元上；每个叠加单元，用于将接收到的差分射频信号进行叠加后，输出到所述平衡-非平衡转换器中。
为了便于描述，请参阅图2，为本发明提供一种低噪声混频器的结构示意图。在该实施例中，所述低噪声混频器以包括2个混频单元，4个数字开关单元以及2个叠加单元为例，但并不限于此，也可以包括4个混频单元，8个数字开关单元以及2个叠加单元为例，后续类推。
如图2所示，所述低噪声混频器以包括第一混频单元21和第二混频单元22、第一数字开关单元23、第二数字开关单元24、第三数字开关单元25、第四数字开关单元26，以及第一叠加单元27和第二叠加单元28为例，但并不限于此，
在图2中，所述第一混频单元21与第一数字开关单元23和第二数字开关单元24连接，以及第二混频单元22与第三数字开关单元25和第四数字开关单元26连接；所述第一数字开关单元23和第二数字开关单元24由第一个独立的控制信号同时控制其开或关；第三数字开关单元25和第四数字开关单元26由第二个独立的控制信号同时控制其开或关；而第一和第二个独立的控制信号可以相同也可以不同，比如同时为高电平信号，或者同时为低电平信号，或者一个独立信号为高电平信号，另一独立信号为低电平信号等，本实例不作限制，第一叠加单元27的一端分别与第一数字开关单元23和第三数字开关单元25连接，第二叠加单元28的一端分别与第二数字开关单元24和第四数字开关单元26连接，第一叠加单元27和第二叠加单元28的另一端分别与平衡-非平衡转换器连接，其中，
优选的，如果与第一混频单元21连接的第一数字开关单元23和第二数字开关单元24，接收到的控制信号为低电平信号时，所述第一数字开关单元23和第二数字开关单元24同时闭合，并将所述差分射频信号输出到与其连接的叠加单元上(比如第一数字开关单元23将差分射频信号的一路输出至与其连接的第一叠加单元27上，第二数字开关单元24将差分射频信号的另一路输出至与其连接的第二叠加单元28上)，之后，第一叠加单元27对接收到的所有差分射频信号进行叠加后，接通与平衡-非平衡转换器的连接，并将所述叠加后的差分射频信号输出到平衡-非平衡转换器中，同时，第二叠加单元28对接收到的所有差分射频信号进行叠加后，接通与平衡-非平衡转换器的连接，并将所述叠加后的差分射频信号输出到平衡-非平衡转换器中；否则，第一叠加单元27和第一叠加单元28分别断开与平衡-非平衡转换器的连接。
优选的，所述第一混频单元和第二混频单元为结构和尺寸相同的混频单元，也可以为结构相同，尺寸不同的混频单元；所述第一数字开关单元至第四数字开关单元均可以为相同的数字开关单元，也可以为不同的数字开关单元，但并不限于此，本发明以相同为优选实施例。
还请参阅图3，为本发明提供一种低噪声混频器的应用实例的结构示意图，如图3所示，包括N个混频单元和2N个数字开关单元(即2N个SW1-SWN，N为大于等于2的自然数，以及2个叠加单元。在该实施例中，N个混频单元的结构和尺寸以均相同为例，2N个数字开关单元的类型也以均相同为例，2个叠加单元的功能也相同。
如图3所示，每个混频单元的一端分别与两个数字开关单元SW连接，比如，混频单元1的一端与I通道和Q通道连接，另一端分别与两个数字开关单元SW1连接，所述两个数字开关单元一个数字开关单元与叠加单元连接，另一个数字开关单元与另一个叠加单元连接；两个叠加单元分别将叠加的结果输出至的输出平衡-非平衡转换器中
再比如，混频单元2的一端与I通道和Q通道连接，另一端分别与两个数字开关单元SW2连接，所述与混频单元2连接两个数字开关单元一个数字开关单元与叠加单元连接，另一个数字开关单元与另一个叠加单元连接，直到，混频单元N的一端与I通道和Q通道连接，另一端分别与两个数字开关单元SWN连接。
也就是说，每个混频单元的一端分别与I通道和O通道连接，另一端分别与两个数字开关单元连接，与每个混频单元连接的两个数字开关单元的一个数字开关单元分别与一个叠加单元连接，另一数字开关单元分别与另一个叠加单元连接。
当每个混频单元均能接收到通过所述I通道和O通道输出的正交低频模拟正交基带信号，以及通过I通道和O通道输出的正交本振信号，并将所述低频模拟正交基带信号和正交本振信号进行上变频后，得到差分射频信号，并将所述差分射频信号分别通过与每个混频单元连接的各个数字开关单元，输出至对应的叠加单元，每个叠加单元，对接收到的差分射频信号进行叠加后输出到所述平衡-非平衡转换器中，即一个叠加单元接收到的差分射频信号的一路(比如RF_P)进行相加，并将相加的结果输出至平衡-非平衡转换器；同时，另一个叠加单元接收到的差分射频信号的另一路(比如RF_N)进行相加，并将相加的结果输出至平衡-非平衡转换器。
在该实施例中，每个混频单元由独立的数字信号控制，而且输出的是电流信号。当与每个混频单元连接的数字开关单元闭合时，所述混频单元的输出端与Balun相连接，即该混频单元输出的差分射频信号流过Balun，并经Balun转换为电压信号RF_OUT。当与每个混频单元连接的数字开关单元断开时，混频单元的输出端与Balun断开，该混频单元没有电流流进Balun，因此对低噪声混频器的增益没有影响。
当与N个混频单元连接的N个数字开关单元同时闭合时，N个混频单元并联在Balun的输入端，流进Balun的电流为各个混频单元输出电流的总和；而且各个混频单元受相同的低频模拟正交基带信号和正交本振信号驱动，混频单元的输出电流大小相等，Balun输出端上的功率为：
P＝(NIcell)2R＝N2(I2R)＝N2Pcell
其中Icell为每个混频单元的输出电流；R为Balun的输出电阻；Pcell为混频器单元的发射功率。因此通过数字信号控制闭合数字开关单元的个数，就能改变发射机的功率增益，实现功率增益控制。
还请参阅图4，为图3中一个混频单元的结构示意图；在该实施例中，所述混频单元包括：第一双平衡混频器31、第二双平衡混频器32和一个加法器33，其中，所述第一双平衡混频器31的一端与相互正交的两个通道的第一通道连接，另一端与所述加法器33连接；所述第二双平衡混频器32的一端与相互正交的两个通道的第二通道连接，另一端与所述加法器33连接。
也就是说，在该实施例中，一个混频单元由两个双平衡混频器和一个加法器构成。相互正交的I通道和Q通道各使用一个双平衡混频器。同一个通道的低频模拟正交基带信号和正交本振信号输入到对应的双平衡混频器中，经上变频后，输出差分信号OUT_P和OUT_N至加法器。两组OUT_P和OUT_N在加法器中相加/相减，得到差分射频信号RF_P和RF_N。每个双平衡混频器输出幅度相等的两个边带，通过对I和Q两个通道的输出进行加法/减法，能够有效地抑制其中一个边带，实现单边带发射。
还请一并参阅图5，为本发明提供的一种混频单元的电路图。图5中的NMOS管M1～M12构成了两个采用吉尔伯特结构的双平衡混频器，分别对I通道和Q通道的正交基带信号BB和正交本振信号LO进行直接上变频。
如图5所示，NMOS管M1～M6构成了一个双平衡混频器，共源连接的NMOS管M5和M6把I通道上的差分基带信号BB_IP和BB_IN转换为相应的电流信号，由NMOS管M1，M2，M3，M4组成的开关管对根据I通道上的差分本振信号LO_IP和LO_IN执行开关动作。
当本振信号LO_IP为高电平，LO_IN为低电平时，M1和M4导通，M2和M3断开，M5和M6转换得到的电流信号流经M1和M4，并经M1和M4到达M13和M14(即两个数字开关单元)，如果M13和M14导通，最终分别到达节点RF_N和RF_P；
当LO_IP为低电平，LO_IN为高电平时，M1和M4断开，M2和M3导通，M5和M6转换得到的电流信号流经M2和M3，并经M2和M3到达M13和M14(即两个数字开关单元)并最终分别到达节点RF_P和RF_N。
由此可知，输出节点RF_P和RF_N上的电流信号相当于正交基带信号与正交本振信号的乘积，实现了把I通道上频率较低的基带信息上变频至频率较高的本振信号上，并对所述信号进行上变频处理，得到差分射频信号。
同时，图5中的M7～M12构成另一个双平衡混频器，按照上述的工作过程把Q通道上正交基带信号上变频至正交本振信号上。两个双平衡混频器的输出的电流利用并联连接的方法，实现加法器的相加运算后，输出至PMOS管M13和M14，该PMOS管M13和M14用作数字开关。当控制信号SW为低电平时，PMOS管导通，相加得到的电流信号送至Balun；当控制信号SW为高电平，PMOS管截止，混频单元掉电停止工作。
需要说明的是，上述实施例是一个混频单元的电路图，对于多个混频单元来说，应将每个混频单元输出的电流输出至与其连接的叠加单元上，比如，将每个混频单元输出的RF_P输出到与其连接的一个叠加单元上，将每个混频单元输出的RF_N输出到与其连接的另一个叠加单元上，每个叠加单元分别对接收的信号进行相加，并将相加的结果分别输出到PMOS管M13和M14，该PMOS管M13和M14用作数字开关，即当控制信号SW为低电平时，PMOS管导通，相加得到的电流信号送至Balun；当控制信号SW为高电平，PMOS管截止，混频单元掉电停止工作。
本发明提供一种发射机及低噪声混频器，通过采用信号控制低噪声混频器中混频单元的个数，实现了发射增益的控制，从而取代了现有技术中可变增益放大器，不仅简化了电路结构，而且省去了具有显著噪声贡献的放大器输入管，达到降低整体电路的噪声的目的。使发射机电路的噪声性能符合更严格的无线通信标准。
需要说明的是，在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个......”限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。
通过以上的实施方式的描述，本领域的技术人员可以清楚地了解到本发明可借助软件加必需的通用硬件平台的方式来实现，当然也可以通过硬件，但很多情况下前者是更佳的实施方式。基于这样的理解，本发明的技术方案本质上或者说对现有技术做出贡献的部分可以以软件产品的形式体现出来，该计算机软件产品可以存储在存储介质中，如ROM/RAM、磁碟、光盘等，包括若干指令用以使得一台计算机设备(可以是个人计算机，服务器，或者网络设备等)执行本发明各个实施例或者实施例的某些部分所述的方法。
以上所述仅是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明原理的前提下，还可以作出若干改进和润饰，这些改进和润饰也应视为本发明的保护范围。
Claims (11)
1.一种发射机，包括：平衡-非平衡转换器、匹配网络和功率放大器，其特征在于，还包括：低噪声混频器，所述低噪声混频器依次与所述平衡-非平衡转换器、匹配网络和功率放大器连接，其中，
所述低噪声混频器，用于对接收的低频模拟正交基带信号和正交本振信号进行上变频处理，得到所需的差分射频信号，并在接收到低电平的控制信号时，将所述差分射频信号输出到所述平衡-非平衡转换器中；
所述平衡-非平衡转换器，用于将接收到的差分射频信号转换为单端信号，并将所述单端信号依次经过所述匹配网络和功率放大器，并通过发射天线发送。
2.根据权利要求1所述的发射机，其特征在于，所述低噪声混频器包括：
至少两个混频单元、至少四个数字开关单元，以及两个叠加单元，其中，每个混频单元与两个数字开关单元连接，一个叠加单元分别与每个混频单元连接的一个数字开关单元连接，另一个叠加单元分别与每个混频单元连接的另一个数字开关单元连接；所述两个叠加单元分别与平衡-非平衡转换器连接，与每个混频单元连接的两个数字开关单元由独立的控制信号同时控制其开或关。
3.根据权利要求2所述的发射机，其特征在于，所述两个混频单元为结构和尺寸相同的混频单元，或者，所述两个混频单元为结构相同，但尺寸不同的混频单元；所述四个数字开关单元为相同的数字开关。
4.根据权利要求2或3任一项所述的发射机，其特征在于，
与每个混频单元连接的两个数字开关单元，在接收到的控制信号为高电平时，所述两个数字开关单元同时断开，不能将所述差分射频信号输出到所述叠加单元中；
与每个混频单元连接的两个数字开关单元，在接收到的控制信号为低电平时，所述两个数字开关单元同时闭合，并将所述差分射频信号输出到与其连接的叠加单元中；
每个叠加单元，对接收到的差分射频信号进行叠加后输出到所述平衡-非平衡转换器中。
5.根据权利要求2或3所述的发射机，其特征在于，所述混频单元包括：第一双平衡混频器、第二双平衡混频器和一个加法器，其中，所述第一双平衡混频器的一端与相互正交的两个通道的第一通道连接，另一端与所述加法器连接；所述第二双平衡混频器的一端与相互正交的两个通道的第二通道连接，另一端与所述加法器连接。
6.根据权利要求5所述的发射机，其特征在于，所述数字开关单元为PMOS管。
7.一种低噪声混频器，其特征在于，所述低噪声混频器包括：至少两个混频单元、至少四个数字开关单元，以及两个叠加单元，其中，每个混频单元与两个数字开关单元连接，一个叠加单元分别与每个混频单元连接的一个数字开关单元连接，另一个叠加单元分别与每个混频单元连接的另一个数字开关单元连接；所述两个叠加单元分别与平衡-非平衡转换器连接，与每个混频单元连接的两个数字开关单元由独立的控制信号同时控制其开或关，其中，
每个混频单元，用于将接收的低频模拟正交基带信号和正交本振信号进行上变频处理，并将得到所需的差分射频信号输出至与对应的所述两个数字开关单元；
与每个混频单元连接的两个数字开关单元，用于按照接收到的控制信号，确定是否将所述差分射频信号输出到对应的叠加单元上；
每个叠加单元，用于将接收到的差分射频信号进行叠加后，输出到所述平衡-非平衡转换器中。
8.根据权利要求7所述的低噪声混频器，其特征在于，所述混频单元为结构和尺寸相同的混频单元，或者，所述两个混频单元为结构相同，但尺寸不同的混频单元；所述数字开关单元为相同的数字开关。
9.根据权利要求7或8所述的低噪声混频器，其特征在于，
与每个混频单元连接的两个数字开关单元，在接收到的控制信号为高电平时，所述两个数字开关单元同时断开，不能将所述差分射频信号输出到所述叠加单元；
与每个混频单元连接的两个数字开关单元，在接收到的控制信号为低电平时，所述两个数字开关单元同时闭合，并将所述差分射频信号输出到与其连接的叠加单元上；
每个叠加单元，对接收到的差分射频信号进行叠加后输出到所述平衡-非平衡转换器中。
10.根据权利要求7或8所述的低噪声混频器，其特征在于，所述混频单元包括：第一双平衡混频器、第二双平衡混频器和一个加法器，其中，所述第一双平衡混频器的一端与相互正交的两个通道的第一通道连接，另一端与所述加法器连接；所述第二双平衡混频器的一端与相互正交的两个通道的第二通道连接，另一端与所述加法器连接。
11.根据权利要求7或8所述的低噪声混频器，其特征在于，所述数字开关单元为PMOS管。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2011104605067A CN102523009A (zh) | 2011-12-30 | 2011-12-30 | 一种低噪声混频器及发射机 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2011104605067A CN102523009A (zh) | 2011-12-30 | 2011-12-30 | 一种低噪声混频器及发射机 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN102523009A true CN102523009A (zh) | 2012-06-27 |
Family
ID=46293821
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN2011104605067A Pending CN102523009A (zh) | 2011-12-30 | 2011-12-30 | 一种低噪声混频器及发射机 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN102523009A (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105591660A (zh) * | 2014-10-23 | 2016-05-18 | 展讯通信（上海）有限公司 | 射频收发机及移动终端 |
| CN109743023A (zh) * | 2018-12-24 | 2019-05-10 | 武汉大学 | 一种可上下变频复用的24GHz混频器 |
Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2000019653A1 (en) * | 1998-09-25 | 2000-04-06 | Motorola Inc. | Method and apparatus providing improved intermodulation distortion protection |
| CN1722609A (zh) * | 2004-01-30 | 2006-01-18 | 三星电子株式会社 | 具有改良二阶截取点的用于直接转换收发器的混频器电路 |
| CN1799239A (zh) * | 2003-05-30 | 2006-07-05 | 皇家飞利浦电子股份有限公司 | 用于估计i/q不平衡的方法和装置 |
| US20090143033A1 (en) * | 2007-11-29 | 2009-06-04 | Broadcom Corporation | Gain control using a dynamically configurable transformer |
| US20090291652A1 (en) * | 2008-05-20 | 2009-11-26 | Kabushiki Kaisha Toshiba | Filter circuit, wireless transmitter, and wireless receiver |
| CN101868921A (zh) * | 2007-10-10 | 2010-10-20 | 高通股份有限公司 | 双频射频发射器 |
| US20100295599A1 (en) * | 2009-05-19 | 2010-11-25 | Gregory Uehara | Transmit Architecture for Wireless Multi-Mode Applications |
| CN201663582U (zh) * | 2009-12-04 | 2010-12-01 | 中兴通讯股份有限公司 | 一种上变频混频器和双平衡式上变频混频器 |
-
2011
- 2011-12-30 CN CN2011104605067A patent/CN102523009A/zh active Pending
Patent Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2000019653A1 (en) * | 1998-09-25 | 2000-04-06 | Motorola Inc. | Method and apparatus providing improved intermodulation distortion protection |
| CN1799239A (zh) * | 2003-05-30 | 2006-07-05 | 皇家飞利浦电子股份有限公司 | 用于估计i/q不平衡的方法和装置 |
| CN1722609A (zh) * | 2004-01-30 | 2006-01-18 | 三星电子株式会社 | 具有改良二阶截取点的用于直接转换收发器的混频器电路 |
| CN101868921A (zh) * | 2007-10-10 | 2010-10-20 | 高通股份有限公司 | 双频射频发射器 |
| US20090143033A1 (en) * | 2007-11-29 | 2009-06-04 | Broadcom Corporation | Gain control using a dynamically configurable transformer |
| US20090291652A1 (en) * | 2008-05-20 | 2009-11-26 | Kabushiki Kaisha Toshiba | Filter circuit, wireless transmitter, and wireless receiver |
| US20100295599A1 (en) * | 2009-05-19 | 2010-11-25 | Gregory Uehara | Transmit Architecture for Wireless Multi-Mode Applications |
| CN201663582U (zh) * | 2009-12-04 | 2010-12-01 | 中兴通讯股份有限公司 | 一种上变频混频器和双平衡式上变频混频器 |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105591660A (zh) * | 2014-10-23 | 2016-05-18 | 展讯通信（上海）有限公司 | 射频收发机及移动终端 |
| CN109743023A (zh) * | 2018-12-24 | 2019-05-10 | 武汉大学 | 一种可上下变频复用的24GHz混频器 |
| CN109743023B (zh) * | 2018-12-24 | 2020-10-30 | 武汉大学 | 一种可上下变频复用的24GHz混频器 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN101331678B (zh) | 切换电路、调制器、解调器、以及混频单元及其操作方法 | |
| CN101212441B (zh) | 在通讯系统中处理信号的方法和系统 | |
| US10218405B2 (en) | I/Q modulator and demodulator with wide instantaneous bandwidth and high local-oscillator-port-to-radio-frequency-port isolation | |
| US20080261552A1 (en) | Low voltage iq dual mixer | |
| Al-Rubaye et al. | ${W} $-Band Direct-Modulation> 20-Gb/s Transmit and Receive Building Blocks in 32-nm SOI CMOS | |
| CN102844983A (zh) | 双载波放大器电路和方法 | |
| KR20050055762A (ko) | 알에프 다운 컨버젼용 디씨 트리밍 회로 | |
| US8963610B2 (en) | Adaptable mixer and local oscillator devices and methods | |
| Kuang et al. | A fully integrated 60-GHz 5-Gb/s QPSK transceiver with T/R switch in 65-nm CMOS | |
| CN104012006A (zh) | 带25％占空度无源混频器的接收器中不对称宽通带频率响应的补偿设备 | |
| CN104620510A (zh) | 发射机 | |
| Syu et al. | Large improvement in image rejection of double-quadrature dual-conversion low-IF architectures | |
| US20040001560A1 (en) | Analog FSK modulator for a radio transmitter | |
| KR100943854B1 (ko) | 구성가능한 능동/수동 믹서 및 공유된 ｇｍ 스테이지를위한 방법 및 시스템 | |
| CN107404288A (zh) | 一种混频器装置 | |
| ES2575013T3 (es) | Receptor de radio | |
| Balteanu et al. | A high modulation bandwidth, 110 GHz power-DAC cell for IQ transmitter arrays with direct amplitude and phase modulation | |
| EP2462690A2 (en) | Positive coefficient weighted quadrature modulation method and apparatus | |
| CN102523009A (zh) | 一种低噪声混频器及发射机 | |
| CN116455355B (zh) | 一种双向矢量调制有源移相器及电子设备 | |
| Ahasan et al. | Frequency-domain-multiplexing single-wire interface and harmonic-rejection-based if data de-multiplexing in millimeter-wave mimo arrays | |
| US9634609B2 (en) | Switching circuit | |
| CN100550605C (zh) | 具有减少的泄漏的正交开关混频器 | |
| US20120069930A1 (en) | circuit for a transmitter | |
| CN109075743B (zh) | 无线传感器装置、本地振荡器及其信号生成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C12 | Rejection of a patent application after its publication | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20120627 |