CN102521065B - 一种fpga动态加载配置文件的方法 - Google Patents
一种fpga动态加载配置文件的方法 Download PDFInfo
- Publication number
- CN102521065B CN102521065B CN 201110454063 CN201110454063A CN102521065B CN 102521065 B CN102521065 B CN 102521065B CN 201110454063 CN201110454063 CN 201110454063 CN 201110454063 A CN201110454063 A CN 201110454063A CN 102521065 B CN102521065 B CN 102521065B
- Authority
- CN
- China
- Prior art keywords
- fpga
- configuration file
- port
- dsp
- hardwarerstcnt
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Logic Circuits (AREA)
Abstract
本发明适用于数字信号处理领域，提供了一种FPGA动态加载配置文件的方法，将FPGA的Hardwarerst端口与PROG_B端口等电压连接，所述Hardwarerst端口为FPGA的一个闲置的I/O端口，所述PROG_B端口的电平状态决定FPGA是否重新加载配置文件；DSP通过控制所述Hardwarerst端口的输出信号来控制PROG_B端口的状态，在平台上电时，DSP控制FPGA加载配置文件，并控制FPGA进行自检，并根据FPGA的自检结果一旦发现FPGA工作异常则控制FPGA重新加载配置文件。本发明可以有效地避免平台上电FPGA工作异常的情况出现，解决了平台运行过程中出现的工作异常现象。
Description
技术领域
本发明属于数字信号处理领域，尤其涉及一种FPGA动态加载配置文件的方法。
背景技术
目前，以FPGA+DSP为构架的硬件平台广泛应用于通信﹑图像处理﹑能源交通等众多领域，其中DSP主要负责系统流程控制，FPGA则给DSP提供复位及工作时钟等信号并进行数字信号处理及与外部接口交联，这种工作组合是以FPGA+DSP为构架的硬件平台的典型应用。但在系统工作过程中，会出现平台上电后FPGA工作异常的情况，特别是在某些特殊的工作环境，如高低温以及输入电源波动的情况下，FPGA在平台上电后工作异常的现象较为频繁，并且在平台运行过程中，系统也会偶尔出现工作异常（如“死机”）的现象。
发明内容
本发明的目的在于：提供一种FPGA动态加载配置文件的方法，旨在解决现有的FPGA+DSP为构架的硬件平台上电后容易出现FPGA工作异常的问题。
本发明的目的是这样实现的：
一种FPGA动态加载配置文件的方法，将FPGA的Hardwarerst端口与PROG_B端口等电压连接，所述Hardwarerst端口为FPGA的一个闲置的I/O端口，所述PROG_B端口的电平状态决定FPGA是否重新加载配置文件；DSP通过控制所述Hardwarerst端口的输出信号来控制PROG_B端口的状态，在平台上电时，DSP控制FPGA加载配置文件，并控制FPGA进行自检，并根据FPGA的自检结果一旦发现FPGA工作异常则控制FPGA重新加载配置文件。
在平台运行过程中出现工作异常时，在平台不断电的情况下通过外部接口控制FPGA重新加载配置文件实现平台的系统复位。
预设掉电不丢失变量Hardwarerstcnt，初始化时置0；平台上电时，DSP将先控制FPGA进行配置文件的加载；DSP开始工作后，读取Hardwarerstcnt的值，如果Hardwarerstcnt为0，则将Hardwarerstcnt加1并保存，并再判断Hardwarerstcnt是否大于3，如果不大于3，则再控制FPGA的Hardwarerst的输出信号为低，控制FPGA清除其加载的配置文件并进行重新加载；加载完成后，DSP将复位重新工作；当所述Hardwarerstcnt不为0时，DSP控制FPGA进行自检；DSP读取该自检结果，并根据该自检结果检测FPGA工作是否异常，如果发现FPGA工作异常，则再次将Hardwarerstcnt加1并保存，如果Hardwarerstcnt不大于3，则再控制FPGA的Hardwarerst的输出信号为低；如果Hardwarerstcnt大于3或是FPGA的自检结果正常时，DSP将上报FPGA的自检结果，并将Hardwarerst置0并保存，平台上电过程结束。
所述Hardwarerst端口和PROG_B端口之间通过一个0欧电阻连接。
本发明的突出优点是：本发明通过在平台上电时，DSP会自动控制FPGA加载配置文件，同时在自检过程中如果发现FPGA工作异常则控制FPGA重新加载配置文件；在平台运行过程中出现工作异常时，在平台不断电的情况下可通过外部接口控制FPGA重新加载配置文件实现平台的系统复位，很好的提高了平台的稳定性和维护性，可以有效地避免平台上电FPGA工作异常的情况出现，解决了平台运行过程中出现的工作异常现象。
附图说明
图1是本发明实施例提供的FPGA动态加载配置文件的方法的实现流程图。
具体实施方式
为了使本发明的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本发明进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本发明，并不用于限定本发明。
本发明实施例提供的FPGA动态加载配置文件的方法在平台上电时，DSP会自动控制FPGA加载配置文件，同时在自检过程中如果发现FPGA工作异常则控制FPGA重新加载配置文件。在平台运行过程中出现工作异常时，在平台不断电的情况下可通过外部接口控制FPGA重新加载配置文件实现平台的系统复位，很好的提高了平台的稳定性和维护性。
在本发明实施例中，FPGA的配置文件存储在外接的芯片中，并由该外接芯片对FPGA进行配置文件的加载。所述外接芯片通过FPGA的“PROG_B”（根据FPGA芯片设计时端口的功能定义选定）端口与FPGA连接，因此，PROG_B端口的电平状态决定了FPGA是否重新加载配置文件，PROG_B为低时，FPGA将自动清除其加载的配置文件，清除完成后重新开始加载； PROG_B为高时，则FPGA保存其加载的配置文件，每次外接芯片对FPGA完成配置文件的加载后，PROG_B端口将自动为高电平。本发明实施例将FPGA的一个闲置的I/O端口（在本发明实施例中称为“Hardwarerst”）与所述PROG_B端口等电压连接，DSP通过控制FPGA的所述Hardwarerst端口的输出信号来控制PROG_B端口的状态，从而实现动态控制FPGA加载配置文件。作为本发明的一个实施例，所述Hardwarerst端口和PROG_B端口之间可通过一个0欧电阻连接。
图1示出了本发明实施例提供的FPGA动态加载配置文件的方法的实现流程。在本发明实施例中，预设掉电不丢失变量“Hardwarerstcnt”,用于控制FPGA配置文件的加载，该变量初始化时可以置0。
平台上电时，DSP将先控制FPGA进行配置文件的加载。DSP开始工作后，读取Hardwarerstcnt的值，如果Hardwarerstcnt为0，则将Hardwarerstcnt加1并保存，并再判断Hardwarerstcnt是否大于3，如果不大于3，则再控制FPGA的Hardwarerst的输出信号为低，控制FPGA清除其加载的配置文件并进行重新加载。加载完成后，DSP将复位重新工作。当所述Hardwarerstcnt不为0时，DSP控制FPGA进行自检，自检结果存储于FPGA内置的存储器中。DSP读取该自检结果，并根据该自检结果检测FPGA工作是否异常，如果发现FPGA工作异常，则再次将Hardwarerstcnt加1并保存，如果Hardwarerstcnt不大于3，则再控制FPGA的Hardwarerst的输出信号为低。如果Hardwarerstcnt大于3或是FPGA的自检结果正常时，DSP将上报FPGA的自检结果，并将Hardwarerst置0并保存，平台上电过程结束。在平台运行过程中出现工作异常时，可以在平台不断电的情况下通过外部接口控制FPGA重新加载配置文件实现平台的系统复位。
在本发明的另一个实施例中，平台上电时，FPGA加载配置文件后，DSP可以控制FPGA先进行自检，如图中虚线所示。DSP根据FPGA的自检结果来控制FPGA是否要重新加载配置文件。
经试验，本发明可以有效地避免平台上电FPGA工作异常的情况出现，在平台不断电的情况下也可通过外部接口控制FPGA重新加载配置文件实现平台的系统复位，解决了平台运行过程中出现的工作异常现象，而且在本发明在软硬件上的实现方案简单可行，具有很好的工程适用性。
以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本发明的保护范围之内。
Claims (2)
1.一种FPGA动态加载配置文件的方法，其特征在于，将FPGA的Hardwarer st端口与PROG_B端口等电压连接，所述Hardwarerst端口为FPGA的一个闲置的I/O端口，所述PROG_B端口电平状态决定FPGA是否重新加载配置文件，所述PROG_B端口根据FPGA芯片设计时端口的功能定义选定；预设掉电不丢失变量Hardwarerstcnt，初始化时置0；平台上电时，DSP将先控制FPGA进行配置文件的加载；DSP开始工作后，读取Hardwarerstcnt的值，如果Hardwarerstcnt为0，则将Hardwarerstcnt加1并保存，并再判断Hardwarerstcnt是否大于3，如果不大于3，则再控制FPGA的Hardwarerst的输出信号为低，控制FPGA清除其加载的配置文件并进行重新加载；加载完成后，DSP将复位重新工作；当所述Hardwarerstcnt不为0时，DSP控制FPGA进行自检；DSP读取该自检结果，并根据该自检结果检测FPGA工作是否异常，如果发现FPGA工作异常，则再次将Hardwarerstcnt加1并保存，如果Hardwarerstcnt不大于3，则再控制FPGA的Hardwarerst的输出信号为低；如果Hardwarerstcnt大于3或是FPGA的自检结果正常时，DSP将上报FPGA的自检结果，并将Hardwarerst置0并保存，平台上电过程结束。
2.如权利要求1所述的FPGA动态加载配置文件的方法，其特征在于，在平台运行过程中出现工作异常时，在平台不断电的情况下通过外部接口控制FPGA重新加载配置文件实现平台的系统复位。
3. 如权利要求1所述的FPGA动态加载配置文件的方法，其特征在于，所述Hardwarerst端口和PROG_B端口之间通过一个0欧电阻连接。
4. 如权利要求1所述的FPGA动态加载配置文件的方法，其特征在于，平台上电时，所述FPGA加载配置文件后，所述DSP可以控制FPGA先进行自检，DSP根据FPGA的自检结果来控制FPGA是否要重新加载配置文件。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN 201110454063 CN102521065B (zh) | 2011-12-30 | 2011-12-30 | 一种fpga动态加载配置文件的方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN 201110454063 CN102521065B (zh) | 2011-12-30 | 2011-12-30 | 一种fpga动态加载配置文件的方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN102521065A CN102521065A (zh) | 2012-06-27 |
| CN102521065B true CN102521065B (zh) | 2013-10-09 |
Family
ID=46292000
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN 201110454063 Expired - Fee Related CN102521065B (zh) | 2011-12-30 | 2011-12-30 | 一种fpga动态加载配置文件的方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN102521065B (zh) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110083484B (zh) * | 2018-01-26 | 2024-03-08 | 阿里巴巴集团控股有限公司 | Fpga重加载方法、设备、存储介质及系统 |
| CN109358992B (zh) * | 2018-09-17 | 2022-05-13 | 北京时代民芯科技有限公司 | 一种基于部分可重配技术和排列算法的fpga测试方法 |
| CN110221935B (zh) * | 2019-06-11 | 2021-04-02 | 中国科学院长春光学精密机械与物理研究所 | 基于ldo的fpga加载配置问题检查方法 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7233600B1 (en) * | 1998-12-17 | 2007-06-19 | Cisco Technology, Inc. | Method and apparatus for dynamic DSP resource management |
| CN101639781A (zh) * | 2009-08-25 | 2010-02-03 | 厦门敏讯信息技术股份有限公司 | 程序安装方法以及可编程电子设备 |
-
2011
- 2011-12-30 CN CN 201110454063 patent/CN102521065B/zh not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| CN102521065A (zh) | 2012-06-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20110307639A1 (en) | Virtual serial port management system and method | |
| US9652252B1 (en) | System and method for power based selection of boot images | |
| CN102640078B (zh) | 针对电源管理的时钟开启策略 | |
| CN102541787A (zh) | 串口切换使用系统及方法 | |
| CN102597912B (zh) | 用于平台功率节省的协调设备和应用程序中断事件 | |
| US9250690B2 (en) | Low-power modes of microcontroller operation with access to configurable input/output connectors | |
| CN101901156A (zh) | 一种处理器应用程序动态加载方法及其系统 | |
| CN102750248A (zh) | 一种usb设备工作模式切换方法及usb设备 | |
| CN102521065B (zh) | 一种fpga动态加载配置文件的方法 | |
| US11074212B2 (en) | Electronic device having type C USB interface, method for controlling type C USB interface, and storage medium | |
| EP2950219A1 (en) | Method and apparatus for using serial port in time division multiplexing manner | |
| CN201765585U (zh) | 一种处理器应用程序动态加载系统 | |
| KR102030872B1 (ko) | 에너지 저장 시스템의 사양 설계 장치 및 방법 | |
| US20160253273A1 (en) | Hub, operation system, and control method thereof | |
| CN104199707A (zh) | 对fpga进行升级的系统和方法 | |
| CN208061193U (zh) | 集群控制装置 | |
| CN103218205B (zh) | 一种循环缓冲装置以及循环缓冲方法 | |
| US8782444B2 (en) | Circuit protection system and method for a circuit utilizing chip type power supply | |
| CN105573796A (zh) | 用于fpga的功能切换的方法及装置 | |
| CN103809987A (zh) | 一种soc芯片更换自身内部fpga ip程序的方法 | |
| CN105320246A (zh) | 一种信息处理方法及电子设备 | |
| US8281091B2 (en) | Automatic selection of storage volumes in a data storage system | |
| US9134776B2 (en) | Device in computer system | |
| CN111045883B (zh) | 调试电路、方法及终端 | |
| US9829964B2 (en) | Method and system for launching an application satisfying a current mode determined by looking up an opening directory for opening the current mode of an electronic device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20131009 Termination date: 20181230 |