CN102509599A - 一种激光调阻机控制装置 - Google Patents

Abstract

本发明公开一种激光调阻机控制装置，包括：CPU电路、地址译码及逻辑控制信号生成电路、状态及中断寄存器电路、串行接口及并行接口电路和外部EST数据总线；所述CPU电路分别与所述地址译码及逻辑控制信号生成电路，所述状态及中断寄存器电路，以及所述外部EST数据总线相连；所述串行接口及并行接口电路与所述CPU电路相连；所述状态及中断寄存器电路与所述外部EST数据总线相连。采用本发明所公开的激光调阻机控制装置，能够通过单独的硬件电路对激光调阻机进行控制，而不必占用PC机的CPU进行运算及控制，提高了激光调阻机的工作效率和稳定性。

Description

一种激光调阻机控制装置

技术领域

本发明涉及集成电路制造设备领域，特别是涉及一种激光调阻机控制装置。

背景技术

激光调阻，是一种修调电阻阻值的工艺。其原理是：当高功率激光光束撞击厚膜或薄膜电阻材料表面时，光束撞击处的电阻材料介质气化，使电阻阻值升高。激光调阻机就是利用此原理，对电阻进行修调，得到符合阻值精度要求的电阻的装置。

现有技术中，激光调阻机在使用时，都是将激光调阻机与PC主机相连。PC主机上安装有激光调阻机的驱动程序和激光调阻应用程序。PC主机通过软件程序，实现对激光调阻机的控制。

但是，目前主机操作系统大多为Windows 2000和Windows XP，属于多进程操作系统。当主机在运行激光调阻应用程序时，同时会运行操作系统程序。由于系统资源动态变化和系统程序设置自动化(例如执行自动备份程序等)，往往在执行激光调阻应用程序时，会出现应用程序运行不连续或停顿，造成激光调阻机运行时快时慢(非线性，特别是当系统有多个应用程序执行时，机器运行效率格外变慢和不稳定)。

发明内容

本发明的目的是提供一种激光调阻机控制装置，能够通过硬件电路对激光调阻机进行控制，提高激光调阻机的工作效率和稳定性。

为实现上述目的，本发明提供了如下方案：

一种激光调阻机控制装置，包括：CPU电路、地址译码及逻辑控制信号生成电路、状态及中断寄存器电路、串行接口及并行接口电路和数据总线；所述CPU电路分别与所述地址译码及逻辑控制信号生成电路，所述状态及中断寄存器电路，以及所述数据总线相连；所述串行接口及并行接口电路与所述CPU电路相连；所述状态及中断寄存器电路与所述数据总线相连。

优选的，还包括：光电隔离电路；所述CPU电路和所述状态及中断寄存器电路，通过所述光电隔离电路，与所述外部EST数据总线相连。

优选的，还包括：电源及报警显示电路；所述电源及报警显示电路与所述数据处理电路相连。

优选的，所述CPU电路包括：89C5X系列的CPU芯片，型号为2764的EPROM，型号为6116的SRAM，型号为74LS244的总线驱动器以及型号为74LS373的锁存器。

优选的，所述状态及中断寄存器电路包括：带复位置位的D触发器。

优选的，所述地址译码及逻辑控制信号生成电路包括：型号为16V8的通用阵列逻辑器件。

优选的，所述串行接口及并行接口电路包括：通用并行接口器件P8255和通用232串行通讯接口芯片。

优选的，所述光电隔离电路包括：高速光耦器件以及型号为74LS244的总线驱动器。

优选的，所述电源及报警显示电路包括：LED组、蜂鸣器及驱动电路。

根据本发明提供的具体实施例，本发明公开了以下技术效果：

本发明所公开的激光调阻机控制装置，将原本通过PC机运行的软件程序，用独立的硬件集成电路实现，所以能够通过单独的硬件电路对激光调阻机进行控制，而不必占用PC机的CPU进行运算及控制，提高了激光调阻机的工作效率和稳定性。

此外，本发明所公开的激光调阻机控制装置，数据处理电路和所述状态及中断寄存器电路之间，通过光电隔离电路与所述外部EST数据总线相连，提高了本发明所公开的激光调阻机控制装置的抗干扰性。

附图说明

为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。

图1为本发明所公开的激光调阻机控制装置结构图；

图2为本发明所公开的CPU芯片连接示意图；

图3为本发明所公开的CPU电路第一部分电路图；

图4为本发明所公开的数据处理电路第二部分电路图；

图5为本发明所公开的状态及中断寄存器第一部分电路图；

图6为本发明所公开的状态及中断寄存器第二部分电路图；

图7为本发明所公开的光电隔离电路第一部分电路图；

图8本发明所公开的光电隔离电路第二部分电路图；

图9本发明所公开的光电隔离电路第三部分电路图；

图10为本发明所公开的光电隔离电路第四部分电路图；

图11为本发明所公开的地址译码及逻辑控制信号生成电路图；

图12为本发明所公开的数据总线(EST总线)电路图；

图13为本发明所公开的串行接口及并行接口电路图；

图14为本发明所公开的电源及报警显示电路图。

具体实施方式

下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图和具体实施方式对本发明作进一步详细的说明。

图1为本发明所公开的激光调阻机控制装置结构图。如图1所示，该电路包括：CPU电路101、地址译码及逻辑控制信号生成电路102、状态及中断寄存器电路103、串行接口及并行接口电路104和数据总线105；所述CPU电路101分别与所述地址译码及逻辑控制信号生成电路102，所述状态及中断寄存器电路103，以及所述数据总线105相连；所述串行接口及并行接口电路104与所述CPU电路101相连；所述状态及中断寄存器电路103与所述外部EST数据总线105相连。

为了提高本发明所公开的激光调阻机控制装置的抗干扰性，本发明所公开的激光调阻机控制装置还包括：光电隔离电路106；所述CPU电路101和所述状态及中断寄存器电路103，通过所述光电隔离电路106，与所述外部EST数据总线105相连。

为了能够显示工作电源及对程序调试或系统出错进行报警显示，本发明所公开的激光调阻机控制装置还包括：电源及报警显示线路107；所述电源及报警显示线路107与所述CPU电路101相连。

因为本发明所公开的激光调阻机控制装置，将原本通过PC机运行的软件程序，用独立的硬件集成电路实现，所以能够通过单独的硬件电路对激光调阻机进行控制，而不必占用PC机的CPU进行运算及控制，提高了激光调阻机的工作效率和稳定性。

下面对本发明所公开的激光调阻机的结构及原理做更详细的说明。

本装置主要由CPU芯片、静态存储器(SRAM)、可擦除可编程只读存储器(EPROM)、通用阵列逻辑(GAL)器件、晶振、阻容元件、锁存器、总线驱动器等组成，是本电路的核心。其中CPU芯片的型号为89C5X，SRAM的型号为6116，EPROM的型号为2764，GAL器件的型号为16V8，晶振为6MHz，锁存器为74LS373，总线驱动器为74LS244。

89C5X系列的芯片的寻址范围为64K，读写数据为8位，而激光调阻机中各控制单元的数据操作均为16位，所以必须对89C5X的8位数据读写改换成16位数据读写。

图2为本发明所公开的CPU芯片连接示意图。

图3为本发明所公开的CPU电路第一部分电路图。图4为本发明所公开的数据处理电路第二部分电路图。

如图3和图4所示，U13、U17为16位读控制器。当RDDL0为低电平RDDH0为高电平时，U13被打开，MPU读低8位数据；当RDDL0为高电平RDDH0为低电平时，U17被打开，MPU读高8位数据。

U21、U25为16位数据写控制器。当LE1为高脉冲时，上升沿使U21将CPU芯片数据口的8位数据锁存(低8位)；当WRDH0为低电平时，U25被打开，CPU芯片数据口的8位数据(高8位)与U21锁存的低8位数据同时输出，完成16位数据写操作。RDDL0、RDDH0、LE1及WRDH0控制逻辑由逻辑器件生成。读操作时，偶数地址为读低8位数据，奇数地址为读高8位数据(EST总线数据输入)；写操作时，偶数地址时先锁存低8位数据，奇数地址时写16位数据(输出到EST总线)。U30，U38为地址数据驱动器，U31为低8位地址(A0-A7)锁存器。

U45、U46组成程序存储器(EPROM)。U45、U46为EPROM，U47、U48为SRAM。图中SRAM为两块6116，EPROM为两块2764。6116为8×2K静态存贮器，容量为2K，两块共4K(BYTES)；2764为8×8K可擦除重写ROM，容量为8K，两块共16K(BYTES)。SRAM主要是用来存放激光调阻的修调参数，包括：修调电阻个数、每个电阻的测试恒流数值、测试恒流指数、测试通道、建立通道延时值、标称精度、激光切割方式、激光切割刀数、每个切刀起调位置、每刀终止激光时阻值设定值(CUT_OFF)、每刀激光Q率、每刀激光BITE_SIZE、工作平台起始位置、行数、列数、行距、列距等等。EPROM用来存放激光调阻主程序和一些表格等(当89C5X_PIN31为高电平时，采用其内部Flash闪存存放激光调阻主程序及表格，EPROM可不用)。通过GAL逻辑器件地址译码，两块SRAM的地址空间分别为0000H-07FFH和0800H-0FFFH；两块EPROM的地址空间分别为0000H-1FFFH和2000H-3FFFH。

图5为本发明所公开的状态及中断寄存器第一部分电路图。图6为本发明所公开的状态及中断寄存器第二部分电路图。如图5和图6所示，该电路由由U4、U5、U6、U7、U8、U9、U37A组成。U4、U5、U6、U7为带复位置位的D触发器。当SD为低电平时，D触发器被置位，即U4、U5、U6、U7的Q1、Q2为高，Q9的PIN8为低。U8输入端接U4、U5、U6、U7的Q1、Q2端，输出端接CPU芯片的数据口。

U4、U5、U6、U7的CP1、CP2接光隔输出。其中U4、U5监测激光调阻时的调阻信号。调阻信号包括：AD转换结束信号、比较器输出信号和激光切割长度超长信号。CPU芯片，可以将上述调组信号作为中断信号处理。

具体的，激光调阻时，CPU芯片先将SRAM中调阻参数通过EST总线将测试通道数据写入继电器矩阵电路；起调位置数据写入激光定位及激光扫描控制单元；测试恒流值、测试恒流指数、终止激光时阻值设定值写入电阻测量单元；激光Q率、激光BITE_SIZE、本刀允许切割长度写入激光调阻控制单元；同时使SD输出一低脉冲(由GAL逻辑输出，通过CPU芯片对外存贮器单元FF00H-FF01H执行写命令操作)使U4、U5、U6、U7置位，U9_PIN8输出为低(起始状态)。

当有下列情况发生时会引起U9_PIN8(IRQ)上升为高电平：

1.待调节电阻的阻值达到阻值设定要求时，电阻测量单元的电压比较器输出低脉冲，通过EST总线和光隔输入到U4的PIN3，使U4的PIN5输出为低电平，同时使U9_PIN8(IRQ)上升为高电平。

2.当激光切割长度超出允许切割长度时，激光调阻控制单元输出低脉冲，通过EST总线和光隔输入到U4的PIN11，使U4_PIN9输出为低电平，同时使U9_PIN8(IRQ)上升为高电平。

3.电阻测量单元AD转换结束时，电阻测量单元输出低脉冲，通过EST总线和光隔输入到U5的PIN3，使U5的PIN5输出为低电平，同时使U9_PIN8(IRQ)上升为高电平。

IRQ高电平信号经U37A单稳态电路生成一低脉冲信号INT0，使CPU芯片发生中断并执行中断程序。CPU芯片通过发读命令至U8(地址空间为FE00H-FE01H，由GAL逻辑产生INTD信号)获取中断源数据并执行相关中断程序。

图7为本发明所公开的光电隔离电路第一部分电路图。图8本发明所公开的光电隔离电路第二部分电路图。图9本发明所公开的光电隔离电路第三部分电路图。图10为本发明所公开的光电隔离电路第四部分电路图。

如图7至图10所示，光电隔离电路由U2、U3、U11、U12、U15、U16、U19、U20、U23、U24、U27、U28、U34、U35高速光耦器件及其附属驱动电路组成。其中U1、U2、U3及其附属电路完成EST总线到CPU芯片的中断信号光电隔离输入；U10、U11、U12、U14、U15、U16及其附属电路完成EST总线到CPU芯片的16位数据光电隔离输入；U18、U19、U20、U22、U23、U24及其附属电路完成MPC到EST总线的16位数据光电隔离输出；U26、U27、U28、U29及其附属电路完成MPC到EST总线7位地址光电隔离输出；U32、U33B、U34、U35、U36及其附属电路完成MPC到EST总线的写信号、读信号、复位信号的光电隔离输出。

图11为本发明所公开的地址译码及逻辑控制信号生成电路图。如图11所示，U41、U42、U43组成地址译码及逻辑控制信号生成电路。上述电路采用GAL技术，用来生成SRAM、EPROM、P8255等器件的片选。同时，按不同的读写时序产生逻辑控制时序信号以实现EST总线16位数据读写、光电隔离逻辑控制信号、EST总线的复位信号、状态及中断寄存器的置位、读信号等。

图11中GAL逻辑器件及其逻辑方程生成了光电隔离逻辑：当且仅当MPC读写外存空间FE10H-FEFFH范围时，才能打开EST总线，否则自动关闭EST总线。这样设计的优点是可以将激光定位及激光扫描控制单元、激光调阻控制单元、电阻测量单元及继电器矩阵单元的硬件地址空间设定在FE10H-FEFFH范围。只有当CPU芯片对这些单元进行操作时，地址数据、读写信号及读写数据才能有效；而在其余时隙，CPU芯片与各控制单元之间是完全隔断的，大大地提高了本激光调阻机CPU控制装置的抗干扰能力。(在附图11中，GAL器件U43还增设了强制关闭EST总线的输入控制信号DISABLE，通过软件设置，可以双重提高系统抗干扰能力)。

图12为本发明所公开的数据总线(EST总线)电路图。该数据总线由CON1组成。EST总线具有：4根中断输入线INT0-INT3，4根状态输入线GP0-GP3，16位双向数据线D0-D15，7根地址线A1-A7，2根读写线RD和WR，1根系统复位线RESET及若干电源线。激光调阻机CPU控制装置通过本总线对各功能单元(除运动控制单元外)进行读写，以执行各功能单元相应功能。

图13为本发明所公开的串行接口及并行接口电路图。如图13所示，该电路主要由U39、U44组成。U44为通用并行接口器件P8255，主要用它与命令数据缓冲单元接口，完成操作键值及工作平台初始位置数据的获取及发送工作平台数据(比如：行距、列距、起始位置值、台行速度、退出位置数据等)和工作平台运行命令(包括探针卡上、下命令、工作平台前移、后移、左移、右移、快移等多命令)。U39为通用232串行通讯接口芯片。用户输入的调阻参数通过PC机运算转换后经PC机232串行口将数据发送至本串口，CPU芯片将收到的数据存入SRAM中。另外，CPU芯片也将激光调阻过程中的调试数据(例如光点定位数据、工作平台定位数据)及电阻测试单元所测得的阻值数据经本串口逆向发送至PC机串行口，PC机收到数据后对数据保存、计算或作为终端将之显示。

图14为本发明所公开的电源及报警显示电路图。如图14所示，该电路主要由LED组、蜂鸣器及其驱动电路组成。主要是用来显示工作电源及程序调试或系统出错报警显示。

由于器件更新速度很快，功能更强的MPU、SRAM、ROM及逻辑器件层出不穷。利用新器件可以方便地实现本发明所述功能，但不管如何，设计思路及原理是一样的。比如：利用16位MPU可以直接替换8位数据读写转换成16位数据读写硬件电路，利用新的静态存贮器及Flash器件替代SRAM和EPROM，利用新的逻辑阵列器件替代GAL器件等，但其实现总线技术及抗干扰技术可以是一样的。

本文中应用了具体个例对本发明的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本发明的方法及其核心思想；同时，对于本领域的一般技术人员，依据本发明的思想，在具体实施方式及应用范围上均会有改变之处。综上所述，本说明书内容不应理解为对本发明的限制。

Claims (9)

1.一种激光调阻机控制装置，其特征在于，包括：CPU电路、地址译码及逻辑控制信号生成电路、状态及中断寄存器电路、串行接口及并行接口电路和外部EST数据总线；所述CPU电路分别与所述地址译码及逻辑控制信号生成电路，所述状态及中断寄存器电路，以及所述数据总线相连；所述串行接口及并行接口电路与所述CPU电路相连；所述状态及中断寄存器电路与所述外部EST数据总线相连。

2.根据权利要求1所述的装置，其特征在于，还包括：光电隔离电路；所述CPU电路和所述状态及中断寄存器电路，通过所述光电隔离电路，与所述外部EST数据总线相连。

3.根据权利要求1所述的装置，其特征在于，还包括：电源及报警显示电路；所述电源及报警显示电路与所述CPU电路相连。

4.根据权利要求1所述的装置，其特征在于，所述CPU电路包括：89C5X系列的CPU芯片，型号为2764的EPROM，型号为6116的SRAM，型号为74LS244的总线驱动器以及型号为74LS373的锁存器。

5.根据权利要求1所述的装置，其特征在于，所述状态及中断寄存器电路包括：带复位置位的D触发器。

6.根据权利要求1所述的装置，其特征在于，所述地址译码及逻辑控制信号生成电路包括：型号为16V8的通用阵列逻辑器件。

7.根据权利要求1所述的装置，其特征在于，所述串行接口及并行接口电路包括：通用并行接口器件P8255和通用232串行通讯接口芯片。

8.根据权利要求2所述的装置，其特征在于，所述光电隔离电路包括：高速光耦器件以及型号为74LS244的总线驱动器。

9.根据权利要求3所述的装置，其特征在于，所述电源及报警显示电路包括：LED组、蜂鸣器及驱动电路。

Images