CN202196287U - 电力系统微机保护装置的cpu插件 - Google Patents

Abstract

本实用新型公开了电力系统微机保护装置的CPU插件，该插件包括两片32位单片机，其中一片为保护芯片CPU，程序片内运行，完成模拟量采集、运算、比较和逻辑开出。另一片为管理芯片CPU，与DSP间为SPI高速同步串口通信，与外设智能开入开出插件通过CANBUS总线通信，与外设液晶显示模块通过异步串口通信，通过并行总线驱动板内外部存储器FLASH、静态RAM，通过板上的I2C总线与时钟芯片通信。模拟量通道切换译码外置到交流变换插件，将开入、开出移到外部插件上，高速总线与之通信，使得CPU插件简洁并具有高抗干扰能力，便于扩展多个开入开出插件。广泛用于火力、水力发电厂变电站，及电力系统各类变电站。

Description

电力系统微机保护装置的CPU插件

技术领域

本实用新型涉及电力系统二次设备应用产品的核心模块设计，特别适合电厂及变电站自动化系统35kv以下线路保护、变压器保护、电容器保护、电动机保护、通用测控装置的电力系统微机保护装置的CPU插件。 

背景技术

随着国民经济的快速发展，作为先行兵的电力工业得到迅猛发展，并且仍将有着巨大的发展潜力。但是与之相不一致的是电力系统继电保护行业发展缓慢，现在仍有大量的8位/16位机产品在运行，不能满足电力系统的发展带来的越来越高的功能完善、高精度等要求，随着工业以太网在国外的成熟，已开始在国内电力变电站自动化系统等推广工业以太网的使用，并且32位单片机软硬件系统、DSP系统、16位A/D变换等已渐成熟，开发新一代继电保护系统已迫在眉睫。 

在电力工业快速发展的近十多年，积累了大量的电力一次、二次设备制造及成套企业，尤其是二次设备制造企业，主要是进行继电保护成套设备的研发、生产及销售，数量达数千家，这些企业大多面临产品落后、急需升级换代的紧迫问题，但是随着32位机平台、C/C++软件应用、工业以太网、多任务操作系统等新技术的应用，很多企业存在面临技术老化、人才短缺、资金紧张等开发困难，急需其它关联企业合作，帮助开发新产品。 

发明内容

本实用新型的目的是为电力系统微机保护装置提供一种结构简单、使用方便、成本低、精度高的主CPU插件，为BK-Z3000系列继电保护测控装置的主要部分，主要涉及双32位单片机、16位A/D采样、以太网及CANBUS总线等技术的集成应用。 

为了克服现有技术的不足，本实用新型的技术方案是这样解决的：本实用新型的特殊之处是该装置的CPU插件包含两片32位单片机，一片单片机保护芯片CPU为浮点的DSP，另一片单片机管理芯片CPU为ARM7构架LPC2000系列可兼容芯片，两片32位单片机之间通过SPI同步串口通信，保护芯片CPU与CPLD可编程芯片16位数据总线1D0～1D15连接，CPLD可编程芯片与A/D变换芯片通过16位数据总线DB0～DB15及三根信号线AD_/RD_L、AD_/START_L、AD_CLK_L连接，CPLD可编程芯片输出7根控制线与逻辑门电平转换芯片(4)连接，实现5V与9V电平接口以及9V的模拟量地址信号线输出，A/D变换芯片输出2.5V基准电平到运算放大器，所述运算放大器包括第一运算放大器和第二运算放大器，其中第一运算放大器最终输出2.5V基准参考电平，第二运算放大器将两路整形为方波的模拟量信号输出给CPLD可编程芯片，CPLD可编程芯片再输出给保护芯片CPU，实现两路硬件测频电路，管理芯片CPU通过16位数据总线与CPLD可编程芯片通信，完成模拟量的采集，管理芯片CPU(6)通过外部静态RAM、FLASH存储器(7)完成临时数据与掉电不丢失数据的存储，管理芯片CPU通过单片机内的CANBUS总线控制以及外部的电平驱动芯片与本插件外部的开入开出插件实现CANBUS总线通信，管理芯片CPU通过以太网驱动芯片实现了与装置外部的以太网通信，管理芯片CPU通过单片机内的异步串口UART1与系统内部液晶显示部分通信，管理芯片CPU通过单片机内的异步串口UART0以及RS485芯片及隔离光藕与外部实现标准通信协议串口通信， 管理芯片CPU通过I2C总线实现与板内时钟芯片(10)通信，当管理芯片CPU(6)在异常情况下不能发送喂狗信号时，外部硬件狗电路(11)输出异常复位信号给管理芯片CPU(6)，使电路重启。 

所述保护芯片CPU TMS320VC33无内、外部掉电保持的程序存储器。 

所述可编程芯片ISPMACH 4128通过时序控制，驱动无内部时序的A/D变换芯片ADS8322进行低成本的16位模拟量采集。 

所述通过可编程芯片、逻辑门电平转换芯片进行+3.3V、+5VD、+9V的电平转换。 

所述通过可编程芯片输出采样地址译码信号线，在装置其它插件上进行通道切换。 

所述管理芯片CPU通过两个SPI接口与保护芯片CPU的两个同步串口配合进行双向同步高速通信。 

所述管理芯片CPU通过外部静态RAM ISL61LV25616、FLASH存储器SST39VF1601完成临时数据与掉电不丢失数据的存储。 

所述管理芯片CPU通过16位数据总线及RTL8019AS进行以太网通信。 

所述管理芯片CPU通过I2C总线进行实时时钟芯片PCF8563的信息读取，以及完成铁电RAM的实时电度量值存取。 

所述管理芯片CPU通过外部硬件狗芯片SP706SEN进行硬件狗喂狗功能及软件异常复位。 

本实用新型与现有技术相比，一是率先采用双32位单片机方案，以高性价比的ARM完成开入开出及通信管理任务，以高速浮点DSP完成快速模拟量运算；两个CPU之间采用高速同步串口SPI总线；将A/D变换时序从A/D芯片分离，降低成本，同时通过CPLD完成采样时序控制及5V与3.3V之间的电平转换；将模拟量通道切换译码部分外置到交流插件，便于扩展多个交流插件 而连线数量大大减少；将开入的采集与开出执行移到外部开入开出插件上，本插件通过CANBUS高速总线与之通信，使得CPU插件简洁并具有高抗干扰能力，便于扩展多个开入开出插件。 

通过本方案的实施，以及配套的交流插件AC1及彩色/单色液晶插件、开入开出插件等其他插件组合，实现了一款高性能、高精度、低成本的继电保护产品，广泛用于火力发电厂、水力发电厂的变电站，及电力系统各类变电站使用。 

附图说明

图1为本实用新型模块连接结构示意框图； 

图2为图1的DSP电气原理结构示意图； 

图3为图1的CPLD电气原理结构示意图； 

图4为图1的A/D变换电气原理结构示意图； 

图5为图1的3.3.V、1.8V电源芯片及测频驱动电气原理结构示意图； 

图6为图1的ARM电气原理结构示意图； 

图7为图1的ARM外围总线存储器电气原理结构示意图； 

图8为图1的以太网通信电气原理结构示意图； 

图9为图1的RS485、CANBUS通信电气原理结构示意图； 

图10为图1的硬件时钟及特殊RAM存储器分电气原理结构示意图； 

图11为图1的硬件狗电气原理结构示意图。 

具体实施方式

附图为本实用新型实施例。 

下面结合附图对发明内容作进一步说明： 

参照图1所示，一种电力系统微机保护装置的CPU插件，该装置的CPU插件包含两片32位单片机，一片保护芯片CPU为浮点DSP型的TMS320VC33，另一片管理芯片CPU为飞利浦公司的ARM7构架LPC2000系列可兼容芯片，本文中代表性的型号为LPC2292，管理芯片CPU(6)为核心调度模块，与保护芯片CPU模块(2)采用基于SPI总线的高速同步双向串口通信，保护芯片CPU(2)与CPLD可编程芯片(3)通过16位数据总线1D0～1D15连接，CPLD可编程芯片(3)与A/D变换芯片(4)通过16位数据总线DB0～DB15及三根信号线AD_/RD_L、AD_/START_L、AD_CLK_L连接。CPLD可编程芯片(3)输出7根控制线与逻辑门电平转换芯片(U15、U16)连接，实现9V的模拟量地址信号线输出，管理芯片CPU(6)通过片内的CANBUS总线控制以及电平驱动芯片(9)可与插件外部的智能开入开出插件等实现CANBUS总线通信，管理芯片CPU(6)通过以太网驱动芯片(8)实现了与装置外部的以太网通信，管理芯片CPU(6)通过单片机内的异步串口UART1与系统内部液晶显示部分通信，管理芯片CPU(6)通过片内的异步串口UART0以及RS485芯片及隔离光藕与外部实现标准通信协议串口通信，管理芯片CPU(6)通过I2C总线实现与板内时钟芯片、掉电保持芯片(10)通信，当管理芯片CPU(6)在异常情况下不能发送喂狗信号时，外部硬件狗电路(11)输出异常复位信号给管理芯片CPU(6)，使电路重启。 

所述保护芯片CPU无内、外部掉电保持的程序存储器。 

所述可编程芯片通过时序控制，驱动无内部时序的A/D变换芯片进行低成本的16位模拟量采集。 

所述通过可编程芯片、逻辑门电平转换芯片实现+3.3V、+5VD、+9V的电平转换。 

所述通过可编程芯片输出采样地址译码信号线，在外部进行通道切换。 

所述管理芯片CPU通过两个SPI接口与保护芯片CPU的两个同步串口配 合进行了双向同步高速通信。 

所述管理芯片CPU通过外部静态RAM、FLASH存储器完成临时数据与掉电不丢失数据的存储。 

所述管理芯片CPU通过16位数据总线及RTL8019AS进行以太网通信。 

所述管理芯片CPU通过I2C总线完成实时时钟芯片的信息读取，以及完成铁电RAM的实时电度量值存取。 

所述管理芯片CPU通过外部硬件狗芯片进行硬件狗喂狗功能及软件异常复位功能。 

插件采用4层板布线技术，中间两层为电源层，32位CPU等主要单片机表贴在元件面，其他部分元器件表贴在焊接面。线路板布局考虑模拟量区、CPU工作电源3.3V及1.8区、5V工作区，其中模拟量区须与其它区域分开，且无其它区域连线穿过该区，以避免数字回路对模拟回路的影响。ARM与DSP之间采用高速同步串口通信，其中DSP占用一个双向同步串口，由于接口协议与ARM并不完全兼容，需要ARM的两个SPI接口与之通信，SPI0口向DSP写同步数据，SPI1口从DSP读同步数据。 

模拟量的A/D变换芯片及运算部分由DSP完成，考虑性价比，采用一款无内部时序的16位高精度A/D变换芯片ADS82322(Y)，通过可编程CPLD芯片ISPMACH 4128输出时序控制，同时完成DSP的3.3V与ADS82322的5V的16位数据总线电平转换，该CPLD还实现了ADS82322向ARM传输16位数据的接口电路及电平转换，以及两路测频信号输入从5V到3.3V的电平转换，以便DSP进行脉冲检测。模拟量的通道切换部分放到不同的交流插件上，主板上只输出地址译码线，现输出A/B/C/SEL0/SEL/SEL2/SEL3等7根线，最大可选择通道数为128路，完全满足最大限度要求。CPLD输出地址译码线电平 为5V，交流插件多路开关等工作电源为±9V，因此通过低成本的逻辑门芯片74LS07(7407)完成9V与5V电平转换，以及上拉电阻等都配置到本插件上。 

利用A/D芯片ADS8322上未用的高精度2.5V参考信号，输出到交流插件上，完成±2.5V到0～5V信号的转变。 

ARM外扩RAM及FLASH的16位数据总线存储器，可保存事故报文、动作模拟量、DSP程序等。DSP采用最小工作模式，不外扩存储单元，其程序在上电时通过内置BOOTLOAD程序从ARM读取，读取完成后再运行收到的程序，并且RAM数据区也在片内，具有低成本、高速、高可靠性等特点。ARM外配静态RAM为IS61LV25616，FLASH存储芯片为SST39VF1601等系列芯片。其中SST39VF1601具有低32Kbyte数据保护功能，由ARM输出一根保护控制线/WP；SST39VF1601存储容量为2Mbyte，同时还设计了高位1Mbyte的保护电路，可跳线选择写保护功能，读取不受影响。 

ARM对外接口为以太网+485双口通信，以太网采用成熟的驱动芯片RTL8019AS，集隔离变压器与RJ45接口为一体的HR901170A连接器。ARM还输出canbus总线完成与智能开入开出模块的通信；以及一路异步串口与彩色/单色液晶模块通信。 

ARM还设计了基于I2C串行总线的两个外设的通信电路，其一为实时时钟芯片PCF8563，可在系统失电时通过电池完成时钟自动计时；另一路为非易失铁电RAM的FM24CL04等系列芯片，用于保存电度量等需要时时刷新的数据信息。 

整个系统考虑软件走死的可能性，特设了单独的外部硬件狗电路。主要芯片为SP706SEN。ARM正常工作时需定时喂狗，即输出电平脉冲信号给 SP706SEN，否则将被其强迫复位，同时该芯片及ARM还控制DSP的运行监视及异常复位。 

图2所示为U10A芯片及外围电路，其中DSP型号为TMS320VC33，外部晶体CY4为12MHz，实际内部5倍频后工作频率为60MHz，在110kv系列产品上采用TMS320VC33-150，外部晶体CY4为15MHz，实际内部5倍频后工作频率为75MHz。通过DSP的两路片选信号线/PAGE1、/PAGE3分别进行外设CPLD及SAB82532N的地址译码，CPLD通过离线编程完成的ADS8322时序控制及采样，然后送给DSP。SAB82532N为DSP外扩的光纤通信接口电路，再配合可局部拆卸的光端机模块后实现光纤通信，完成纵联光纤差动保护等。DSP外总线16位(1D0～1D15)，主要是与CPLD连接，读取A/D变换输出的16位模拟量值。另外在需要的场合设有JTAG软件调试接口JTAG2，可在线软件测试。J8为其外部复位电路切换，选择在线调试时J8的2-3短接，使外部狗无效，正常运行时1-2短接，可经外部狗进行软件异常复位。LED1、LED6两路发光二极管为其两路测试信号灯，可表明正常运行或异常状态。 

DSP通过同步串口与ARM通信，标号D-DTA、F-DTA、C-DTA分别为其向ARM发送数据的数据线、同步线、CLK信号线；标号D-ATD、F-ATD、C-ATD分别为其从ARM接收数据的数据线、同步线、CLK信号线。可见收发数据可不同速率，实际向ARM发送数据600kb/S，接收只有300Kb/s，因为基本上数据流是由DSP流向ARM，其中主要是模拟量信息。 

图3所示为U11芯片及外围电路，其中CPLD型号为ISPMACH 4128，工作电源3.3V，设有三组16位数据总线，DB0～DB15为与ADS8322接口数据线，发出3.3V电平信号，接收5V电平信号；1D0～1D15为与DSP接口数据线， 发出、接收均为3.3V电平信号；D0～D15为与ARM接口数据线，发出、接收均为3.3V电平信号。ADS8322驱动时序逻辑已写入CPLD，DSP只需通过总线发出启动指令及通道号即可，CPLD输出控制线AD-CLK-L、AD-START-L、AD-/RD-L去ADS8322，电平为3.3V信号；输出地址译码线A-L、B-L、C-L、SEL0、SEL1、SEL2、SEL3去74LS07(7404)，电平为3.3V信号，经电平转换为5.5V信号输出到交流插件上。 

JTAG3为CPLD在线调试及程序下载接口。 

图4所示为U14、U15、U16芯片及外围电路，其中A/D变换部分及内部出线端子，16位A/D芯片为ADS8322(Y)，如前所述与CPLD接口，从CPLD收到采样控制时序及时钟信号AD-CLK-L、AD-START-L、AD-/RD-L。其工作电源为模拟电源+5VA，由模拟9V电源转换5V芯片L78L05ABZ产生。两组逻辑电平驱动芯片74LS07完成5V与9V的电平转换，其工作电源+5VA，5V电平输入信号A-L、B-L、C-L、SEL0、SEL1、SEL2、SEL3等与CPLD连接，输出A、B、C、SEL0-H、SEL1-H、SEL2-H、SEL3-H去出线端子J9，与外部交流插件9V电源芯片连接，可接收9V电平驱动。ADS8322的32脚REF信号为其输出2.5V基准参考源，经运放驱动后输出至交流插件。 

J9为32P连接端子，输入+9V、+5VIN等工作电源，输出A、SEL0等地址译码线，输入FRQ0、FRQ1两路测评模拟量，还有双向通信的CANBUS接口CANH1、CANL1数据线与智能开入开出模块通信，以及TXD1_MB、RXD1_MB的异步串口用于ARM与液晶显示模块通信。 

图5所示为电源及频率信号部分，其中LD01及LD02分别为NCV1117-1.8、NCV1117-3.3，用于将+5VD转换为1.8V及3.3V电源，驱动功率1W以上， 用于DSP及ARM的CPU工作电源，L4为铁磁滤波材料，D11为电源反向保护二极管，CD6、C83为滤波电容。 

L78L05ABZ为+9V变5VAIN电源芯片，+9V由外部开关电源提供，5VAIN经L2共轭滤波器后输出+5VA，用于给ADS8322、74LS07、AD8628提供电源。AD8628运算放大器用于将2.5V的参考信号驱动隔离后输出+2.5V至J9接线端子。 

D9、D10为+3.3V与+1.8V之间保护二极管，可使两者间电压不超过1.6V，D8确保+1.8V不超过+3.3V实际电平。R89～R95为输出地址译码线统一上拉电阻，在未被选用时A、B、C等为+9V电平。 

图6所示为U6芯片及外围电路，其中ARM型号为LPC2292，外部晶体CY2为10MHz，实际内部5倍频后工作频率为60MHz。ARM外总线16位，数据线D0～D15，地址线A1～A20，通过片选信号/CS0～/CS3分别选择RAM芯片ISL61LV25616(12816)、FLASH芯片SST39VF1601(3201)、CPLD、以太网总线芯片RTL8019AS。ARM片内有16Kbyte的RAM及256Kbyte的FLASH存储空间，因此程序存于片内FLASH，便于通过加密手段保护软件知识产权。ARM的SPI0用于向DSP写同步数据，SPI1用于从DSP读同步数据。ARM的异步串口UART0用于装置与外部通信，电气连线为TXD0-485、RXD0-485、DE0_485，分别为数据发送、接收、收发控制等；异步串口UART1用于与装置内部液晶CPU模块通信，电平连线为TXD1-MB、RXD1-MB，为双向通信串口。 

ARM的两个CANBUS接口，CAN-TX1、CAN-RX1连内部连线端子J9，用于与装置内智能开入开出插件通信；CAN-TX2、CAN-RX2用于与外部其 它装置通信。LED2、LED7两路发光二极管为其两路测试信号灯，可表明正常运行或异常状态。 

图7所示为U7、U8、U19、U20芯片及外围电路，ARM总线外部存储器部分原理图，主要是静态RAM芯片ISL61LV25616(12816)和FLASH芯片SST39VF1601(3201)，都是16位数据总线，分别为512Kbyte及2Mbyte存储空间。其中SST39VF1601具有低32Kbyte数据保护功能，由ARM输出一根保护控制线/WP，在该信号线为高电平时不能写入数据；同时还设计了高位1Mbyte的保护电路，U19为74LVC1G04、U20为74LVC1G08，ARM的/RD读信号线、A20最高地址信号线与U19、U20构成保护逻辑，对高1Mbyte空间只能读、不能写，该功能通过跳线块J4的2-3短接实现，如果不需要，将J4的1-2短接即可，这样在有需求时可屏蔽1Mbyte的FLASH空间的擦写。 

RAM地址总线的设计既可用ISL61LV25616，也可用ISL61LV12816；同样FLASH芯片既可用SST39VF1601，也可用SST39VF3201。 

JTAG1为双20针连接器接口，用于ATM软件调试。电阻R10～R18为以太网芯片RTL8019AS与ARM地址译码连线的隔离电阻，使得ARM的3.3V电平与RTL8019AS的5V电平配合；电阻R19～R34为RTL8019AS与ARM数据线译码连线的隔离电阻，使得ARM与RTL8019AS的电平配合； 

图8所示为U1芯片及外围电路，以太网驱动芯片RTL8019AS及相关部分原理图，该芯片工作电源为+5VD，经电阻隔离后与ARM为16位数据总线连接，地址译码线为A1A～A5A、A22A共计6跟线。该芯片主频晶体CY1为20MHz，可完成10M以太网数据通信，T1型号为HR901170A，内置通信隔离变压器，并含RJ45接头。LED1～LED3为以太网收发数据指示灯，有大的数 据流时该信号灯会长期点亮。 

图9所示为U3芯片及外围电路，RJ-232/485通信及内部CANBUS通信驱动芯片及接口端子部分原理图，TJA1040为ARM的CANBUS总线驱动芯片，CAN-TX1与CAN_RX1与ARM的通信端口相连，ARM的CAN端口须经该芯片完成电平转换后才能与其它设备的CAN接口连接，实际上本系统中与智能开入开出插件通信，其插件上同样有一片TJA1040完成电平转换。 

J1、J2为串口扩展插口，可插入串口转换模块，ARM的异步串口UART0须经该模块完成电平转换后才能与外部标准RS-232/485通信，CANH2、CANL2为ARM的第二个CANBUS接口，同样须经串口转换模块电平转换后才能与外部通信，J3为5P的连接器，实现与外部的RS-485或CANBUS通信。 

图10所示为U18、U9芯片及外围电路，基于I2C总线的ARM外部存储器部分原理图，U18为FM24CL04，为可不限次数擦写的铁电介质RAM，主要用于保存实时更新并掉电保持的电度量信息等；U9为PCF8563，是一款低成本的实时时钟芯片，CY3为其工作晶体，主频为32.768KHz，该芯片为保证装置掉电后时钟计时不停止，设计了BT1电池部分，采用片式电池，装置失电情况下可确保连续工作10年。在装置有电时通过D2(11N4148)使BT1自动退出工作。U9输出中断信号/CLOCK-INT方便ARM及时读取定时信号。 

图11所示为U17芯片及外围电路，即CPU插件硬件狗电路。芯片SP706SEN为外部硬件狗，ARM需间隔200ms以内不断地向WDI写入逻辑1和0，即“喂狗”，否则SP706SEN延时到后将输出/RESET0的低电平信号，通过/RESET、/RESET1分别去复位ARM及DSP。J12为取消硬件狗跳线块，在ARM下载程序或其它调试时短接J12，通过电阻R99使U17-1脚恒为高电平，使U17-8 输出硬件狗复位信号无效。SW1为手动复位按钮。 

综上所述，工作原理描述如下：DSP芯片上电后通过SPI同步串口及内置BOOTLOAD程序从ARM下载应用程序、定值、PLC数据文件等，然后运行应用程序，并定时启动CPLD的采样控制，同时向CPLD输出采样通道地址选择信号，CPLD输出电平转换后的采用通道地址信号，再输出控制时序驱动ADS8322进行A/D变换，然后将采样结果回送到DSP及ARM。DSP完成模拟量实时计算，进行定值比较后输出开出控制及报文信息给ARM。ARM与DSP通过SPI口通信，完成定值下载、报文生成、录播、开入开出执行等功能；同时ARM通过CANBUS与系统内部智能开入开出模块通信，完成开入采集、开出命令发出等。ARM还完成外部以太网、RS-232/485串行接口通信，内部串口与液晶CPU通信，实时显示报文及模拟量信息，以及负责读取硬件时钟、存取实时电度量值、喂狗等功能。 

Claims (10)

1.一种电力系统微机保护装置的CPU插件，其特征是该装置的CPU插件包含两片32位单片机，一片单片机保护芯片CPU(2)为浮点的DSP，其中DSP型号为TMS320VC33，另一片单片机管理芯片CPU(6)为ARM7构架LPC2000系列可兼容芯片，两片32位单片机之间通过SPI同步串口通信，保护芯片CPU(2)与CPLD可编程芯片(3)通过16位数据总线1D0～1D15连接，CPLD可编程芯片(3)与A/D变换芯片(4)通过16位数据总线DB0～DB15及三根信号线AD_/RD_L、AD_/START_L、AD_CLK_L连接，CPLD可编程芯片(3)输出7根控制线与逻辑门电平转换芯片(4)连接，实现9V的模拟量地址信号线输出，A/D变换芯片(4)输出2.5V基准电平到运算放大器(5)，所述运算放大器(5)包括第一运算放大器和第二运算放大器，其中第一运算放大器最终输出2.5V基准参考电平，第二运算放大器将两路整形为方波的模拟量信号输出给CPLD可编程芯片(3)，CPLD可编程芯片(3)再输出给保护芯片CPU(2)，实现两路硬件测频电路，管理芯片CPU(6)通过16位数据总线与CPLD可编程芯片(3)通信，完成模拟量的采集，管理芯片CPU(6)通过外部静态RAM、FLASH存储器(7)完成临时数据与掉电不丢失数据的存储，管理芯片CPU(6)通过单片机内的CANBUS总线控制以及外部的电平驱动芯片(9)与本插件外部的开入开出插件实现CANBUS总线通信，管理芯片CPU(6)通过以太网驱动芯片(8)实现了与装置外部的以太网通信，管理芯片CPU(6)通过单片机内的异步串口UART1与系统内部液晶显示部分通信，管理芯片CPU(6)通过单片机内的异步串口UARTO以及RS485芯片及隔离光藕(9)与外部实现标准通信协议串口通信，管理芯片CPU(6)通过I2C总线实现与板内时钟芯片(10)通信，当管理芯片CPU(6)在异常情况下不能发送喂狗信号时，外部硬件狗电路(11)输出异常复位信号给管理芯片CPU(6)，使电路重启。

2.根据权利要求1所述的电力系统微机保护装置的CPU插件，其特征在 于所述保护芯片CPU为浮点的DSP，其中DSP型号为TMS320VC33，无内、外部掉电保持的程序存储器。

3.根据权利要求1所述的电力系统微机保护装置的CPU插件，其特征在于所述可编程芯片ISPMACH 4128通过时序控制，驱动无内部时序的A/D变换芯片ADS8322进行低成本的16位模拟量采集。

4.根据权利要求1所述的电力系统微机保护装置的CPU插件，其特征在于所述通过可编程芯片、逻辑门电平转换芯片进行+3.3V、+5VD、+9V的电平转换。

5.根据权利要求1所述的电力系统微机保护装置的CPU插件，其特征在于所述通过可编程芯片输出采样地址译码信号线，在装置其它插件上进行通道切换。

6.根据权利要求1所述的电力系统微机保护装置的CPU插件，其特征在于所述管理芯片CPU通过两个SPI接口与保护芯片CPU的两个同步串口配合进行双向同步高速通信。

7.根据权利要求1所述的电力系统微机保护装置的CPU插件，其特征在于所述管理芯片CPU通过外部静态RAM ISL61LV25616、FLASH存储器SST39VF1601完成临时数据与掉电不丢失数据的存储。

8.根据权利要求1所述的电力系统微机保护装置的CPU插件，其特征在于所述管理芯片CPU通过16位数据总线及RTL8019AS进行以太网通信。

9.根据权利要求1所述的电力系统微机保护装置的CPU插件，其特征在于所述管理芯片CPU通过I2C总线进行实时时钟芯片PCF8563的信息读取。

10.根据权利要求1所述的电力系统微机保护装置的CPU插件，其特征在于所述管理芯片CPU通过外部硬件狗芯片SP706SEN进行硬件狗喂狗功能及软件异常复位。 

Images