CN102270842A - 基于dsp及fpga芯片的有源电力滤波器控制系统 - Google Patents

Abstract

本发明公开了一种基于DSP及FPGA芯片的有源电力滤波器控制系统，其包括中央数据处理板、数据采集板、级联单元调度板、通信接口板、电源板和驱动脉冲发生板，中央数据处理板、数据采集板、级联单元调度板和通信接口板通过总线实现数据通信，总线包括一条十六位数据总线以及一条十二位地址总线，驱动脉冲发生板通过光纤与级联单元调度板连接以实现数据通信，中央数据处理板、数据采集板、级联单元调度板、通信接口板和电源板通过两个接插件插列在同一块底板的不同插槽上。本发明结合数字信号处理芯片与超大规模可编程逻辑器件，可执行复杂的数据信号处理算法。

Description

基于DSP及FPGA芯片的有源电力滤波器控制系统

技术领域

本发明涉及电力系统与电力电子技术中有源电力滤波器(Active PowerFilter，APF)的控制系统，特别是涉及一种基于DSP(Digital Signal Processing，数字信号处理芯片)及FPGA(Field Programmable Gate Array，现场可编程门阵列)芯片的有源电力滤波器控制系统。

背景技术

电力系统中非线性设备的使用，造成了电网中的大量谐波，使公共连接点的电压波形畸变，对电力系统的安全、优质、经济运行构成潜在的威胁，给周围电气环境带来极大的污染。具体来说，谐波将使电能的生产、传输和利用效率降低，使电气设备过负荷、发热甚至烧毁，引起电力系统局部并联谐振或串联谐振，引起继电保护和自动装置误动作，使电能计量出现误差等，严重干扰和危害电子设备和保护控制设备的性能及正常工作。

采用有源电力滤波器(APF)进行补偿是目前研究较多的一种治理谐波的方法，APF不仅可以对电力系统谐波进行抑制，同时兼有无功补偿的作用。APF的控制主要是由谐波信号检测和补偿分量产生两大部分组成，APF控制系统的主要任务是获取电力系统所需补偿的畸变电流，通过一定的方式产生适当的开关脉冲控制电路的导通和截止，使主电路输出所期望的电流或电压。APF的补偿精度取决于畸变电流的精确度和采用的控制算法，因此要求APF控制系统具有快速而精确的畸变电流检测能力以及高精度高速度的计算能力，对于采用级联多电平拓扑结构的中高压APF，控制系统还需解决各级联单元之间的统一调度问题，但是，现有APF控制系统不能满足这些条件，也不能解决这些问题。

发明内容

本发明所要解决的技术问题是提供一种基于DSP及FPGA芯片的有源电力滤波器控制系统，其结合数字信号处理芯片与超大规模可编程逻辑器件，可执行复杂的数据信号处理算法。

本发明是通过下述技术方案来解决上述技术问题的：一种基于DSP及FPGA芯片的有源电力滤波器控制系统，其特征在于，其包括中央数据处理板、数据采集板、级联单元调度板、通信接口板、电源板和驱动脉冲发生板，中央数据处理板、数据采集板、级联单元调度板和通信接口板通过总线实现数据通信，总线包括一条十六位数据总线以及一条十二位地址总线，驱动脉冲发生板通过光纤与级联单元调度板连接以实现数据通信，中央数据处理板、数据采集板、级联单元调度板、通信接口板和电源板通过两个接插件插列在同一块底板的不同插槽上。

优选地，所述中央数据处理板包括第一DSP芯片、第二DSP芯片、第一FPGA芯片、第一电源管理模块和第一晶振电路，第一电源管理模块与第一晶振电路连接，第一晶振电路与第一DSP芯片、第二DSP以及第一FPGA芯片连接，第一DSP芯片、第二DSP芯片各自通过一条数据线与一条地址线与第一FPGA芯片连接。

优选地，所述数据采集板包括第二FPGA芯片和第一模数转换芯片、第一信号整形调理电路、第二电源管理模块、第二晶振电路，第二FPGA芯片与第一模数转换芯片、第二晶振电路、第二电源管理模块连接，第一信号整形调理电路与第一模数转换芯片连接。

优选地，所述级联单元调度板包括第三FPGA芯片、第三电源管理模块、第三晶振电路、第一光纤驱动电路，第三FPGA芯片与第一光纤驱动电路、第三电源管理模块、第三晶振电路连接，第三电源管理模块还与第一光纤驱动电路连接。

本发明的积极进步效果在于：一、利用两片数字信号处理芯片实现控制算法，可迅速计算出所需补偿的参考谐波并产生触发脉冲信号，满足快速高精度谐波检测的要求并可实现复杂的控制算法；二、系统所有电参数的检测均在FPGA的控制下完成，采样速度快、精度高，且不需要DSP的直接参与；三、驱动脉冲生成板与级联单元调度板之间通过光纤进行数据通信，实时控制底层单元同时获得底层单元的状态信息，实现了低压控制系统与高压执行机构之间的隔离，增强了系统运行的稳定性和可靠性；四、低压控制系统中的电路板采用了灵活的可插拔式设计，数据采集板和级联单元调度板可根据实际系统需要通过插拔来增减。

附图说明

图1为本发明基于DSP及FPGA芯片的有源电力滤波器控制系统的原理示意图。

图2为本发明基于DSP及FPGA芯片的有源电力滤波器控制系统使用的接插件的原理示意图。

具体实施方式

下面结合附图给出本发明较佳实施例，以详细说明本发明的技术方案。

如图1所示，本发明基于DSP与FPGA芯片的有源电力滤波器控制系统包括中央数据处理板11、数据采集板12、级联单元调度板13、通信接口板14、电源板15和驱动脉冲发生板16。有源电力滤波器控制系统中的+24V电源由电源板15提供，+3.3V电源由中央数据处理板11提供。中央数据处理板11、数据采集板12、级联单元调度板13和通信接口板14通过总线10实现数据通信，总线10包括一条十六位数据总线(DB0～DB15)以及一条十二位地址总线(DA0～DA11)。驱动脉冲发生板16通过光纤17与级联单元调度板13连接以实现数据通信。

中央数据处理板包括第一DSP芯片(主DSP芯片)、第二DSP芯片(从DSP芯片)、第一FPGA芯片、第一电源管理模块和第一晶振电路。第一DSP芯片、第二DSP芯片采用德州仪器公司的高性能三十二位浮点数DSP芯片(型号为TMS320C6726)作为中央处理器，第一FPGA芯片(型号为EP1C6Q240C8)负责控制整个控制系统的地址总线与数据总线。第一电源管理模块与第一晶振电路连接，第一电源管理模块从底板插槽取电，将+24V转换为+3.3V后送入底板插槽，为其他电路板提供+3.3V电源。第一晶振电路与第一DSP芯片、第二DSP以及第一FPGA芯片连接并为这三个芯片提供外接时钟。第一DSP芯片、第二DSP芯片各自通过一条十六位数据线(DB0～DB15)与一条十二位地址线(DA0～DA11)与第一FPGA芯片连接。第一DSP芯片、第二DSP芯片之间既可通过第一FPGA芯片的数据中转实现相互通讯，也可由MCBSP接口(一种多通道缓冲串口)进行数据交换。第一DSP芯片、第二DSP芯片根据系统当前的电压、电流、故障信号以及运行状态等反馈信号作综合判断，计算出PWM(Pulse Width Modulation，脉宽调制)占空比并生成PWM占空比控制信号发送至级联单元调度板。第二DSP芯片作为数据处理的备份，分担第一DSP芯片的计算任务，第一FPGA芯片根据第一DSP芯片、第二DSP芯片的命令，控制数据总线和地址总线的分时复用，从而实现中央数据处理板与数据采集板、级联单元调度板以及通信接口板之间的数据通信。

数据采集板包括第二FPGA芯片(型号为EP1C6Q240C8)和第一模数转换芯片(型号为AD7656)、第一信号整形调理电路、第二电源管理模块、第二晶振电路。外接电压、电流传感器信号首先接入第一信号整形调理电路，经滤波、整形后送入第一数模转换芯片，第二FPGA芯片与第一模数转换芯片、第二晶振电路、第二电源管理模块连接，第一信号整形调理电路与第一模数转换芯片连接。第二FPGA芯片通过片选(CS)、复位(reset)、读取(RD)、转换(convert)等信号控制第一模数转换芯片的工作，第一模数转换芯片可同时采集六路模拟信号，将其转换成数字量信号后再通过十六位数据线(AD0～AD15)送入第二FPGA芯片中。当中央数据处理板上的第一FPGA芯片将数据总线释放给数据采集板时，数据采集板上的第二FPGA芯片负责将系统电压、电流等数据送至数据总线。第二电源管理模块从底板插槽取电，将+24V电源转换为±15V电源后为外接的电压传感器、电流传感器供电，并将+3.3V电源转换为+1.5V电源后为第二FPGA芯片供电。第二晶振电路为第二FPGA芯片提供外接时钟。

级联单元调度板包括第三FPGA芯片(型号为EP1C6Q240C8)、第三电源管理模块、第三晶振电路、第一光纤驱动电路，第三FPGA芯片与第一光纤驱动电路、第三电源管理模块、第三晶振电路连接，第三电源管理模块还与第一光纤驱动电路连接。级联单元调度板通过底板插槽上的数据总线、地址总线与中央数据处理板进行数据交换，通过光纤分别与各个驱动脉冲发生板进行数据通信。第三FPGA芯片根据中央数据处理板上的第一FPGA芯片所规定的时刻读(或写)系统数据总线。级联单元调度板上的第三FPGA发出的电信号经过第一光纤驱动电路转换为光信号，由光纤口传送至驱动脉冲发生板，同时从驱动脉冲发生板发出的光信号由第一光纤驱动电路转换为电信号送入第三FPGA芯片，从而实现级联单元调度板与驱动脉冲发生板之间的数据通信。第三FPGA芯片根据中央数据处理板的控制信号，计算出每个H桥级联单元的移相角，将PWM占空比和移相角的数据信息发送给相应的驱动脉冲发生板，同时接收驱动脉冲发生板反馈的故障信息与运行状态信息，一块级联单元调度板最多可同时控制十二块驱动脉冲发生板。第三电源管理模块从底板插槽取电，将+24V电源转换为+5V后为第一光纤驱动电路供电，并将+3.3V电源转换为+1.5V后为第三FPGA芯片供电。第三晶振电路为第三FPGA芯片提供外接时钟。

通信接口板包括第三DSP芯片(型号为TMS320F2812)、第四FPGA芯片(型号为EP1C6Q240C8)、第四晶振电路、RS485(一种串行接口标准)接口、RS232(一种串行接口标准)接口、CAN(Controller Area Network，控制器局域网)接口、USB(Universal Serial Bus，通用串行总线)接口、HMI(Human Machine Interface，人机界面)接口、SIM(Subscriber IdentityModule，客户识别模块)接口和Ethernet(以太网)接口等通信接口。第四晶振电路与第四FPGA芯片、第三DSP芯片连接，第四晶振电路为第四FPGA芯片与第三DSP芯片提供外接时钟。第四FPGA芯片与RS485接口、RS232接口和SIM接口的数据线均有独立连接，第四FPGA芯片与USB接口、HMI接口和Ethernet接口共用一条数据线，从而实现双向数据通信。第三DSP芯片与CAN接口的数据线相连，可与其实现双向数据通信，同时与USB接口、HMI接口、SIM接口和Ethernet接口等通信接口的控制线相连，从而实现对数据通信的时序控制。第四FPGA芯片与第三DSP芯片之间通过共用一条数据总线实现数据通信，第四FPGA芯片从底板数据总线上获取DVR控制系统的运行信息，通过RS485接口、RS232接口、SIM接口、USB接口、HMI接口和Ethernet接口等端口传送给外部设备，同时也将该运行信息传送给第三DSP芯片，第三DSP芯片再通过CAN接口传送给外部设备。另一方面，第四FPGA芯片通过各个通信接口接收外部控制信号，并通过底板数据总线将其发送至中央数据处理板。

电源板从开关电源接入+24V，滤除其中共模电压，并进行过压过流保护，再送入底板插槽中，为数据采集板、级联单元调度板和通信接口板提供+24V电源。

驱动脉冲发生板包括第五FPGA芯片(型号为EP1C6T144C6)、第二模数转换芯片(型号为AD7656)、第二信号整形调理电路、第五晶振电路、第四电源管理模块、第二光纤驱动电路，第五晶振电路与第五FPGA芯片连接，第四电源管理模块与第四FPGA芯片连接，第二信号整形调理电路与第二模数转换芯片连接，第五FPGA芯片与第二模数转换芯片、第二光纤驱动电路连接。第五晶振电路为第五FPGA芯片提供外接时钟。第四电源管理模块从开关电源接入±15V与+5V电源进行稳压滤波调理，并将+5V转换为+3.3V以及+1.5V为第四FPGA芯片供电。外接电压传感器由驱动脉冲发生板提供±15V电源，传感器信号经过第二信号整形调理电路后接入第二模数转换芯片。第二模数转换芯片的工作状态与运行时序由第五FPGA芯片控制，传感器模拟信号转换为十六位数字信号后被送入第五FPGA芯片中。

如图1所示，每块驱动脉冲发生板16对应于一个H桥级联单元19，控制一个H桥逆变器上的四个IGBT(Insulated Gate Bipolar Transistor，绝缘三双极型功率管)驱动电路18。第五FPGA芯片根据中央数据处理板给出的PWM占空比、该H桥级联单元的移相角和系统要求的死区时间，通过载波移相算法计算出四路相应的级联单元触发脉冲。驱动脉冲发生板将触发脉冲发送至IGBT驱动电路，经过处理后触发级联H桥上的四个IGBT驱动电路，同时IGBT驱动电路将IGBT故障信号反馈给驱动脉冲发生板。

如图2所示，中央数据处理板、数据采集板、级联单元调度板、通信接口板和电源板上采用可插拔式设计，拥有完全相同的第一接插件211和第二接插件212，通过这两个接插件插列在同一块底板21的不同插槽上。根据实际系统的需要，底板上可增插数据采集板和级联单元调度板以达到扩展数据采集和增加级联单元数的目的。第一接插件211上包括+3.3V电源、地线(GND)、十二位地址总线DA0～DA11、十六位数据总线DB0～DB15以及若干片选、读/写使能端口。第二接插件212上包括有+24V电源以及地线(GND)。中央数据处理板上的第一FPGA芯片通过第一接插件211上的片选、读/写使能端口，在不同时刻将数据总线分别释放给中央数据处理板、数据采集板、级联单元调度板和通信接口板进行读写操作，实现整个系统的数据通信。

本发明基于DSP与FPGA芯片的有源电力滤波器控制系统的工作原理为：在每个控制周期内，中央数据处理板的第一DSP芯片、第二DSP芯片通过底板插槽的数据总线从数据采集板与级联单元调度板读取系统电压电流以及各级联单元的运行状态。当检测到电压瞬时突变，第一DSP芯片、第二DSP芯片根据系统电压瞬时值、相位以及直流母线电压等迅速计算出PWM占空比，经由底板插槽的数据总线传送至级联单元调度板。级联单元调度板上的第三FPGA芯片根据中央数据处理板所发出的控制信号及PWM占空比，统一调度各个级联单元的驱动脉冲发生板。驱动脉冲发生板上的第四FPGA芯片根据级联单元调度板所发出的控制信号，各自计算出本级联单元的PWM开关信号，加上死区后发送至IGBT驱动电路，控制相关IGBT驱动电路的开通与关断，从而输出补偿电压，抑制电压的突变。由于本发明采用两片高性能32位浮点数DSP共同分担系统计算任务，因而计算速度快、精度高，另一方面，系统的数据采集与数据通信均由FPGA芯片控制，不需要DSP芯片的参与，很大地提高了系统采样速度与精度，实现了系统的快速动态响应。

虽然以上描述了本发明的具体实施方式，但是本领域的技术人员应当理解，这些仅是举例说明，在不背离本发明的原理和实质的前提下，可以对这些实施方式做出多种变更或修改。因此，本发明的保护范围由所附权利要求书限定。

Claims (4)

1.一种基于DSP及FPGA芯片的有源电力滤波器控制系统，其特征在于，其包括中央数据处理板、数据采集板、级联单元调度板、通信接口板、电源板和驱动脉冲发生板，中央数据处理板、数据采集板、级联单元调度板和通信接口板通过总线实现数据通信，总线包括一条十六位数据总线以及一条十二位地址总线，驱动脉冲发生板通过光纤与级联单元调度板连接以实现数据通信，中央数据处理板、数据采集板、级联单元调度板、通信接口板和电源板通过两个接插件插列在同一块底板的不同插槽上。

2.如权利要求1所述的基于DSP及FPGA芯片的有源电力滤波器控制系统，其特征在于，所述中央数据处理板包括第一DSP芯片、第二DSP芯片、第一FPGA芯片、第一电源管理模块和第一晶振电路，第一电源管理模块与第一晶振电路连接，第一晶振电路与第一DSP芯片、第二DSP以及第一FPGA芯片连接，第一DSP芯片、第二DSP芯片各自通过一条数据线与一条地址线与第一FPGA芯片连接。

3.如权利要求1所述的基于DSP及FPGA芯片的有源电力滤波器控制系统，其特征在于，所述数据采集板包括第二FPGA芯片和第一模数转换芯片、第一信号整形调理电路、第二电源管理模块、第二晶振电路，第二FPGA芯片与第一模数转换芯片、第二晶振电路、第二电源管理模块连接，第一信号整形调理电路与第一模数转换芯片连接。

4.如权利要求1所述的基于DSP及FPGA芯片的有源电力滤波器控制系统，其特征在于，所述级联单元调度板包括第三FPGA芯片、第三电源管理模块、第三晶振电路、第一光纤驱动电路，第三FPGA芯片与第一光纤驱动电路、第三电源管理模块、第三晶振电路连接，第三电源管理模块还与第一光纤驱动电路连接。

Images