CN102508510A

CN102508510A - 单芯片超高压恒流电路

Info

Publication number: CN102508510A
Application number: CN2011104413334A
Authority: CN
Inventors: 朱月林
Original assignee: Individual
Current assignee: Individual
Priority date: 2011-12-26
Filing date: 2011-12-26
Publication date: 2012-06-20
Anticipated expiration: 2031-12-26
Also published as: CN102508510B

Abstract

本发明提供一种单芯片超高压恒流电路，包括高压N型DMOS管、BJT三极管、两端分别与高压N型DMOS管的栅极和漏极相连接的第一电阻、两端分别与高压N型DMOS管的源极和BJT三极管的基极相连接的第二电阻、两端分别与高压N型DMOS管的源极和BJT三极管的发射极相连接的第三电阻，以及阴极与BJT三极管的集电极相连接、阳极与BJT三极管的发射极相连接的稳压二极管，高压N型DMOS管的栅极与BJT三极管的集电极相连接。本发明的电路结构简单，采用单芯片的双极、CMOS和高压DMOS混合集成电路技术，恒流端耐压最高可达700伏特，完全满足各种市电应用方案。

Description

单芯片超高压恒流电路

技术领域

本发明涉及集成电路领域，尤其涉及一种基于在同一芯片上制作双极、CMOS和DMOS器件的单芯片集成超高压恒流电路。

背景技术

在模拟电路中，需要为各种放大器提供稳定的基准电流，作为保证电路稳定工作的基础，这种基准电流是直流量，它与电源和工艺参数的关系很小，具有恒流特性。这种具有恒流特性的恒流电路，在模拟电路中常常作为偏置电路以及作为放大器的有源负载。

图1是现有的一种基本的恒流电路的电路结构图。其特征在于使用集成运放，具有高精度，集成运放的输出端连接双极三极管之后做单向直流恒流源，工作时，输入电压Vref与恒流端电压VA相等，输出电流与VA成比例：输出电流=Vref/浮地电阻。图1所示恒流电路的缺点在于：电路结构复杂；恒流端VA的耐压值受制于双极工艺的极限值，耐压小于100伏。由于工艺离散性和电路结构的因素，需要IS端外接电阻调整恒流值大小，不利于大批量应用于生产自动化。

近年来，在高度数字化趋势下，数字IC 技术在工艺按比例缩小后对于电压的变化、电流容量和保护日益重要，不同的IC需要不同的供应电压，恒流电路的地位越来越重要。在产量提高的同时，便携式产品的性能也不断得到改进，功能不断增加。便携式电子产品的升级，必然使其对恒流电路提出更高的要求。

发明内容

针对现有恒流电路的上述缺陷，申请人经过研究改进，设计提供了一种单芯片超高压恒流电路，其电路结构简单，采用单芯片的双极、CMOS和高压DMOS混合集成电路技术，在实现恒流的同时达到了超高的耐压值。

本发明的技术方案如下：

本发明提供一种单芯片超高压恒流电路，所述电路包括一只高压N型DMOS管、一只BJT三极管、两端分别与所述高压N型DMOS管的栅极和漏极相连接的第一电阻、两端分别与所述高压N型DMOS管的源极和BJT三极管的基极相连接的第二电阻、两端分别与所述高压N型DMOS管的源极和BJT三极管的发射极相连接的第三电阻，以及阴极与所述BJT三极管的集电极相连接、阳极与所述BJT三极管的发射极相连接的稳压二极管，所述高压N型DMOS管的栅极与BJT三极管的集电极相连接。

其进一步的技术方案为：

所述第一电阻为高压电阻。

所述第三电阻为阻值可调的可修正电阻。

所述高压N型DMOS管采用DMOS工艺制作。

所述稳压二极管采用CMOS工艺制作。

所述BJT三极管采用双极工艺制作。

以及，其进一步的技术方案为：

所述电路封装为二端器件，两个端子分别为高压N型DMOS管的漏极以及BJT三极管的发射极。

或者：所述电路封装为三端器件，三个端子分别为高压N型DMOS管的漏极、高压N型DMOS管的源极以及BJT三极管的发射极。

本发明的有益技术效果是：

（一）、本发明的电路结构简单，省略了电压比较器和内部基准源。仅使用了数个元器件即实现了恒流方案，提高了集成电路的可靠性。

（二）、本发明采用单芯片的双极、CMOS和高压DMOS混合集成电路技术。结构中设计的高压DMOS管N1实现了恒流端VA耐压高于350伏特，最高可达700伏特，完全满足各种市电应用方案。

（三）、本发明设置了可修正电阻R3，通过计算机测试时生成阻值修正方案，能方便实现恒流值的定制，纠正了工艺离散性带来的器件恒流值大幅偏移，满足工业大批量生产的一致性要求。

（四）、本发明可封装成三端器件，通过外接电阻并联于电阻R3，方便实现恒定电流值扩展编程和温度补偿等，满足用户特殊的需要。

（五）、本发明的电路结构具有负温度特性，能满足高温应用时的自动保护。

附图说明

图1是现有的恒流电路的电路结构图。

图2是本发明的电路结构图。

具体实施方式

下面结合附图对本发明的具体实施方式做进一步说明。

如图2所示，本发明的电路包括一只高压N型DMOS管N1、一只BJT三极管Q1、两端分别与高压N型DMOS管N1的栅极和漏极相连接的高压电阻R1、两端分别与高压N型DMOS管N1的源极和BJT三极管Q1的基极相连接的电阻R2、两端分别与高压N型DMOS管N1的源极和BJT三极管Q1的发射极相连接的可修正电阻R3，以及阴极与BJT三极管Q1的集电极相连接、阳极与BJT三极管Q1的发射极相连接的稳压二极管D1，高压N型DMOS管N1的栅极与BJT三极管Q1的集电极相连接。

参见图2，本发明的电路原理如下：电阻R1是耐高压电阻。高压N型DMOS管N1的耐压值达到700伏。VA通过高压电阻R1为高压N型DMOS管N1提供了偏置。稳压二极管D1在高压N型DMOS管N1的栅极电压高于稳压二极管D1的击穿电压时开始工作，很好地提供了电路加电初始状态时对高压N型DMOS管N1栅极的瞬态保护。高压N型DMOS管N1在电阻R1的偏置作用下开始进入导通状态，漏极电流流过电阻R3，产生的电压通过偏置电阻R2加在BJT（双极型）三极管Q1的基极。随着高压N型DMOS管N1漏极电流加大，电阻R3上的电压达到BJT三极管Q1基极的开启电压时，BJT三极管Q1开始导通，BJT三极管Q1的集电极电流上升，通过电阻R1的电流加大，加在高压N型DMOS管N1的电压VGS开始下降，阻止高压N型DMOS管N1的源漏电流继续上升，最终稳定在由电阻R3和BJT三极管Q1的基极导通电压共同决定的某个电流值，实现了在VAB电压从开启值（由高压N型DMOS管N1和BJT三极管Q1的开启电压之和决定）到350伏以上（最高可达700伏）的范围内的恒流输出。

本发明中，高压N型DMOS管采用DMOS工艺制作，稳压二极管采用CMOS工艺制作，而BJT三极管采用双极工艺制作。因此，本发明把双极器件、CMOS器件和DMOS器件同时制作在同一芯片上，综合双极器件高跨导、DMOS功率器件高耐压和CMOS电路低功耗的优点，使其互相取长补短，发挥各自的优点。

以下简单介绍高压N型DMOS管N1和高压电阻R1的制造工艺：

高压N型DMOS管N1 的制造工艺为：（1）采用高阻p型衬底，或在低阻P型衬底上进行高阻外延，以形成N1所需要的P阱区域。（2）采用N型注入和扩散形成高压N1的漏极区域。（3）高压N1管栅氧光刻及淀积。（4）栅多晶淀积和光刻。（5）源/漏区域N+注入。（6）光刻接触孔及刻蚀。（7）金属1淀积及光刻。（8）通孔光刻及刻蚀。（9）金属2淀积及光刻。（10）表面钝化层淀积及刻蚀。（11）背面减薄及金属化。

高压电阻R1的制造工艺为：（1）在硅衬底上淀积绝缘介质。（2）在绝缘衬底上淀积多晶并掺杂。（3）光刻电阻图形并刻蚀。（4）电极区域进行重掺杂以利于和金属的欧姆接触。（5）接触孔光刻及刻蚀。（6）金属淀积及刻蚀。（7）表面钝化层淀积及刻蚀。

此外，本发明的电路可以封装成二端器件，该二端器件的其中一端为高压N型DMOS管的漏极，另一端为BJT三极管的发射极。或者，本发明也可封装成三端器件，第一端为高压N型DMOS管的漏极，第二端为高压N型DMOS管的源极，第三端为BJT三极管的发射极。这样，就可以在上述第二端和第三端之间连接外接电阻，通过外接电阻并联于电阻R3，实现恒定电流值扩展编程和温度补偿等特殊应用。

以上所述的仅是本发明的优选实施方式，本发明不限于以上实施例。可以理解，本领域技术人员在不脱离本发明的基本构思的前提下直接导出或联想到的其他改进和变化，均应认为包含在本发明的保护范围之内。

Claims

1.一种单芯片超高压恒流电路，其特征在于：所述电路包括一只高压N型DMOS管（N1）、一只BJT三极管（Q1）、两端分别与所述高压N型DMOS管（N1）的栅极和漏极相连接的第一电阻（R1）、两端分别与所述高压N型DMOS管（N1）的源极和BJT三极管（Q1）的基极相连接的第二电阻（R2）、两端分别与所述高压N型DMOS管（N1）的源极和BJT三极管（Q1）的发射极相连接的第三电阻（R3），以及阴极与所述BJT三极管（Q1）的集电极相连接、阳极与所述BJT三极管（Q1）的发射极相连接的稳压二极管（D1），所述高压N型DMOS管（N1）的栅极与BJT三极管（Q1）的集电极相连接。

2.根据权利要求1所述单芯片超高压恒流电路，其特征在于：所述第一电阻（R1）为高压电阻。

3.根据权利要求1所述单芯片超高压恒流电路，其特征在于：所述第三电阻（R3）为阻值可调的可修正电阻。

4.根据权利要求1所述单芯片超高压恒流电路，其特征在于：所述高压N型DMOS管（N1）采用DMOS工艺制作。

5.根据权利要求1所述单芯片超高压恒流电路，其特征在于：所述稳压二极管（D1）采用CMOS工艺制作。

6.根据权利要求1所述单芯片超高压恒流电路，其特征在于：所述BJT三极管（Q1）采用双极工艺制作。

7.根据权利要求1~6中任意一项所述单芯片超高压恒流电路，其特征在于：所述电路封装为二端器件，两个端子分别为高压N型DMOS管（N1）的漏极以及BJT三极管（Q1）的发射极。

8.根据权利要求1~6中任意一项所述单芯片超高压恒流电路，其特征在于：所述电路封装为三端器件，三个端子分别为高压N型DMOS管（N1）的漏极、高压N型DMOS管（N1）的源极以及BJT三极管（Q1）的发射极。