CN102447506A - 提高下行同步可靠性的方法及装置 - Google Patents

Abstract

本发明涉及一种提高下行同步可靠性的方法及装置，其方法包括：获取各子帧数据中的SYNC-DL码部分数据，与UE本地的SYNC-DL码相关，计算PDP值；计算噪声门限；寻找各子帧的PDP值的峰值，并记录峰值位置；当前后两子帧的峰值位置差小于峰值门限，且当前子帧的PDP值的峰值大于噪声门限时，根据当前子帧的PDP值的峰值位置与理想位置的偏差调整当前子帧的帧头位置。本发明采用接收的子帧数据中的SYNC-DL码部分数据与本地的SYNC-DL码序列相关，搜索相关PDP峰值来实现下行同步，通过相关能量峰值和噪声门限的比较以及前后两个子帧峰值位置的差异，来判别当前帧头峰值位置的可靠性，提高了信道环境比较差的场景下的下行同步调整的准确性，从而提高了系统稳定性。

Description

提高下行同步可靠性的方法及装置

技术领域

本发明涉及通信技术领域，尤其涉及一种TD-SCDMA(Time DivisionSynchronous Code Division Multiple Access，时分同步码分多址接入)系统中提高下行同步可靠性的方法及装置。

背景技术

在TD-SCDMA系统中，上下行信道工作在相同的频率，不同的时隙，对UE(User Equipment，用户设备)而言，上行信道和下行信道可能存在互相干扰，同时，不同的小区之间也存在干扰，因此TD-SCDMA系统对同步要求比较高。

在UE端，由下行同步跟踪装置完成下行的同步功能，给测量、联合检测等模块提供帧头和径信息。实际应用中，UE可能处于静止、慢速移动或者高速移动的场景。在静止或者慢速移动时，比如在室内或者步行场景下，UE端的下行同步跟踪能够给系统提供稳定的帧头信息，而在UE高速移动时，比如在城际动车或者磁悬浮列车场景下，UE快速移动引起的帧头位置变化较快，给UE端的下行同步跟踪带来困难。

一般而言，CDMA(Code Division Multiple Access，码分多址接入)系统中的同步，采用基于PN码(Pseudo-random Number，伪随机码)滑动相关，确定相关峰值位置的捕获方案。

TD-SCDMA系统也是一种CDMA系统，由TD-SCDMA系统的帧结构可以知道，DwPTS(Downlink Piloting Time Slot，下行导频时隙)的SYNC-DL(Downlink Synchronize，下行同步)码序列可以用来与本地的SYNC-DL码相关，通过搜索相关峰值来实现下行同步。

在第三代合作伙伴计划(3GPP，Third Generation Partnership Project)描述的几种典型的信道环境中，例如：加性白高斯噪声(AWGN，Additive WhiteGaussion Noise)信道下，简单的将子帧的SYNC-DL码与UE本地的SYNC-DL码相关，搜索相关峰值的方法可以得到比较准确的下行同步信息。但是，在多径衰落信道，比如第三种情况(CASE3)的信道下，由于TD-SCDMA系统的SYNC-DL码长度仅有64chip(码片)，难于捕捉，特别是UE快速移动时，若简单地采用将单个子帧的SYNC-DL码与UE本地的SYNC-DL码相关来获得下行同步信息，可能不够准确。

因此，在信道环境比较差比如有噪声和干扰的场景下，简单的根据相关峰值位置来进行下行帧头调整，可能会存在帧头调整错误，导致系统性能下降的问题，从而难以满足TD-SCDMA系统高精度的同步要求。

发明内容

本发明的主要目的在于提供一种提高下行同步可靠性的方法及装置，旨在提高TD-SCDMA系统中下行同步的可靠性。

本发明提出一种提高下行同步可靠性的方法，包括：

获取各子帧数据中的下行同步SYNC-DL码部分数据，与用户设备UE本地的SYNC-DL码相关，得到时延函数DP值，并根据DP值计算能量时延函数PDP值；

计算噪声径的能量均值，根据噪声径的能量均值计算噪声门限；

寻找各子帧的PDP值的峰值，并记录峰值位置；

当前子帧与其前一子帧的峰值位置差小于峰值门限，且当前子帧的PDP值的峰值大于噪声门限时，根据当前子帧的PDP值的峰值位置与理想位置的偏差调整当前子帧的帧头位置。

优选地，所述获取各子帧数据中的SYNC-DL码部分数据，与UE本地的SYNC-DL码相关，得到DP值，并根据DP值计算PDP值的步骤包括：

获取各子帧SYNC-DL码前32码片chip、SYNC-DL码64chip和SYNC-DL码后32chip的数据，所述数据采用至少2倍采样率，与UE本地的SYNC-DL码相关，得到DP值；

对DP值进行n倍内插，得到DP内插值，n为自然数；

计算PDP值，所述PDP值为DP内插值的模的平方。

优选地，所述计算噪声径的能量均值，根据噪声径的能量均值计算噪声门限的步骤包括：

获取各子帧SYNC-DL码前16chip和后16chip的数据，计算PDP均值，作为噪声径的能量均值；

计算噪声门限，所述噪声门限为噪声径的能量均值乘以噪声门限系数λ，λ＞1。

优选地，所述根据当前子帧的PDP值的峰值位置与理想位置的偏差调整当前子帧的帧头位置的步骤包括：

若当前子帧的PDP值的峰值位置大于理想位置，则将当前子帧的帧头向后调整1sample；

若当前子帧的PDP值的峰值位置等于理想位置，则不调整当前子帧的帧头位置；

若当前子帧的PDP值的峰值位置小于理想位置，则将当前子帧的帧头向前调整1sample。

优选地，所述n为4；所述λ为9；所述峰值门限为2chip；所述sample为1/8chip，理想位置为257。

本发明还提出一种提高下行同步可靠性的装置，包括：

PDP计算模块，用于获取各子帧数据中的SYNC-DL码部分数据，与UE本地的SYNC-DL码相关，得到DP值，并根据DP值计算PDP值；

噪声门限计算模块，用于计算噪声径的能量均值，根据噪声径的能量均值计算噪声门限；

峰值位置获取模块，用于寻找各子帧的PDP值的峰值，并记录峰值位置；

帧头位置调整模块，用于当前子帧与其前一子帧的峰值位置差小于峰值门限，且当前子帧的PDP值的峰值大于噪声门限时，根据当前子帧的PDP值的峰值位置与理想位置的偏差调整当前子帧的帧头位置。

优选地，所述PDP计算模块包括：

相关单元，用于获取各子帧SYNC-DL码前32chip、SYNC-DL码64chip和SYNC-DL码后32chip的数据，所述数据采用至少2倍采样率，与UE本地的SYNC-DL码相关，得到DP值；

内插单元，用于对DP值进行n倍内插，得到DP内插值，n为自然数；

计算单元，用于计算PDP值，所述PDP值为DP内插值的模的平方。

优选地，所述噪声门限计算模块包括：

噪声径能量均值计算单元，用于获取各子帧SYNC-DL码前16chip和后16chip的数据，计算PDP均值，作为噪声径的能量均值；

噪声门限计算单元，用于计算噪声门限，所述噪声门限为噪声径的能量均值乘以噪声门限系数λ，λ＞1。

优选地，所述帧头位置调整模块还用于：

当前子帧的PDP值的峰值位置大于理想位置时，将当前子帧的帧头向后调整1sample；

当前子帧的PDP值的峰值位置等于理想位置时，不调整当前子帧的帧头位置；

当前子帧的PDP值的峰值位置小于理想位置时，将当前子帧的帧头向前调整1sample

优选地，所述n为4；所述λ为9；所述峰值门限为2chip；所述sample为1/8chip，理想位置为257。

本发明提出的一种提高下行同步可靠性的方法及装置，在TD-SCDMA系统中，采用下行接收子帧数据中的SYNC-DL码部分数据与本地的SYNC-DL码序列相关，采用内插法提高原始信号的时域分辨率，搜索相关PDP峰值来实现下行同步，通过相关PDP峰值和噪声门限的比较以及前后两个子帧PDP峰值位置的差异，来判别当前子帧PDP峰值位置的可靠性，当前子帧PDP峰值可靠时，通过当前子帧PDP峰值位置与理想位置的偏差来调整当前帧头的位置，从而提高了信道环境比较差的场景下的下行同步调整的准确性，满足下行同步要求，从而提高系统稳定性。

附图说明

图1是本发明提高下行同步可靠性的方法一实施例流程示意图；

图2是本发明提高下行同步可靠性的方法一实施例中获取各子帧数据中的SYNC-DL码，与UE本地的SYNC-DL码相关，得到DP值，并根据DP值计算PDP值的流程示意图；

图3是本发明提高下行同步可靠性的方法一实施例中计算噪声径的能量均值，根据噪声径的能量均值计算噪声门限的流程示意图；

图4是本发明提高下行同步可靠性的方法一实施例中根据当前子帧的PDP值的峰值位置与理想位置的偏差调整当前子帧的帧头位置的流程示意图；

图5是本发明提高下行同步可靠性的装置一实施例结构示意图；

图6是本发明提高下行同步可靠性的装置一实施例中PDP计算模块结构示意图；

图7是本发明提高下行同步可靠性的装置一实施例中噪声门限计算模块结构示意图。

为了使本发明的技术方案更加清楚、明了，下面将结合附图作进一步详述。

具体实施方式

本发明实施例解决方案主要是：利用接收的子帧数据中的SYNC-DL码部分数据与本地SYNC-DL码序列进行相关，经计算得到PDP(Power-Delay-Profile，能量时延函数)值，将PDP峰值与噪声门限比较，并比较前后两个子帧PDP峰值位置，判定PDP峰值位置的可靠性，如果PDP峰值位置可靠，则根据此PDP峰值位置来调整帧头位置，否则不调整帧头位置，以满足下行同步要求，提高系统稳定性。

下面结合本发明的附图用具体的实施例对TD-SCDMA系统中提高下行同步可靠性的方法进行说明。本实施例TD-SCDMA系统下行接收采用两倍采样率，下行同步跟踪精度是1/8chip。采样率是指每秒从同一码片的连续信号中提取的离散信号的个数，两倍采样率即每个码片选取两个样点。

如图1所示，本发明一实施例提出一种提高下行同步可靠性的方法，包括：

步骤S101，获取各子帧数据中的SYNC-DL码部分数据，与UE本地的SYNC-DL码相关，得到DP值，并根据DP值计算PDP值；

在本实施例中，将接收的各子帧数据下行导频时隙DwPTS中的SYNC-DL码序列与UE本地SYNC-DL码序列进行相关，得到DP(Delay-Profile，时延函数)值，并根据DP值计算PDP值，为了得到精度较高的下行同步跟踪结果，输入相关器的是两倍采样率的数据，并对DP值进行4倍插值，得到1/8chip精度的DP值，再计算PDP值，具体计算过程如下：

A)接收各子帧SYNC-DL码序列之前的32chip、SYNC-DL码序列64chip和SYNC-DL码序列之后32chip，得到总共128chip、256个样点的数据r(n)，并将数据r(n)与UE本地的SYNC-DL码序列sync相关：

$\mathrm{DP}\left(n\right)=r\left(n\right)\⊗\mathrm{conj}\left(\mathrm{sync}\right)$

其中，

表示卷积运算，r(n)表示接收的第n个子帧的数据，sync是UE本地的SYNC-DL码，sync为64chip、128个样点，conj表示共轭函数，DP(n)值是第n个子帧的相关结果，DP(n)值为128个样点，n为自然数。在SYNC-DL码之前、之后的各32chip数据就是TD-SCDMA各子帧之间的信息。

B)对DP(n)进行4倍内插，得到1/8chip精度的DP内插值DPinterp(n)值。

所谓4倍内插是在每两个DP(n)值之间，根据DP(n)值的计算方式，等间隔的插入3个DPinterp值，得到的DPinterp(n)值为512个样点。DPinterp(n)值频谱即是DP(n)值频谱经过4倍压缩而成，提高了原始信号的时域分辨率，4倍内插现在有很多成熟的方法，此不赘述。

C)计算PDP，PDP(n)值为复数DPinterp(n)值的模的平方：

PDP(n)＝(real(DPinterp(n)))²+(imag(DPinterp(n)))²

其中，real(.)表示取实部，imag(.)表示取虚部，PDP(n)值为512个样点。

步骤S102，计算噪声径的能量均值，根据噪声径的能量均值计算噪声门限；

计算各子帧SYNC-DL码最前面16chip和最后面16chip，共32chip，即256个样点上的PDP均值，作为噪声径的能量均值noise：

noise＝[PDP(1:128)+PDP(385:512)]/256

计算噪声门限：Thnoise＝noise*λ，其中λ是噪声门限系数，λ＞1，根据仿真或实测来设置，在本实施例中，λ＝9；

噪声门限的计算方法较多，本实施例选取一种实现简单、性能相对较好方法的作为优选实施例。

步骤S103，寻找各子帧的PDP值的峰值，并记录峰值位置；

找出各子帧的PDP值的峰值max(PDP)，max表示取最大值，并记录其位置Position，第N子帧的峰值位置在Position(N)chip；第N-n子帧的峰值位置在Position(N-n)chip，其中，n＝1，2，...，根据仿真性能系统实现复杂度来设置。

步骤S104，当前子帧与其前一子帧的峰值位置差小于峰值门限，且当前子帧的PDP值的峰值大于噪声门限时，根据当前子帧的PDP值的峰值位置与理想位置的偏差调整当前子帧的帧头位置。

在本步骤中，在判断当前子帧即第n子帧的PDP峰值的可靠性时，需要将第n子帧的PDP峰值max(PDP)(n)与噪声门限Thnoise进行比较，同时，还需要考察前后两个子帧即第n子帧的峰值位置Position(n)与其前一子帧即第n-1子帧的峰值位置Position(n-1)的位置差PeakDiff，即，

PeakDiff＝Position(n)-Position(n-1)；

并将PeakDiff与峰值门限Thdiff进行比较，其中，Thdiff根据仿真或实测来设置，在本实施例中，Thdiff＝2chip，即16个1/8chip精度的样点：

若max(PDP)＞Thnoise，且PeakDiff＜Thdiff，则

表示当前第n子帧的PDP峰值可靠，否则，认为不可靠。

如果当前第n子帧的PDP峰值可靠，则根据峰值位置Position(n)和理想位置IdealPosition的偏差来调整当前帧头位置，具体调整规则为：

若Position(n)＞IdealPosition，则将帧头向后调整1sample；

若Position(n)＝IdealPosition，则不调整帧头位置；

若Position(n)＜IdealPosition，则将帧头向前调整1sample。

在本实施例中，精度sample根据系统性能要求和实现代价确定，可以是1/2chip，1/4chip，1/8chip，1/16chip。本实施例中是1/8chip，对应的理想位置IdealPosition为257(1/4chip精度时IdealPosition是129，以此类推)。

以上方法中，也可以根据需要采用大于2倍的采样率，以获得更精确的数据。步骤101中除了对DP(n)值进行4倍内插外，还可以根据需要进行n倍内插。

如图2所示，步骤S101包括：

步骤S1011，获取各子帧SYNC-DL码前32chip、SYNC-DL码64chip和SYNC-DL码后32chip的数据，该数据采用至少2倍采样率，与UE本地的下行同步SYNC-DL码相关，得到DP值；

步骤S 1012，对DP值进行n倍内插，得到DP内插值，n为自然数；

步骤S1013，计算PDP值，PDP值为DP内插值的模的平方。

如图3所示，步骤S102包括：

步骤S1021，获取各子帧SYNC-DL码前16chip和后16chip的数据，计算PDP均值，作为噪声径的能量均值；

步骤S1022，计算噪声门限，该噪声门限为噪声径的能量均值乘以噪声门限系数λ，λ＞1。

如图4所示，步骤S104中根据当前子帧的PDP值的峰值位置与理想位置的偏差调整当前子帧的帧头位置的步骤包括：

步骤S1041，判断当前子帧的PDP值的峰值位置是否大于理想位置；若大于，则进入步骤S1042；若等于，则进入步骤S1043；若小于，则进入步骤S1044；

步骤S1042，将当前子帧的帧头向后调整1sample；

步骤S1043，不调整当前子帧的帧头位置；

步骤S1044，将当前子帧的帧头向前调整1sample。

本实施例针对TD-SCDMA系统，采用下行接收数据中的SYNC-DL码部分数据与本地的SYNC-DL码序列相关，采用内插法提高原始信号的时域分辨率，搜索相关PDP峰值来实现下行同步，通过相关PDP峰值和噪声门限的比较以及前后两个子帧峰值位置的差异，来判别当前相关峰值位置的可靠性，当前相关PDP峰值可靠时，通过相关PDP峰值位置与理想位置的偏差来调整当前帧头的位置，从而提高了信道环境比较差的场景下的下行同步调整的准确性，满足下行同步要求，从而提高系统稳定性。

如图5所示，本发明一实施例提出一种提高下行同步可靠性的装置，包括：PDP计算模块501、噪声门限计算模块502、峰值位置获取模块503以及帧头位置调整模块504，其中：

PDP计算模块501，用于获取各子帧数据中的SYNC-DL码部分数据，与UE本地的SYNC-DL码相关，得到DP值，并根据DP值计算PDP值；

在本实施例中，将接收的各子帧数据中的SYNC-DL码部分数据与UE本地SYNC-DL码序列进行相关，得到DP(Delay-Profile，时延函数)值，并根据DP值计算PDP值，为了得到精度较高的下行同步跟踪结果，输入相关器的是两倍采样率的数据，并对DP值进行4倍插值，得到1/8chip精度的DP值，再计算PDP值，具体计算过程如下：

A)接收各子帧SYNC-DL码序列之前的32chip、SYNC-DL码序列64chip和SYNC-DL码序列之后32chip，得到总共128chip、256个样点的数据r(n)，并将数据r(n)与UE本地的SYNC-DL码序列sync相关：

$\mathrm{DP}\left(n\right)=r\left(n\right)\⊗\mathrm{conj}\left(\mathrm{sync}\right)$

其中，

表示卷积运算，r(n)表示接收的第n个子帧的数据，sync是UE本地的SYNC-DL码，sync为64chip、128个样点，conj表示共轭函数，DP(n)值是第n个子帧的相关结果，DP(n)值为128个样点，n为自然数。在SYNC-DL码之前、之后的各32chip数据就是TD-SCDMA各子帧之间的信息。

B)对DP(n)进行4倍内插，得到1/8chip精度的DP内插值DPinterp(n)值。

所谓4倍内插是在每两个DP(n)值之间，根据DP(n)值的计算方式，等间隔的插入3个DPinterp值，得到的DPinterp(n)值为512个样点。DPinterp(n)值频谱即是DP(n)值频谱经过4倍压缩而成，提高了原始信号的时域分辨率，4倍内插现在有很多成熟的方法，此不赘述。

C)计算PDP，PDP(n)值为复数DPinterp(n)值的模的平方：

PDP(n)＝(real(DPinterp(n)))²+(imag(DPinterp(n)))²

其中，real(.)表示取实部，imag(.)表示取虚部，PDP(n)值为512个样点。

噪声门限计算模块502，用于计算噪声径的能量均值，根据噪声径的能量均值计算噪声门限；具体为：

计算各子帧SYNC-DL码最前面16chip和最后面16chip，共32chip，即256个样点上的PDP均值，作为噪声径的能量均值noise：

noise＝[PDP(1:128)+PDP(385:512)]/256

计算噪声门限：Thnoise＝noise*λ，其中λ是噪声门限系数，λ＞1，根据仿真或实测来设置，在本实施例中，λ＝9；

噪声门限的计算方法较多，本实施例选取一种实现简单、性能相对较好方法的作为优选实施例。

峰值位置获取模块503，用于寻找各子帧的PDP值的峰值，并记录峰值位置；

帧头位置调整模块504，用于当前子帧与其前一子帧的峰值位置差小于峰值门限，且当前子帧的PDP值的峰值大于噪声门限时，根据当前子帧的PDP值的峰值位置与理想位置的偏差调整当前子帧的帧头位置，其具体调整过程为：

当前子帧的PDP值的峰值位置大于理想位置时，将当前子帧的帧头向后调整1sample；

当前子帧的PDP值的峰值位置等于理想位置时，不调整当前子帧的帧头位置；

当前子帧的PDP值的峰值位置小于理想位置时，将当前子帧的帧头向前调整1sample。

在本实施例中，sample根据系统性能要求和实现代价确定，可以是1/2chip，1/4chip，1/8chip，1/16chip。本实施例中是1/8chip，对应的理想位置IdealPosition为257(1/4chip精度时IdealPosition是129，以此类推)。

如图6所示，PDP计算模块501包括：相关单元5011、内插单元5012以及计算单元5013，其中：

相关单元5011，用于获取各子帧下行同步SYNC-DL码前32chip、SYNC-DL码64chip和SYNC-DL码后32chip的数据，所述数据采用至少2倍采样率，与UE本地的下行同步SYNC-DL码相关，得到DP值；

内插单元5012，用于对DP值进行n倍内插，得到DP内插值，n为自然数；

计算单元5013，用于计算PDP值，所述PDP值为DP内插值的模的平方。

如图7所示，噪声门限计算模块502包括：噪声径能量均值计算单元5021以及噪声门限计算单元5022，其中：

噪声径能量均值计算单元5021，用于获取各子帧下行同步SYNC-DL码前16chip和后16chip的数据，计算PDP均值，作为噪声径的能量均值；

噪声门限计算单元5022，用于计算噪声门限，所述噪声门限为噪声径的能量均值乘以噪声门限系数λ，λ＞1。

本发明实施例提高下行同步可靠性的方法及装置，在TD-SCDMA系统中，采用下行接收数据中的的SYNC-DL码部分数据与本地的SYNC-DL码序列相关，采用内插法提高原始信号的时域分辨率，搜索相关PDP峰值来实现下行同步，通过相关PDP峰值和噪声门限的比较以及前后两个子帧PDP峰值位置的差异，来判别当前相关PDP峰值位置的可靠性，当前相关PDP峰值可靠时，通过相关PDP峰值位置与理想位置的偏差来调整当前帧头的位置，从而提高了信道环境比较差的场景下的下行同步调整的准确性，满足下行同步要求，从而提高系统稳定性。

以上所述仅为本发明的优选实施例，并非因此限制本发明的专利范围，凡是利用本发明说明书及附图内容所作的等效结构或流程变换，或直接或间接运用在其它相关的技术领域，均同理包括在本发明的专利保护范围内。

Claims (10)

1.一种提高下行同步可靠性的方法，其特征在于，包括：

获取各子帧数据中的下行同步SYNC-DL码部分数据，与用户设备UE本地的SYNC-DL码相关，得到时延函数DP值，并根据DP值计算能量时延函数PDP值；

计算噪声径的能量均值，根据噪声径的能量均值计算噪声门限；

寻找各子帧的PDP值的峰值，并记录峰值位置；

当前子帧与其前一子帧的峰值位置差小于峰值门限，且当前子帧的PDP值的峰值大于噪声门限时，根据当前子帧的PDP值的峰值位置与理想位置的偏差调整当前子帧的帧头位置。

2.根据权利要求1所述的方法，其特征在于，所述获取各子帧数据中的SYNC-DL码部分数据，与UE本地的SYNC-DL码相关，得到DP值，并根据DP值计算PDP值的步骤包括：

获取各子帧SYNC-DL码前32chip、SYNC-DL码64chip和SYNC-DL码后32chip的数据，所述数据采用至少2倍采样率，与UE本地的SYNC-DL码相关，得到DP值；

对DP值进行n倍内插，得到DP内插值，n为自然数；

计算PDP值，所述PDP值为DP内插值的模的平方。

3.根据权利要求1或2所述的方法，其特征在于，所述计算噪声径的能量均值，根据噪声径的能量均值计算噪声门限的步骤包括：

获取各子帧SYNC-DL码前16chip和后16chip的数据，计算PDP均值，作为噪声径的能量均值；

计算噪声门限，所述噪声门限为噪声径的能量均值乘以噪声门限系数λ，λ＞1。

4.根据权利要求3所述的方法，其特征在于，所述根据当前子帧的PDP值的峰值位置与理想位置的偏差调整当前子帧的帧头位置的步骤包括：

若当前子帧的PDP值的峰值位置大于理想位置，则将当前子帧的帧头向后调整1sample；

若当前子帧的PDP值的峰值位置等于理想位置，则不调整当前子帧的帧头位置；

若当前子帧的PDP值的峰值位置小于理想位置，则将当前子帧的帧头向前调整1sample。

5.根据权利要求4所述的方法，其特征在于，所述n为4；所述λ为9；所述峰值门限为2chip；所述sample为1/8chip，理想位置为257。

6.一种提高下行同步可靠性的装置，其特征在于，包括：

PDP计算模块，用于获取各子帧数据中的SYNC-DL码部分数据，与UE本地的SYNC-DL码相关，得到DP值，并根据DP值计算PDP值；

噪声门限计算模块，用于计算噪声径的能量均值，根据噪声径的能量均值计算噪声门限；

峰值位置获取模块，用于寻找各子帧的PDP值的峰值，并记录峰值位置；

帧头位置调整模块，用于当前子帧与其前一子帧的峰值位置差小于峰值门限，且当前子帧的PDP值的峰值大于噪声门限时，根据当前子帧的PDP值的峰值位置与理想位置的偏差调整当前子帧的帧头位置。

7.根据权利要求6所述的装置，其特征在于，所述PDP计算模块包括：

相关单元，用于获取各子帧SYNC-DL码前32chip、SYNC-DL码64chip和SYNC-DL码后32chip的数据，所述数据采用至少2倍采样率，与UE本地的SYNC-DL码相关，得到DP值；

内插单元，用于对DP值进行n倍内插，得到DP内插值，n为自然数；

计算单元，用于计算PDP值，所述PDP值为DP内插值的模的平方。

8.根据权利要求6或7所述的装置，其特征在于，所述噪声门限计算模块包括：

噪声径能量均值计算单元，用于获取各子帧SYNC-DL码前16chip和后16chip的数据，计算PDP均值，作为噪声径的能量均值；

噪声门限计算单元，用于计算噪声门限，所述噪声门限为噪声径的能量均值乘以噪声门限系数λ，λ＞1。

9.根据权利要求8所述的装置，其特征在于，所述帧头位置调整模块还用于：

当前子帧的PDP值的峰值位置大于理想位置时，将当前子帧的帧头向后调整1sample；

当前子帧的PDP值的峰值位置等于理想位置时，不调整当前子帧的帧头位置；

当前子帧的PDP值的峰值位置小于理想位置时，将当前子帧的帧头向前调整1sample。

10.根据权利要求9所述的方法，其特征在于，所述n为4；所述λ为9；所述峰值门限为2chip；所述sample为1/8chip，理想位置为257。

Images