CN102437858B - 一种卷积码编码器结构的改进方法 - Google Patents

Abstract

本发明涉及一种卷积码编码器结构的改进方法，尤其涉及一种用于WLAN及LTE相关标准系统中的卷积码编码器结构的改进方法，属于无线移动通信技术领域。通过设计LDPC卷积码的编码器的参数，设计LDPC卷积码的校验矩阵H(t)，改进卷积码的编码结构，达到高性能并且实现低的误码率。LDPC卷积码结合了LDPC码与卷积码各自的优点，其规则的结构使其具有高速编码的能力，且编码器的硬件实现得以简化；LDPC卷积码编码复杂度降低，可以并行迭代译码，实现低延时；在速率兼容的情况下，IEEE 802.16m的前向纠错控制(FEC)中，LDPC卷积码可以实现支持IR类型的HARQ，从而提高频谱效率和系统吞吐量。

Description

一种卷积码编码器结构的改进方法

技术领域

本发明涉及一种卷积码编码器结构的改进方法，尤其涉及一种用于WLAN及LTE相关标准系统中的卷积码编码器结构的改进方法，属于无线移动通信技术领域。

背景技术

宽带无线通信的需求日益增加，无线局域网及LTE为主的民用移动通信技术已发展成移动网络中至关重要的地位。随着IEEE 802.11无线局域网及TD-LTE标准的成功制定和不断改进，无线通信技术的得到了进一步发展和应用。IEEE802.11n标准全面改进了802.11标准，在物理层引入OFDM+MIMO，全面提升了传输速率；在媒体访问控制(MAC)层采用帧聚合机制等技术使MAC层的性能得到提升，使数据帧结构得到优化，网络吞吐能力得到提高；此外，OFDM还易于结合空时编码、分集、干扰抑制以及智能天线等技术，最大程度地提高物理层传输的可靠性。在WLAN的IEEE802.11n标准中采用LDPC码，因LDPC码有很好的抗衰落性，可以在不影响系统性能的前提下省去802.11标准中的交织模块，带来减小系统延迟，同时使接收机在较低的信噪比情况下仍然可以拥有较低的误码率，且覆盖范围得到提升。因为802.11n标准要与802.11a/g标准兼容，所以物理层中交织部分仍保留。LDPC编码增益很高，接收机在较低的信噪比情况下仍然可以拥有较低的误码率，WLAN的接入点(AP)覆盖范围从而得到了提升。目前EWC草案中，LDPC码仍然是一个可选(非强制)实施编码方法。

TD-LTE确立了中国在新一轮信息产业国际标准和产业竞争中的重要地位，使我国在移动通信领域取得更大成就奠定基础，从而在4G时代真正形成自己的核心竞争力。不论是无线局域网的高端标准还是LTE的标准，都采用多天线传输(MIMO)，信道编码是传输过程中不可或缺的一环。在广播信道和控制信道中，数据传输速率较低，LTE和LTE-A的信道编码采用咬尾卷积码，在保证一定传输速率的同时提高传输的可靠性。在咬尾卷积码的译码过程中由于编码器的初始状态和结尾状态是未知的，因此就需要增加一定的译码复杂度，才能确保较好的译码性能。在数据信道下，由于LTE和LTE-A在系统带宽和数据率方面都有很大提高，综合考虑BLER性能、复杂度控制、分段编码灵活性、存储器无冲突访问、并行译码、高阶MIMO操作、优化的IR(增量冗余)HARQ操作等方面后，最后采用无冲突的内交织器的Turbo码。基于稀疏矩阵的LDPC码并行迭代译码算法，运算量要低于Turbo码译码算法，硬件实现上比较容易。因此追求高吞吐量和复杂度的折中LDPC码更优秀。LDPC码与高阶调制相结合，能满足下一代移动通信高速数据大容量传输的迫切要求，可用于更大的带宽和更高的速率。

在WLAN的信道下，由于采用较简单的前向纠错(FEC)的传输机制，无法采用复杂度较高且适合长数据包传输的Turbo码或者LDPC码。虽然在LTE中采用Turbo码，但是Turbo码具有译码算法复杂度高和实时性差的缺点。而LDPC分组码，由于其设计编码的复杂度高，编码器设计复杂的缺点，同时在IEEE 802.16e的标准中，LDPC码不支持增量冗余(IR)类型的HARQ，那么HARQ具有的可以提高频谱效率和提高系统吞吐量的优点，就不能被有效利用，这些缺点限制了其在无线通信领域实用化的进程。

发明内容

本发明的目的是为了克服现有卷积编码中编码增益较小和LDPC码编码复杂，不易硬件实现的性能缺陷，提出了一种卷积码编码器结构的改进方法，构造出基于稀疏矩阵的卷积码，通过设计LDPC卷积码的编码器的参数，设计LDPC卷积码的校验矩阵H(t)，改进卷积码的编码结构，达到高性能并且实现低的误码率。改进的卷积码编码器采用LDPC卷积码编码结构，其规则的结构使得编译码器的硬件实现得以简化，降低了LDPC分组码的编码的复杂度。基于流水线结构的迭代译码器，保持并行迭代译码的优点，实现译码的低延时。

本发明是通过以下技术方案实现的。

本发明的一种卷积码编码器结构的改进方法，通过对LDPC分组码的校验矩阵的变换，得到具有卷积码结构特性的LDPC码，本方法的目标卷积码为一个规则的LDPC卷积码(m_s，J，K)，其校验矩阵为H(t)，m_s为寄存器的记忆长度，其校验转置矩阵H(t)^T中每行包含J个“1”，每列包含K个“1”，该LDPC卷积码的码率为R，且R＝b/c，本发明发技术方案的步骤如下：

步骤一、发送端根据LDPC卷积码的校验矩阵H(t)的构造参数，利用Mackay法构造或者QC-LDPC码设计方法得到LDPC分组码的校验矩阵H；

步骤二、获取步骤一得到的LDPC分组码的校验矩阵H的转置矩阵H^T的分割线，具体过程为：

2.1发送端对步骤一得到的LDPC分组码的校验矩阵H进行转置得到矩阵H^T；

2.2在矩阵H^T中，从矩阵左上角开始，按照矩阵行的方向，向下画一条可涵盖c个矩阵元素的线，从线的终点开始再沿着矩阵列的方向，向右画一条可涵盖c-b个矩阵元素的线；

2.3在矩阵H^T中，从所画的线的终点开始，按照矩阵行的方向，向下画一条可涵盖c个矩阵元素的线，从线的终点开始再沿着矩阵列的方向，向右画一条可涵盖c-b个矩阵元素的线；

2.4重复步骤2.3，直到所画的线到达矩阵H^T的最下一行或者最右一列，此时得到一条矩阵分割线，该分割线将矩阵分为上下两个的子矩阵H^T ₁和H^T ₂；

上述步骤二中b和c分别为码率R＝b/c对应的数值；

步骤三、变换得到半无限LDPC卷积码转置矩阵H(t)^T，具体过程为：

3.1发送端将经步骤二中得到的H^T矩阵分割线左下方的子矩阵H^T ₂整体水平平移到分割线右上方H^T ₁矩阵的右侧；

3.2为了保证得到LDPC卷积码的校验矩阵H(t)^T矩阵满秩，先在H^T ₁原分割线所对应的矩阵的每一行的左边附加1个为“1”的数据，然后矩阵中空缺的部分全部补“0”，得到矩阵

3.3将矩阵

复制并附加在原

第Z列的矩阵的下方，其中Z＝(c-b)×(m_s+1)+1；

3.4重复步骤3.3，得到一个半无限LDPC卷积码转置矩阵H(t)^T：

${H\left(t\right)}^T=\left(\begin{array}{ccccc}{H}_0^T\left(0\right)& L& H_{m_s}^T\left(m_s\right)& & \\ & O& & O& \\ & & H_0^T\left(t\right)& L& H_{m_s}^T(m_s+t)\\ & & O& & O\end{array}\right)$

上述H(t)^T中重复时间t的长度由发送端初始参数确定；

步骤四、发送端将步骤三得到的LDPC卷积码转置矩阵H(t)^T进行分块，得到大小为b×(c-b)的子矩阵

结构如下：

$H_j^T\left(t\right)=\left(\begin{array}{ccc}{h}_j^{\left(\mathrm{1,1}\right)}\left(t\right)& \mathrm{\Λ}& h_j^{(1,c-b)}\left(t\right)\\ M& O& M\\ h_j^{(c,1)}\left(t\right)& \mathrm{\Λ}& h_j^{(c,c-b)}\left(t\right)\end{array}\right),$ j＝0，Λ，m_s

步骤五、发送端将约束条件υH^T＝0写成如下形式并利用该形式进行编码：

${\mathrm{\υ}}_t{H}_0^T\left(t\right)+{\mathrm{\υ}}_{t-1}{H}_1^T\left(t\right)+L+{\mathrm{\υ}}_{t-m_s}{H}_{m_s}^T\left(t\right)=0,$ t∈Z

其中υ为发送端的发送序列υ＝(K，υ₀，υ₁，K，υ_t，K)，

步骤六：发送端将编码后的码字添加终止尾比特，组成一帧并发送出去；接收端利用LDPC码的置信传播(BP)译码算法实现译码。

有益效果

本发明中，LDPC卷积码结合了LDPC码与卷积码各自的优点，其规则的结构使其具有高速编码的能力，且编码器的硬件实现得以简化；LDPC卷积码编码复杂度降低，可以并行迭代译码，实现低延时；在速率兼容的情况下，IEEE802.16m的前向纠错控制(FEC)中，LDPC卷积码可以实现支持IR类型的HARQ，从而提高频谱效率和系统吞吐量。

附图说明

图1为本发明中LDPC卷积码(4，3，6)的校验置换矩阵的设计过程示意图；

图2为本发明实施例1中LDPC卷积系统码编码器结构图；

图3为本发明实施例1中时变LDPC卷积码编码器设计；

图4为本发明实施例2中一种基于LTE-A的R＝1/3时不变的LDPC卷积码编码器设计；

图5为发明实施例中(127，3，6)的LDPC卷积码与(2，1，5)卷积码的误码率曲线。

具体实施方式

下面结合附图和实施例对本发明做进一步说明。

图1是LDPC卷积码(4，3，6)的校验置换矩阵的设计过程示意图，其中子图(a)、(b)、(c)、(d)分别为通过LDPC分组码校验矩阵得到一个(4，3，6)LDPC卷积码矩阵的分割、展开、重组和复制的步骤示意图。

根据约束条件得知

满秩，可以根据时刻t时的信息序列

以及时刻t之前的m_s个码序列v_t-1，v_t-2，L，

得到时刻t时的校验码。图2是系统的LDPC卷积码编码器设计结构图，该结构图设计的码率：R＝1/2。

当子矩阵

的后c-b个线性独立的行，共同组成得(c-b)×(c-b)矩阵满秩时并且为单位矩阵时，可以根据如下公式定义一个系统编码器，如图3所示。

${\mathrm{\υ}}_t^{\left(j\right)}=u_t^{\left(j\right)},$ j＝1，L，b

${\mathrm{\υ}}_t^{\left(j\right)}=\underset{k=1}{\overset{b}{\mathrm{\Σ}}}{\mathrm{\υ}}_t^{\left(k\right)}{h}_0^{(j-b,k)}\left(t\right)+\underset{i=1}{\overset{m_s}{\mathrm{\Σ}}}\underset{k=1}{\overset{c}{\mathrm{\Σ}}}{\mathrm{\υ}}_{t-i}^{\left(k\right)}{h}_i^{(j-b,k)}\left(t\right),$ j＝b+1，L，c

图3为一种时变LDPC-CC编码器设计方案，该编码器是一种时变系统卷积码编码器，其记忆长度为m_s。该LDPC-CC编码器由系统比特u_t输出的移位寄存器组M₁和校验比特p_t产生的移位寄存器组M₂，同时包含一个权重控制器、一个模二加法器和乘法器组组成。LDPC-CC编码复杂度与校验矩阵H的行重的大小有关，即与K-1成正比，而同码字长度N、记忆长度m_s无关。

实施例1

一个(127，3，6)的时变，码率R＝1/2的LDPC卷积码的实现步骤。

步骤一、设计如图2所示的LDPC系统卷积码，其设计的参数为：寄存器记忆长度m_s＝127，行重w_r＝6，列重w_c＝3，b＝1，c＝2，t＝2048。利用Mackay法构造规则随机LDPC分组码校验矩阵H。首先，校验矩阵H的列从左到右逐列增加，最终形成整个校验矩阵。每一列的重量w_c＝3，而稀疏矩阵每列“1”的位置随机选择，但是必须使得行重不超过w_r＝6。并且保证由矩阵H分割的子矩阵

后(c-b)×(c-b)矩阵为单位矩阵。如果直到设置最后一列的时候，仍然不能满足要求，则要重新设置H或者从右往左取消某些列进行重新设置，直到最后的H的行列重量满足要求。当完成上述要求得到一个校验矩阵H后，对该矩阵进行四环检验，也就是要保证围长至少为6。如果不能满足上述要求，则按照上述方法重新构造。

步骤二、按照如下具体步骤得到矩阵分割线：

2.1发送端对步骤一得到的LDPC分组码的校验矩阵H进行转置得到矩阵H^T；

2.2在矩阵H^T中，从矩阵左上角开始，按照矩阵行的方向，向下画一条可涵盖2个矩阵元素的线，从线的终点开始再沿着矩阵列的方向，向右画一条可涵盖1个矩阵元素的线；

2.3在矩阵H^T中，从所画的线的终点开始，按照矩阵行的方向，向下画一条可涵盖2个矩阵元素的线，从线的终点开始再沿着矩阵列的方向，向右画一条可涵盖1个矩阵元素的线；

2.4重复步骤2.3，直到所画的线到达矩阵H^T的最下一行或者最右一列，此时得到一条矩阵分割线，该分割线将矩阵分为上下的子矩阵H^T ₁和H^T ₂；

步骤三、3.1发送端将经步骤二中得到的H^T矩阵分割线左下方的子矩阵H^T ₂整体水平平移到分割线右上方H^T ₁矩阵的右侧；

3.2由于通过Mackay随机构造矩阵时已经保证H₀(t)^T矩阵满秩，可以不必在子矩阵的左边附加数据。只需要在矩阵中空缺的部分全部补“0”，得到矩阵

3.3将矩阵

复制，并附加在原

第Z＝129列矩阵的下方；

3.4最后，根据t＝2048，重复一个周期内的矩阵8次，得到LDPC卷积码转置矩阵

步骤四、将得到的LDPC卷积码转置矩阵按照每个子矩阵大小为：2×1，进行分块分别得到子矩阵

步骤五、由系统码编码器实现编码，编码器设计公式为：

$v_t^{\left(1\right)}=u_t$

$v_t^{\left(2\right)}=v_t^{\left(1\right)}{h}_0^{\left(\mathrm{1,1}\right)}\left(t\right)+\underset{i=1}{\overset{m_s}{\mathrm{\Σ}}}\underset{k=1}{\overset{2}{\mathrm{\Σ}}}{v}_{t-i}^{\left(k\right)}{h}_i^{(1,k)}\left(t\right)$

依据编码器公式可以得到如图3所示的编码器结构。

步骤六、在Matlab仿真环境下，帧长为1e3，信噪比：SNR＝[11.622.63]，噪声为高斯白噪声，H_conv维数为：2048×4096，每帧加64比特终止尾比特，译码算法采用传统的BP译码。同时与(2，1，5)的卷积码进行性能比较，在不同信噪比下误码率曲线如图5所示。

通过误码率曲线，可以看到，应用LDPC卷积码的误码率曲线比传统的卷积码在误码率ber＝1e-4时，有2dB的编码增益的提高，同时在Eb/N0＝-3dB之后，LDPC卷积码可以达到误码率性能为1e-5，可以满足无限通信的正常要求。同时，可以实现大的约束长度的编码，这是卷积码所不具有的优势。同时具有LDPC码并行译码的特点，译码时延小。

实施例2

一个(3，2，3)的时不变，码率R＝1/3的LDPC卷积码的实现步骤。

步骤一、利用QC-LDPC码设计方法，从GF(2)中选择元素a＝2，b＝6；那么o(a)＝3，o(b)＝2，得到校验矩阵为：

$H=\left[\begin{array}{ccc}{I}_1& I_4& I_2\\ I_6& I_3& I_5\end{array}\right]$

矩阵中I_x是由一个7×7单位矩阵按行循环左移x个单位。这种LDPC规则码的最小码距d_min＝6。

步骤二、获取步骤一得到的LDPC分组码的校验矩阵H的转置矩阵H^T的分割线，具体过程为：

2.1发送端对步骤一得到的LDPC分组码的校验矩阵H进行转置得到矩阵H^T；

2.2在矩阵H^T中，从矩阵左上角开始，按照矩阵行的方向，向下画一条可涵盖3个矩阵元素的线，从线的终点开始再沿着矩阵列的方向，向右画一条可涵盖2个矩阵元素的线；

2.3在矩阵H^T中，从所画的线的终点开始，按照矩阵行的方向，向下画一条可涵盖3个矩阵元素的线，从线的终点开始再沿着矩阵列的方向，向右画一条可涵盖2个矩阵元素的线；

2.4重复步骤2.3，直到所画的线到达矩阵H^T的最下一行或者最右一列，此时得到一条矩阵分割线，该分割线将矩阵分为上下的子矩阵H^T ₁和H^T ₂；

步骤三、3.1发送端将经步骤二中得到的H^T矩阵分割线左下方的子矩阵H^T ₂整体水平平移到分割线右上方H^T ₁矩阵的右侧；

3.2矩阵中空缺的部分全部补“0”，得到矩阵

3.3将矩阵

复制并附加在原

第Z＝7列的矩阵的下方；

3.4最后，根据时间t＝50，重复步骤3.3，得到LDPC卷积码转置矩阵

步骤四、将得到的LDPC卷积码转置矩阵

按照如下方法得到子矩阵

校验矩阵的置换可以改写成如下形式：

$H^T\left(D\right)=\left[\begin{array}{cc}D& D^6\\ D^4& D^3\\ D^2& D^6\end{array}\right]=\left[\begin{array}{cc}1& D^3\\ D^3& 1\\ D& D^2\end{array}\right]=\left[\begin{array}{cc}1& 0\\ 0& 1\\ 0& 0\end{array}\right]+D\left[\begin{array}{cc}0& 0\\ 0& 0\\ 1& 0\end{array}\right]+D^2\left[\begin{array}{cc}0& 0\\ 0& 0\\ 0& 1\end{array}\right]+D^3\left[\begin{array}{cc}0& 1\\ 1& 0\\ 0& 0\end{array}\right]$

那么得到 $H_0^T=\left[\begin{array}{cc}1& 0\\ 0& 1\\ 0& 0\end{array}\right],$ $H_1^T=\left[\begin{array}{cc}0& 0\\ 0& 0\\ 1& 0\end{array}\right],$ $H_2^T=\left[\begin{array}{cc}0& 0\\ 0& 0\\ 0& 1\end{array}\right],$ $H_3^T=\left[\begin{array}{cc}0& 1\\ 1& 0\\ 0& 0\end{array}\right]$

步骤五、在时刻t，一个编码序列的码字可以表示为：

那么

${\mathrm{\υ}}_t\left[\begin{array}{cc}1& 0\\ 0& 1\\ 0& 0\end{array}\right]+{\mathrm{\υ}}_{t-1}\left[\begin{array}{cc}0& 0\\ 0& 0\\ 1& 0\end{array}\right]+{\mathrm{\υ}}_{t-2}\left[\begin{array}{cc}0& 0\\ 0& 0\\ 0& 1\end{array}\right]+{\mathrm{\υ}}_{t-3}\left[\begin{array}{cc}0& 1\\ 1& 0\\ 0& 0\end{array}\right]=0_{3\×2}$

利用校验置换矩阵的如上式所示，实现编码的电路设计如图4所示。

步骤六、发送端将编码后的码字添加终止尾比特，组成一帧。接收端利用LDPC分组码译码的置信传播算法译码。

以上所述为本发明的较佳实施例而已，本发明不应该局限于该实施例和附图所公开的内容。凡是不脱离本发明所公开的精神下完成的等效或修改，都落入本发明保护的范围。

Claims (3)

1.一种卷积码编码器结构的改进方法，其目标卷积码为一个规则的LDPC卷积码（m_s，J，K），其校验矩阵为H(t)，m_s为寄存器的记忆长度，其校验转置矩阵H(t)^T中每行包含J个“1”，每列包含K个“1”，该LDPC卷积码的码率为R，且R=b/c，其特征在于改进方法的步骤如下：

步骤一、发送端根据LDPC卷积码的校验矩阵H(t)的构造参数得到LDPC分组码的校验矩阵H；

步骤二、获取步骤一得到的LDPC分组码的校验矩阵H的转置矩阵H^T的分割线，具体过程为：

2.1发送端对步骤一得到的LDPC分组码的校验矩阵H进行转置得到矩阵H^T；

2.2在矩阵H^T中，从矩阵左上角开始，按照矩阵行的方向，向下画一条可涵盖c个矩阵元素的线，从线的终点开始再沿着矩阵列的方向，向右画一条可涵盖c-b个矩阵元素的线；

2.3在矩阵H^T中，从所画的线的终点开始，按照矩阵行的方向，向下画一条可涵盖c个矩阵元素的线，从线的终点开始再沿着矩阵列的方向，向右画一条可涵盖c-b个矩阵元素的线；

2.4重复步骤2.3，直到所画的线到达矩阵H^T的最下一行或者最右一列，此时得到一条矩阵分割线，该分割线将矩阵分为上下两个的子矩阵H^T ₁和H^T ₂；

上述步骤二中b和c分别为码率R=b/c对应的数值；

步骤三、变换得到半无限LDPC卷积码转置矩阵H(t)^T，具体过程为：

3.1发送端将经步骤二中得到的H^T矩阵分割线左下方的子矩阵H^T ₂整体水平平移到分割线右上方H^T ₁矩阵的右侧；

3.2为了保证得到LDPC卷积码的校验矩阵H(t)^T矩阵满秩，先在H^T ₁原分割线所对应的矩阵的每一行的左边附加1个为“1”的数据，然后矩阵中空缺的部分全部补“0”，得到矩阵

；

3.3将矩阵

复制并附加在原

第Z列的矩阵的下方，其中Z＝（c-b）×（m_s+1）+1；

3.4重复步骤3.3，得到一个半无限LDPC卷积码转置矩阵H(t)^T：

上述H(t)^T中重复时间t的长度由发送端初始参数确定；

步骤四、发送端将步骤三得到的LDPC卷积码转置矩阵H(t)^T进行分块，得到大小为b×(c-b)的子矩阵

结构如下：

步骤五、发送端将约束条件υH^T＝0写成如下形式，并利用该形式进行系统编码：

${\mathrm{\υ}}_t^{\left(j\right)}=u_t^{\left(j\right)},j=1,...,b$

${\mathrm{\υ}}_t^{\left(j\right)}=\underset{k=1}{\overset{b}{\mathrm{\Σ}}}{\mathrm{\υ}}_t^{\left(k\right)}{h}_0^{(j-b,k)}\left(t\right)+\underset{i=1}{\overset{m_s}{\mathrm{\Σ}}}\underset{k=1}{\overset{c}{\mathrm{\Σ}}}{\mathrm{\υ}}_{t-i}^{\left(k\right)}{h}_i^{(j-b,k)}\left(t\right),j=b+1,...,c$

步骤六：发送端将编码后的码字添加终止尾比特，组成一帧并发送出去；接收端利用LDPC码的置信传播（BP）译码算法实现译码。

2.根据权利要求1所述的一种卷积码编码器结构的改进方法，其特征在于：所述步骤一中发送端根据LDPC卷积码的校验矩阵H(t)的构造参数，利用Mackay法构造得到LDPC分组码的校验矩阵H。

3.根据权利要求1所述的一种卷积码编码器结构的改进方法，其特征在于：所述步骤一中发送端根据LDPC卷积码的校验矩阵H(t)的构造参数，利用QC-LDPC码设计方法得到LDPC分组码的校验矩阵H。

Images