CN102435978A - 一种多基线相位-相位谱干涉仪测向装置 - Google Patents

Abstract

本发明公开了一种正交/非正交多基线相位-相位谱干涉仪测向装置。它以相位干涉仪和相位谱干涉仪测向算法为依据，根据实际测向环境、入射信号的频率范围、测向精度要求以及硬件资源等因素综合考虑设计而成。本装置由两片FPGA和一片DSP协同完成数字信号处理，分别针对窄频带单源信号和宽频带多源信号，实现正交/非正交多基线相位干涉仪和相位谱干涉仪两种测向算法。本发明算法简单、计算快速、测向精度较高、对硬件资源要求较低，可用于快速获取单源或多源入射信号的二维到达方向等应用场合。

Description

一种多基线相位-相位谱干涉仪测向装置

技术领域

本发明涉及一种基于多基线的相位一相位谱干涉仪测向装置，具体涉及该测向装置中的数字处理算法及相应的硬件单元。

背景技术

无源定位技术是利用被探测目标自身的电磁辐射来实现目标定位的技术。由于定位系统自身不发射电磁波，因而可以避开反雷达设备，对目标进行隐蔽地探测和定位，具有抗干扰能力强、作用距离远等一系列优点。

无源定位技术的核心之一在于对电磁辐射源进行高精度的测向。目前已有多种测向算法投入实际应用。相比于需要进行二维谱峰搜索的空间谱测向算法，相位干涉仪算法因其方法简单、实现方便、计算速度快等特点而得到广泛应用。相位干涉仪算法成功应用的关键在于以下几个问题的解决：如何计算入射信号到达任意两个接收天线时的相位差、如何根据天线阵列流形来设计解相位模糊的策略、如何对多个不同频率的入射波进行测向。此前，人们较多关注解相位模糊问题，已提出了基于多基线的多种解模糊方法(包括相关干涉仪方法在内)，但对前述另两个问题却较少研究，也极少给出结合实际硬件平台的相位干涉仪算法的实现细节。

发明内容

针对上述问题，本发明公开一种基于正交/非正交多基线的相位-相位谱干涉仪测向装置，该装置具有良好的测向精度和可靠性，能够解决单个窄带信号入射或多个异频窄带信号入射这两种典型情况下的信号波达方向估计问题。

本发明提供的一种多基线相位-相位谱干涉仪测向装置，其特征在于，该装置包括依次电连接的天线阵列、多通道数字接收单元和数字信号处理单元；

天线阵列用于接收VHF频段的电磁信号，并将接收到的电磁信号分别传送给多通道数字接收单元；

多通道数字接收单元对天线阵列所接收到得电磁信号进行模拟滤波、放大、混频处理，然后经过ADC同步采样得到具有数字信号，最后，经过预处理后提供给数字信号处理单元；

数字信号处理单元根据天线阵列的流形，实现正交/非正交多基线相位干涉仪测向功能和相位谱干涉仪测向功能，完成对单个窄带信号入射或多个异频窄带信号入射的信号波达方向估计；

所述数字信号处理单元包括互相关计算模块、FFT计算模块、数据分类缓存模块、数据输出控制模块、PCI上传模块、反三角函数计算模块、相位差计算模块、解相位模糊算法模块和DOA计算模块；

互相关计算模块对接收采集得到的数字信号，做通道间的互相关处理，得到所用基线的互相关平均值，并将计算得到的互相关信息通过数据组帧传输模块提供给数据分类缓存模块；

FFT计算模块对每个通道接收采样得到的数据做FFT处理，得到信号的频域信息，包括对通道直接做FFT得到的通道信号频谱信息和先对两通道做互相关计算，然后对计算得到的互相关做FFT处理得到的互相关频谱信息，并通过数据组帧传输模块提供给数据分类缓存模块；

数据分类缓存模块用于对接收到的数据进行分类缓存；

数据输出控制模块用于控制第二FPGA中的数据流走向，完成PCI上传模块对数据分类缓存模块和HPI接口模块中数据的分类有序的读取，同时也完成数据分类缓存模块和HPI接口模块之间的数据通信；

相位差计算模块利用互相关信息和信号的频域信息，针对窄频带单源和宽频带多源两种不同的信号入射，利用三种不同的方法计算得到基线的两端天线接收到的信号的相位差，并提供给解相位模糊算法模块；

解相位模糊算法模块利用确定无模糊的两短基线的相位差与可能存在模糊的长基线相位差的确定关系，来确定上述长基线相的位差，并提供给DOA计算模块；

DOA计算模块利用长基线相位差求得信号的入射方向，并存贮到DSP的外部存储模块中待用；

反三角函数计算模块采用分段展开泰勒级数的方法，用DSP实现定点化的反正切函数和反余弦函数的计算，供相位差计算模块和DOA计算模块调用；

PCI上传模块用于读取包括波形信息、DOA信息、互相关信息和信号的频域信息在内的各类数据，然后上传到PC机。

与其它的相位干涉仪测向装置相比，本发明公开的基于正交/非正交多基线的相位-相位谱干涉仪测向方法及数字处理装置，具有以下特点：

(1)使用两条彼此正交的长基线来计算接收信号的精确相位差，然后使用两条非正交的短基线来解除相位模糊。所使用的基线数少，并且具备0°～360°方位角和0°～90°仰角的全空域测量范围；

(2)采用多基线相位干涉仪算法计算单个窄带入射信号的波达方向，使用多基线相位谱干涉仪算法计算多个异频窄带入射信号的波达方向。避免了常规的相位干涉仪只能处理单个入射信号的问题；

(3)采用多点累积实现对单个窄带信号或多个异频窄带信号的入射相位差的计算，提高了相位差的计算精度，从而保证了最终的测向精度；

(4)采用分区域泰勒级数展开的办法来计算方位角和仰角，避免了复杂的反三角运算，保证了算法的可实现性、计算速度和计算精度。

附图说明

图1是本发明装置中天线阵列结构示意图；

图2是本发明装置中多通道采集接收单元框图；

图3为本发明装置中数字信号处理单元的结构示意图；

图4是第一FPGA芯片中互相关计算模块的结构示意图；

图5是HPI接口模块中第二FPGA芯片的状态转移图。

具体实施方式

本发明装置包括依次电连接的天线阵列、多通道数字接收单元和数字信号处理单元。

天线阵列采用均匀分布在一个圆上的8根全向天线的来接收VHF频段的电磁信号，并将该8路信号分别通过8根同轴电缆引入多通道数字接收单元。

多通道数字接收单元对天线阵列所接收到得信号进行模拟滤波、放大、混频等处理，然后经过ADC同步采样得到具有幅相一致性较好的数字信号，最后，经过数字下变频、阵列校准、恒虚警门限检测和二次量化等阵列信号预处理过程。

本装置的天线阵列流行如图1所示，本装置测向所用天线阵列由8根相同的VHF频段全向天线组成，其中八根天线按照均匀圆阵排列，1号天线、3号天线、5号天线、7号天线分别位于圆心的正东、正南、正西、正北方向，且每两根相邻天线之间的距离不超过信号中心频率对应波长的一半，以保证对于任意相邻天线构成的短基线，在求相位差的过程中不会发生相位模糊。因此，所述装置利用相互正交的两长基线1-5、3-7来求波达角，用非正交的两条短基线2-3、3-4来解长基线相位模糊。

如图2所示，多通道数字接收单元包括接收模块201、同步采集模块202、数字下变频处理模块203、阵列校准模块204、门限检测模块205和二次量化模块206。

接收模块201利用模拟接收电路处理阵列天线接收到得模拟信号，保证能够在较大的功率范围内接收到来波信号，并提供给ADC同步采集模块202。

ADC同步采集模块202用于将接收到得模拟信号经过模数转换成数字信号，并通过高速同步采集保证数字信号的幅频/相频一致性，之后提供给数字下变频处理模块203。

数字下变频处理模块203将中频数字信号进行下变频处理，然后通过抽取降低工作频率，并提供给阵列校准模块204。

阵列校准模块204利用天线以及接收机的不同的状态所对应的校准系数，对各路通道进行进一步的幅相一致性上的调整，提供给门限检测模块205。

门限检测模块205利用平常状态下采样的本地噪声功率的k倍作为检测门限，判断接收到的数字信号的功率是否大于检测门限，将功率大于检测门限的信号认为是有效的数字信号，并过滤掉非有效的数字信号。其中k为大于1的正整数，是一个可以调整的经验值。

二次量化模块206对门限过滤得到的有效的数字信号进行两次截位量化，来缩短该数字信号的字长，从而保证后面大量计算的精度并减少资源消耗。

数字信号处理单元根据天线阵列的流形，实现正交/非正交多基线相位干涉仪测向功能和相位谱干涉仪测向功能，从而应对单个窄带信号入射或多个异频窄带信号入射这两种典型情况下的信号波达方向快速、精确估计的问题。数字信号处理单元在硬件实现上没有特别的要求，下面仅以采用一块DSP芯片、两块FPGA芯片以及它们的外围电路实现的方式为例对其作进一步详细的说明。

如图3所示，数字信号处理单元包括设置在第一FPGA芯片上的互相关计算模块100和FFT(快速傅立叶变换)计算模块101，设置在第二FPGA芯片上的数据分类缓存模块103、数据输出控制模块104和PCI上传模块106，以及设置在DSP芯片上的反三角函数计算模块107、相位差计算模块108、解相位模糊算法模块109和DOA计算模块110，第一、二FPGA芯片之间设置有数据组帧传输模块102，第二FPGA芯片和DSP芯片之间设置有HPI接口模块105。

互相关计算模块100对接收采集得到的数字信号，做通道间的互相关处理，得到所用基线的互相关平均值，并将计算得到的互相关信息通过数据组帧传输模块102提供给数据分类缓存模块103。

FFT计算模块101对每个通道接收采样得到的数据做FFT处理，得到信号的频域信息(包括通道信号频谱信息和互相关频谱信息)，通过数据组帧传输模块102提供给数据分类缓存模块103。

数据组帧传输模块102负责完成第一FPGA芯片于第二FPGA芯片之间的数据通信，将上述互相关计算模块100和FFT计算模块101的数据分类传到第二FPGA芯片中。

数据分类缓存模块103用于对接收到的第一FPGA芯片中数据的分类缓存，并随时等待后面HPI接口模块105和PCI上传模块106来读取数据。

数据输出控制模块104用于调度数据分类缓存模块103与HPI接口模块105和PCI上传模块106之间的数据通信。

HPI接口模块105用于实现第二FPGA芯片与DSP之间的数据通信，利用建立的读写FIFO，将互相关信息传给DSP，同时读取DSP计算得到的DOA数据。

相位差计算模块108利用互相关信息、通道信号频谱信息或者互相关频谱信息，以三种不同的方法计算得到基线的两端天线接收到的信号的相位差，并提供给解相位模糊算法模块109。

解相位模糊算法模块109利用确定无模糊的两短基线的相位差，来确定可能存在相位周期性溢出(即相位模糊)的长基线相位差，并提供给DOA计算模块110。

DOA计算模块110利用解模糊之后的长基线相位差来求得信号的入射方向(即DOA信息)，并存入存贮模块。

反三角函数计算模块107用DSP实现定点化的反正切函数和反余弦函数的计算，供相位差计算模块108和DOA计算模块110调用。

PCI上传模块106用于读取第二FPGA芯片中的波形(即前面的数字信号)、DOA信息、互相关等各类数据，然后上传到PC端。

下面通过借助实施例更加详细地说明上述数字信号处理单元中各部分的具体实现手段，但以下实施例仅是说明性的，本发明的保护范围并不受这些实施例的限制。

天线阵列单元接收到的信号，经过前端八通道大动态范围接收、ADC同步采集、数字下变频处理、阵列校准、门限检测和二次量化之后，每个通道得到I、Q两路16bit数据，通道复信号可以表示为：

x_p(n)＝I_p(n)-jQ_p(n)，其中p＝1、2...8；

其中，p为天线编号，n为采样点序号，I_p(n)和-Q_p(n)分别表示复信号的实部和虚部。

这8通道I、Q数据，以N＝8000个采样点为一组，同时进入互相关计算模块100和FFT计算模块101。

互相关计算模块100利用每个通道这8000个点的I、Q两路的数据计算得到所需的基线1-5、3-7、2-3、3-4的互相关：

$R_{\mathrm{pq}}=\underset{n=1}{\overset{N}{\mathrm{\Σ}}}{x}_p\left(n\right)x_q^{*}\left(n\right)=\underset{n=1}{\overset{N}{\mathrm{\Σ}}}(I_p\left(n\right)-j{Q}_p\left(n\right))(I_q\left(n\right)+j{Q}_q\left(n\right))$

其中，p、q为天线编号，R_pq为基线p-q的互相关，是字长为32位的整数，n为采样点序号，N＝8000为采样点的个数，^*为取共轭运算。对于1-5、3-7、2-3、3-4这4条基线的互相关计算，第一FPGA芯片中的设计框图如图4所示。输入按照8路实部加8路虚部得排列输入，通过一个使能信号控制数据的存储于并行输出。每组互相关的计算通过一个复数乘法器和一个复数存储累加器实现。同时，每一步都由同步的5MHz时钟控制，最后，1MHz时钟控制串行数据输出。按照方式计算一条基线的互相关需要进行N次复数乘法及N-1次复数加法，即4N次16位实数乘法和4N-2次32位实数加法。

FFT计算模块101直接对每路天线信号所取的N＝8000个采样点做8192点的复数FFT(不够的点补0)，得到每路数字信号的频域信息：

其中，n为采样点序号，k为频率点序号，n、k都为0到N-1，X_p(k)为复信号，对应的真实频率为

其中f_s为信号的采样频率。然后，通过搜索得到每路信号频谱中幅值相对较大的一些点

这些点能够代表每根天线接收的多个异频窄带信号的有用频域信息。由于理论上这些频率点的序号应该相对接近，所以，处理中还通过比较每路的有用频率点的位置，舍去单独只在某一路出现峰值的异样频率点。

另外，类似的我们也可以对N个采样点所求得的N个互相关结果做FFT，得到所需4条基线互相关的频域信息：

其中Rs_pq(k)为复信号，是互相关的频域值。同样通过搜索得到每组基线互相关频谱中幅值相对较大的一些点

同时舍去单独只在某一条基线出现峰值的异样频率点。

数据组帧传输模块102负责完成第一FPGA芯片于第二FPGA芯片之间的数据通信。第一FPGA芯片将这些互相关信息R_pq、通道信号频谱信息

或者互相关频谱信息利用标识分类，利用时标排序，然后组成规定的帧格式，通过GPIO接口传到第二FPGA芯片中。

第二FPGA芯片中的数据分类缓存模块103包括一个与SDRAM相接的接口以及读写SDRAM的模块的操作策略。由于传输数据量很大，所以需要将接收到的数据分类储存到SDRAM的FIFO中(包括波形数据、互相关信息R_pq、通道信号频谱信息

或者互相关频谱信息

数据输出控制模块104是第二FPGA芯片中总的逻辑控制模块，连接数据分类缓存模块103、HPI接口模块105和PCI上传模块106。控制完成这三个模块之间的数据通信，包括：

1.SDRAM中的FIFO1中有互相关信息R_pq、通道信号频谱信息

或者互相关频谱信息

数据，并且FPGA没有继续向SDRAM中写数据时，上述数据可以被读取并写入HPI接口的数据写入FIFO；

2.SDRAM中的FIFO2中有波形数据，并且FPGA没有向SDRAM中写数据是，波形数据可以被读取直接通过PCI上传到PC机；

3.当数据输出FIFO不为空时，将其中的DOA数据直接通过PCI接口上传到PC机；

第二FPGA芯片与DSP之间的数据通信，通过HPI接口模块105实现：

具体是HPI接口模块建立两个FIFO。一个是用来让FPAG B向DDR(DSP的外部存储模块121)写互相关数据和频域点数据，DSP来读取，称为数据写入FIFO；另一个是用来让DSP向DDR写DOA数据第二FPGA芯片来读取，称为数据输出FIFO。其中，数据写入FIFO中一个数据块有s1组数据，数据输出FIFO中一个数据块有s2组数据。这里的s1、s2我们都设计为600为经验值，具体他们是由DSP的计算速度、FPGA传输速率、接口中断响应速率以及PCI接口数据上传速率所共同决定的。具体的数据通信流程下：

对于第二FPGA芯片端，状态转化图如图5所示，其中：

S0：复位状态；

S1：初始化状态；

S2：判断是否有DSP中断；

S3：读HPI，将DSP的DDR中缓存的一个块(600个)DOA数据读出写到数据输出FIFO中。

S4：判断是否需要写HPI；

S5：写HPI。读数据写入FIFO中一个块的互相关写到DSP的DDR中；

S6：完成一次读写。

其中S4判断是否需要写HPI指的是，判断DSP是否在用HPI读取数据，即判断HPI是否空闲，另外还要保证数据写入FIFO没有满。

对于DSP一端，控制流程如下：

1、判断数据写入FIFO是否有数据，若有就读取数据并开始后面的计算，没数据有就等待。

2、一个块的数据计算完，先判断数据输出FIFO是否满，满即等待，若没有满进入3；

3、将一个块的DOA数据作为一组数据写入DDR，并给第二FPGA芯片发送HPI中断，要求第二FPGA芯片来读取DDR里面的数据到数据输出FIFO中。

PCI上传模块106主要负责将SDRAM中的互相关数据和频率点数据以及数据输出FIFO中的DOA数据通过PCI9054上传到PC机。

而在DSP内部，在确认HPI接口程序中数据写入FIFO不为空时，DSP就会按照规定格式取出DDR中的有用的互相及频谱关信息，并完成多基线相位-相位谱干涉仪测向算法：

首先在DSP中设计一个反三角函数计算模块107来实现定点数的反三角函数的计算。整个算法中多处涉及到反三角函数的计算，包括反正切函数和反余弦函数的计算：

对于反正切函数，其定义域为[0，1)，所以输入设定为字长16bit，Q值15的定点数。值域为[0，

)，输出设定字长16bit，Q值14的定点数。当输入的值不在定义域范围之内时，由于输入均为

的形式，通过判断的符号和x、y绝对值的大小关系分类讨论计算方式：

当(x·y)＞0且|x|＜|y|时， $\mathrm{\θ}=\arctan \left(\frac{\left|x\right|}{\left|y\right|}\right);$

当(x·y)＞0且|x|＞|y|时， $\mathrm{\θ}=\frac{\mathrm{\π}}{2}-\arctan \left(\frac{\left|y\right|}{\left|x\right|}\right);$

当(x·y)＜0且|x|＜|y|时， $\mathrm{\θ}=-\arctan \left(\frac{\left|x\right|}{\left|y\right|}\right);$

当(x·y)＜0且|x|＞|y|时， $\mathrm{\θ}=\arctan \left(\frac{\left|y\right|}{\left|x\right|}\right)-\frac{\mathrm{\π}}{2};$

其中|·|为取绝对值计算，反正切函数实现arctan(·)的计算并输出，θ为经过处理之后的

的真实值。

对于反余弦函数，其定义域定为[0，0.707)，输入设定为字长16bit，Q值15的定点数，值域为[1)，输出设定为字长16bit，Q值14的定点数。实际输入形式均为

通过判断x²+y²与0.5的大小关系：

当x²+y²＜0.5时，

当x²+y²＞0.5时，

其中，反余弦函数实现arccos(·)的计算并输出，

为经过处理之后的的真实值。

而具体arctan(·)和arccos(·)的实现采用的是分段式泰勒级数展开的方法。以反正切函数为例：将arctan(·)的定义域[0，1)和分成5段，每一段选取一个中间点展开，然后利用非零点的泰勒展开公式展开：

$\arctan \left(x\right)=\left\{\begin{array}{c}0.087+0.992\&CenterDot;(x-0.088)-0.172\&CenterDot;{(x-0.088)}^2-1.910\&CenterDot;{(x-0.088)}^3+2.021\&CenterDot;{(x-0.088)}^4,0\&le;x\&le;0.176;\\ 0.261+0.933\&CenterDot;(x-0.268)-0.467\&CenterDot;{(x-0.268)}^2-1.275\&CenterDot;{(x-0.268)}^3+4.523\&CenterDot;{(x-0.268)}^4,0.176\&le;x<0.364;\\ 0.436+0.821\&CenterDot;(x-0.466)-0.629\&CenterDot;{(x-0.466)}^2-0.385\&CenterDot;{(x-0.466)}^3+3.987\&CenterDot;{(x-0.466)}^4,0.364\&le;x<0.577;\\ 0.611+0.671\&CenterDot;(x-0.700)-0.631\&CenterDot;{(x-0.700)}^2+0.285\&CenterDot;{(x-0.700)}^3+1.737\&CenterDot;{(x-0.700)}^4,0.577\&le;x<0.839\\ 0.785+0.500\&CenterDot;(x-1.000)-0.500\&CenterDot;{(x-1.000)}^2+0.500\&CenterDot;{(x-1.000)}^3,0.839\&le;x\&le;1.\end{array}\right.$

其中，5个展开点分别为0.088、0.268、0.466、0.700、1.000。上述展开式一共分5段，每段有5项，DSP将每段展开式的每一项的系数做定点化处理之后储存在一个5×5的静态数组中供调用。于是整个函数的计算过程中只有加法和乘法运算，大大提高了DSP的效率。

相位差计算模块108，分两种情况分别计算不同入射信号的相位差：

对于单个窄带信号入射情况，其信号频率分布较为集中，可以直接通过2路信号的互相关求得两路波形的相位差：

${\mathrm{\&psi;}}_{\mathrm{pq}}=\arg \left(R_{\mathrm{pq}}\right)=\arctan \frac{\mathrm{Im}\left\{R_{\mathrm{pq}}\right\}}{\mathrm{Re}\left\{R_{\mathrm{pq}}\right\}}$

其中，p、q为天线编号，ψ_pq为基线p-q的相位差，arg(·)为取复角运算，反正切函数计算结果由反三角函数计算模块107提供。

而对于多个异频窄带入射情况，其信号频率分布较广，需要通过宽带接收，要得到这类信号的相位差就得用到每根天线的频谱或者基线互相关的频谱信息：

对于天线信号频域点

${\mathrm{\&psi;}}_{\mathrm{pq}}=\frac{1}{M}\underset{m=1}{\overset{M}{\mathrm{\&Sigma;}}}\arg \left({\hat{X}}_p\left(k_m\right)\right)-\arg \left({\hat{X}}_q\left(k_m\right)\right);$

对于基线互相关频域点

${\mathrm{\&psi;}}_{\mathrm{pq}}=\frac{1}{M}\underset{m=1}{\overset{M}{\mathrm{\&Sigma;}}}\arg \left({\hat{R}s}_{\mathrm{pq}}\left(k_m\right)\right).$

其中k可以取M个值，m为k的序号。同样，上面求复角过程中所涉及到的反正切运算由反三角函数计算模块107提供。而计算得到的相位差ψ_pq在(-π，π)内，在DSP中字长设定为16位，Q值为13。利用以上各种方法算出所需要的基线1-5、3-7、2-3、3-4的相位差。

解相位模糊算法模块109，利用无模糊基线与可能存在模糊的基线的关系解相位模糊。其中非正交的短基线2-3和3-4的相位差可以确认无模糊，即通过相位差计算模块107求得的是真实的相位，然后根据以下关系：

$\left\{\begin{array}{c}{\mathrm{\&psi;}}_{23}+{\mathrm{\&psi;}}_{34}={\mathrm{\&psi;}}_{15}\&CenterDot;2\sin \frac{\mathrm{\&pi;}}{8}\cos \frac{\mathrm{\&pi;}}{8}\\ {\mathrm{\&psi;}}_{23}-{\mathrm{\&psi;}}_{34}={\mathrm{\&psi;}}_{37}\&CenterDot;2{\sin }^2\frac{\mathrm{\&pi;}}{8}\end{array}\right.$

可以确定正交的长基线1-5、3-7相位差的大致范围。虽然，实际测向过程中由于误差和电磁环境的影响，上述两个等式左右两边很难相等，但是可以根据相位模糊的特性，即虚假相位和真实相位的差为2π的整数倍。于是通过以2π为单位增减Ψ₁₅和Ψ₃₇来最大程度的匹配上面的方程组，来解决长基线有可能出现的相位模糊的问题，得到真实的1-5、3-7基线的相位

和

而对于

和

有可能不在(-ππ)内，所以根据实际仿真情况，设定

和

是字长为16，Q值为11的定点数。

最后，DOA计算模块110采用正交长基线1-5、3-7来求波达角方向，。利用1-5、3-7基线的真实相位值

和

通过以下公式计算得到最终的较精确的DOA信息：

其中，θ为来波信号的方位角，即来波方向在天线阵平面上投影与正东方向的夹角，单位为度，取值范围为(0，360°)，在DSP中字长设定为16位，Q值为7；

为来波信号的俯仰角，即来波方向与天线阵中轴线的夹角，单位为度，取值范围为(0，90°)在DSP中字长设定为16位，Q值为8，D为天线圆阵的直径，λ₀为来波信号中心频率对应的波长，其中

作为一个系数一开始就在DSP中计算得到并做定点化处理。而上述公式中的反正切和反余弦函数的结果也由反三角计算模块107提供。

本发明不仅局限于上述具体实施方式，本领域一般技术人员根据本发明公开的内容，可以采用其它多种具体实施方式实施本发明，因此，凡是采用本发明的设计结构和思路，做一些简单的变化或更改的设计，都落入本发明保护的范围。

Claims (3)

1.一种多基线相位-相位谱干涉仪测向装置，其特征在于，该装置包括依次电连接的天线阵列、多通道数字接收单元和数字信号处理单元；

天线阵列用于接收VHF频段的电磁信号，并将接收到的电磁信号分别传送给多通道数字接收单元；

多通道数字接收单元对天线阵列所接收到得电磁信号进行模拟滤波、放大、混频处理，然后经过ADC同步采样得到具有数字信号，最后，经过预处理后提供给数字信号处理单元；

数字信号处理单元根据天线阵列的流形，实现正交/非正交多基线相位干涉仪测向功能和相位谱干涉仪测向功能，完成对单个窄带信号入射或多个异频窄带信号入射的信号波达方向估计；

所述数字信号处理单元包括互相关计算模块(100)、FFT计算模块(101)、数据分类缓存模块(103)、数据输出控制模块(104)、PCI上传模块(106)、反三角函数计算模块(107)、相位差计算模块(108)、解相位模糊算法模块(109)和DOA计算模块(110)；

互相关计算模块(100)对接收采集得到的数字信号，做通道间的互相关处理，得到所用基线的互相关平均值，并将计算得到的互相关信息通过数据组帧传输模块(102)提供给数据分类缓存模块(103)；

FFT计算模块(101)对每个通道接收采样得到的数据做FFT处理，得到信号的频域信息，包括对通道直接做FFT得到的通道信号频谱信息和先对两通道做互相关计算，然后对计算得到的互相关做FFT处理得到的互相关频谱信息，并通过数据组帧传输模块(102)提供给数据分类缓存模块(103)；

数据分类缓存模块(103)用于对接收到的数据进行分类缓存；

数据输出控制模块(104)用于控制第二FPGA中的数据流走向，完成PCI上传模块(106)对数据分类缓存模块(103)和HPI接口模块(105)中数据的分类有序的读取，同时也完成数据分类缓存模块(103)和HPI接口模块(105)之间的数据通信；

相位差计算模块(108)利用互相关信息和信号的频域信息，针对窄频带单源和宽频带多源两种不同的信号入射，利用三种不同的方法计算得到基线的两端天线接收到的信号的相位差，并提供给解相位模糊算法模块(109)；

解相位模糊算法模块(109)利用确定无模糊的两短基线的相位差与可能存在模糊的长基线相位差的确定关系，来确定上述长基线相的位差，并提供给DOA计算模块(110)；

DOA计算模块(110)利用长基线相位差求得信号的入射方向，并存贮到DSP的外部存储模块中待用；

反三角函数计算模块(107)采用分段展开泰勒级数的方法，用DSP实现定点化的反正切函数和反余弦函数的计算，供相位差计算模块(108)和DOA计算模块(110)调用；

PCI上传模块(106)用于读取包括波形信息、DOA信息、互相关信息和信号的频域信息在内的各类数据，然后上传到PC机。

2.根据权利要求1所述的多基线相位-相位谱干涉仪测向装置，其特征在于，多通道数字接收单元包括接收模块(201)、同步采集模块(202)、数字下变频处理模块(203)、阵列校准模块(204)、门限检测模块(205)和二次量化模块(206)；

接收模块(201)利用模拟接收电路处理阵列天线接收到得模拟信号，并提供给ADC同步采集模块(202)；

ADC同步采集模块(202)用于将接收到得模拟信号经过模数转换成数字信号，并通过高速同步采集保证数字信号的幅频/相频一致性，之后提供给数字下变频处理模块(203)；

数字下变频处理模块(203)将中频数字信号进行下变频处理，然后通过抽取降低工作频率，并提供给阵列校准模块(204)；

阵列校准模块(204)利用天线以及接收机的不同的状态所对应的校准系数，对各路通道进行进一步的幅相一致性上的调整，再提供给门限检测模块(205)；

门限检测模块(205)利用平常状态下采样的本地噪声功率的k倍作为检测门限，判断接收到的数字信号的功率是否大于检测门限，将功率大于检测门限的信号认为是有效的数字信号，并过滤掉非有效的数字信号，将有效的数字信号提供给二次量化模块(206)，其中k为预先设定的系数；

二次量化模块(206)对有效地数字信号进行两次截位量化，缩短该数字信号的字长，以提高计算的精度和减少资源消耗。

3.根据权利要求1或2所述的多基线相位-相位谱干涉仪测向装置，其特征在于，

互相关计算模块(100)和FFT计算模块(101)设置在第一FPGA芯片内，数据分类缓存模块(103)、数据输出控制模块(104)和PCI上传模块(106)设置在第二FPGA芯片内，反三角函数计算模块(107)、相位差计算模块(108)、解相位模糊算法模块(109)和DOA计算模块(110)设置在DSP芯片内，第一、二FPGA芯片之间设置有数据组帧传输模块(102)，第二FPGA芯片和DSP芯片之间设置有HPI接口模块(105)；

数据组帧传输模块(102)负责完成第一FPGA芯片于第二FPGA芯片之间的数据通信，将上述互相关计算模块(100)和FFT计算模块(101)的数据分类传到第二FPGA芯片中；

HPI接口模块(105)用于实现第二FPGA芯片与DSP之间的数据通信，利用建立的读写FIFO，完成以第二FPGA为主控芯片、DSP为从属芯片的主从问答式数据通信，将第二FPGA中的互相关信息和信号的频域信息传给DSP，同时第二FPGA读取DSP计算得到的DOA数据，待通过PCI上传。

Images