CN102420603B - 一种用于微传感器的负反馈自平衡驱动电路 - Google Patents

Abstract

本发明提供一种用于微传感器的负反馈自平衡驱动电路。它是由驱动电路正电源单元、驱动电路负电源单元、加法器、反相放大器、分压电阻、缓冲器、积分器和开关网络组成的，驱动电路正电源单元分别连接驱动电路负电源单元和加法器，驱动电路负电源单元连接分压电阻和开关网络，加法器连接反相放大器和积分器，反相放大器连接分压电阻和开关网络。本发明不受电源漂移以及温度变化的影响，适合于高精度微传感器的驱动电路。本发明提供一种CMOS全差分驱动电路，可以使提供给驱动电路的正电源电压跟随负电源电压的变化，实现类隔离变压器的驱动，从而抑制电源电压的漂移以及温度变化对传感器性能的影响。

Description

一种用于微传感器的负反馈自平衡驱动电路

(一)技术领域

本发明涉及MEMS器件，具体说就是一种用于微传感器的负反馈自平衡驱动电路。

(二)背景技术

对于高精度微型传感器的驱动电路，特别是处于应用主流的三端式以及环形磁通门传感器，采用中心点接地的隔离变压器驱动是比较好的选择。该隔离变压器一般都采用双股并绕方式，输出驱动信号的对称性和稳定性极高，基本不受电源电压漂移和温度变化的影响，很好的保证了磁通门传感器的高性能。隔离变压器驱动电路提供驱动信号到传感器信号输入端，因为变压器的中心抽头接地，因此，变压器的两输出端转换出的交流信号的幅度相等，相位相反。相互反相的信号提供给传感器驱动端。如果交流信号漂移，例如，施加到传感器驱动端的两个驱动信号会变化相同的幅度，并且相位相反，所以隔离变压器驱动传感器能够保持驱动信号的精确平衡。由于中心点接地的隔离变压器输出驱动信号不受电源电压和温度漂移的影响，因此在很多精确要求全差分驱动的传感器中都得到了应用。

集成电路主要有两种架构可以实现类似隔离变压器的反相驱动方式，第一种是级联反相器，这种方式主要存在两方面问题，首先是反相器的相移导致驱动信号的相位不是完全反相，其次对于阻性传感器，特别是磁通门激励线圈的阻抗一般都很低，在几欧到几十欧之间，对于反相器的驱动能力要求较高。因此，CMOS级联反相器方案不适合磁通门驱动。第二种架构是采用开关网络实现反相差分驱动功能，但是这种方式是直接将开关连接到正负电源上，无法抑制电源电压的漂移以及温度变化的影响。

(三)发明内容

本发明的目的在于提供一种用于微传感器的负反馈自平衡驱动电路。

本发明的目的是这样实现的：它是由驱动电路正电源单元、驱动电路负电源单元、加法器、反相放大器、分压电阻、缓冲器、积分器和开关网络组成的，驱动电路正电源单元分别连接驱动电路负电源单元和加法器，驱动电路负电源单元连接分压电阻和开关网络，加法器连接反相放大器和积分器，反相放大器连接分压电阻和开关网络。

本发明还有以下技术特征：

(1)所述的驱动电路正电源单元包括电阻R₁、电阻R₂和运算放大器OP1，电阻R₁的一端与正电源V_CC相连，电阻R₁和电阻R₂的连接端与运算放大器OP1的同相端相连，运算放大器OP1的反相端与运算放大器OP1的输出相连。

(2)所述的驱动电路负电源单元包括电阻R₃、电阻R₄和运算放大器OP2，电阻R₄的一端与负电源V_SS相连，电阻R₃和电阻R₄的连接端与运算放大器OP2的同相端相连，运算放大器OP2的反相端与运算放大器OP2的输出相连。

(3)所述的加法器包括电阻R₅、电阻R₆、电阻R₇和运算放大器OP3，电阻R₅、电阻R₆和电阻R₇的连接端与运算放大器OP3的同相端相连，运算放大器OP3的反相端接地，电阻R₆的一端与运算放大器OP3的输出相连。

(4)所述的反相放大器包括电阻R₈、电阻R₉和运算放大器OP4，电阻R₈和电阻R₉的连接端与运算放大器OP4的同相端相连，运算放大器OP4的反相端接地，电阻R₉的一端V_P与运算放大器OP4的输出相连。

(5)所述的分压电阻由阻值相等的电阻R₁₀和电阻R₁₁构成，电阻R₁₀的一端V_P与反相放大器的输出相连，R₁₀和R₁₁的连接端V_R与缓冲器相连，R₁₁的另一端V_N与驱动电路负电源单元相连。

(6)所述的缓冲器由运算放大器OP5构成，运算放大器OP5的同相端与V_R相连，运算放大器OP5的反相端与运算放大器OP5的输出相连，并连接至积分器。

(7)所述的积分器由电阻R₁₂、电容C₁和运算放大器OP6构成，电阻R₁₂和电容C₁的连接端与运算放大器OP6的反相端相连，运算放大器OP6的同相端接地，电容C₁的另一端与运算放大器OP6的输出端相连接。

(8)所述的开关网络由CMOS开关S₁、CMOS开关S₂、CMOS开关S₃和CMOS开关S₄构成，CMOS开关S₁和CMOS开关S₃的连接端与V_P相连，CMOS开关S₂和CMOS开关S₄的连接端与V_N相连，CMOS开关S₁和CMOS开关S₂的连接端与微传感器的驱动端D_P相连，CMOS开关S₃和CMOS开关S₄的连接端与微传感器的驱动端D_N相连。

本发明由分压电阻、缓冲器、积分器构成负反馈环路，反相放大器的输出即为负反馈环路输出电压，通过负反馈环路使V_P实时跟踪驱动电路负电源单元输出电压V_N的变化，也就是使V_P与V_N大小相等，方向相反，将V_P与V_N作为开关网络的电源电压，从而开关网络输出的方波驱动信号不受外界电源电压的漂移以及温度变化的影响，并且幅值相等，方向相反，实现类似隔离变压器的全差分驱动功能，为高精度微传感器提供驱动信号。本发明提供一种CMOS全差分驱动电路，可以使提供给驱动电路的正电源电压跟随负电源电压的变化，实现类隔离变压器的驱动，从而抑制电源电压的漂移以及温度变化对传感器性能的影响。

(四)附图说明

图1为本发明的结构方框图；

图2为本发明的电路图；

图3为本发明的开关网络中开关的示意图。

(五)具体实施方式

下面结合附图举例对本发明作进一步说明。

实施例1：结合图1、图2，本发明一种用于微传感器的负反馈自平衡驱动电路，它是由驱动电路正电源单元(100)、驱动电路负电源单元(101)、加法器(102)、反相放大器(103)、分压电阻(104)、缓冲器(105)、积分器(106)和开关网络(107)组成的，驱动电路正电源单元(100)分别连接驱动电路负电源单元(101)和加法器(102)，驱动电路负电源单元(101)连接分压电阻(104)和开关网络(107)，加法器(102)连接反相放大器(103)和积分器(106)，反相放大器(103)连接分压电阻(104)和开关网络(107)。

本发明还有以下技术特征：

所述的驱动电路正电源单元(100)包括电阻R₁、电阻R₂和运算放大器OP1，电阻R₁的一端与正电源V_CC相连，电阻R₁和电阻R₂的连接端与运算放大器OP1的同相端相连，运算放大器OP1的反相端与运算放大器OP1的输出相连。

所述的驱动电路负电源单元(101)包括电阻R₃、电阻R₄和运算放大器OP2，电阻R₄的一端与负电源V_SS相连，电阻R₃和电阻R₄的连接端与运算放大器OP2的同相端相连，运算放大器OP2的反相端与运算放大器OP2的输出相连。

所述的加法器(102)包括电阻R₅、电阻R₆、电阻R₇和运算放大器OP3，电阻R₅、电阻R₆和电阻R₇的连接端与运算放大器OP3的同相端相连，运算放大器OP3的反相端接地，电阻R₆的一端与运算放大器OP3的输出相连。

所述的反相放大器(103)包括电阻R₈、电阻R₉和运算放大器OP4，电阻R₈和电阻R₉的连接端与运算放大器OP4的同相端相连，运算放大器OP4的反相端接地，电阻R₉的一端V_P与运算放大器OP4的输出相连。

所述的分压电阻(104)由阻值相等的电阻R₁₀和电阻R₁₁构成，电阻R₁₀的一端V_P与反相放大器(103)的输出相连，R₁₀和R₁₁的连接端V_R与缓冲器(105)相连，R₁₁的另一端V_N与驱动电路负电源单元(101)相连。

所述的缓冲器(105)由运算放大器OP5构成，运算放大器OP5的同相端与V_R相连，运算放大器OP5的反相端与运算放大器OP5的输出相连，并连接至积分器(106)。

所述的积分器(106)由电阻R₁₂、电容C₁和运算放大器OP6构成，电阻R₁₂和电容C₁的连接端与运算放大器OP6的反相端相连，运算放大器OP6的同相端接地，电容C₁的另一端与运算放大器OP6的输出端相连接。

所述的开关网络(107)由CMOS开关S₁、CMOS开关S₂、CMOS开关S₃和CMOS开关S₄构成，CMOS开关S₁和CMOS开关S₃的连接端与V_P相连，CMOS开关S₂和CMOS开关S₄的连接端与V_N相连，CMOS开关S₁和CMOS开关S₂的连接端与微传感器的驱动端D_P相连，CMOS开关S₃和CMOS开关S₄的连接端与微传感器的驱动端D_N相连。

实施例2：结合图1、图2、图3，本发明负反馈自平衡驱动电路包括一与驱动电路负电源单元(101)相连的驱动电路正电源单元(100)、一与驱动电路正电源单元(100)输出端V+相连的加法器(102)、一与加法器(102)输出端相连的反相放大器(103)、一与反相放大器(103)输出端V_P相连的分压电阻(104)、一与反相放大器(103)相连的开关网络(107)，一与分压电阻(104)相连的缓冲器(105)、一与缓冲器(105)相连的积分器(106)、一与开关网络(107)以及分压电阻(104)相连的驱动电路负电源单元(101)。其中，驱动电路正电源单元(100)由R₁、R₂和OP1构成，驱动电路负电源单元(101)由R₃、R₄和OP2构成，加法器(102)由R₅、R₆、R₇和OP3构成，反相放大器(103)由R₈、R₉和OP4构成，分压电阻(104)由阻值相等的R₁₀和R₁₁构成，缓冲器(105)由运算放大器OP5构成。积分器(106)由R₁₂、C₁和运算放大器OP6构成，开关网络(107)由CMOS开关S₁、S₂、S₃和S₄构成，其中S₁、S₂、S₃和S₄的结构都一样，如图3所示，均为由与相连的PMOS管和与S相连的NMOS管并联构成的传输门结构，其中一端是输入，另一端是输出，与S为反相的信号，当S信号为高电平时，信号为低电平，PMOS和NMOS管都导通，开关闭合，把输入信号传送到输出端；当S信号为低电平时，信号为高电平，PMOS和NMOS管都截止，开关断开。在其它实施方式中，也可以用其它开关元件和电路代替。自平衡驱动电路将分压电阻(104)输出送入由缓冲器(105)、积分器(106)构成的反馈网络，通过负反馈环路强迫分压电阻(104)输出V_R为零，从而该结构中开关网络(107)的电源V_P和V_N的幅值相等，方向相反。如果电源电压发生漂移，如果V_CC向上漂移，那么分压电阻(104)输出将变为一正值，其经过负反馈，减少V_CC和V_P值的原始值，从而保持分压电阻(104)输出的电压值为零。如果V_CC向下漂移，那么分压电阻(104)输出将变为一负值，其经过负反馈，增加V_CC和V_P值的原始值，从而保持分压电阻(104)输出的电压值为零。因此，只需保持分压电阻(104)输出V_R为零，反馈循环产生的信号V_P和V_N，V_P总是跟随V_N的变化，不受电源的漂移和温度的变化的影响，也就是开关网络(107)的正负电源始终是幅值相等，方向相反的，从而输出的驱动方波也是幅值相等，方向相反的，实现类似于中心点接地的隔离变压器驱动电路提供的信号。

本发明负反馈自平衡驱动电路的原理如下，分压电阻(104)、缓冲器(105)和积分器(106)整体构成负反馈回路，分压电阻(104)的输出V_R如式(1)所示：

$V_R=\frac{V_P+V_N}{2}---\left(1\right)$

缓冲器(105)的增益为1，积分器(106)的增益为k，反相放大器(103)的增益为-1，可以得到整体负反馈回路的传递函数如式(2)所示：

$V_p=\frac{{2V}_{+}+{\mathrm{kV}}_N}{2-k}---\left(2\right)$

在理想情况下驱动电路正电源单元(100)和驱动电路负电源单元(101)的输出大小相等，方向相反，即V₊＝-V_N，代入式(2)，可得V_P＝-V_N，即开关网络(107)输出幅值相等、相位相反的方波D_P与D_N。

假设电源发生漂移，令漂移量为ΔV，则将驱动电路负电源单元(101)的输出V+表示为式(3)

$V_P=-V_N-\frac{2}{k}\mathrm{\ΔV}---\left(3\right)$

将式(3)代入式(2)可以解得：

$V_P=-V_N-\frac{2}{k}\mathrm{\ΔV}---\left(4\right)$

只要保证积分器(106)的增益k足够大，则近似为零，从而V₊≈-V_N，即开关网络(107)输出幅值相等、相位相反的方波D_P与D_N。

因为V_P总是跟随V_N的变化，所以驱动电路不受电源的漂移和温度的变化的影响，从而驱动电路输出的驱动方波也是幅值相等，方向相反的，实现类似于中心点接地的隔离变压器驱动电路提供的信号。

Claims (9)

1.一种用于微传感器的驱动电路，其特征在于：所述驱动电路包括驱动电路正电源单元(100)、驱动电路负电源单元(101)、加法器(102)、反相放大器(103)、分压电阻(104)、缓冲器(105)、积分器(106)和开关网络(107)，其中，所述驱动电路正电源单元(100)的第一端连接所述驱动电路负电源单元(101)的第一端，所述驱动电路正电源单元(100)的第二端连接所述加法器(102)的第一输入端，所述加法器(102)的输出端连接所述反相放大器(103)的输入端，所述反相放大器(103)的输出端分别连接所述分压电阻(104)的第一输入端和所述开关网络(107)的第一输入端V_P，所述分压电阻(104)的第二输入端接所述驱动电路负电源单元(101)的第二端，所述分压电阻(104)的输出端连接所述缓冲器(105)的输入端，所述缓冲器(105)的输出端接所述积分器(106)的输入端，所述积分器(106)的输出端接所述加法器(102)的第二输入端，所述驱动电路负电源单元(101)的第二端接所述开关网络(107)的第二输入端V_N，所述开关网络(107)的输出驱动所述微传感器。

2.根据权利要求1所述的驱动电路，其特征在于：所述驱动电路正电源单元(100)由电阻R₁、电阻R₂和运算放大器OP1构成，其中，所述电阻R₁的一端与正电源V_CC相连，所述电阻R₁的另一端和所述电阻R₂的一端均与所述运算放大器OP1的同相端相连，所述电阻R2的另一端与所述驱动电路负电源单元(101)连接，所述运算放大器OP1的反相端与所述运算放大器OP1的输出端相连，所述运算放大器OP1的输出信号为所述驱动电路正电源单元(100)的输出信号。

3.根据权利要求1所述的驱动电路，其特征在于：所述驱动电路负电源单元(101)由电阻R₃、电阻R₄和运算放大器OP2构成，其中，所述电阻R₄的一端与负电源V_SS相连，所述电阻R4的另一端和所述电阻R3的一端均与所述运算放大器OP2的同相端相连，所述电阻R3的另一端与所述驱动电路正电源单元(100)相连，所述运算放大器OP2的反相端与所述运算放大器OP2的输出端相连，所述运算放大器OP2的输出信号为所述驱动电路负电源单元的输出信号。

4.根据权利要求1所述的驱动电路，其特征在于：所述加法器(102)由电阻R₅、电阻R₆、电阻R₇和运算放大器OP3构成，其中，所述电阻R₅的一端、所述电阻R₆的一端和所述电阻R₇的一端均与所述运算放大器OP3的反相端相连，所述电阻R5的另一端与所述驱动电路正电源单元(100)相连，所述电阻R6的另一端与所述运算放大器OP3的输出端相连，所述电阻R7的另一端与所述积分器(106)相连，所述运算放大器OP3的同相端接地，所述运算放大器OP3的输出信号为所述加法器(102)的输出信号。

5.根据权利要求1所述的驱动电路，其特征在于：所述反相放大器(103)由电阻R₈、电阻R₉和运算放大器OP4构成，其中，所述电阻R₈的一端和所述电阻R₉的一端均与所述运算放大器OP4的反相端相连，所述电阻R8的另一端与所述加法器(102)相连，所述电阻R9的另一端与所述运算放大器OP4的输出端相连，所述运算放大器OP4的同相端接地，所述运算放大器OP4的输出信号为所述反相放大器(103)的输出信号。

6.根据权利要求1所述的驱动电路，其特征在于：所述分压电阻(104)由阻值相等的电阻R₁₀和电阻R₁₁构成，所述电阻R₁₀的一端分别与所述反相放大器(103)的输出端、所述开关网络(107)的第一输入端V_P相连，所述电阻R₁₀的另一端V_R和所述电阻R₁₁的一端均与所述缓冲器(105)相连，所述电阻R₁₁的另一端分别与所述驱动电路负电源单元(101)、所述开关网络(107)的第二输入端V_N相连，所述电阻R10的V_R端为所述分压电阻(104)的输出端。

7.根据权利要求1所述的驱动电路，其特征在于：所述缓冲器(105)由运算放大器OP5构成，所述运算放大器OP5的同相端与所述分压电阻(104)的输出端相连，所述运算放大器OP5的反相端与所述运算放大器OP5的输出端相连，所述运算放大器OP5的输出端连接至所述积分器(106)。

8.根据权利要求1所述的驱动电路，其特征在于：所述积分器(106)由电阻R₁₂、电容C₁和运算放大器OP6构成，其中，所述电阻R₁₂的一端和所述电容C₁的一端均与所述运算放大器OP6的反相端相连，所述电阻R12的另一端与所述缓冲器(105)的输出端相连，所述电容C₁的另一端分别与所述运算放大器OP6的输出端、所述加法器(102)的第二输入端相连，所述运算放大器OP6的同相端接地，所述运算放大器OP6的输出信号为所述积分器(106)的输出信号。

9.根据权利要求1所述的驱动电路，其特征在于：所述开关网络(107)由CMOS开关S₁、CMOS开关S₂、CMOS开关S₃和CMOS开关S₄构成，其中，所述CMOS开关S₁的一端和所述CMOS开关S₃的一端均与所述分压电阻(104)的第一输入端相连，并且所述CMOS开关S₁和所述CMOS开关S₃的连接端为所述开关网络(107)的所述第一输入端V_P，所述CMOS开关S₂的一端和所述CMOS开关S₄的一端均与所述分压电阻(104)的第二输入端相连，并且所述CMOS开关S₂和所述CMOS开关S₄的连接端为所述开关网络(107)的所述第二输入端V_N，所述CMOS开关S₁的另一端和CMOS开关S₂的另一端均与所述微传感器的第一驱动端D_P相连，所述CMOS开关S₃的另一端和所述CMOS开关S₄的另一端均与所述微传感器的第二驱动端D_N相连。