具体实施方式
本发明实施例对预失真算法进行改进,通过采用记忆多项式模型和包络记忆性模型对本次的输入信号进行预失真处理,获得本次的预失真信号,以降低通带的不平坦性,从而实现宽频处理。本发明实施例可从目前支持的A和F频段的30MHz工作带宽扩展到40~50MHz工作带宽。
参见图1,本实施例中信号处理的主要方法流程如下:
步骤101:获得本次的输入信号。
步骤102:根据记忆多项式模型和包络记忆性模型对本次的输入信号进行预失真处理,获得本次的预失真信号。
以上是对预失真(DPD)处理过程的概括性描述,下面结合图2来简要说明预失真的实现过程。参见图2,预失真处理模块201对输入信号x(n)进行预失真处理,得到预失真信号z(n),其中n表示输入的时间。经功率放大器202对z(n)的放大后,得到输出信号y(n),然后将y(n)发射出去。同时,衰减器1/G203对y(n)进行衰减处理,得到反向信号yc(n)。预失真反馈模块204对yc(n)进行预失真估计,得到预失真估计信号
减法器205通过z(n)和
得到误差向量e(n),即
预失真反馈模块204根据e(n)获得与预失真处理有关的参数,并将该参数反馈给预失真处理模块201。预失真处理模块201根据收到的参数继续对x(n)进行预失真处理。如此循环往复,实现预失真处理,提高信号的传输质量。本实施例中预失真处理模块201和预失真反馈模块204均采用记忆多项式模型和包络记忆性模型。预失真处理模块201根据记忆多项式模型和包络记忆性模型对本次的输入信号进行预失真处理,获得本次的预失真信号。预失真反馈模块204根据记忆多项式模型和包络记忆性模型获得与预失真处理有关的参数。与预失真处理有关的参数可以是记忆系数和包络系数,也可以是与记忆多项式模型和包络记忆性模型有关的查找表(LUT)。下面通过两个实施例来详细介绍实现过程。
参见图3,通过记忆系数和包络系数进行预失真处理的方法流程如下:
步骤301:通过记忆多项式模型和包络记忆性模型,对前一次的yc(n)进行处理后得到相关参数。
步骤302:通过相关参数构造的矩阵获得记忆系数和包络系数。
步骤303:根据记忆多项式模型、包络记忆性模型和获得的记忆系数值和包络系数值,对本次的输入信号进行预失真处理,获得本次的预失真信号。
本实施例中获得预失真信号有多种实现方式,如根据前一次获得的预失真信号和预失真估计信号获得记忆系数值和包络系数值,再根据记忆多项式模型、包络记忆性模型和获得的记忆系数值和包络系数值,对本次的输入信号进行预失真处理,获得本次的预失真信号。下面对该实现过程进行详细介绍,首先对需要用到的参数进行说明。
记忆系数集a=[[a
0,1,…,a
K-1,1],…,[a
0,P,…,a
K-1,P]]
T,该矩阵中的每个元素均可作为记忆系数。初始化a=zeros(KP,1),即设a为全0矩阵。k表示不超过第一记忆深度的第k个记忆,p表示第一非线性的第p级。
表示经过i次迭代后得到的a,i的初值为1。在获得预失真信号所需要用到的a
kp为a中第kp个元素。
第一包络系数集b=[b
2,…,b
Q]
T,该矩阵中的每个元素均可作为第一包络系数。初始化b=zeros(Q-1,1),即设b为全0矩阵。Q表示第二记忆深度。
表示经过i次迭代后得到的b。在获得预失真信号所需要用到的b
q为b中第q个元素。本实施例中q=3。
第二包络系数集c的初始化c=ones(L,1)/sqrt(L),ones表示全1矩阵,sqrt表示根号运算。c中的每个元素均可作为第二包络系数。L表示第二非线性级数。表示经过i次迭代后得到的c。在获得预失真信号所需要用到的cl为c中第1个元素。本实施例中L=4。
本实施例中
和
均基于牛顿(Newton)迭代得到,并且迭代1、2次就可以有比较好的效果,当然迭代次数越多效果越好,但复杂度也越大。
其中,步骤301的具体实现过程如下:
根据反向信号、记忆多项式模型的第一记忆深度值和记忆多项式模型的第一非线性级数值,获得第一参数值。具体的,根据公式ukp(n)=yc(n-k)|yc(n-k)|p-1(公式1)获得第一参数值;其中,ukp(n)表示第一参数,yc表示反向信号,k表示不超过第一记忆深度的第k个记忆,p表示第一非线性的第p级,n表示输入信号的时刻,“||”表示取模,用于获得信号的幅度。
根据反向信号、包络记忆性模型的第二记忆深度值和包络记忆性模型的第二非线性级数值,获得第二参数值。具体的,根据公式(公式2)获得第二参数值;其中,vq(n)表示第二参数,1表示不超过第二记忆深度的第1个记忆,q表示第二非线性的第q级,L表示第二记忆深度,cl表示第二包络系数。
根据反向信号、第二记忆深度值、第二非线性级数值和二阶包络记忆性模型,获得第三参数值。具体的,根据公式
(公式3)获得第三参数值;其中,s
l(n)表示第三参数,c
s表示第二包络系数集中第s个系数。较佳的,Q=6。
根据反向信号、第二记忆深度值、第三记忆深度值、第二非线性级数值和三阶包络记忆性模型,获得第四参数值。具体的,根据公式
(公式4)获得第四参数值,其中z
(i) lm(n)表示第四参数,x表示输入信号,m表示不超过第二记忆深度的第m个记忆,b
q表示第一包络系数。
步骤302的具体实现过程包括:
根据第一参数值和第二参数值分别构造的矩阵获得记忆系数值和第一包络系数值。具体的,根据公式
(公式5)获得记忆系数集和包络系数集,记忆系数集中的第kp个元素的值为获得的记忆系数值,包络系数集中的第q个元素的值为获得的包络系数值;其中,
表示本次估计出的记忆系数集,
表示本次估计出的包络系数集,U表示第一参数构造的矩阵,V表示第二参数构造的矩阵,H表示共轭转置,i表示迭代次数,z表示参考信号,z=[z(0),…,z(N-1)]
T,是个N×1的矩阵。其中公式5是基于LS(最小二乘Least-Squares)准则的矩阵求逆得到的。
具体的,u
kp=[u
kp(0),…,u
kp(N-1)]
T,为N×1的矩阵。U=[[u
0,1,…,u
K-1,1],…,[u
0,P,…,u
K-1,P]],为N×KP的矩阵。迭代矩阵
为N×1的矩阵。
为N×(Q-1)的矩阵。
根据第三参数值、第四参数值和误差向量分别构造的矩阵获得第二包络系数值。具体的,根据公式
(公式6)获得第二包络系数值,其中
表示本次(也就是i+1次迭代)的第二包络系数集,
表示第i次迭代估计得到的第二包络系数集,Re表示实部,S表示第三参数构造的矩阵,Z表示第四参数构造的矩阵,E表示误差向量构造的矩阵,-1表示矩阵的逆。
具体的,
为N×1的矩阵。
为N×L的矩阵。
为N×1的矩阵。
为(L×N)×L(或表示为LN×L)的矩阵。由于误差向量
所以有e
(i)=[e
(i)(0),…,e
(i)(N-1)]
T,为N×1的矩阵。
为LN×L的矩阵。
步骤303的具体实现过程包括:根据公式
(公式7)获得本次的预失真信号,其中z(n)表示预失真信号,k表示不超过第一记忆深度的第k个记忆,K表示第一记忆深度,p表示第一非线性的第p级,P表示第一非线性级数,n表示输入信号的时刻,1表示不超过第二记忆深度的第1个记忆,q表示第二非线性的第q级,L表示第二记忆深度,c
l表示第二包络系数,b
q表示第一包络系数,a
kp表示记忆系数。较佳的,K=4,P=6。
通过以上描述可知,本实施例采用3阶模型,包括三个记忆系数k、l和m,其取值越大,记忆性越强;以及非线性阶数也为3,q-1、q-2和q-3。这是因为5阶非线性信号占用带宽为245MHz,需要用500MHz的带宽进行信号采集。如果采用正交解调,需要250MHz的采样时钟,然而目前的模数转换器(ADC)的采样频率只有204.8MHz(1.28×160),不能满足5阶非线性信号的采样需求,因此本实施例采用3阶模型。如果将来ADC的采样频率有所提升,也可以考虑采用5阶模型,则记忆系数将增加到5个,非线性阶数也将增加到5。下面对以上方法的原理进行介绍。
公式7中
为记忆多项式模型(memory polynomial,MP),
为包络记忆性模型(tracking memory,TM)。相应的,通过
(公式8)获得预失真估计信号
进一步获得
(公式9)。采用最小二乘法,有
J为预设的参数,“*”表示共轭运算。通过对a
kp、b
q和c
l的共轭求导,有
(公式10),
(公式11),
(公式12)。对公式10、11和12进行变换后可得到公式1、2和3。进而得到估计的a
kp、b
q和c
l。预失真反馈模块204通过步骤301和302,根据前一次的信号获得a
kp、b
q和c
l,并将a
kp、b
q和c
l反馈给预失真处理模块201。预失真处理模块201根据a
kp、b
q和c
l对本次的输入信号进行处理,得到本次的预失真信号。
本实施例中采用的模型包含了对包络的记忆,因此信号带宽越宽,信号的记忆性越强。
参见图4,通过查找表进行预失真处理的方法流程如下:
步骤401:通过记忆多项式模型和包络记忆性模型,获得查找表。
步骤402:获得输入信号的幅度。此步骤可以与步骤401同步进行。
步骤403:根据输入信号的幅度查找查找表,并获得查询结果。
步骤404:根据记忆多项式模型、包络记忆性模型和查询结果,对本次的输入信号进行预失真处理,获得本次的预失真信号。
为了减少公式7中的相乘次数,即减少乘法器,本实施例对公式7进行优化,优化过程如下:
(公式13)
其中,LUT
k(|x(n-k)|)表示以|x(n-k)|为索引查找表LUT
k的结果,
表示以
为索引查找表LUT的结果。表LUT
k中的结果可依据
获得,表LUT中的结果可依据
获得。
通过查表可大幅度减少计算过程,提高处理速度。预失真反馈模块204通过记忆多项式模型和包络记忆性模型,获得查找表(包括表LUTk和表LUT),并将查找表反馈给预失真处理模块201。预失真处理模块201根据查找表对本次的输入信号进行处理,得到本次的预失真信号。预失真反馈模块204可定期的根据记忆多项式模型和包络记忆性模型及相关系数(akp、bq和cl),更新表LUTk和表LUT。
输入信号x的最大幅度是32768,表的长度也为32768,为了缩短表的长度,本实施例通过量化因子QF来解决这个问题。则公式13可变形为:
(公式14)。其中,
max_amp表示信号幅度的最大值,lut_depth表示表的长度。例如将表的长度缩短为512,则QF的取值为64,也就是说信号幅度每变化64,表中的结果变化1格。
另外,
的任意一级的记忆因子对应表中的结果可表示为
又有:
其中,
q=1...Q,k=1...K,
的含义是向下取整。因此无需计算
根据index查询表LUT
k即可。同理,
所以无需计算
根据index查询表LUT即可。
通过本实施例提供的预失真处理方法,可明显减低不平坦度。参见图5所示,采用现有技术的方案进行仿真,仿真环境为:RBW(resolution bandwidth,解析带宽):30KHz,VBW(video bandwidth,可视带宽):300KHz,SWT(对于正确测量的最大扫描时间):260ms,Ref(参考功率):40dBm,Att(衰减):30dB,标准(standard)采用TD-SCDMA。图5中的横轴表示带宽,纵轴表示增益。仿真得出信道1-9(Ch1-Ch9)分别对应的增益,以及整个带宽(Total)对应的增益(42.57dBm)。以及测出相邻信道(adjacent channel)的左邻道衰减(lower)为-34.14dB,右邻道衰减(upper)为-28.05dB,相间信道(alternatechannel)的最低增益为-35.32dB,最高增益为-28.78dB,最高增益与最低增益的差都在6dB左右,也就是有大概6dBc的不平坦度。
参见图6所示,采用本实施例采用LUT方式进行仿真,得到相邻信道(adjacent channel)的左邻道衰减(lower)为-49.68dB,右邻道衰减(upper)为-48.76dB,相间信道(alternate channel)的最低增益为-49.78dB,最高增益为-50.51dB,最高增益与最低增益的差都在1dB左右,也就是不平坦度大概为1dBc。由图5与图6对比可知,本实施例的不平坦度可控制在1dBc左右,明显低于现有技术的6dBc,可处理最多占用带宽50MHZ的信号。
本实施例还对A和F频段的信号的处理过程进行了改进。在同时接收A和F频段的信号的情况下,对A频段的射频信号和F频段的射频信号分别滤波,或者对A频段对应的中频信号和F频段对应的中频信号分别滤波,或者对A频段的射频信号和中频信号及F频段的射频信号和中频信号均分别滤波。具体的,在接收通道和反向通道中对A和F频段的信号分别滤波,分别滤波可以更加有效的滤除各自频带外的杂散,以克服现有技术中A和F之间无隔离,自扰较强的问题,有利于实现多频段异时隙配比。
另外,本实施例将滤波后的A频段的射频信号和F频段的射频信号合并为一路信号,并对合并后的A和F频段的射频信号进行变频处理,获得A和F频段对应的中频信号,再将A和F频段对应的中频信号分离,获得A频段对应的中频信号和F频段对应的中频信号。通过信号合并,可只需要一个混频器来进行变频处理,从而节省了混频器的数量。
以及,还可以只需一个增益控制器对变频后的A和F频段的信号进行增益控制处理,进一步节省了硬件的数量。由于本实施例采用了优化的预失真方法,可节省发射通道和反向通道的射频滤波器,并且低通滤波器可采用RLC(电阻-电感-电容方式)低通滤波器,简化了滤波器的结构,节省了硬件数量。
混频之前得到各自“干净”的频带信号,然后在合路成为一个F+A的合路射频信号。然后共用一个混频器下变频,同时还共用DVGA(数字可变增益控制)。使得信号增益调整到一个合适的电平。因为天线接收到的信号在通过低噪声放大(或称低噪放,LNA)后,用于信号分离的功分器和用于信号合并的合路器对信号引入的噪声系数(NF)很小,所以信号的分离和合并不会对接收机灵敏度造成影响。同时还节省了混频器和DVGA。
由于预失真后的信号不能对反向通道进行修正,所以本实施例对反向通道的滤波器的波纹采用缓慢平滑的波纹。缓慢平滑波纹如图7所示,相对的剧烈抖动波纹如图8所示。
为了有利于信号的模数转换,本实施例中模数转换器(ADC)采用的采样频率不低于预失真方法所需要的信号3阶失真带宽。在模拟中,反向通道中滤波器的带宽最好略大于采样信号的Nyquist(奈奎斯特)区带宽。由于前述采用了复数采样频率为204.8MHz的ADC,则反向通道中的滤波器的带宽至少要205MHz,考虑一定的余量,本实施例设置在220MHz左右。反向通道中滤波器的带宽对预失真处理的影响参见图9所示,横轴表示带宽(BW),纵轴表示增益,由图9可知反向通道(feedback)在带宽为150MHz、190MHz和230MHz的邻道功率比(Adjacent Channel Power Ratio,ACPR)。901表示左邻信道的功率比。902表示右邻信道的功率比。以及参见图10所示,可知带宽为180MHz时波纹的功率差为1、2和3dBc时的增益,1001表示左邻信道的功率比,1002表示右邻信道的功率比。由图9和图10可知,带宽和采样速率可以不受限制,通带平坦,采样效果理想。
本实施例对D和E频段的信号可合理处理,即在同时接收D和E频段的信号的情况下,对D和E频段的信号进行合路处理。
由于F/A/E/D这4个频段并联,多个频段组合会存在不同通道的干扰,为此仿真测试得到当反向干扰信号和功放耦合信号差25dBc时,DPD效果与没有干扰信号时的DPD效果基本相同。而一般调制器的镜像抑制可以达到35dBc以上,所以结论是在调制器之后不需要加入射频滤波器,故而DPD效果不受影响,节省了射频器件,测试时将反馈干扰信号功率从-20dBm~-50dBm以5dB步进调节,每调节一次后复位DPD系数,重新做一次DPD,记录邻道泄漏功率比(Adjacent Channel Leakage power Ratio,ACLR)指标,如表1所示。
表1
当反向信号为-45dBm(与功放耦合信号差25dBc)时,DPD效果与没有干扰信号时的DPD效果基本相同。
测试时将发射干扰信号功率从-5dBm~-35dBm以5dB步进调节,每调节一次后复位DPD系数,重新做一次DPD,记录ACLR指标,如表2所示。
表2
从上表看出来当发射干扰信号为-30dBm(比发射信号差30dBc)时,DPD效果与没有干扰信号的效果相当。
通过这两次仿真可知,射频发射通带滤波器和模拟反向通道的射频滤波器均可节省。
以上描述了解了预失真的处理过程及对F/A/E/D这4个频段信号处理的改进,下面对实现上述过程的装置的内部结构和功能进行介绍。
参见图11,本实施例中用于信号处理的装置1100包括:接口模块1101和处理模块1102。该装置可以是可编程逻辑阵列(FPGA)等可执行器件。接口模块1101可以是FPGA的传输接口。处理模块1102为FPGA中除接口模块1101以外的部分。
接口模块1101用于获得本次的输入信号。
处理模块1102,相当于包括了预失真处理模块201和预失真反馈模块204的功能,用于根据记忆多项式模型和包络记忆性模型对本次的输入信号进行预失真处理,获得本次的预失真信号。处理模块1102还用于根据前一次获得的预失真信号和预失真估计信号获得记忆系数值和包络系数值。然后,处理模块1102根据记忆多项式模型、包络记忆性模型和获得的记忆系数值和包络系数值,对本次的输入信号进行预失真处理,获得本次的预失真信号。处理模块根据反向信号、记忆多项式模型的第一记忆深度值和记忆多项式模型的第一非线性级数值,获得第一参数值;根据反向信号、包络记忆性模型的第二记忆深度值和包络记忆性模型的第二非线性级数值,获得第二参数值;根据第一参数值和第二参数值分别构造的矩阵获得记忆系数值和包络系数值。较佳的,处理模块1102采用3阶模型,根据公式u
kp(n)=y
c(n-k)|y
c(n-k)|
p-1获得第一参数值;其中,u
kp(n)表示第一参数,y
c表示反向信号,k表示不超过第一记忆深度的第k个记忆,p表示第一非线性的第p级,n表示输入信号的时刻;根据公式
获得第二参数值;其中,v
q(n)表示第二参数,l表示不超过第二记忆深度的第l个记忆,q表示第二非线性的第q级,L表示第二记忆深度,c
l表示第二包络系数;根据公式
获得记忆系数集和包络系数集,记忆系数集中的第kp个元素的值为获得的记忆系数值,包络系数集中的第q个元素的值为获得的包络系数值;其中,
表示估计出的本次的记忆系数集,
表示估计出的本次的包络系数集,U表示第一参数构造的矩阵,V表示第二参数构造的矩阵,H表示共轭转置,i表示迭代次数,z表示参考信号。
包络系数包括第一包络系数和第二包络系数。通过第一参数值和第二参数值分别构造的矩阵获得的包络系数为第一包络系数。处理模块1102还用于根据反向信号、第二记忆深度值、第二非线性级数值和二阶包络记忆性模型,获得第三参数值;根据反向信号、第二记忆深度值、第三记忆深度值、第二非线性级数值和三阶包络记忆性模型,获得第四参数值;根据第三参数值、第四参数值和误差向量分别构造的矩阵获得第二包络系数值。较佳的,处理模块1102采用3阶模型,根据公式
获得第三参数值;其中,s
l(n)表示第三参数,c
s表示第二包络系数集中第s个系数;根据公式
获得第四参数值,其中z
(i) lm(n)表示第四参数,x表示输入信号,m表示不超过第二记忆深度的第m个记忆,b
q表示第一包络系数;根据公式
其中
表示估计得到的第二包络系数集,Re表示实部,S表示第三参数构造的矩阵,Z表示第四参数构造的矩阵,E表示误差向量构造的矩阵,-1表示矩阵的逆。
较佳的,处理模块1102采用3阶模型,根据公式
获得本次的预失真信号,其中z(n)表示预失真信号,k表示不超过第一记忆深度的第k个记忆,K表示第一记忆深度,p表示第一非线性的第p级,P表示第一非线性级数,n表示输入信号的时刻,l表示不超过第二记忆深度的第l个记忆,q表示第二非线性的第q级,L表示第二记忆深度,c
l表示第二包络系数,b
q表示第一包络系数,a
kp表示记忆系数。或者,处理模块1102根据公式
获得本次的预失真信号,其中LUT
k(|x(n-k)|)表示以|x(n-k)|为索引查找表LUT
k的结果,
表示以
为索引查找表LUT的结果;或者,根据公式
获得本次的预失真信号,其中QF表示量化因子。
所述装置1100可以位于远端射频装置(RRU)(或称远端射频单元)中,下面对远端射频装置1200的内部结构和功能进行介绍,参见图12所示。
远端射频装置1200包括:数字模块1201和预失真模块1202数字模块(DSP)1201用于生成本次的输入信号。
预失真模块1202,相当于装置1100,可具体为FPGA等,用于根据记忆多项式模型和包络记忆性模型对本次的输入信号进行预失真处理,获得本次的预失真信号。预失真模块1202还用于根据前一次获得的预失真信号和预失真估计信号获得记忆系数值和包络系数值。预失真模块1202根据记忆多项式模型、包络记忆性模型和获得的记忆系数值和包络系数值,对本次的输入信号进行预失真处理,获得本次的预失真信号。具体的,预失真模块1202根据反向信号、记忆多项式模型的第一记忆深度值和记忆多项式模型的第一非线性级数值,获得第一参数值;根据反向信号、包络记忆性模型的第二记忆深度值和包络记忆性模型的第二非线性级数值,获得第二参数值;根据第一参数值和第二参数值分别构造的矩阵获得记忆系数值和包络系数值。较佳的,预失真模块1202根据公式u
kp(n)=y
c(n-k)|y
c(n-k)|
p-1获得第一参数值;其中,u
kp(n)表示第一参数,y
c表示反向信号,k表示不超过第一记忆深度的第k个记忆,p表示第一非线性的第p级,n表示输入信号的时刻;根据公式
获得第二参数值;其中,v
q(n)表示第二参数,l表示不超过第二记忆深度的第l个记忆,q表示第二非线性的第q级,L表示第二记忆深度,c
l表示第二包络系数;根据公式
获得记忆系数集和包络系数集,记忆系数集中的第kp个元素的值为获得的记忆系数值,包络系数集中的第q个元素的值为获得的包络系数值;其中,
表示估计出的本次的记忆系数集,
表示估计出的本次的包络系数集,U表示第一参数构造的矩阵,V表示第二参数构造的矩阵,H表示共轭转置,i表示迭代次数,z表示参考信号。
包络系数包括第一包络系数和第二包络系数。通过第一参数值和第二参数值分别构造的矩阵获得的包络系数为第一包络系数。预失真模块1202还用于根据反向信号、第二记忆深度值、第二非线性级数值和二阶包络记忆性模型,获得第三参数值;根据反向信号、第二记忆深度值、第三记忆深度值、第二非线性级数值和三阶包络记忆性模型,获得第四参数值;根据第三参数值、第四参数值和误差向量分别构造的矩阵获得第二包络系数值。较佳的,预失真模块1202根据公式
获得第三参数值;其中,s
l(n)表示第三参数,c
s表示第二包络系数集中第s个系数;根据公式
获得第四参数值,其中z
(i) lm(n)表示第四参数,x表示输入信号,m表示不超过第二记忆深度的第m个记忆,b
q表示第一包络系数;根据公式
获得本次的第二包络系数集,本次的第二包络系数集中的第l个元素的值为第二包络系数值,其中
表示本次的第二包络系数集,
表示第i次迭代估计得到的第二包络系数集,Re表示实部,S表示第三参数构造的矩阵,Z表示第四参数构造的矩阵,E表示误差向量构造的矩阵,-1表示矩阵的逆。
较佳的,预失真模块1202根据公式
获得本次的预失真信号,其中z表示预失真信号,k表示不超过第一记忆深度的第k个记忆,K表示第一记忆深度,p表示第一非线性的第p级,P表示第一非线性级数,n表示输入信号的时刻,l表示不超过第二记忆深度的第l个记忆,q表示第二非线性的第q级,L表示第二记忆深度,c
l表示第二包络系数,b
q表示第一包络系数,a
kp表示记忆系数。或者,预失真模块1202根据公式
获得本次的预失真信号,其中LUT
k(|x(n-k)|)表示以|x(n-k)|为索引查找表LUT
k的结果,
表示以
为索引查找表LUT的结果;或者,根据公式
获得本次的预失真信号,其中QF表示量化因子。
远端射频装置1200包括数字模块(DSP)1201、预失真模块1202、第一通道和第二通道。第一通道包括第一发射通道TX1、第一接收通道RX1和第一反向通道FEEDBACK1。第二通道包括第二发射通道TX2、第二接收通道RX2和第二反向通道FEEDBACK2,参见图13所示。
第一发射通道TX1用于处理和发射A和F频段的信号。第二发射通道TX2用于处理和发射D和E频段的信号。第一接收通道RX1用于接收和处理A和F频段的信号。第二接收通道RX2用于接收和处理D和E频段的信号。第一反向通道FEEDBACK1用于处理和反馈A和F频段的信号。第二反向通道FEEDBACK2用于处理和反馈D和E频段的信号。
第一接收通道RX1包括功分器、第一滤波器和第二滤波器。
功分器用于将收到的A和F频段的信号分解为A频段的信号和F频段的信号。第一滤波器用于对A频段的信号进行滤波。第二滤波器用于对F频段的信号进行滤波。
功分器可以将A和F频段的射频信号分解为A频段的射频信号和F频段的射频信号,或者将A和F频段对应的中频信号分解为A频段对应的中频信号和F频段对应的中频信号。所以收到的A和F频段的信号为A和F频段的射频信号,或者为A和F频段对应的中频信号。同样的,第一滤波器和第二滤波器可以对A频段的射频信号和F频段的射频信号滤波,或者对A频段对应的中频信号和F频段对应的中频信号滤波。
通过功分器将A和F频段的合路信号分离为两路信号,并通过第一滤波器和第二滤波器分别滤波,将A和F频段的信号隔离,滤除各自带内的杂散,并且更好的满足灵敏度的要求。
第一接收通道RX1还包括合路器和混频器。
合路器,用于将滤波后的A频段的射频信号和F频段的射频信号合并为一路信号。混频器,用于对合并后的A和F频段的射频信号进行变频处理,获得A和F频段对应的中频信号。
通过合路器将A和F频段的两路信号合并为A和F频段的合路信号,节省了后续处理中混频器的数量,还可以节省第一接收通道中衰减器和增益控制器的数量。由于RRU还可以包括预失真模块1202,采用了优化的预失真算法,可节省掉发射通道和反向通道的射频滤波器。
较佳的,第一接收通道RX1包括衰减器1301、功分器(power divider)1302、滤波器1303、滤波器1304、合路器1305、混频器(mixer)1306、增益控制器1307、功分器1308、滤波器1309、滤波器1310和模数转换器1311。其中滤波器1303和滤波器1304为射频滤波器(RF FILTER)。滤波器1309和滤波器1310为中频滤波器(IF FILTER)
衰减器1301对接收到的A和F频段的合路信号进行衰减处理。功分器1302将衰减后的A和F频段的合路信号分离,得到A频段的射频信号和F频段的射频信号。滤波器1303对A频段的射频信号进行滤波。滤波器1304对F频段的射频信号进行滤波。合路器1305将滤波后的A频段的射频信号和F频段的射频信号合并为A和F频段的合路射频信号。混频器1306依据本振LO_1对A和F频段的合路射频信号进行变频处理,得到A和F频段的合路中频信号。增益控制器1307调整A和F频段的合路中频信号的增益。功分器1308将增益调整后的A和F频段的合路中频信号分离,得到A频段对应的中频信号和F频段对应的中频信号。滤波器1309对A频段对应的中频信号进行滤波。滤波器1310对F频段对应的中频信号进行滤波。模数转换器1311对滤波后的A频段对应的中频信号和F频段对应的中频信号分别进行模数转换,得到A频段的数字信号和F频段的数字信号。数字模块1201对A频段的数字信号和F频段的数字信号进行处理。较佳的,本实施例中衰减器1301采用II型衰减器,增益控制器1307采用数字可变增益控制器,滤波器1303、滤波器1304、滤波器1309和滤波器1310采用带通滤波器。模数转换器1311可以采用204.8MHz的复数采样或500MHz的实数采样。
较佳的,第一反向通道FEEDBACK1包括衰减器1312、正交解调器(demodulator)1313、滤波器1314、滤波器1315、增益控制器1316、增益控制器1317和模数转换器1311。
衰减器1312对获得的A和F频段的输出信号进行衰减处理,得到A和F频段的合路反向信号。正交解调器1313对A和F频段的合路反向信号进行正交解调,并变频和分离出A频段对应的中频信号和F频段对应的中频信号。滤波器1314对A频段对应的中频信号进行滤波。滤波器1315对F频段对应的中频信号进行滤波。增益控制器1316对滤波后的A频段对应的中频信号进行增益控制。增益控制器1317对滤波后的F频段对应的中频信号进行增益控制。模数转换器1311对增益处理后的A频段对应的中频信号和F频段对应的中频信号分别进行模数转换,得到A频段的数字信号和F频段的数字信号。预失真模块1202根据A频段的数字信号和F频段的数字信号估计出A频段的预失真估计信号和F频段的预失真估计信号。
第一反向通道FEEDBACK1与第一接收通道RX1可以采用各自的模数转换器,本实施例为了节省硬件资源,使第一反向通道FEEDBACK1与第一接收通道RX1共用一四通道的模数转换器1311。较佳的,本实施例中衰减器1312采用П型衰减器,增益控制器1316和增益控制器1317采用DVGA(数字可变增益控制),滤波器1314和滤波器1315采用低通滤波器,并且由于预失真模块1202采用了优化的预失真处理方法,所以反向通道FEEDBACK1节省掉了射频滤波器,以及低通滤波器可采用RLC低通滤波器,以简化滤波器的复杂度,节省功耗。
较佳的,第一发射通道TX1包括衰减器1318、放大器1319、衰减器1320、正交调制器(modulator)1321、滤波器1322和数模转换器(DAC)1323。
数字模块1201将A和F频段的合路数字信号发送给预失真模块1202。预失真模块1202对A和F频段的合路数字信号进行预失真处理。数模转换器1323将A和F频段的合路数字信号转换为A和F频段的合路中频信号。滤波器1322对D和E频段的合路中频信号进行滤波。正交调制器1321依据本振LO_1对滤波后的A和F频段的合路中频信号进行调制,得到A和F频段的合路射频信号。衰减器1320对A和F频段的合路射频信号进行衰减处理。放大器1319对衰减后的A和F频段的合路射频信号进行功率放大。衰减器1318对放大后的A和F频段的合路射频信号进行衰减处理,并发射出去。其中,省略掉了射频滤波器。较佳的,滤波器1322采用低通滤波器。衰减器1318和衰减器1320采用П型衰减器。
本实施例中通过第一通道实现了A和F频段的信号的发射、接收和反向处理。通过滤波器分别滤除A和F频段杂散,较好的满足了灵敏度的要求。通过预失真模块1202采用本实施例中优化的预失真处理方法,实现了宽频(40~50MHz)A和F频段信号的处理。参见图6所示,处理带宽为50MHz时不平坦度为1dBc左右。本实施例为了实现F/A/D/E四频段共平台,在远端射频装置1200中增设了第二通道。
较佳的,第二发射通道TX2包括衰减器1324、放大器1325、衰减器1326、正交调制器(modulator)1327、滤波器1328和数模转换器(DAC)1323。
数字模块1201将D和E频段的合路数字信号发送给预失真模块1202。预失真模块1202对D和E频段的合路数字信号进行预失真处理。数模转换器1323将D和E频段的合路数字信号转换为D和E频段的合路中频信号。滤波器1328对D和E频段的合路中频信号进行滤波。正交调制器1327依据本振LO_2对滤波后的D和E频段的合路中频信号进行调制,得到D和E频段的合路射频信号。衰减器1326对D和E频段的合路射频信号进行衰减处理。放大器1325对衰减后的D和E频段的合路射频信号进行功率放大。衰减器1324对放大后的D和E频段的合路射频信号进行衰减处理,并发射出去。其中,省略掉了射频滤波器。较佳的,滤波器1328采用低通滤波器。衰减器1324和衰减器1326采用П型衰减器。
第二发射通道TX2与第一发射通道TX1可采用各自的数模转换器,本实施例为了节省硬件资源,第二发射通道TX2与第一发射通道TX1共用数模转换器1323。
较佳的,第二接收通道RX2包括衰减器1329、滤波器1330、混频器1331、增益控制器1332、滤波器(IF FILTER)1333和模数转换器1334。
衰减器1329对收到的D和E频段的合路射频信号进行衰减处理。滤波器1330对衰减后的D和E频段的合路射频信号进行滤波。混频器1331依据本振LO_2对滤波后的D和E频段的合路射频信号进行变频,得到D和E频段的合路中频信号。增益控制器1332对D和E频段的合路中频信号进行增益调整。滤波器1333对增益调整后的D和E频段的合路中频信号进行滤波。模数转换器1334将滤波后的D和E频段的合路中频信号转换为D和E频段的合路数字信号,并由数字模块1201进行处理。较佳的,滤波器1330和滤波器1333采用带通滤波器。衰减器1329采用П型衰减器。
较佳的,第二反向通道FEEDBACK2包括衰减器1335、混频器1336、滤波器(IF FILTER)1337和模数转换器1338。
衰减器1335对收到的D和E频段的合路输出信号进行衰减处理。混频器1336依据本振LO_2对D和E频段的合路射频信号进行变频,得到D和E频段的合路中频信号。滤波器1337对D和E频段的合路中频信号进行滤波。模数转换器1338将滤波后的D和E频段的合路中频信号转换为D和E频段的合路数字信号,并由数字模块1201进行处理。较佳的,滤波器1337采用带通滤波器。衰减器1335采用П型衰减器。
为了利于预失真的处理,本实施例中所有的滤波器均采用平滑波纹进行滤波。考虑到带宽和硬件的处理能力,预失真模块1202采用3阶模型进行预失真处理,因此反向通道中的模数转换器的采样频率不低于信号的3阶失真带宽。并且,第二发射通道和第二反向通道节省掉了射频滤波器。本实施例中远端射频装置1200相对于F/A频段各自独立的射频通道能够节省这部分的功耗20%左右,比窄带双拼RRU器件数目少30%左右。
本发明实施例对预失真算法进行改进,通过采用记忆多项式模型和包络记忆性模型对本次的输入信号进行预失真处理,获得本次的预失真信号,以降低通带的不平坦性,从而实现宽频处理。本发明实施例可从目前支持的A和F频段的30MHz工作带宽扩展到40~50MHz工作带宽。本发明实施例对A和F频段的信号分别滤波,以滤除各自带内的杂散,较好的满足灵敏度的要求,提高信号质量。
本领域内的技术人员应明白,本发明的实施例可提供为方法、系统、或计算机程序产品。因此,本发明可采用完全硬件实施例、完全软件实施例、或结合软件和硬件方面的实施例的形式。而且,本发明可采用在一个或多个其中包含有计算机可用程序代码的计算机可用存储介质(包括但不限于磁盘存储器和光学存储器等)上实施的计算机程序产品的形式。
本发明是参照根据本发明实施例的方法、设备(系统)、和计算机程序产品的流程图和/或方框图来描述的。应理解可由计算机程序指令实现流程图和/或方框图中的每一流程和/或方框、以及流程图和/或方框图中的流程和/或方框的结合。可提供这些计算机程序指令到通用计算机、专用计算机、嵌入式处理机或其他可编程数据处理设备的处理器以产生一个机器,使得通过计算机或其他可编程数据处理设备的处理器执行的指令产生用于实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能的装置。
这些计算机程序指令也可存储在能引导计算机或其他可编程数据处理设备以特定方式工作的计算机可读存储器中,使得存储在该计算机可读存储器中的指令产生包括指令装置的制造品,该指令装置实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能。
这些计算机程序指令也可装载到计算机或其他可编程数据处理设备上,使得在计算机或其他可编程设备上执行一系列操作步骤以产生计算机实现的处理,从而在计算机或其他可编程设备上执行的指令提供用于实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能的步骤。
显然,本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样,倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内,则本发明也意图包含这些改动和变型在内。