CN102412282A - 锗硅异质结双极型晶体管的基区结构 - Google Patents
锗硅异质结双极型晶体管的基区结构 Download PDFInfo
- Publication number
- CN102412282A CN102412282A CN2011100067120A CN201110006712A CN102412282A CN 102412282 A CN102412282 A CN 102412282A CN 2011100067120 A CN2011100067120 A CN 2011100067120A CN 201110006712 A CN201110006712 A CN 201110006712A CN 102412282 A CN102412282 A CN 102412282A
- Authority
- CN
- China
- Prior art keywords
- base
- germanium concentration
- straight line
- germanium
- base region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Bipolar Transistors (AREA)
Abstract
本发明公开了一种锗硅异质结双极型晶体管的基区结构，包括发射区、基区和集电区；基区由一锗硅外延层组成，基区的第一侧和发射区接触、基区的第二侧和集电区接触。基区的锗分布结构为：在基区的第一侧和第二侧间包括一锗浓度峰值；从基区的第一侧到锗浓度峰值位置处之间，锗浓度逐渐增加，锗浓度的增加曲线包括多个逐渐减少的梯度。从基区的锗浓度峰值位置处到第二侧之间，锗浓度线性减少。本发明能在基区内形成持续的内建电场、并能提高基区的锗总体组分，从而能在增加器件电流增益的同时、提高基区的截止频率，改善器件的高频特性。
Description
技术领域
本发明涉及一种半导体集成电路器件，特别是涉及一种锗硅异质结双极型晶体管的基区结构。
背景技术
在射频应用中，需要越来越高的器件特征频率，RFCMOS虽然在先进的工艺技术中可实现较高频率，但还是难以完全满足射频要求，如很难实现40GHz以上的特征频率，而且先进工艺的研发成本也是非常高；化合物半导体可实现非常高的特征频率器件，但由于材料成本高、尺寸小的缺点，加上大多数化合物半导体有毒，限制了其应用。锗硅异质结双极型晶体管(SiGe HBT)则是超高频器件的很好选择，首先其利用锗硅(SiGe)与硅(Si)的能带差别，提高发射区的载流子注入效率，增大器件的电流放大倍数；其次利用锗硅基区的高掺杂，降低基区电阻，提高特征频率；另外锗硅工艺基本与硅工艺相兼容，因此锗硅异质结双极型晶体管已经成为超高频器件的主力军。
现有锗硅异质结双极型晶体管包括发射区、基区和集电区；所述基区由一锗硅外延层组成，所述基区的第一侧和所述发射区接触、所述基区的第二侧和所述集电区接触。
如图1所示，现有锗硅异质结双极型晶体管的第一种基区结构的锗分布图。图1中所示基区坐标为从发射区到集电区间的剖面的横坐标，A点为所述基区的第一侧的坐标、B点为所述基区的第二侧的坐标、C点为所述基区的第一侧和第二侧间的锗浓度峰值位置处的坐标。现有第一种基区结构的锗分布为三角形分布，从所述基区的第一侧到所述锗浓度峰值位置处之间，锗浓度线性增加，分布曲线为一直线；从所述基区的所述锗浓度峰值位置处到第二侧之间，所述锗浓度线性减少，分布曲线也为一直线。所述第一种基区结构中还掺入了硼杂质，使整个基区为P型。
现有第一种基区结构的锗分布为三角形分布，使基区引入了一个持续的内建电场，产生一个使电子从发射极向集电极输运的加速度，从而使基区渡越时间减少，提高截止频率(Ft)。但是这种三角形分布方式的锗组分总量最少，且基区头部即A点处的锗组分为0，电流增益(Beta)就会很小，这样，要提高截止频率，就要牺牲一定电流增益；而要保证电流增益足够大，则截止频率就提高不上去。
如图2所示，现有锗硅异质结双极型晶体管的第二种基区结构的锗分布图。图2中所示基区坐标为从发射区到集电区间的剖面的横坐标，A点为所述基区的第一侧的坐标、B点为所述基区的第二侧的坐标、C点为所述基区的第一侧和第二侧间的锗浓度峰值位置处的坐标。现有第二种基区结构的锗分布为梯形分布，从所述基区的第一侧即A点到所述锗浓度峰值位置处即C点之间，锗浓度的分布曲线包括了一线性增加的直线，和一梯度为0、浓度保持为峰值的直线；从所述基区的所述锗浓度峰值位置处即C点到第二侧即B点之间，所述锗浓度线性减少，分布曲线也为一直线。
相比于现有第一种基区结构，现有第二种基区结构的锗的梯形分布能使锗组分的总量提高，从而使器件的电流增益就会增加。但是现有第二种基区结构的内建电场的范围变得很短，电子在基区的加速不够，达不到饱和速度，基区渡越时间就会增加，损失了截止频率。
发明内容
本发明所要解决的技术问题是提供一种锗硅异质结双极型晶体管的基区结构，不仅能在基区内形成持续的内建电场、还能提高基区的锗总体组分，从而能增加器件电流增益、提高基区的截止频率，改善器件的高频特性。
为解决上述技术问题，本发明提供一种锗硅异质结双极型晶体管的基区结构，锗硅异质结双极型晶体管包括发射区、基区和集电区；所述基区由一锗硅外延层组成，所述基区的第一侧和所述发射区接触、所述基区的第二侧和所述集电区接触；所述基区的锗分布结构为：在所述基区的第一侧和第二侧间包括一锗浓度峰值；从所述基区的第一侧到所述锗浓度峰值位置处之间，锗浓度逐渐增加，所述锗浓度的增加曲线包括多个逐渐减少的梯度；从所述基区的所述锗浓度峰值位置处到第二侧之间，所述锗浓度线性减少。
进一步的改进是，从所述基区的第一侧到所述锗浓度峰值位置处之间的所述锗浓度的增加曲线由相互连接且梯度值都大于0的第一条直线和第二条直线组成，所述第一条直线和所述基区的第一侧相连、所述第二条直线和所述锗浓度峰值位置处相连，所述第一条直线的梯度大于所述第二条直线的梯度。从所述基区的第一侧到所述第一条直线和所述第二条直线的连接处的宽度为所述基区的总宽度的1/5～3/5，所述第一条直线和所述第二条直线的连接处的锗浓度为12％～18％(重量)；从所述第一条直线和所述第二条直线的连接处到所述锗浓度峰值位置处的宽度为所述基区的总宽度的3/5～1/5，所述锗浓度的峰值为18％～25％(重量)。
进一步的改进是，从所述基区的第一侧到所述锗浓度峰值位置处之间的所述锗浓度的增加曲线为一梯度逐渐减小的弧线。从所述基区的第一侧到所述锗浓度峰值位置处的宽度为所述基区的总宽度的3/5～4/5，所述锗浓度的峰值为18％～25％(重量)。
本发明具有如下有益效果：
1、本发明基区结构的从所述基区的第一侧到所述锗浓度峰值位置处之间的锗浓度逐渐增加，因为随着锗浓度逐渐增加，锗硅外延层的带隙宽度会逐渐减少，所以能在基区内形成持续的内建电场。由于本发明器件的基区内形成了持续的内建电场，故能使电子在基区内输运时得到加速，从而减少电子在基区的渡越时间，提高基区的截止频率，改善器件的高频特性。
2、本发明基区结构的锗浓度的增加曲线为一梯度逐渐减小，故相对于现有第一种基区结构，本发明基区结构的锗总体组分能够得到提高，从而能增加器件电流增益。
附图说明
下面结合附图和具体实施方式对本发明作进一步详细的说明：
图1是现有锗硅异质结双极型晶体管的第一种基区结构的锗分布图；
图2是现有锗硅异质结双极型晶体管的第二种基区结构的锗分布图；
图3是本发明实施例一的锗分布图；
图4是本发明实施例二的锗分布图。
具体实施方式
如图3所示，是本发明实施例一的锗分布图。本发明实例一的锗硅异质结双极型晶体管为一NPN晶体管，包括发射区、基区和集电区；所述基区由一锗硅外延层组成，在所述锗硅外延层中掺入了硼杂质使基区为P型，所述硼杂质的分布和浓度图3中的虚线所示。所述发射区和所述集电区都为N型。所述基区的第一侧和所述发射区接触，接触位置即为点A所示；所述基区的第二侧和所述集电区接触，接触位置即为点B所示。所述基区的锗分布结构为：在所述基区的第一侧和第二侧间包括一锗浓度峰值，所述锗浓度峰值位置即为点C所示。从所述基区的第一侧到所述锗浓度峰值位置处之间，锗浓度逐渐增加，所述锗浓度的增加曲线由相互连接且梯度值都大于0的第一条直线和第二条直线组成，所述第一条直线和所述基区的第一侧相连、所述第二条直线和所述锗浓度峰值位置处相连，所述第一条直线的梯度大于所述第二条直线的梯度；其中所述第一条直线和第二条直线的连接位置即为点D所示。从所述基区的第一侧到所述第一条直线和所述第二条直线的连接处的宽度即点A到点D间的宽度为所述基区的总宽度的1/5～3/5，所述第一条直线和所述第二条直线的连接处即点D的锗浓度为12％～18％(重量)。从所述第一条直线和所述第二条直线的连接处到所述锗浓度峰值位置处的宽度即点D到点C间的宽度为所述基区的总宽度的3/5～1/5，所述锗浓度的峰值为18％～25％(重量)。从所述基区的所述锗浓度峰值位置处到第二侧之间即点C到点B之间，所述锗浓度线性减少，该区间的锗浓度下降的梯度较大。
如图4所示，是本发明实施例二的锗分布图。本发明实例一的锗硅异质结双极型晶体管为一NPN晶体管，包括发射区、基区和集电区；所述基区由一锗硅外延层组成，在所述锗硅外延层中掺入了硼杂质使基区为P型，所述硼杂质的分布和浓度图3中的虚线所示。所述发射区和所述集电区都为N型。所述基区的第一侧和所述发射区接触，接触位置即为点A所示；所述基区的第二侧和所述集电区接触，接触位置即为点B所示。所述基区的锗分布结构为：在所述基区的第一侧和第二侧间包括一锗浓度峰值，所述锗浓度峰值位置即为点C所示。从所述基区的第一侧到所述锗浓度峰值位置处之间，锗浓度逐渐增加，所述锗浓度的增加曲线为一梯度逐渐减小的弧线。从所述基区的第一侧到所述锗浓度峰值位置处的宽度即点A到点C间的宽度为所述基区的总宽度的3/5～4/5，所述锗浓度的峰值为18％～25％(重量)。从所述基区的所述锗浓度峰值位置处到第二侧之间即点C到点B之间，所述锗浓度线性减少，该区间的锗浓度下降的梯度较大。
以上通过具体实施例对本发明进行了详细的说明，但这些并非构成对本发明的限制。在不脱离本发明原理的情况下，本领域的技术人员还可做出许多变形和改进，这些也应视为本发明的保护范围。
Claims (5)
1.一种锗硅异质结双极型晶体管的基区结构，锗硅异质结双极型晶体管包括发射区、基区和集电区；所述基区由一锗硅外延层组成，所述基区的第一侧和所述发射区接触、所述基区的第二侧和所述集电区接触；其特征在于，所述基区的锗分布结构为：在所述基区的第一侧和第二侧间包括一锗浓度峰值；从所述基区的第一侧到所述锗浓度峰值位置处之间，锗浓度逐渐增加，所述锗浓度的增加曲线包括多个逐渐减少的梯度；从所述基区的所述锗浓度峰值位置处到第二侧之间，所述锗浓度线性减少。
2.如权利要求1所述的锗硅异质结双极型晶体管的基区结构，其特征在于：从所述基区的第一侧到所述锗浓度峰值位置处之间的所述锗浓度的增加曲线由相互连接且梯度值都大于0的第一条直线和第二条直线组成，所述第一条直线和所述基区的第一侧相连、所述第二条直线和所述锗浓度峰值位置处相连，所述第一条直线的梯度大于所述第二条直线的梯度。
3.如权利要求2所述的锗硅异质结双极型晶体管的基区结构，其特征在于：从所述基区的第一侧到所述第一条直线和所述第二条直线的连接处的宽度为所述基区的总宽度的1/5～3/5，所述第一条直线和所述第二条直线的连接处的锗浓度为12％～18％(重量)；从所述第一条直线和所述第二条直线的连接处到所述锗浓度峰值位置处的宽度为所述基区的总宽度的3/5～1/5，所述锗浓度的峰值为18％～25％(重量)。
4.如权利要求1所述的锗硅异质结双极型晶体管的基区结构，其特征在于：从所述基区的第一侧到所述锗浓度峰值位置处之间的所述锗浓度的增加曲线为一梯度逐渐减小的弧线。
5.如权利要求4所述的锗硅异质结双极型晶体管的基区结构，其特征在于：从所述基区的第一侧到所述锗浓度峰值位置处的宽度为所述基区的总宽度的3/5～4/5，所述锗浓度的峰值为18％～25％(重量)。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201110006712.0A CN102412282B (zh) | 2011-01-13 | 2011-01-13 | 锗硅异质结双极型晶体管的基区结构 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201110006712.0A CN102412282B (zh) | 2011-01-13 | 2011-01-13 | 锗硅异质结双极型晶体管的基区结构 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN102412282A true CN102412282A (zh) | 2012-04-11 |
| CN102412282B CN102412282B (zh) | 2014-05-21 |
Family
ID=45914264
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201110006712.0A Active CN102412282B (zh) | 2011-01-13 | 2011-01-13 | 锗硅异质结双极型晶体管的基区结构 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN102412282B (zh) |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6469367B2 (en) * | 1998-08-19 | 2002-10-22 | Hitachi, Ltd. | Bipolar transistor |
| JP2003188275A (ja) * | 2001-09-28 | 2003-07-04 | Texas Instr Inc <Ti> | ゲート構造及びその製造方法 |
| US20030186562A1 (en) * | 2002-03-28 | 2003-10-02 | Hirokazu Fujimaki | Method for manufacturing semiconductor device employing solid phase diffusion |
| JP2004128344A (ja) * | 2002-10-04 | 2004-04-22 | Matsushita Electric Ind Co Ltd | 半導体装置 |
| WO2004077570A1 (ja) * | 2003-02-26 | 2004-09-10 | Matsushita Electric Industrial Co., Ltd. | バイポーラトランジスタおよび集積回路装置 |
| WO2006064290A1 (en) * | 2004-12-15 | 2006-06-22 | X-Fab Semiconductor Foundries Ag | Bipolar transistor and method of making such a transistor |
| JP2008060134A (ja) * | 2006-08-29 | 2008-03-13 | Matsushita Electric Ind Co Ltd | ヘテロ接合バイポーラトランジスタ |
-
2011
- 2011-01-13 CN CN201110006712.0A patent/CN102412282B/zh active Active
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6469367B2 (en) * | 1998-08-19 | 2002-10-22 | Hitachi, Ltd. | Bipolar transistor |
| JP2003188275A (ja) * | 2001-09-28 | 2003-07-04 | Texas Instr Inc <Ti> | ゲート構造及びその製造方法 |
| US20030186562A1 (en) * | 2002-03-28 | 2003-10-02 | Hirokazu Fujimaki | Method for manufacturing semiconductor device employing solid phase diffusion |
| JP2004128344A (ja) * | 2002-10-04 | 2004-04-22 | Matsushita Electric Ind Co Ltd | 半導体装置 |
| WO2004077570A1 (ja) * | 2003-02-26 | 2004-09-10 | Matsushita Electric Industrial Co., Ltd. | バイポーラトランジスタおよび集積回路装置 |
| WO2006064290A1 (en) * | 2004-12-15 | 2006-06-22 | X-Fab Semiconductor Foundries Ag | Bipolar transistor and method of making such a transistor |
| JP2008060134A (ja) * | 2006-08-29 | 2008-03-13 | Matsushita Electric Ind Co Ltd | ヘテロ接合バイポーラトランジスタ |
Also Published As
| Publication number | Publication date |
|---|---|
| CN102412282B (zh) | 2014-05-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6482711B1 (en) | InPSb/InAs BJT device and method of making | |
| TWI246196B (en) | Semiconductor device | |
| US7294869B2 (en) | Silicon germanium emitter | |
| EP2996153B1 (en) | Bipolar transistor and method of manufacturing the same | |
| CN104900688A (zh) | 定向磊晶的异质接面双极性晶体管结构 | |
| CN102412282B (zh) | 锗硅异质结双极型晶体管的基区结构 | |
| US8546850B2 (en) | Superjunction collectors for transistors and semiconductor devices | |
| US7705361B2 (en) | Heterojunction bipolar transistor having (In)(Al) GaAsSb/InGaAs base-collector structure | |
| CN103035674A (zh) | 射频横向双扩散场效应晶体管及其制造方法 | |
| CN102412285B (zh) | 一种锗硅异质结三极管器件结构及其制造方法 | |
| US20220005942A1 (en) | Vertical high-blocking iii-v bipolar transistor | |
| TW201212228A (en) | Heterojunction Bipolar Transistor structure with GaPSbAs base | |
| Khai et al. | High-frequency characteristics of InGaP/GaAs double heterojunction bipolar transistor epitaxially grown on 200 mm Ge/Si wafers | |
| CN103050516B (zh) | 精确控制eb结位置和eb结反向击穿电压的结构 | |
| CN102110606A (zh) | 异质结双极晶体管的形成方法及其异质结双极晶体管 | |
| Tauqeer et al. | Two-dimensional physical and numerical modelling of InP-based heterojunction bipolar transistors | |
| CN103178086B (zh) | 一种SiGe HBT工艺中的VPNP器件及其制造方法 | |
| Niu et al. | Common base four-finger InGaAs/InP double heterojunction bipolar transistor with maximum oscillation frequency 535 GHz | |
| Kumar et al. | Realising wide bandgap P-SiC-emitter lateral heterojunction bipolar transistors with low collector–emitter offset voltage and high current gain: a novel proposal using numerical simulation | |
| CN102420243A (zh) | 锗硅异质结双极晶体管及制造方法 | |
| CN209216981U (zh) | 一种基于埋SiGe的NMOS器件 | |
| US20120068228A1 (en) | HETEROJUNCTION BIOPLAR TRANSISTOR STRUCTURE WITH GaPSbAs BASE | |
| CN102593165B (zh) | 硅锗异质结双极晶体管及其制造方法 | |
| US6528862B1 (en) | Bipolar transistor with a box-type germanium profile that lies outside of the emitter-base depletion region | |
| CN102412283A (zh) | 锗硅hbt器件及其制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| ASS | Succession or assignment of patent right |
Owner name: SHANGHAI HUAHONG GRACE SEMICONDUCTOR MANUFACTURING Free format text: FORMER OWNER: HUAHONG NEC ELECTRONICS CO LTD, SHANGHAI Effective date: 20140107 |
|
| C41 | Transfer of patent application or patent right or utility model | ||
| COR | Change of bibliographic data |
Free format text: CORRECT: ADDRESS; FROM: 201206 PUDONG NEW AREA, SHANGHAI TO: 201203 PUDONG NEW AREA, SHANGHAI |
|
| TA01 | Transfer of patent application right |
Effective date of registration: 20140107 Address after: 201203 Shanghai city Zuchongzhi road Pudong New Area Zhangjiang hi tech Park No. 1399 Applicant after: Shanghai Huahong Grace Semiconductor Manufacturing Corporation Address before: 201206, Shanghai, Pudong New Area, Sichuan Road, No. 1188 Bridge Applicant before: Shanghai Huahong NEC Electronics Co., Ltd. |
|
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant |