CN102408092A - 半导体制造和具有半导体结构的半导体器件 - Google Patents

半导体制造和具有半导体结构的半导体器件 Download PDF

Info

Publication number
CN102408092A
CN102408092A CN2011102752165A CN201110275216A CN102408092A CN 102408092 A CN102408092 A CN 102408092A CN 2011102752165 A CN2011102752165 A CN 2011102752165A CN 201110275216 A CN201110275216 A CN 201110275216A CN 102408092 A CN102408092 A CN 102408092A
Authority
CN
China
Prior art keywords
semiconductor
semiconductor structure
space
semi
semiconductor substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2011102752165A
Other languages
English (en)
Other versions
CN102408092B (zh
Inventor
B.宾德
F.霍夫曼
T.考奇
U.鲁多尔夫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of CN102408092A publication Critical patent/CN102408092A/zh
Application granted granted Critical
Publication of CN102408092B publication Critical patent/CN102408092B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • BPERFORMING OPERATIONS; TRANSPORTING
    • B81MICROSTRUCTURAL TECHNOLOGY
    • B81CPROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00436Shaping materials, i.e. techniques for structuring the substrate or the layers on the substrate
    • B81C1/00555Achieving a desired geometry, i.e. controlling etch rates, anisotropy or selectivity
    • B81C1/00626Processes for achieving a desired geometry not provided for in groups B81C1/00563 - B81C1/00619
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B81MICROSTRUCTURAL TECHNOLOGY
    • B81BMICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B3/00Devices comprising flexible or deformable elements, e.g. comprising elastic tongues or membranes
    • B81B3/0018Structures acting upon the moving or flexible element for transforming energy into mechanical movement or vice versa, i.e. actuators, sensors, generators
    • B81B3/0021Transducers for transforming electrical into mechanical energy or vice versa
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B81MICROSTRUCTURAL TECHNOLOGY
    • B81CPROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00015Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
    • B81C1/00134Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems comprising flexible or deformable structures
    • B81C1/00182Arrangements of deformable or non-deformable structures, e.g. membrane and cavity for use in a transducer
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B81MICROSTRUCTURAL TECHNOLOGY
    • B81BMICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2203/00Basic microelectromechanical structures
    • B81B2203/01Suspended structures, i.e. structures allowing a movement
    • B81B2203/0109Bridges
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B81MICROSTRUCTURAL TECHNOLOGY
    • B81BMICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2203/00Basic microelectromechanical structures
    • B81B2203/03Static structures
    • B81B2203/0315Cavities
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B81MICROSTRUCTURAL TECHNOLOGY
    • B81CPROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2201/00Manufacture or treatment of microstructural devices or systems
    • B81C2201/01Manufacture or treatment of microstructural devices or systems in or on a substrate
    • B81C2201/0101Shaping material; Structuring the bulk substrate or layers on the substrate; Film patterning
    • B81C2201/0111Bulk micromachining
    • B81C2201/0116Thermal treatment for structural rearrangement of substrate atoms, e.g. for making buried cavities

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Chemical & Material Sciences (AREA)
  • Analytical Chemistry (AREA)
  • Computer Hardware Design (AREA)
  • Pressure Sensors (AREA)
  • Micromachines (AREA)

Abstract

描述并描绘了涉及半导体制造和具有半导体结构的半导体器件的实施例。本发明涉及一种方法,其包括:去除半导体衬底的至少第一部和第二部中的半导体材料,从而使得在所述半导体衬底中在所去除的第一部和第二部之间形成半导体结构;对所述半导体衬底应用迁移过程,从而使得所述半导体结构的第一部分在迁移过程之后保留而所述半导体结构的第二部分的半导体材料迁移到其他位置,其中通过所述半导体结构的第二部分的材料迁移,形成在该结构的保留下来的第一部分上方延伸且没有半导体材料的连续空间、以及在所述连续空间上方从第一部延伸到第二部的连续半导体材料层。

Description

半导体制造和具有半导体结构的半导体器件
技术领域
本发明涉及半导体器件的领域,并且具体地涉及半导体制造和具有半导体结构的半导体器件。
背景技术
当今在日常生活中对半导体器件的使用越来越多。通常,这样的半导体器件是通过制造过程中的许多步骤来制造的,其中包括结构化掩模、沉积半导体或非半导体层、蚀刻这些层等等。
例如在集成加速度传感器器件的领域中,为了获得可移动的元件,通常应用过程步骤序列,其包括在硅衬底的顶部上沉积并结构化氧化物层。在所结构化的氧化物层的顶部上,沉积Poly-Si(多晶硅)层。在结构化所述多晶硅层之后,通过湿法化学蚀刻步骤对充当牺牲层的所述氧化物层进行蚀刻。
发明内容
在一个方面,一种方法包括:去除半导体衬底的至少第一和第二部分中的半导体材料,从而使得在半导体衬底中在所去除的第一部和第二部之间形成半导体结构。对所述半导体衬底应用迁移过程,从而使得所述半导体结构的第一部分在迁移过程之后保留而所述半导体结构的第二部分的半导体材料迁移到其他位置。通过所述半导体结构的第二部分的材料迁移,形成在该结构的保留下来的(remaining)第一部分上方延伸且没有半导体材料的连续空间、以及在所述连续空间上方从第一部延伸到第二部的连续半导体材料层。
在另一个方面,一种制造器件的方法包括:去除半导体衬底中的块体(bulk)材料,从而使得通过块体材料的去除而形成延伸到衬底中的半导体结构。在所述半导体结构的壁上形成保护层,从而使得该半导体结构的第一部分被所述保护层覆盖并且该半导体结构的第二部分不被所述保护层覆盖。随后对所述半导体衬底进行处理,从而使得在所述处理之后,所述半导体结构的第一部分保留并且该半导体结构的第二部分被去除,其中在所述处理之后,形成在衬底中在所述半导体结构的第二部分上方连续延伸的没有半导体材料的空间。
在另一个方面,一种器件包括:块体材料的半导体衬底,具有灵活(flexible)元件,所述灵活元件从所述半导体衬底的块体材料形成。所述器件还具有带有块体材料的层、以及在所述衬底与所述带有块体材料的层之间延伸的连续无材料空间。
附图说明
图1a-1d示出了根据一个实施例的横截面示意图;
图2a-2c示出了根据一个实施例的横截面示意图;
图3a-3h示出了根据一个实施例的横截面示意图;
图4示出了根据一个实施例的示意性顶视图;以及
图5示出了根据一个实施例的流程图。
具体实施方式
下面的详细描述解释了示例性实施例。该描述不要以限制性意义来理解,而是仅仅为了说明实施例的一般原理,同时保护范围仅由所附权利要求书限定。
除非明确地另行说明,否则在图中所示以及下面所描述的示例性实施例中,在图中所示或者这里所描述的功能块、器件、组件或者其他物理或功能单元之间的任何直接连接或耦合也可以通过间接连接或耦合来实施。
在所描述的实施例中,器件、元件等等的具体视图或示意图(比如横截面图、顶视图、底视图、三维视图等等)被示出在一个或更多图中以便允许更好地理解这些实施例。然而要提到的是,这些视图可能并非按比例绘制。此外,这些视图可能不是以成比例的方式绘制的以允许更好地理解这些实施例。因此,要理解的是,特定元件、元件部分或部等等的尺寸可能在图中提供为相对于其他元件或元件部分更大或更小。
此外,要理解的是,除非明确地另行说明,否则在这里所描述的各个示例性实施例的特征可以相互组合。
在各个图中,完全相同的或类似的实体、模块、器件等等可以被指定相同的附图标记。
现在参照图1a到1d,示出了根据一个实施例的微机械器件的制造过程的一个实施例。
图1a示出了衬底100的横截面图,将如下所述地在该衬底中形成结构化元件。衬底100具有第一主表面100a和第二主表面100b。所述衬底包括块体半导体材料,比如块体Si、块体Ge等等。衬底100可以是单晶晶片或者是通过把晶片切断或切片成更小片段而形成的单晶晶片的一部分。在一些实施例中,半导体衬底100可以具有覆盖所述块体材料的一层或更多层。在图1a和下面的附图中示出了空间方向和空间轴。与主表面100a和100b垂直的方向或轴在图1a中被示为z轴,并且在下面中也可以被称作垂直方向或垂直轴。图1a还示出了作为其方向与主表面平行的两个轴之一的x轴,其在下面中也被称作水平方向。要理解的是,垂直和水平的概念在这里被用来指代关于衬底的主表面100a和100b的取向。
现在参照图1b,通过去除半导体衬底100的第一部102a和第二部102b中的单晶块体材料而在衬底100中形成开口108。开口108例如可以通过以下步骤来形成:沉积并结构化硬掩模,以及通过所述硬掩模蚀刻以去除衬底的块体材料。开口102a和102b可以彼此分开,或者可以在其他位置处彼此连接,即可以是相同总体开口或通道结构的一部分。
开口108例如可以包括在衬底内在垂直方向(z方向)上延伸的沟槽比如深沟槽或其他开口形状。在实施例中,所述开口在垂直方向上可以是细长的,从而使得水平方向(x方向)上的宽度小于或远小于垂直方向上的深度。在一些实施例中,所述开口在垂直方向上的深度可以处在2微米(2μm)与200微米(200μm)之间的范围内。在一些实施例中,开口部102在x方向上的宽度可以各自处在10nm到2微米(μm)的范围内。每一个开口部102的高宽比在一些实施例中可以被选择成处在1与10000之间的范围内,在一些实施例中所述高宽比(aspect ration)可以被选择成处在10到1000的范围内。
在开口108之间由衬底100的块体材料形成结构104。结构104例如可以具有薄片形状、圆盘形状或其他形状。所述结构可以在水平方向上延伸,正如下面将更加详细地描述的那样。在一些实施例中结构104在水平方向上的宽度可以在50nm到5000nm的范围内选择。要理解的是,图1b仅仅示出了结构104的横截面。在一些实施例中,由开口108形成的结构可以在y方向上延伸,从而使得结构104在x方向上的宽度沿着y轴变化。结构104在z方向上的深度对应于开口部102的深度。在一些实施例中,结构104的保留下来的部分可以形成MEMS器件的机械灵活部分,正如下面将描述的那样。
开口108和结构104还在衬底100内在y方向上延伸,这未在图1b中示出。在一些实施例中,结构104在处理之后的保留下来的部分将形成MEMS器件的灵活元件,例如比如力传感器、压力传感器或加速度传感器之类的传感器的灵活元件。能够相对于衬底100移动的这样的灵活元件例如被用在传感器或其他器件的操作中以根据所述灵活元件相对于衬底100的偏转来检测力、加速度或压力。灵活元件的实例包括(但不限于)与固定电极交叉指型设置以用于形成加速器传感器的梳状电极、或者能够鉴于压力等等的改变而弯曲的隔膜。
现在参照图1c,形成衬里或保护层106,从而使得结构104的第一部或部分104a被保护层106覆盖。结构104的第二部或部分104b不被保护层106覆盖。在图1c中,因此保护层106仅仅被形成在结构104的壁的第一部上,同时保护层106没有被形成在结构104的壁的至少第二部上。在一些实施例中,第二部分关于z方向处在第一部分上方。在一些实施例中,正如下面将描述的那样,除了第二部分104b之外,结构104的一个或更多其他部分也可以不被保护层106覆盖。保护层106为后续的迁移过程限定结构104的不受材料迁移影响即在迁移过程之后保留的一个或多个部分,并且还限定结构104的受迁移影响的一个或多个部分,即其中材料发生迁移从而在衬底内的不同位置处形成一层再结晶的单晶块体材料,这将下面进行描述。
保护层106的材料不同于所述块体半导体材料。在实施例中,保护层106的材料可以包括比如二氧化硅或氧化铝(矾土)之类的氧化物、比如氮化硅之类的氮化物、高K材料以及其他材料。在一些实施例中保护层106的厚度可以仅为几纳米。在一些实施例中,保护层106的厚度可以取决于开口108的宽度,例如处在所述开口宽度的1/8到1/20的范围内。
所述迁移过程在实施例中包括氢气氛围下的热处理,其被应用一定时间以去除结构104的第二部分104b。第二部分104b的材料发生迁移从而在半导体衬底100中的结构104的保留下来的第一部分104a上方形成连续块体层。所述迁移过程可以是其中所去除的材料在迁移之后通过自组织而再结晶的过程,比如被称作Venezia过程的迁移过程。通过把所述衬底加热至1000°C与1200°C之间的温度并且提供具有处在10与10000Pa之间的范围内的分压的氢气氛围,提供了氢烘焙过程,其中可以把所述块体半导体材料转换成气相。例如,在硅作为块体材料的情况下,通过氢气氛围下的热处理将Si原子转换成硅烷气体。随后Si原子从硅烷气体再结晶,从而形成连续的晶体材料层,正如下面将描述的那样。
保护层106的材料和厚度可以根据具体实现方式来选择,比如开口108和结构104的尺寸、在处理期间所使用的蚀刻过程和掩模层、或者在制造过程期间所提供的其他层。保护层106在一些实施例中可以包括多于一层,例如两个或更多选择性可蚀刻层。保护层106可以首先被沿着侧壁沉积以覆盖整个结构104,并且随后被结构化或回蚀刻以便去除结构104的第二部分中的保护层106。下面将关于图3a-3h描述用以获得保护层106的一个示例性实施例,保护层106被结构化成使得结构104的第二部分104b不被保护层106覆盖。
现在参照图1d,作为迁移过程的结果,形成没有半导体材料的连续空间或间隙112。此外,与空间112同时,在迁移过程期间形成再结晶的块体材料的连续层114。连续层114在实施例中没有开口或孔洞,因此能够为保留下来的部分104a提供上方密封或覆盖。连续层114在半导体结构104的保留下来的部分104a上方连续地延伸。空间112和连续层114在水平方向上彼此平行地从第一部102a通过开口108延伸到第二部102b。通过在迁移过程期间形成层114,上面描述的迁移过程允许对于所述器件获得晶体材料的密封或覆盖,其距离由所述密封或覆盖与结构104的保留下来的部分104a之间的空间112限定。要认识到的是,保留下来的部分104a与所述覆盖分开,因此使之可移动。上面描述的过程允许以非常经济的方式获得带有可移动元件的器件,这是通过避免了在已知的制造过程中所需要的许多沉积、蚀刻和结构化步骤而实现的。此外,上面的过程能够提供比已知的制造过程更小的灵活或可移动元件。此外,本领域技术人员认识到,所述灵活元件被形成在所述块体衬底内而不是被形成在块体衬底的顶部上的单独层中。处于块体衬底的水平的所述灵活元件的小尺寸允许容易集成在衬底内,并且所述制造过程可以容易地被集成在现有的CMOS过程中,并且可以在后续的处理步骤中形成CMOS电路元件。
在实施例中,保留下来的部分104a正形成用于传感器器件或MEMS(微电机系统)器件的机械灵活元件。保护层106可以保留在所述部分104a上或者可以随后被去除。利用上面描述的过程,可以以非常高效且经济的方式制造比如具有一个或更多块体半导体材料的灵活元件的MEMS器件或传感器器件之类的器件,这是因为空间112和连续层114两者是在一个过程步骤内形成的。已知的制造过程需要许多光刻和蚀刻步骤来获得具有冠帽(cap)和在冠帽之间的空间的灵活元件,而上面描述的过程允许高效地处理以及高效地形成这些元件。此外,上面描述的过程从块体材料形成所述灵活元件,这在许多应用中比起多晶材料或其他材料是有利的。此外,本领域技术人员将认识到,除了所述灵活元件之外,所述连续层也是通过迁移材料的再结晶而由晶体材料形成的。
在一些实施例中,还可以在后续的过程步骤中使所述衬底变薄以获得处在150与350μm之间的范围内的衬底厚度。
因此,上面描述的过程例如允许制造具有集成的可移动元件的成本降低的ASIC器件。所述可移动元件可以被提供并被用于如下应用:包括(但不限于)加速度传感器应用、移动检测传感器应用、轮胎压力传感器应用等等。
在图5中示出了根据一个实施例的示例性过程流程图。该过程流程开始于502,其中去除块体半导体材料以在衬底中形成半导体结构。
随后在504处,在所述半导体结构的壁上形成保护层。
在步骤506中,应用迁移过程以去除所述半导体结构的未受保护部分,即具有不被所述保护层覆盖的对应壁的部分。
在一些实施例中,为保留下来的部分104a提供针对衬底100的电隔离。例如可能需要这样的电隔离以便允许对所述灵活元件的偏转进行电容测量或其他电测量。例如可以通过在衬底100或结构104的部分中形成适当的pn结或隔离段而实现电隔离。还要提到的是,图1a-1d中示出的实施例可以以各种方式来实施,并且可以具有未示出的附加过程步骤。例如,在特定步骤期间可以形成除了所描述的层之外的各种层。这样的层可以在制造过程期间或之后保留或者可以被去除。此外还要提到的是,在制造过程期间可以应用各种蚀刻和光刻步骤。
现在参照图2a到2c,描述了一个实施例,其中除了在结构104顶部的第二部分104b之外,在结构104底部的另一个部分104c不被保护层106覆盖。图1a-d示出了其中通过两个部102a和102b中的开口形成结构104的过程,而图2a到2c示出了具有形成在多个部中的多个开口108的实施例。然而要提到的是,图1a到1d中示出的实施例以及图2a到2c中示出的实施例可以实施有任意数目的开口。
现在参照图2a,在部102a、102b、102c和102d中形成多个开口108以获得块体材料的半导体结构104。已经关于图1a和1b描述了开口108的形成并且对其进行参照。
随后,如图2b中所示,形成保护层106。与图1b中的保护层106的形成不同,根据图2b的保护层106被形成为使得除了第二部分104b之外,半导体结构104的第三部分104c不被保护层106覆盖。可以看出,在图2b中所示的实施例中,第二部分104b是半导体结构104关于垂直方向的最上方或顶部部分,而第三部分104c则是最下方或底部部分。因此,由保护层106覆盖的部分104a处在两个部分104b与104c之间。
在应用迁移过程之后,鉴于部分104b和104c不被保护层106覆盖,这些部分的块体材料经受迁移。正如早先所描述的那样,在迁移过程期间应用氢气氛围下的热处理,从而导致部分104b和104c的块体材料被转换成气相(例如硅烷气体)并且以自组织方式再结晶以形成晶体材料的连续层114和118,其中在半导体结构104的保留下来的部分104a与相应的连续晶体层114和118之间有空间112和116。如从图2c明显的是,连续层114和118以及空间112和116各自在水平方向上延伸通过所有开口108。空间112和116被形成为彼此相对,其中所述半导体结构的保留下来的部分104a处在其间。连续层114和118被形成为彼此相对,其中所述半导体结构的保留下来的部分104a以及空间112和116处在其间。要提到的是,通过对具有一个被保护层106覆盖的部分以及两个或更多不被保护层106覆盖的部分的半导体结构104应用上面所描述的迁移过程,在所述制造过程的单个过程步骤内与空间112和116一起形成为所述器件的灵活元件提供覆盖的连续层114,所述空间112和116把由开口108覆盖的区域内的结构104的保留下来的部分104a与所述衬底和冠帽解耦。换句话说,由于空间112和116被同时形成在保留下来的部分104a的顶部上方和底部下方,因此保留下来的部分104a的顶部和底部两者同时与衬底分开,并且形成能够在水平方向上相对于衬底执行偏转的具有块体材料的元件。然而由于上面提到的所有元件都是通过自组织迁移而在单个过程步骤内形成的,因此所述过程除了容易集成之外还比用于形成这样的MEMS元件的现有过程高效且经济得多。
现在转向图3a到3h,将更加详细地描述过程的示例性实施例,其中保护层106被形成为使得半导体结构104的最上方部分104b和最下方部分104c不被覆盖并且在迁移过程期间被去除。在关于图3a到3h所描述的过程中,所述结构是通过两个蚀刻步骤形成的。然而要理解的是,其他实施例可以包括单个蚀刻步骤或者多于两个蚀刻步骤来提供和结构化所述保护层,使得半导体结构104的最上方部分和最下方部分不被保护层106覆盖。
所述过程开始于在图3a中所示的半导体衬底100上应用并结构化掩模220。所述掩模可以是由一层或更多层氮化物和/或氧化物材料和/或多晶硅形成的硬掩模。图3b示出了形成掩模220之后的半导体衬底100。掩模220限定了半导体衬底100的其中在后续的蚀刻步骤中去除材料以形成所述半导体结构的各部。图3c示出了在去除了由掩模220限定的半导体部102a-102d中的半导体块体材料之后的半导体衬底100。此后,应用第一蚀刻以去除衬底100的块体材料,从而在衬底100中形成开口108和结构104。
现在参照图3d,在开口108的整个表面上沉积保护层106。在沉积了保护层106之后,通过在底部局部地去除保护层106而在底部打开所述开口108以及去除衬底的进一步块体材料。去除衬底100的进一步材料从而使开口108在垂直方向上进一步延伸到衬底100中。
随后利用填充物222来填充开口108。在垂直方向上提供填充物22仅仅上至开口108的一定分数。这可以通过利用填充物材料完全填充开口108并且随后去除填充物材料直到其延伸仅仅上至开口108的所述分数来实现。所述填充物材料例如可以包括光致抗蚀剂,其例如可以通过等离子蚀刻以确切的方式被剥去。在减少填充物材料之后,所述开口的表面上的不被填充物222覆盖的保护层106被蚀刻并且从而被去除。
在去除了不被填充物222覆盖的区域中的保护层106之后,从开口108中完全去除填充物222,正如图3g中所示出的那样。保护层106现在仅仅沿着结构104的中间部分104a延伸,而最上方部分104b和最下方部分104c不被保护层106覆盖。这里要提到的是,图3g实质上对应于图2b。
随后,正如关于图2c所描述的那样,在迁移过程中去除部分104b和104c,并且由在迁移过程中迁移的块体材料形成延伸通过所有开口108的连续空间112和116以及连续层114和118。正如上面所提到的那样,层114和118的材料是从部分104b和104c迁移的块体半导体材料,并且由于所迁移的材料在迁移过程期间再结晶,层114和118是晶体层。
图4示出了可以通过应用上面所描述的制造过程而获得的一个示例性实施例的顶视图。图4示出了在图3h中被示为线A-A’的平面的横截面的顶视图。图4示出了所述半导体结构的保留下来的部分104a,其由于受到保护层106的保护而未经受迁移过程并且因此在迁移过程之后保留。部分104a形成MEMS器件,其具有固定元件302和灵活元件304。灵活元件304例如可以形成加速度或力传感器的灵活元件。固定元件302和灵活元件304在两个水平方向(x方向和y方向)上延伸的水平方向上是细长的。灵活元件304具有带有多个指状物的梳状结构,所述指状物与固定元件302的多个指状物交叉指型设置。在操作中,灵活元件304的多个指状物关于固定元件302的指状物水平移动,因此能够通过检测电容改变或其他物理改变而提供加速度测量信号或其他测量信号。为了检测偏转,可以例如通过形成pn结而把灵活元件304与固定元件302电隔离。
要提到的是,图4中示出的实施例仅仅是示例性性质以便示出可以通过上面描述的过程产生的器件的实例。具体来说,可以为上面描述的每一个实施例提供许多修改,包括附加的过程步骤,比如附加的蚀刻、沉积以及提供附加的结构、层、牺牲层等等。
在上面描述中,在这里已足够详细地示出和描述了实施例,使得本领域技术人员能够实践在这里公开的教导。可以利用其它实施例并且可以从此导出其它实施例,从而使得可以在不背离本公开的范围的情况下进行结构和逻辑替换和改变。
因此,该具体实施方式不要以限制性意义理解,并且各个实施例的范围仅仅由所附权利要求以及这些权利要求所赋予的等同物的全范围来限定。
发明主题的这些实施例在这里可以被单独地和/或共同地由术语“发明”来引用,这仅仅是为了方便而不旨在主动地将本申请的范围限于任何单个发明或发明构思,如果实际上公开了多于一个的话。因此,尽管在这里示出和描述了特定实施例,但是应理解,被考虑用于实现相同目的的任何装置可以替换所示出的特定实施例。本公开旨在覆盖各个实施例的任何和所有适配或变化。在回顾上面描述时,上面实施例以及在这里未具体描述的其它实施例的组合对本领域技术人员来说将是明显的。
还要提到的是,可以在宽泛的意义上来解释用在说明书和权利要求书中的特定术语。术语“耦合”或“连接”可以在宽泛的意义上解释为不仅涵盖直接耦合或连接而且还涵盖间接耦合或连接。
还要提到的是,结合特定实体描述的实施例除了这些实体中的实现方式之外还可以包括在所述实体的一个或多个子实体或子部分中的一种或多种实现方式。
形成本发明的一部分的附图通过说明而非限制的方式示出了其中可以实践主题的特定实施例。
在前述具体实施方式中,可以看出,为了简化本公开的目的而将各个特征一起分组在单个实施例中。公开的该方法不要被解释为反映要求保护的实施例要求比每个权利要求中明确记载的更多的特征的意图。相反,如所附权利要求所反映的,发明主题在于少于单个公开的实施例的全部特征。因此,在此所附权利要求被合并到具体实施方式中,其中每个权利要求自己可以作为单独的实施例。虽然每个权利要求自己可以作为单独的实施例,但是要注意的是,虽然在权利要求中从属权利要求可以引用具有一个或多个其它权利要求的特定组合,但是其它实施例也可以包括从属权利要求与每个其它从属权利要求的主题的组合。在这里提出了这样的组合,除非声明特定组合不是想要的。
还要提到的是,说明书中或权利要求中公开的方法可以通过具有用于执行这些方法的相应步骤中的每个步骤的装置的器件来实施。

Claims (22)

1.一种方法,包括:
去除半导体衬底的至少第一部和第二部中的半导体材料,从而使得在所述半导体衬底中在所去除的第一部和第二部之间形成半导体结构;
对所述半导体衬底应用迁移过程,从而使得所述半导体结构的第一部分在迁移过程之后保留而所述半导体结构的第二部分的半导体材料迁移到其他位置,
其中通过所述半导体结构的第二部分的材料迁移,形成在该结构的保留下来的第一部分上方延伸且没有半导体材料的连续空间、以及在所述连续空间上方从第一部延伸到第二部的连续半导体材料层。
2.根据权利要求1的方法,其中所述迁移过程包括氢气氛围下的热处理。
3.根据权利要求1的方法,其中所述连续半导体材料层是通过所述半导体结构的第一部分的迁移材料的再结晶而形成的晶体半导体层。
4.根据权利要求1的方法,其中所述半导体结构的保留下来的第一部分的至少一部分形成MEMS器件的灵活元件。
5.根据权利要求1的方法,还包括:
在所述半导体结构的第一部分的壁上提供一层,该层的材料不同于所述半导体材料。
6.根据权利要求5的方法,其中其材料不同于所述半导体材料的所述层是用以保护所述半导体结构的第一部分的材料在迁移过程期间免于迁移的保护层。
7.根据权利要求1的方法,其中通过迁移过程而使所述半导体结构的至少一个另一个部分的半导体材料发生迁移,从而形成在所述衬底的第一部和第二部之间延伸且没有半导体材料的另一个连续空间,所述另一个连续空间与所述连续空间分开。
8.根据权利要求1的方法,其中所述半导体结构的第二部分处于所述半导体结构的第一部分上方。
9.根据权利要求1的方法,还包括去除所述半导体衬底的至少一个另一个第三部从而使得形成至少一个另一个半导体结构,其中所述至少一个另一个半导体结构的第一部分在应用迁移过程之后保留,并且其中所述至少一个另一个半导体结构的第二部分在迁移过程期间发生迁移,其中所述没有半导体材料的连续空间在第一部、第二部和至少一个另一个第三部之间延伸并且其中所述连续半导体材料层在所述第一部、第二部和至少一个另一个第三部之间在所述没有半导体材料的连续空间上方延伸。
10.一种制造器件的方法,包括:
去除半导体衬底中的块体材料,其中通过块体材料的去除而形成延伸到所述半导体衬底中的半导体结构;
在所述半导体结构的壁上形成保护层,从而使得该半导体结构的第一部分被所述保护层覆盖而该半导体结构的第二部分不被所述保护层覆盖;以及
对所述半导体衬底进行处理,从而使得所述半导体结构的第一部分保留并且该半导体结构的第二部分被去除,其中通过所述处理而形成在所述半导体结构的保留下来的第一部分上方连续延伸的没有半导体材料的空间。
11.根据权利要求10的方法,其中所述半导体结构的第二部分通过半导体材料的迁移而被去除,其中所述第二部分的迁移半导体材料在所述没有半导体材料的空间上方形成半导体层。
12.根据权利要求11的方法,其中所述没有材料的空间上方的所述半导体层形成用于所述半导体结构的保留下来的第一部分的覆盖。
13.根据权利要求10的方法,其中对所述半导体衬底的处理是氢气氛围下的热处理,从而导致所述半导体结构的第二部分的迁移。
14.根据权利要求10的方法,其中对所述半导体衬底的处理导致形成另一个没有材料的空间,其中所述半导体结构的保留下来的第一部分在垂直方向上在所述一个没有材料的空间与所述另一个没有材料的空间之间延伸。
15.一种器件,包括:
块体材料的半导体衬底;
灵活元件,所述灵活元件从所述半导体衬底的块体材料形成;
所述灵活元件上方的包括块体材料的连续层;以及
所述半导体衬底与所述包括块体材料的层之间的连续无材料空间。
16.根据权利要求15的器件,其中所述包括块体材料的层包括通过迁移过程而形成的再结晶块体材料。
17.根据权利要求15的器件,其中所述灵活元件除了所述块体材料之外包括一层不同于所述块体材料的材料。
18.根据权利要求15的器件,还包括另一个没有材料的空间,其中所述灵活元件在垂直方向上被设置在所述没有材料的空间与所述另一个没有材料的空间之间。
19.根据权利要求15的器件,其中所述灵活元件在垂直方向上被设置在所述块体半导体衬底的第一主表面和所述块体半导体衬底的相对第二主表面之间。
20.根据权利要求15的器件,其中所述包括块体材料的连续层提供用于所述灵活元件的覆盖。
21.根据权利要求15的器件,其中所述半导体衬底还包括CMOS电路元件。
22.根据权利要求15的器件,其中所述器件是MEMS器件。
CN201110275216.5A 2010-09-17 2011-09-16 半导体制造和具有半导体结构的半导体器件 Expired - Fee Related CN102408092B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US12/885336 2010-09-17
US12/885,336 US8481400B2 (en) 2010-09-17 2010-09-17 Semiconductor manufacturing and semiconductor device with semiconductor structure

Publications (2)

Publication Number Publication Date
CN102408092A true CN102408092A (zh) 2012-04-11
CN102408092B CN102408092B (zh) 2015-09-30

Family

ID=45816983

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201110275216.5A Expired - Fee Related CN102408092B (zh) 2010-09-17 2011-09-16 半导体制造和具有半导体结构的半导体器件

Country Status (3)

Country Link
US (2) US8481400B2 (zh)
CN (1) CN102408092B (zh)
DE (1) DE102011112879B4 (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104701325A (zh) * 2013-12-06 2015-06-10 英飞凌技术德累斯顿有限责任公司 载体和用于处理载体的方法
US9929181B2 (en) 2013-12-06 2018-03-27 Infineon Technologies Dresden Gmbh Method for manufacturing an electronic device and method for operating an electronic device
US10096511B2 (en) 2013-12-06 2018-10-09 Infineon Technologies Dresden Gmbh Carrier and a method for processing a carrier

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8723276B2 (en) 2008-09-11 2014-05-13 Infineon Technologies Ag Semiconductor structure with lamella defined by singulation trench
US20130130502A1 (en) * 2010-05-21 2013-05-23 Sand 9, Inc. Micromechanical membranes and related structures and methods
US8518732B2 (en) * 2010-12-22 2013-08-27 Infineon Technologies Ag Method of providing a semiconductor structure with forming a sacrificial structure
DE102011081033B4 (de) * 2011-08-16 2022-02-17 Robert Bosch Gmbh Verfahren zur Herstellung einer mikromechanischen Struktur und mikromechanische Struktur
US8664743B1 (en) * 2012-10-31 2014-03-04 Taiwan Semiconductor Manufacturing Company, Ltd. Air-gap formation in interconnect structures
US9293529B2 (en) * 2013-07-18 2016-03-22 Infineon Technologies Dresden Gmbh Semiconductor device with an array of lamellas and a micro-electro-mechanical resonator
DE102015212669B4 (de) * 2015-07-07 2018-05-03 Infineon Technologies Ag Kapazitive mikroelektromechanische Vorrichtung und Verfahren zum Ausbilden einer kapazitiven mikroelektromechanischen Vorrichtung
DE102016107059B4 (de) 2015-07-17 2022-12-22 Infineon Technologies Dresden Gmbh Integriertes Halbleiterbauelement und Herstellungsverfahren
US10800649B2 (en) 2016-11-28 2020-10-13 Analog Devices International Unlimited Company Planar processing of suspended microelectromechanical systems (MEMS) devices
US10539587B2 (en) 2017-02-01 2020-01-21 Infineon Technologies Dresden Gmbh Accelerometer with compatibility to complementary metal-oxide-semiconductor technologies
US10843920B2 (en) * 2019-03-08 2020-11-24 Analog Devices International Unlimited Company Suspended microelectromechanical system (MEMS) devices

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1495880A (zh) * 2002-06-25 2004-05-12 因芬尼昂技术股份公司 微结构之制造方法及微结构之排列
CN1606797A (zh) * 2001-12-21 2005-04-13 因芬尼昂技术股份公司 制造精细结构之无阻光刻方法
US20060057816A1 (en) * 2004-09-08 2006-03-16 Hubert Benzel Sensor element with trenched cavity
WO2008074862A1 (fr) * 2006-12-21 2008-06-26 Commissariat A L'energie Atomique Procede de realisation de microfils et/ou de nanofils

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4420962C2 (de) 1994-06-16 1998-09-17 Bosch Gmbh Robert Verfahren zur Bearbeitung von Silizium
JP4074051B2 (ja) 1999-08-31 2008-04-09 株式会社東芝 半導体基板およびその製造方法
DE10000003C2 (de) 2000-01-03 2001-12-06 Infineon Technologies Ag Verfahren zur Herstellung von Gräben für DRAM Zellanordnungen
US7436573B2 (en) * 2003-02-12 2008-10-14 Texas Instruments Incorporated Electrical connections in microelectromechanical devices
US7078298B2 (en) 2003-05-20 2006-07-18 Sharp Laboratories Of America, Inc. Silicon-on-nothing fabrication process
US20060264054A1 (en) 2005-04-06 2006-11-23 Gutsche Martin U Method for etching a trench in a semiconductor substrate

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1606797A (zh) * 2001-12-21 2005-04-13 因芬尼昂技术股份公司 制造精细结构之无阻光刻方法
CN1495880A (zh) * 2002-06-25 2004-05-12 因芬尼昂技术股份公司 微结构之制造方法及微结构之排列
US20060057816A1 (en) * 2004-09-08 2006-03-16 Hubert Benzel Sensor element with trenched cavity
WO2008074862A1 (fr) * 2006-12-21 2008-06-26 Commissariat A L'energie Atomique Procede de realisation de microfils et/ou de nanofils

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104701325A (zh) * 2013-12-06 2015-06-10 英飞凌技术德累斯顿有限责任公司 载体和用于处理载体的方法
US9716015B2 (en) 2013-12-06 2017-07-25 Infineon Technologies Dresden Gmbh Carrier and a method for processing a carrier
CN104701325B (zh) * 2013-12-06 2017-11-21 英飞凌技术德累斯顿有限责任公司 载体和用于处理载体的方法
US9929181B2 (en) 2013-12-06 2018-03-27 Infineon Technologies Dresden Gmbh Method for manufacturing an electronic device and method for operating an electronic device
US10096511B2 (en) 2013-12-06 2018-10-09 Infineon Technologies Dresden Gmbh Carrier and a method for processing a carrier

Also Published As

Publication number Publication date
US20120068277A1 (en) 2012-03-22
US8921974B2 (en) 2014-12-30
DE102011112879B4 (de) 2015-04-02
DE102011112879A1 (de) 2012-04-26
US20130328143A1 (en) 2013-12-12
US8481400B2 (en) 2013-07-09
CN102408092B (zh) 2015-09-30

Similar Documents

Publication Publication Date Title
CN102408092A (zh) 半导体制造和具有半导体结构的半导体器件
US9796582B1 (en) Method for integrating complementary metal-oxide-semiconductor (CMOS) devices with microelectromechanical systems (MEMS) devices using a flat surface above a sacrificial layer
US8994127B2 (en) Method of fabricating isolating semiconductor structures using a layout of trenches and openings
US9090452B2 (en) Mechanism for forming MEMS device
CN101119924B (zh) 带有双膜片的微机械膜片传感器
JP6738187B2 (ja) 積層体中に微小電気機械構造を製造する方法及び微小電気機械構造を備える相応の電子素子
JP2003531017A (ja) マイクロマシーニング構造素子の製造法および該方法により製造された構造素子
CN103373698A (zh) 制作mems惯性传感器的方法及mems惯性传感器
EP3511975B1 (en) Semiconductor die with buried capacitor, and method of manufacturing the semiconductor die
CN104280160A (zh) 压力传感器及其形成方法
CN104655333B (zh) 一种压力传感器及其制备方法
JP2009160728A (ja) 単結晶シリコンで作製されるmems又はnems構造の機械部品の製造方法
CN103708409A (zh) 压力传感器和惯性传感器及其形成方法
CN106365104A (zh) Mems器件制造方法及mems器件
US20130115775A1 (en) Method of forming wide trenches using a sacrificial silicon slab
US10563319B2 (en) Process for electrochemically making at least one porous area of a micro and/or nanoelectronic structure
CN206203878U (zh) Mems器件
US12122665B2 (en) Micro-electromechanical system device using a metallic movable part and methods for forming the same
US10246325B2 (en) MEMS device and method for manufacturing a MEMS device
US20230066841A1 (en) Micro-electromechanical system device using a metallic movable part and methods for forming the same
US20240359969A1 (en) Micro-electromechanical system device using a metallic movable part and methods for forming the same
TW200927638A (en) Micromechanical component, and short process for producing mems components
JP6461030B2 (ja) 電子装置及び電子装置の製造方法
CN115872352A (zh) 一种mems器件及其制备方法和电子装置
KR101410689B1 (ko) 열전형 적외선 센서 및 그의 제조 방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20150930

Termination date: 20200916