CN102403740A - 一种电容充电电流控制电路 - Google Patents

Abstract

本发明提供一种电容充电电流控制电路，所述电路包括：电路开关，其一端接地；滤波电容，其正极板接电源，负极板与所述电路开关的另一端相连；和控制电路，与所述电路开关的控制端相连并发送控制信号以控制所述电路开关的导通电阻。本发明通过在滤波电容与接地之间增设栅压受控的电路开关，一方面达到了控制滤波电容的充电电流的目的，另一方面在芯片正常启动后也不会增加更多的功耗，不会影响到滤波电容的工作性能。

Description

一种电容充电电流控制电路

技术领域

    本发明涉及芯片设计领域，特别是涉及一种用于控制滤波电容的充电电流的电路。

背景技术

随着现在数码设备的飞速发展，数码设备的体积越来越小、功能越来越多。相应地，对于这些数码设备的核心部件芯片的功耗和上电电流有了更为严格的要求。现有技术中为了使芯片能够更稳定地工作，经常需要在芯片外的电源引脚等部位外接滤波电容，但是滤波电容为了达到较好地滤波效果，经常采用电容较大的滤波电容。在具体使用时发现较大的滤波电容的瞬态充电电流一般也会比较大。对于一些内部包括电源短路保护机制的芯片，采用较大的滤波电容达不到其对芯片上电电流的限制要求。

图1示出了现有技术中的一种滤波电容充电电流控制电路100的电路结构图。所述滤波电容充电电流控制电路100包括滤波电容102和芯片104。当所述滤波电容102的电容较大时，在所述滤波电容102前连接一限流电阻106以控制所述滤波电容102的充电电流的大小。这样的技术方案虽然能够达到一定效果，但是具有两个缺点：第一，所述滤波电容102越大，则所需要的限流电阻106越大，如果所述限流电阻106太大，则芯片104实际的电源电压VCC1=VCC-I₀*R1变小，对芯片104的正常工作会造成不良影响；第二，在所述芯片104正常上电启动后，所述限流电阻106会额外带来不良损耗，所述限流电阻106越大损耗越大。

有鉴于此，有必要提供一种新的解决方案解决上述技术方案的缺陷。

发明内容

本发明的目的在于提供一种电容充电电流控制电路，利用栅压受控的电路开关控制滤波电容的充电电流。

为了达到本发明的目的，本发明提供一种电容充电电流控制电路，所述电路包括：电路开关，其一端接地；滤波电容，其正极板接电源，负极板与所述电路开关的另一端相连；和控制电路，与所述电路开关的控制端相连并发送控制信号以控制所述电路开关的导通电阻。

进一步地，所述电路开关为一个NMOS管，所述电路开关的漏极与所述滤波电容的负极板相连，所述电路开关的源极接地，所述电路开关的栅极与所述控制电路相连。

进一步地，所述滤波电容为位于芯片内或者芯片外围的与该芯片的电源相连的滤波电容，所述电路开关位于所述芯片的内部或者所述芯片外围，所述控制电路位于所述芯片的内部或者所述芯片外围。 

进一步地，所述控制电路包括RC电路，所述控制电路通过所述RC电路提供一线性增长的控制信号给所述电路开关。

进一步地，所述RC电路包括PMOS管和电容，所述PMOS管的源极与电源VCC相连，所述PMOS管的栅极接地，所述PMOS管的漏极与所述电容的正极板连接，所述电容的负极板接地，所述PMOS管的漏极与所述电容的相连点还与所述电路开关的控制端相连。

进一步地，所述控制电路还包括反相器和NMOS管，所述反相器的输入端与电源相连，所述反相器的输出端与所述NMOS管的栅极相连。所述NMOS管的源极接地，所述NMOS管的漏极与所述RC充电模块的PMOS管的漏极和电容的正极板相连。

进一步地，所述控制电路包括电流限制模块和反馈释放模块，

所述电流限制模块与所述电路开关的控制端相连并利用电流镜限制流经所述电路开关的电流大小；和所述反馈释放模块采样所述电路开关与所述滤波电容之间的电压与预定值比较，当采样的电压小于预定值时，释放所述电流限制模块对流经所述电路开关的电流的限制。

进一步地，所述电流限制模块包括包括第一NMOS管，所述第一NMOS管的源极接地，所述第一NMOS管的漏极和栅极相连，并且与所述电路开关的栅极相连，当所述第一NMOS管内流经一偏置电流时，所述电路开关内流经的电流为所述偏置电流的镜像放大电流。

进一步地，所述电流限制模块还包括一电流镜电路，提供所述偏置电流给所述第一NMOS管。

进一步地，所述电流镜电路包括两个PMOS管，其中第一PMOS管的源极与芯片内部的电源相连，所述第一PMOS管的栅极与漏极相连，所述第一PMOS管的漏极流过一基准电流，

其中第二PMOS管的源极与芯片内部的电源相连，所述第二PMOS管的栅极与第一PMOS管的栅极相连，所述第二PMOS管的漏极与第一NMOS管的漏极相连，所述第二PMOS管将第一PMOS管内部流经的基准电流镜像放大为偏置电流。

进一步地，所述反馈释放模块包括一释放控制开关和比较电路，

所述释放控制开关设置在所述第一NMOS管的源极与接地端之间；

所述比较电路的输出端连接所述释放控制开关的控制端；和

所述比较电路的一个输入为所述电路开关与所述滤波电容之间的电压，另一个输入为预定值。

进一步地，所述释放控制开关为一NMOS管，所述比较电路包括第三PMOS管、第二NMOS管和反相器，

所述释放控制开关的源极接地，所述释放控制开关的漏极与第一NMOS管的源极和衬底相连，所述释放控制开关的栅极与反相器的输出端相连；

所述第三PMOS管的源极接芯片内部的电源，所述第三PMOS管的漏极连接第二NMOS管的漏极和反相器的输入端，所述第三PMOS管的栅极连接第一PMOS管的栅极；

所述第二NMOS管的漏极与第三PMOS管的漏极相连，所述第二NMOS管的漏极的源极接地，所述第二NMOS管的漏极的栅极与所述电路开关和滤波电容之间相连。

进一步地，所述各个PMOS管是若干个并联的PMOS管，所述各个NMOS管是高压管。

进一步地，所述基准电流由芯片内部的电源产生。

与现有技术相比，本发明通过在滤波电容与接地之间增设栅压受控的电路开关，一方面达到了控制滤波电容的充电电流的目的，另一方面在芯片正常启动后也不会增加更多的功耗，不会影响到滤波电容的工作性能。

附图说明

为了更清楚地说明本发明实施例的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。

图1为现有技术中的滤波电容充电电流控制电路的电路结构图。

图2为本发明的一个实施例中的电容充电电流控制电路的电路示意图。

图3为本发明的一个实施例中的栅压控制电路的电路结构图。

图4A-图4D为图3所示栅压控制电路的电路信号波形图。

图5为本发明的另一个实施例中的栅压控制电路的电路示意图。

图6A-图6D为图5所示栅压控制电路的电路信号波形图。

图7为图5所示的栅压控制电路在一个实施例中的电路结构图。

具体实施方式

本发明的详细描述主要通过程序、步骤、逻辑块、过程或其他概括性的描述来直接或间接地表述了本发明技术方案的运作。为透彻的理解本发明，在接下来的描述中陈述了很多特定细节。而在没有这些特定细节时，本发明则可能仍可实现。使用此处的这些描述和陈述主要是为了向所属领域内的其他技术人员有效的介绍他们的工作本质。换句话说，为避免混淆本发明技术方案的本质，由于熟知的方法、程序、成分和电路已经很容易理解，因此它们并未被详细描述。

此处所称的“一个实施例”或“实施例”是指可包含于本发明至少一个实现方式中的特定特征、结构或特性。在本说明书中不同地方出现的“在一个实施例中”并非均指同一个实施例，也不是单独的或选择性的与其他实施例互相排斥的实施例。此外，表示一个或多个实施例的方法、流程图或功能框图中的模块顺序并非固定的指代任何特定顺序，也不构成对本发明的限制。

概括地讲，本发明所采用的技术方案主要是将芯片外围或者芯片内的滤波电容与接地端之间设置一个栅压受控的电路开关，比如NMOS管或者多个并联的NMOS管等，然后通过可以输出一定策略的控制信号的栅压控制电路控制所述栅压受控的电路开关的导通电阻以达到控制滤波电容的充电电流的目的。

请参照图2，其示出了本发明的一个实施例中的电容充电电流控制电路200的电路示意图。所述电容充电电流控制电路200包括芯片202、滤波电容C0、NMOS管N1和栅压控制电路204。

所述滤波电容C0的正极板与电源VCC相连，所述滤波电容C0的下极板与在芯片内部的NMOS管N1的漏极于A点。所述NMOS管N1作为栅压受控的电路开关，其源极通过芯片202的衬底接地，其栅极接收所述栅压控制电路204的控制信号并与所述栅压控制电路204连接于D点。

粗略地讲，当所述滤波电容C0处于充电阶段前期时，所述栅压控制电路204控制所述NMOS管N1的导通电阻，以进一步控制所述滤波电容C0的充电电流不会太大；当所述滤波电容C0处于充电阶段后期或者充电完毕后，所述栅压控制电路204通过较高电平的控制信号控制所述NMOS管N1的导通电阻为较小值，甚至最小值，以达到不影响所述滤波电容C0的正常工作和不增加更多的功耗的目的。

由电容的物理性质可知，一个电容的正极板和负极板所带的电荷量总是相等的，即|Q+|=|Q-|。设图示滤波电容C0的正极板的充电电流是Icap，负极板的放电电流是I1，则有：I1*t=|Q+|=|Q-|=Icap*t，所以I1=Icap。再根据电容的公式：△V*C=Q，有△V*C=I1*t=VCC-VA（VA=Vcap_pad电压），其中VA是A点处的电压，化简上式后，可得VA=VCC-I1*t。而放电电流I1 =VA/Ron=（VCC-I1*t）/Ron，其中Ron是NMOS管N1的导通电阻，而由图2可知，所述导通电阻Ron受滤波电容C0的栅源电压的VD影响，VD为D点处也即栅压控制电路204的控制信号。

所以上述证明从理论上证明了通过所述栅压控制电路204的控制信号控制NMOS管N1的栅源电压VD，进而控制所述NMOS管N1的导通电阻Ron，可以实现对滤波电容C0的充电电流Icap的控制。

在具体的实施中，所述滤波电容也可以是芯片内部的较大电容的滤波电容。所述栅压受控的电路开关可以是一个NMOS管，也可以是多个NMOS管并联实现。当所述滤波电容C0处于充电阶段后期或者充电完毕后，所述栅压控制电路204的控制信号可以是芯片内或者芯片外的最高电压，这时所述栅压受控的电路开关的导通电阻几乎可以与所述滤波电容C0的寄生电阻比拟，不会影响所述滤波电容C0的正常工作和增加更多的功耗。

另一方面，所述栅压控制电路204的控制信号具体如何控制所述栅压受控的电路开关的导通电阻可以有多种不同的策略，下文将结合不同的实施例对所述栅压控制电路204进行详细地描述。同时下文引用前述的名称及标号时，相同的名称和标号都指同一模块或者器件，不再一一类述。

请参考图3，其示出了本发明的一个实施例中的栅压控制电路300的电路结构图。所述栅压控制电路300可以产生一个缓慢升高的电压信号VD来控制所述NMOS管N1的栅源电压，以此来控制NMOS管的导通电阻。所述栅压控制电路300包括PMOS管P1、电容C1、反相器INV和NMOS管N2。

所述PMOS管P1的衬底和源极与电源VCC相连，所述PMOS管P1的栅极接地，故所述PMOS管P1可以视为一个电阻。所述PMOS管P1的漏极与电容C1的正极板连接于D点，所述电容C1的负极板接地，故所述PMOS管P1和所述电容C1实现一个RC充电电路，通过调整所述PMOS管P1和所述电容C1的参数可以调节D点电压VD的上升速度。

所述反相器INV的输入端与电源VCC相连，其输出端与NMOS管N2的栅极相连。所述NMOS管N2的源极与衬底接地，其漏极与所述PMOS管P1的漏极和电容C1的正极板连接于D点。所述NMOS管N2用来释放电容C1上的电荷。其中所述电容C1也可以用MOS管实现。为了便于表述，下面将结合采用图3所示的栅压控制电路300的芯片工作时的电路信号波形图进行讲解。

请参考图4A，其示出了采用图3所示的栅压控制电路300的芯片的VCC电压变化图。从t0时刻芯片开始上电，VCC经过一段时间后上升到标准工作电压或者最大值Vsupply并且保存一直不变。图4B则示出了采用图3所示的栅压控制电路300的芯片的VD电压变化图。从t0时刻芯片开始上电，VD一直以恒定速率呈上升趋势，在t1时刻达到NMOS管N1的阀值电压Vth。图4C示出了采用图3所示的栅压控制电路300的芯片的VA（Vcap_pad）电压变化图，所述VA是A点的电压值，从t0时刻芯片开始上电到t1时刻NMOS管N1导通，VA与VCC电压相同，从t1时刻NMOS管N1导通开始，由于滤波电容C0的不断充电，VA逐渐变小直到与接地电压相同。图4D则示出了采用图3所示的栅压控制电路300的芯片的NMOS管N1内电流变化图。由于在t1时刻，所述NMOS管N1的栅源电压VD才达到其阀值电压，所以从t1时刻开始，所述NMOS管N1内流经的电流随着其导通电阻的变化不断增大直到最大电流值Imax，然后又随着滤波电容C0的充电结束减小，所述NMOS管N1内流经的电流逐渐变小直到0。

所述NMOS管N1的导通电阻Ron为：

所以所述NMOS管N1内的电流I1由下面公式可得：

，

前面已证明I1等于所述滤波电容C0的充电电流Icap，故分析可知充电电流Icap的大小和电阻R，还和时间有关。由VA=VCC-I1*t可知，随着时间的增加，VA不断变小，所以只需要通过控制VD的电压上升速度，就可以控制NMOS管N1的导通电阻变化和电流I1的最大值。还可以根据电容大小来具体设计VD的电压上升的时间，以此控制充电电流的最大值不超过芯片的限制要求。

此外，当VD的电压升到比较高，所述NMOS管N1达到饱和状态，此时所述NMOS管N1的导通电阻变到最小，基本解除滤波电容C0的充电限制，所述滤波电容C0可以正常使用。

所述栅压控制电路300采用产生一个缓慢升高的电压信号VD来控制所述NMOS管N1的栅源电压，实现方式简单，但其在一些需要较为精确控制所述NMOS管N1的栅源电压的实施例中难以满足要求，为此，本发明还提供另一种基于电流镜的栅压控制电路。

请参考图5，其示出了本发明的另一个实施例中的栅压控制电路500的电路示意图。所述栅压控制电路500通过镜像电流的方法精确控制流经所述NMOS管N1内的电流I1，也即精确控制了滤波电容C0的充电电流Icap，同时所述栅压控制电路500检测电压值VA的大小是否低于预定电压V，如果是，则释放对滤波电容C0的充电电流Icap的限制。所述栅压控制电路500包括电流限制模块520和反馈释放模块540。

所述电流限制模块520通过镜像电流的方法精确控制流经所述NMOS管N1内的电流I1，也即精确控制了滤波电容C0的充电电流Icap。所述电流限制模块520包括NMOS管522，所述NMOS管522的衬底接地，其源极通过一个释放控制开关542接地，所述NMOS管522的漏极和栅极相连，并且与NMOS管N1的栅极相连。此时，所述NMOS管522与NMOS管N1构成电流镜，当所述NMOS管522内流经一偏置电流Ibias时，根据所述NMOS管522与NMOS管N1的镜像比例P，所述NMOS管N1流经的电流I1=P*Ibias。关于电流镜及镜像电流的具体技术细节乃是本领域技术人员所熟知的内容，在此不再累述。

所述NMOS管522的源极和接地端之间还包括一个释放控制开关542，用来控制NMOS管522内是否流经电流。所述释放控制开关542的控制端与所述反馈释放模块540相连，即所述反馈释放模块540发出控制信号控制所述释放控制开关542的开闭。

所述反馈释放模块540检测电压值VA的大小是否低于预定电压Vcp，如果是，则发出控制信号关闭所述释放控制开关542。

下文中先利用所述栅压控制电路500的电路信号波形图来对所述栅压控制电路500的工作原理做进一步地说明，然后给出所述栅压控制电路500的具体实现电路图。

请参考图6A，其示出了采用图5所示的栅压控制电路500的芯片的VCC电压变化图。在t0时刻所述芯片开始上电，即外部电源VCC经过一段时间后上升到标准工作电压或者最大值Vsupply并且保存一直不变。而芯片内部电源VDD在t1时刻开始上升到预定工作电压并且保存一直不变。图6B则示出了采用图5所示的栅压控制电路500的芯片的VD电压变化图。在t0时刻由于芯片刚开始上电，即芯片外部电源VCC上电中但是内部电源VDD还没有建立，此时所述NMOS管522内还没有偏置电流Ibias的存在，所以NMOS管N1的控制电压VD也为零，所述NMOS管N1还不能导通。在t0时刻到t1时刻。随着偏置电流Ibias的建立，VD逐渐上升并在t1时刻后偏置电流Ibias稳定后达到一个固定值。此时NMOS管N1内的镜像电流I1=P*Ibias1，根据前面的理论分析，I1=Icap，所以滤波电容C0的充电电流Icap被限制。由于VA=VCC-I1*t，所以VA的电压逐渐减小，并在t2时刻小于了阀值电压Vth，所述反馈释放模块540发出控制信号关闭所述释放控制开关542，所述滤波电容C0的充电电流Icap的限制被解除，NMOS管N1内的镜像电流I1=0，VA逐渐升高到电源电压VDD。图6C示出了采用图5所示的栅压控制电路500的芯片的VA（Vcap_pad）电压变化图。所述VA是A点的电压值，从t0时刻芯片开始上电到t1时刻芯片内电源VDD建立，此时VA逐渐上升到VCC的大小，在t1时刻以后偏置电流Ibias稳定后达到一个固定值，也即I1=P*Ibias1达到了一个固定值，同时由于VA=VCC-I1*t，随着时间变化VA的电压逐渐减小。在t2时刻以后，又由于NMOS管N1内的镜像电流I1=0，所以VA也等于0。图6D示出了采用图5所示的栅压控制电路500的芯片的NMOS管N1内电流变化图。在t0时刻由于芯片刚开始上电，即芯片外部电源VCC上电中但是内部电源VDD还没有建立，此时所述NMOS管522内还没有偏置电流Ibias的存在，所以NMOS管N1的电流I1也为零，在t0时刻到t1时刻。随着偏置电流Ibias的建立，VD逐渐上升并在t1时刻后偏置电流Ibias稳定后达到一个固定值。此时NMOS管N1内的镜像电流I1=P*Ibias1。在t2时刻，所述反馈释放模块540发出控制信号关闭所述释放控制开关542，NMOS管N1内的镜像电流I1=0，但是此时可能会有一个小的电流过冲出现。

请参考图7，其示出了图5所示的栅压控制电路500在一个实施例中的具体电流结构图。所述栅压控制电路500包括电流限制模块520和反馈释放模块540。

所述电流限制模块520包括NMOS管522、PMOS管526和PMOS管528。其中PMOS管526的源极和衬底与芯片内部的电源VDD相连，所述PMOS管526的栅极与漏极相连，所述PMOS管526的漏极流经一路可由芯片内部的电源模块产生的基准电路Iref。所述PMOS管528的源极和衬底与芯片内部的电源VDD相连，所述PMOS管528的栅极与PMOS管526的栅极相连，所述PMOS管528的漏极与NMOS管522的漏极相连，所述PMOS管528根据其与所述PMOS管526的镜像比例M，将PMOS管526内部流经的基准电路Iref镜像放大为其自身内部的偏置电流Ibias=M*Iref。所述NMOS管522根据所述NMOS管522与NMOS管N1的镜像比例P，提供所述NMOS管N1所需的镜像电流，所述NMOS管N1内流经的电流I1=P*Ibias=P*M*Iref。其中所述NMOS管522和NMOS管N1的连接细节与图5中所示相同。

所述反馈释放模块540包括释放控制开关542、PMOS管544、NMOS管546和反相器548。所述PMOS管544的源极和衬底接芯片内部的电源VDD，其漏极连接NMOS管546的漏极和反相器548的输入端，其栅极连接PMOS管526的栅极，所述PMOS管544与PMOS管526构成电流镜，获得镜像放大电流I3，并且I3=I1，具体实现时可以计算其相应地镜像比例而选取PMOS管544物理属性。所述NMOS管546的漏极与所述PMOS管544的漏极相连，其源极和衬底接地，其栅极与NMOS管N1与滤波电容C0之间的A点相连，达到采样A点的电压值的效果。所述释放控制开关542是一个NMOS管，其源极和衬底接地，其栅极与反相器548的输出端相连与B点。

所述NMOS管546与所述PMOS管544构成一个电流比较模块，所述NMOS管546采样A点的电压值VA，所述PMOS管544提供比较值Vcp，所述Vcp等效于NMOS管N1的开启的阈值电压。当VA>Vcp时，E点的电压VE<1/2VDD，反相器548的输出电压等于VDD，释放控制开关542开启。当VA< Vcp， E点的电压VE>1/2VDD，反相器548的输出电压等于0，释放控制开关542关闭，NMOS管N1的栅极电压持续升高，最后达到接近VDD，NMOS管N1的导电电阻变小，VA的电压下降到接近接地的电位。所述滤波电容的充电电流限制被解除。

所述反相器548可以采用典型的smitch触发器结构，其具有一定的滞回效果，其技术细节是本领域人员所熟知的内容，在此不再累述。本文中所述各个PMOS管也可以采用一个或者多个并联PMOS管实现。根据具体实施例中的需求，本文中所述的NMOS管还可以采用高压管。

应当认识到，本文中所述滤波电容为位于芯片内或者芯片外围的与该芯片的电源相连的滤波电容。所述电路开关可以位于所述芯片的内部，也可以位于所述芯片外围。所述控制电路通常位于所述芯片的内部，当其位于所述芯片外围时会增加成本和需要更大的面积。

以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (14)

1.一种电容充电电流控制电路，其特征在于，其包括：

电路开关，其一端接地；

滤波电容，其正极板接电源，负极板与所述电路开关的另一端相连；和

控制电路，与所述电路开关的控制端相连并发送控制信号以控制所述电路开关的导通电阻。

2.根据权利要求1所述的电路，其特征在于，所述电路开关为一个NMOS管，所述电路开关的漏极与所述滤波电容的负极板相连，所述电路开关的源极接地，所述电路开关的栅极与所述控制电路相连。

3.根据权利要求2所述的电路，其特征在于，所述滤波电容为位于芯片内或者芯片外围的与该芯片的电源相连的滤波电容；

和/或，所述电路开关位于所述芯片的内部或者所述芯片外围；

和/或，所述控制电路位于所述芯片的内部或者所述芯片外围。

4.根据权利要求1至3任一项所述的电路，其特征在于，所述控制电路包括RC电路，所述控制电路通过所述RC电路提供一线性增长的控制信号给所述电路开关。

5.根据权利要求4所述的电路，其特征在于，所述RC电路包括PMOS管和电容，所述PMOS管的源极与电源VCC相连，所述PMOS管的栅极接地，所述PMOS管的漏极与所述电容的正极板连接，所述电容的负极板接地，所述PMOS管的漏极与所述电容的相连点还与所述电路开关的控制端相连。

6.根据权利要求5所述的电路，其特征在于，所述控制电路还包括反相器和NMOS管，所述反相器的输入端与电源相连，所述反相器的输出端与所述NMOS管的栅极相连。所述NMOS管的源极接地，所述NMOS管的漏极与所述RC充电模块的PMOS管的漏极和电容的正极板相连。

7.根据权利要求3所述的电路，其特征在于，所述控制电路包括电流限制模块和反馈释放模块，

所述电流限制模块，与所述电路开关的控制端相连并利用电流镜限制流经所述电路开关的电流大小；和

所述反馈释放模块，采样所述电路开关与所述滤波电容之间的电压与预定值比较，当采样的电压小于预定值时，释放所述电流限制模块对流经所述电路开关的电流的限制。

8.根据权利要求7所述的电路，其特征在于，所述电流限制模块包括包括第一NMOS管，所述第一NMOS管的源极接地，所述第一NMOS管的漏极和栅极相连，并且与所述电路开关的栅极相连，当所述第一NMOS管内流经一偏置电流时，所述电路开关内流经的电流为所述偏置电流的镜像放大电流。

9.根据权利要求8所述的电路，其特征在于，所述电流限制模块还包括一电流镜电路，提供所述偏置电流给所述第一NMOS管。

10.根据权利要求9所述的电路，其特征在于，所述电流镜电路包括两个PMOS管，其中第一PMOS管的源极与芯片内部的电源相连，所述第一PMOS管的栅极与漏极相连，所述第一PMOS管的漏极流过一基准电流，

其中第二PMOS管的源极与芯片内部的电源相连，所述第二PMOS管的栅极与第一PMOS管的栅极相连，所述第二PMOS管的漏极与第一NMOS管的漏极相连，所述第二PMOS管将第一PMOS管内部流经的基准电流镜像放大为偏置电流。

11.根据权利要求8至10任一项所述的电路，其特征在于，所述反馈释放模块包括一释放控制开关和比较电路，

所述释放控制开关设置在所述第一NMOS管的源极与接地端之间；

所述比较电路的输出端连接所述释放控制开关的控制端；和

所述比较电路的一个输入为所述电路开关与所述滤波电容之间的电压，另一个输入为预定值。

12.根据权利要求11所述的电路，其特征在于，所述释放控制开关为一NMOS管，所述比较电路包括第三PMOS管、第二NMOS管和反相器，

所述释放控制开关的源极接地，所述释放控制开关的漏极与第一NMOS管的源极和衬底相连，所述释放控制开关的栅极与反相器的输出端相连；

所述第三PMOS管的源极接芯片内部的电源，所述第三PMOS管的漏极连接第二NMOS管的漏极和反相器的输入端，所述第三PMOS管的栅极连接第一PMOS管的栅极；

所述第二NMOS管的漏极与第三PMOS管的漏极相连，所述第二NMOS管的漏极的源极接地，所述第二NMOS管的漏极的栅极与所述电路开关和滤波电容之间相连。

13.根据权利要求12所述的电路，其特征在于，所述各个PMOS管是若干个并联的PMOS管，所述各个NMOS管是高压管。

14.根据权利要求10所述的电路，其特征在于，所述基准电流由芯片内部的电源产生。

Images