CN102403314A - 双极cmos工艺中的有源区边墙及制造方法 - Google Patents

双极cmos工艺中的有源区边墙及制造方法 Download PDF

Info

Publication number
CN102403314A
CN102403314A CN2010102755351A CN201010275535A CN102403314A CN 102403314 A CN102403314 A CN 102403314A CN 2010102755351 A CN2010102755351 A CN 2010102755351A CN 201010275535 A CN201010275535 A CN 201010275535A CN 102403314 A CN102403314 A CN 102403314A
Authority
CN
China
Prior art keywords
active area
abutment wall
bipolar cmos
antireflection
antireflection material
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2010102755351A
Other languages
English (en)
Other versions
CN102403314B (zh
Inventor
郭晓波
王永成
孟鸿林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Original Assignee
Shanghai Hua Hong NEC Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Hua Hong NEC Electronics Co Ltd filed Critical Shanghai Hua Hong NEC Electronics Co Ltd
Priority to CN201010275535.1A priority Critical patent/CN102403314B/zh
Publication of CN102403314A publication Critical patent/CN102403314A/zh
Application granted granted Critical
Publication of CN102403314B publication Critical patent/CN102403314B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

本发明公开了一种双极CMOS工艺中的有源区边墙，有源区边墙形成于有源区的表面和周围各侧面上并实现对有源区的包覆，有源区边墙的材料为抗反射材料，有源区边墙的厚度满足在后续工艺中对有源区周侧的沟槽内进行离子注入时能够阻挡离子注入到有源区中。本发明还公开了一种双极CMOS工艺中的有源区边墙的制造方法。本发明有源区边墙能够减少光反射率，能获得较好的和可控的光刻胶形貌，能提高对光刻胶关键尺寸的控制能力，有利于获得更小尺寸的光刻图形。

Description

双极CMOS工艺中的有源区边墙及制造方法
技术领域
本发明涉及半导体集成电路制造领域，特别是涉及一种双极CMOS工艺中的有源区边墙；本发明还涉及双极CMOS工艺中的有源区边墙的制造方法。
背景技术
在一些双极CMOS(Bi-CMOS)工艺中，有时需要在有源区引入边墙(Spacer)工艺来作为埋层注入是时的阻挡物。如图1所示，为现有有源区边墙结构示意图。在硅衬底1上形成有有源区2以及场氧区的沟槽，在所述有源区2的表面和周围各侧面上形成有现有有源区边墙3，现有有源区边墙3实现对所述有源区的包覆，现有有源区边墙3的材料为二氧化硅，现有有源区边墙3作为后续的对场氧区的沟槽内进行离子注入如埋层注入5的阻挡层，现有有源区边墙3的厚度满足在后续埋层注入5中能够阻挡离子注入到所述有源区中。
如图2所示，是现有有源区边墙的光反射对光刻胶形貌影响的示意图。由于现有有源区边墙3的材料为二氧化硅，且由于二氧化硅具有较高的反射率，在后续的光刻曝光过程中，现有有源区边墙3会将曝光光源8反射到旁边本来不曝光的光刻胶4上，使不应曝光的光刻胶4曝光，最后得到较差的或不可控的光刻胶4形貌，影响对光刻胶关键尺寸的控制能力，不利于光刻图形的小型化。
发明内容
本发明所要解决的技术问题是提供一种双极CMOS工艺中的有源区边墙，能改善光刻胶形貌、提高对光刻胶关键尺寸的控制能力、并有利于获得更小尺寸的光刻图形。为此，本发明还要提供一种双极CMOS工艺中的有源区边墙的制造方法。
为解决上述技术问题，本发明提供一种双极CMOS工艺中的有源区边墙，所述有源区边墙形成于有源区的表面和周围各侧面上并实现对所述有源区的包覆，所述有源区边墙的材料为抗反射材料，所述有源区边墙的厚度满足在后续工艺中对所述有源区周侧的沟槽内进行离子注入时能够阻挡离子注入到所述有源区中。
所述抗反射材料为能够降低光刻曝光时波长为436nm(G-line)、365nm(I-line)、248nm(KrF)、和193nm(ArF)的光源的光反射率的材料。所述抗反射材料的类型包括有机抗反射材料(BARC)、无机抗反射材料(DARC)、或有机抗反射材料和无机抗反射材料的组合。所述抗反射材料的类型要满足和后续的光刻胶相匹配以及满足能够作为后续工艺中对所述有源区周侧的沟槽内进行离子注入时的阻挡物的要求。其中，所述光刻胶为正性光刻胶、或负性光刻胶。
为解决上述技术问题，本发明提供的双极CMOS工艺中的有源区边墙的制造方法包括如下步骤：
步骤一、在硅衬底上进行场氧区的沟槽刻蚀形成有源区；
步骤二、在所述硅衬底上进行抗反射材料生长；所述抗反射材料的厚度根据后续形成的有源区边墙的厚度和宽度进行选择。所述抗反射材料为能够降低光刻曝光时波长为436nm、365nm、248nm、和193nm的光源的光反射率的材料。所述抗反射材料的厚度为500埃～10000埃。
步骤三、使用各向异性的干法刻蚀方法回刻所述抗反射材料形成所述有源区边墙；所述有源区边墙的厚度满足在后续工艺中对所述有源区周侧的沟槽内进行离子注入时能够阻挡离子注入到所述有源区中。
更进一步的改进是，所述抗反射材料为有机抗反射材料，步骤二中采用旋涂、烘烤的工艺在所述硅衬底上形成所述有机抗反射材料。
更进一步的改进是，所述抗反射材料为无机抗反射材料，步骤二中采用淀积的工艺在所述硅衬底上形成所述无机抗反射材料。
本发明有源区边墙能够减少光反射率，从而能获得较好的和可控的光刻胶形貌，能提高对光刻胶关键尺寸的控制能力，最后有利于获得更小尺寸的光刻图形。
附图说明
下面结合附图和具体实施方式对本发明作进一步详细的说明：
图1是现有有源区边墙结构示意图；
图2是现有有源区边墙的光反射对光刻胶形貌影响的示意图；
图3-图4是本发明实施例制造方法中有源区边墙的结构示意图；
图5是本发明实施例有源区边墙的光反射对光刻胶形貌影响的示意图。
具体实施方式
如图3至图4所示，为本发明实施例制造方法中有源区边墙的结构示意图；图4为制造完成后形成的本发明实施例有源区边墙的结构示意图。
如图4所示，本发明实施例双极CMOS工艺中的有源区边墙6形成于有源区2的表面和周围各侧面上并实现对所述有源区2的包覆，其中有源区2是通过在所述硅衬底1上进行场氧区沟槽刻蚀后形成的。所述有源区边墙6的材料为抗反射材料，所述有源区边墙6的厚度满足在后续工艺中对所述有源区2周侧的沟槽即所述场氧区沟槽内进行离子注入如埋层注入时能够阻挡离子注入到所述有源区2中。
其中，所述抗反射材料为能够降低光刻曝光时波长为436nm、365nm、248nm、和193nm的光源的光反射率的材料。所述抗反射材料的类型包括有机抗反射材料(BARC)、无机抗反射材料(DARC)、或有机抗反射材料和无机抗反射材料的组合。所述抗反射材料的类型要满足和后续的光刻胶相匹配以及满足能够作为后续工艺中对所述有源区2周侧的沟槽内进行离子注入时的阻挡物的要求。其中，所述光刻胶为正性光刻胶、或负性光刻胶。
如图5所示，本发明实施例有源区边墙的光反射对光刻胶形貌影响的示意图。由于所述有源区边墙6的抗反射材料能降低曝光光源8的光反射率，这样就消除了曝光光源8反射到不应曝光的光刻胶4上，从而形成了较好并且可控的光刻胶4形貌。
本发明实施例双极CMOS工艺中的有源区边墙的制造方法包括如下步骤：
步骤一、如图3所示，在硅衬底1上进行场氧区的沟槽刻蚀形成有源区2。
步骤二、如图3所示，在所述硅衬底1上进行抗反射材料生长；所述抗反射材料的厚度根据后续形成的有源区边墙的厚度和宽度进行选择。所述抗反射材料为能够降低光刻曝光时波长为436nm、365nm、248nm、和193nm的光源的光反射率的材料。所述抗反射材料的厚度为500埃～10000埃。
步骤三、如图4所示，使用各向异性的干法刻蚀方法回刻所述抗反射材料形成所述有源区边墙6；所述有源区边墙6的厚度满足在后续工艺中对所述有源区2周侧的沟槽即所述场氧区的沟槽内进行离子注入如埋层注入时能够阻挡离子注入到所述有源区2中。
步骤二中所述抗反射材料能为有机抗反射材料，采用旋涂、烘烤的工艺在所述硅衬底1上形成所述有机抗反射材料。
步骤二中所述抗反射材料也能为无机抗反射材料，采用淀积的工艺在所述硅衬底1上形成所述无机抗反射材料。
以上通过具体实施例对本发明进行了详细的说明，但这些并非构成对本发明的限制。在不脱离本发明原理的情况下，本领域的技术人员还可做出许多变形和改进，这些也应视为本发明的保护范围。

Claims (10)

1.一种双极CMOS工艺中的有源区边墙，其特征在于：有源区边墙形成于有源区的表面和周围各侧面上并实现对所述有源区的包覆，所述有源区边墙的材料为抗反射材料，所述有源区边墙的厚度满足在后续工艺中对所述有源区周侧的沟槽内进行离子注入时能够阻挡离子注入到所述有源区中。
2.如权利要求1所述的双极CMOS工艺中的有源区边墙，其特征在于：所述抗反射材料为能够降低光刻曝光时波长为436nm、365nm、248nm、和193nm的光源的光反射率的材料。
3.如权利要求2所述的双极CMOS工艺中的有源区边墙，其特征在于：所述抗反射材料的类型包括有机抗反射材料、无机抗反射材料、或有机抗反射材料和无机抗反射材料的组合。
4.如权利要求3所述的双极CMOS工艺中的有源区边墙，其特征在于：所述抗反射材料的类型要满足和后续的光刻胶相匹配以及满足能够作为后续工艺中对所述有源区周侧的沟槽内进行离子注入时的阻挡物的要求。
5.如权利要求4所述的双极CMOS工艺中的有源区边墙，其特征在于：所述光刻胶为正性光刻胶、或负性光刻胶。
6.一种双极CMOS工艺中的有源区边墙的制造方法，其特征在于，包括如下步骤：
步骤一、在硅衬底上进行场氧区的沟槽刻蚀形成有源区；
步骤二、在所述硅衬底上进行抗反射材料生长；所述抗反射材料的厚度根据后续形成的有源区边墙的厚度和宽度进行选择；
步骤三、使用各向异性的干法刻蚀方法回刻所述抗反射材料形成所述有源区边墙；所述有源区边墙的厚度满足在后续工艺中对所述有源区周侧的沟槽内进行离子注入时能够阻挡离子注入到所述有源区中。
7.如权利要求6所述的方法，其特征在于：所述抗反射材料为有机抗反射材料，步骤二中采用旋涂、烘烤的工艺在所述硅衬底上形成所述有机抗反射材料。
8.如权利要求6所述的方法，其特征在于：所述抗反射材料为无机抗反射材料，步骤二中采用淀积的工艺在所述硅衬底上形成所述无机抗反射材料。
9.如权利要求6所述的方法，其特征在于：步骤二中所述抗反射材料的厚度为500埃～10000埃。
10.如权利要求6所述的双极CMOS工艺中的有源区边墙，其特征在于：步骤二中所述抗反射材料为能够降低光刻曝光时波长为436nm、365nm、248nm、和193nm的光源的光反射率的材料。
CN201010275535.1A 2010-09-08 2010-09-08 双极cmos工艺中的有源区边墙及制造方法 Active CN102403314B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201010275535.1A CN102403314B (zh) 2010-09-08 2010-09-08 双极cmos工艺中的有源区边墙及制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201010275535.1A CN102403314B (zh) 2010-09-08 2010-09-08 双极cmos工艺中的有源区边墙及制造方法

Publications (2)

Publication Number Publication Date
CN102403314A true CN102403314A (zh) 2012-04-04
CN102403314B CN102403314B (zh) 2014-04-16

Family

ID=45885362

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201010275535.1A Active CN102403314B (zh) 2010-09-08 2010-09-08 双极cmos工艺中的有源区边墙及制造方法

Country Status (1)

Country Link
CN (1) CN102403314B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104699344A (zh) * 2015-03-30 2015-06-10 京东方科技集团股份有限公司 触控面板及其制造方法、触控显示装置
CN104752314A (zh) * 2013-12-27 2015-07-01 中芯国际集成电路制造(上海)有限公司 一种具有sti结构的半导体器件及制备方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020197806A1 (en) * 2000-03-13 2002-12-26 Toshiharu Furukawa Methods using disposable and permanent films for diffusion and implantation doping
KR100760925B1 (ko) * 2006-09-20 2007-09-21 동부일렉트로닉스 주식회사 반도체 소자 형성방법
CN101290879A (zh) * 2007-04-17 2008-10-22 中芯国际集成电路制造(上海)有限公司 栅极的制造方法
CN101364537A (zh) * 2007-08-09 2009-02-11 中芯国际集成电路制造(上海)有限公司 栅极及半导体器件的制造方法、用于制造栅极的结构
US20090186475A1 (en) * 2008-01-21 2009-07-23 Shyh-Fann Ting Method of manufacturing a MOS transistor

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020197806A1 (en) * 2000-03-13 2002-12-26 Toshiharu Furukawa Methods using disposable and permanent films for diffusion and implantation doping
KR100760925B1 (ko) * 2006-09-20 2007-09-21 동부일렉트로닉스 주식회사 반도체 소자 형성방법
CN101290879A (zh) * 2007-04-17 2008-10-22 中芯国际集成电路制造(上海)有限公司 栅极的制造方法
CN101364537A (zh) * 2007-08-09 2009-02-11 中芯国际集成电路制造(上海)有限公司 栅极及半导体器件的制造方法、用于制造栅极的结构
US20090186475A1 (en) * 2008-01-21 2009-07-23 Shyh-Fann Ting Method of manufacturing a MOS transistor

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104752314A (zh) * 2013-12-27 2015-07-01 中芯国际集成电路制造(上海)有限公司 一种具有sti结构的半导体器件及制备方法
CN104752314B (zh) * 2013-12-27 2017-11-28 中芯国际集成电路制造(上海)有限公司 一种具有sti结构的半导体器件及制备方法
CN104699344A (zh) * 2015-03-30 2015-06-10 京东方科技集团股份有限公司 触控面板及其制造方法、触控显示装置
CN104699344B (zh) * 2015-03-30 2017-11-28 京东方科技集团股份有限公司 触控面板及其制造方法、触控显示装置
US9898141B2 (en) 2015-03-30 2018-02-20 Boe Technology Group Co., Ltd. Touch panel, method for fabricating the same and touch display device

Also Published As

Publication number Publication date
CN102403314B (zh) 2014-04-16

Similar Documents

Publication Publication Date Title
US7960097B2 (en) Methods of minimizing etch undercut and providing clean metal liftoff
TW200834245A (en) Method for manufacturing semiconductor device with four-layered laminate
US8836082B2 (en) Reversal lithography approach by selective deposition of nanoparticles
CN103871846B (zh) 自对准多重图形化方法及硅基硬掩模组合物的应用
CN102478763A (zh) 光刻方法
US8835322B2 (en) Method for reducing a minimum line width in a spacer-defined double patterning process
CN102403314B (zh) 双极cmos工艺中的有源区边墙及制造方法
CN103400753A (zh) 双重曝光制作高均匀度栅极线条的方法
CN104681417B (zh) 半导体器件和栅极的形成方法
US8409457B2 (en) Methods of forming a photoresist-comprising pattern on a substrate
CN101587304B (zh) 图形转移方法
CN102760645A (zh) 在半导体器件中制造孔图案的方法
US20210159078A1 (en) Semiconductor structure and fabrication method thereof
CN102856168B (zh) 改善岛状光刻胶剥落的方法
CN102314077A (zh) 一种对地形进行平坦化光刻工艺的方法
CN105810568A (zh) 减少零层对准光罩使用的方法
CN101577212B (zh) 半导体器件的形成方法
CN102314075A (zh) 复合掩模及其制作方法
CN103515290A (zh) 双浅沟槽隔离工艺
CN102915950B (zh) 在半导体器件上同时制作通孔和沟槽的方法
US20060154184A1 (en) Method for reducing feature line edge roughness
CN107968068A (zh) 一种改善深沟槽隔离焦深工艺窗口的方法
CN110931351A (zh) 半导体结构的制备方法
CN102468129B (zh) 用于半导体制备中的表面平坦化的方法
CN102043327A (zh) 光掩膜图形的形成方法及光掩膜层

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
ASS Succession or assignment of patent right

Owner name: SHANGHAI HUAHONG GRACE SEMICONDUCTOR MANUFACTURING

Free format text: FORMER OWNER: HUAHONG NEC ELECTRONICS CO LTD, SHANGHAI

Effective date: 20140103

C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20140103

Address after: 201203 Shanghai city Zuchongzhi road Pudong New Area Zhangjiang hi tech Park No. 1399

Applicant after: Shanghai Huahong Grace Semiconductor Manufacturing Corporation

Address before: 201203, Shanghai, Pudong New Area, Sichuan Road, No. 1188 Bridge

Applicant before: Shanghai Huahong NEC Electronics Co., Ltd.

C14 Grant of patent or utility model
GR01 Patent grant