CN102403312A - 位于基板上的元件区域以及设计元件布局的方法 - Google Patents

位于基板上的元件区域以及设计元件布局的方法 Download PDF

Info

Publication number
CN102403312A
CN102403312A CN2011102748598A CN201110274859A CN102403312A CN 102403312 A CN102403312 A CN 102403312A CN 2011102748598 A CN2011102748598 A CN 2011102748598A CN 201110274859 A CN201110274859 A CN 201110274859A CN 102403312 A CN102403312 A CN 102403312A
Authority
CN
China
Prior art keywords
virtual component
diffusion zone
edge
diffusion
grid
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2011102748598A
Other languages
English (en)
Other versions
CN102403312B (zh
Inventor
蓝丽娇
陶昌雄
李政宏
陆崇基
郑宏正
文特·克玛·阿葛伟
金妡锳
赵炳润
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of CN102403312A publication Critical patent/CN102403312A/zh
Application granted granted Critical
Publication of CN102403312B publication Critical patent/CN102403312B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/39—Circuit design at the physical level
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2119/00—Details relating to the type or aim of the analysis or the optimisation
    • G06F2119/18—Manufacturability analysis or optimisation for manufacturability
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/39—Circuit design at the physical level
    • G06F30/398—Design verification or optimisation, e.g. using design rule check [DRC], layout versus schematics [LVS] or finite element methods [FEM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0207—Geometrical layout of the components, e.g. computer aided design; custom LSI, semi-custom LSI, standard cell technique
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P90/00—Enabling technologies with a potential contribution to greenhouse gas [GHG] emissions mitigation
    • Y02P90/02—Total factory control, e.g. smart factories, flexible manufacturing systems [FMS] or integrated manufacturing systems [IMS]

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Geometry (AREA)
  • Evolutionary Computation (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

本发明公开一种位于基板上的元件区域以及设计元件布局的方法，本发明所公开的电路布局，元件结构，以及各种相关技术运用虚拟元件(dummy device)使边缘结构中虚拟元件的扩散区域(diffusion region)获得延伸，并允许设计规则所禁止的虚拟元件架构。延伸扩散区域可解决或改善扩散长度(length of diffusion，LOD)及边缘效应(edge effect)所产生的问题。再者，在边缘元件旁放置一虚拟元件的栅极结构后，只需再增加一虚拟结构于该虚拟元件旁，为半导体芯片节省宝贵的使用面积。因此，利用延伸虚拟元件的扩散区域以及允许设计规则所禁止的架构不但可解决或改善扩散长度及边缘效应所产生的问题，同时更不影响布局面积及生产良率。

Description

位于基板上的元件区域以及设计元件布局的方法
技术领域
本发明涉及设计规则，特别是涉及虚拟元件的设计规则。
背景技术
半导体集成电路工业经历一段蓬勃的发展过程。集成电路设计与制作的技术演进孕育众多的集成电路世代，每个新世代皆比以前的产品面积更小，设计更复杂。随着集成电路工艺技术的发展，超大型集成电路(very large scaleintegration，VLSI)使晶片上的元件密度越来越高，而电路设计与制造工艺也趋于分工。
近年来，在集成电路的设计阶段将制造工艺的特殊因素加入考虑越来越受重视。更精确的说，我们所追求的是让电路设计的思维能使各种集成电路制造工艺达到最佳化，同时力求低成本，水准以上的产品品质及可靠度，以及安全性符合标准等等，我们称之为″制造导向设计″(design formanufacture，DFM)技术或原则。当使用制造导向设计进行半导体集成电路设计时，设计者的着眼点为哪些设计因素会影响制造工艺良率。降低良率及元件效率的因素有很多种，负责集成电路制造工艺的人员必须制定出设计规则，让电路设计人员得以遵守，确保产品作用良好且良率佳。
发明内容
有鉴于此，本发明公开一种位于基板上的一元件区域，包括一边缘元件，该边缘元件的一侧至少有一有用的元件；一虚拟元件，与该边缘元件相邻，该虚拟元件位于该边缘元件的另一侧，与上述有用的元件不同侧，且该虚拟元件与该边缘元件共用一扩散区域以降低该边缘元件的扩散长度与边缘效应的影响；以及一虚拟栅极结构，与该虚拟元件相邻，该虚拟栅极结构以及该虚拟元件的栅极结构需作为遵守该边缘元件的设计规则之用。
本发明也公开一种位于基板上的一元件区域，包括一第一元件，该第一元件包括一第一栅极宽度长度；一第二元件，该第二元件包括一第二栅极宽度长度，且该第二栅极宽度与该第一栅极宽度不同；以及位于该第一元件及该第二元件中间的一虚拟元件，其中无其他元件位于该第一元件与该虚拟元件之间，且无其他元件位于该第二元件与该虚拟元件之间，且该虚拟元件与该第一元件共用一第一扩散区域，并与该第二元件共用一第二扩散区域，以降低该第一元件及该第二元件受到扩散长度与边缘效应的影响。
本发明还公开一种位于基板上的一元件区域，包括一第一元件，该第一元件的一侧包括一非长方形扩散区域；一第二元件，该第二元件包括一邻近该第一元件的第二元件扩散区域，其中该第二元件扩散区域宽度与该第一元件非长方形扩散区域的单一或多个宽度不相同；以及位于该第一元件及该第二元件中间的一虚拟元件，其中无其他元件位于该第一元件与该虚拟元件之间，且无其他元件位于该第二元件与该虚拟元件之间，该虚拟元件与该第一元件共用该非长方形扩散区域，并与相邻于该第一元件的该第二元件共用该第二元件扩散区域，以降低该第一元件及该第二元件受到扩散长度与边缘效应的影响。
本发明还公开一种设计元件布局的方法，包括：设计多个元件的栅极结构与扩散区域的布局；从所述多个元件中辨识出边缘元件；以及加入一虚拟元件与该边缘元件相邻，及加入一虚拟栅极结构与该虚拟元件相邻，其中该虚拟元件与该边缘元件共用一扩散区域以降低该边缘元件的扩散长度与边缘效应所造成的问题，且该虚拟元件的栅极结构被视为须符合设计规则需求而在边缘元件旁边加入的两虚拟栅极结构其中之一。
本发明所公开的电路布局，元件结构，以及各种相关技术运用虚拟元件(dummy device)使边缘结构中虚拟元件的扩散区域(diffusion region)获得延伸，并允许设计规则所禁止的虚拟元件架构。延伸扩散区域可解决或改善扩散长度(length of diffusion，LOD)及边缘效应(edge effect)所产生的问题。再者，在边缘元件旁放置一虚拟元件的栅极结构后，只需再增加一虚拟结构于该虚拟元件旁，为半导体芯片节省宝贵的使用面积。因此，利用延伸虚拟元件的扩散区域以及允许设计规则所禁止的架构不但可解决或改善扩散长度及边缘效应所产生的问题，同时更不影响布局面积及生产良率。
附图说明
本发明所公开的详细内容搭配以下附图说明应可轻易理解。附图中以数字将结构及部件加以定义。
图1A显示部分具体实施例中，元件区域100的布局俯视图。
图1B显示部分具体实施例中，以图1A中布局所制造的元件横截面示意图。
图1C显示部分具体实施例中，包括一边缘栅极结构的一元件区域。
图1D至图1G显示不同的具体实施例中，包括一与边缘元件相邻的虚拟元件的设计布局与元件结构。
图2A至图2D显示不同的具体实施例中，栅极长度不同的相邻元件的设计布局。
图3A至图3D显示不同的具体实施例中，一包括不规则形状的扩散区域的元件，该元件与其他不同栅极长度的元件相邻。
图4A至图4C显示不同的具体实施例中，数种设计的流程及验证。
【主要附图标记说明】
100～元件区域；101～108～多晶硅线；
111～114～扩散区域；114’～延伸后的扩散区域；
116～扩散区域边缘；116’～扩散区域边缘；
117～扩散区域；121～123～晶体管；
125～基板；126～虚拟元件；
130～栅极介电层；131～134～离子注入区域；
151～153～栅极结构；154～金属前介电层边缘；
155～基板；156～金属前介电层；
157～化学机械研磨后边缘；160～表面区域；
170～元件区域；172～173～晶体管；
176～虚拟元件；181～183～空间；
200～元件区域；201～204～多晶硅线；
211～215～扩散区域；
212’～213’～延伸后的扩散区域；
212”～213”～延伸后的扩散区域；
220～布局设计；240～布局设计；
221～224～晶体管；222’～晶体管；
222”～晶体管；242～243～新扩散区域；
301～306～多晶硅线；311～316～扩散区域；
313’～314’～延伸后的扩散区域；
321～325～晶体管；343～344～扩散区域边缘；
351～354～多晶硅线；361～367～扩散区域；
363’～366’～延伸后的扩散区域；
371～375～晶体管；400～流程图；
401～409～步骤；420～流程图；
421～429～步骤；440～流程图；
441～449～步骤；A～C～扩散长度；
D～多晶硅线宽度；E～斜坡状边缘；
F～扩散区域；PP～剖面图切割线；
W1～W3～扩散区域宽度；QQ～剖面图切割线；
具体实施方式
以下所公开的发明中有许多不同的具体实施例或范例，以呈现不同的技术特征。以特定的部件及其配置为例目的是为了使公开内容更容易理解，因此仅作为说明用范例而无限制专利保护范围的用意。此外，本发明所公开的内容可能在不同范例中重复使用数字或字母。此重复的用意为简化内容使之浅显易懂，并非指不同具体实施例及配置之间有特定关连。
如同上述所提及，负责集成电路制造工艺的人员必须制定出设计规则，让电路设计人员得以遵守，确保产品作用良好且良率佳。这些设计规则其中之一与栅极结构有关。图1A显示一根据具体实施例所呈现的元件区域100的布局俯视图，图1A中可见多个栅极结构101、102、103、104及105，被放置于多个扩散区域111(未全部显示)、112、113及114之上。在部分具体实施例中，制造工艺完成后，栅极结构至少包括一栅极介电层及覆于该栅极介电层之上的一栅极层。该栅极层的材料可为多晶硅。即便在替换栅(replacement gate)结构中，仍会先沉积一多晶硅栅极层，再在往后制造工艺中将该多晶硅栅极层移除并以其他的栅极材料替代之。为了简化叙述，以下将统称栅极结构101、102、103、104及105为多晶硅线。
由于扩散区域111超出附图可显示的范围故只显示出一部分，扩散区域(或称注入区域)112、113、114的宽度分别为“A”、“B”及“C”。在部分具体实施例中，两相邻多晶硅线的间隔皆相同，举例来说，101与102，102与103，103与104，104与105的间隔皆相同。在部分具体实施例中，多晶硅线101、102、103、104、105的宽度均为“D”。栅极结构101、102、103与扩散区域112、113、114结合为晶体管121，122及123。
图1B显示在部分具体实施例中，以图1A中布局所制造的元件区域100，沿图1A所示PP线段为切割线的横截面示意图。从图1B中可见多晶硅线101、102、103、104与105的横截面，并且有一介电层130位于上述多晶硅线下方。扩散区域111、112、113、114则定义出N型及P型离子注入的范围，该范围在注入完后经热退火处理并将掺杂离子扩散至位于多晶硅线101、102及103的下方，形成实际扩散区域131，132，133及134。离子注入为N型或P型则视元件121，122及123为N型或P型而定。若元件121，122及123为N型金属氧化物半导体(N-type metal-oxide-semiconductor，NMOS)，则扩散区域131，132，133及134的离子注入为N型；若元件121，122及123为P型金属氧化物半导体(P-type metal-oxide-semiconductor，NMOS)，则扩散区域131，132，133及134的离子注入为P型。栅极介电层130可为单一介电层或为多种介电层材料组合层(不只一层)所组成。
如图1A及图1B所示，多晶硅线(或结构)104与105为虚拟结构，依设计规则放置使之与多晶硅结构103相邻。多晶硅结构103定义出晶体管123的栅极，并且是一整排晶体管121、122及123中最后(末端)的晶体管栅极结构。
为了维持良好的工艺均匀度(uniformity)，设计规则指定必须在晶体管103旁边放置两个虚拟结构如结构104、105。若没有放置两个虚拟结构，多晶硅结构103的边缘其图形定义及蚀刻的均匀度都会受到边缘效应(edgeeffect)的影响。更甚者，邻近末端多晶硅结构的金属前介电层(pre-metaldielectric，PMD)其局部均匀度也会受影响。以图1C中所示的为例，一基板155其上包括被一金属前介电层156所覆盖的三个栅极结构151，152及153，图中的虚线154代表金属前介电层的边缘。经过化学机械研磨工艺(chemical-mechanical planarization，CMP)后在栅极结构153的边缘处“E”产生一局部性斜坡，该斜坡形成的原因可能是抛光垫片(polishing pad)在多晶硅结构边缘产生局部性的应力所造成。该区域E的斜坡可能会提高接点(contact)图形定义的难度。在越先进的工艺中，如65纳米、40纳米、28纳米及20纳米，接点的面积越来越小。如果接点需被制造于区域E附近，该斜坡将使接点图样产生问题，并影响其良率。因此设计规则中规定必须在末端多晶硅结构旁再加上两个虚拟多晶硅结构以克服均匀度的问题。
根据设计规则，两个虚拟多晶硅结构104与105被建立于结构103的旁边。晶体管123位于一排晶体管121，122及123最边缘处。若多晶硅线101，102，103及104之间的间隔皆相同，则图1A及图1B中扩散长度“C”将比扩散长度“A”及“B”还要短。较短的扩散长度(length of diffusion，LOD)与扩散区域114的边缘116所产生的边缘效应，将会使得晶体管123工作的表现较晶体管101、102与103为差。即便多晶硅线101、102、103及104之间的间隔不相同，且“C”的长度大约与“A”、“B”相同，边缘116所产生的边缘效应问题依然存在。
为解决扩散区域114(或扩散区域134)的扩散长度以及边缘效应的问题，根据部分具体实施例，将一虚拟元件126插入元件123与虚拟栅极结构(或称多晶硅线)104之间，如图1D及图1E所示。图1E为根据部分具体实施例以图1D作为布局形成元件结构后的横截面图。虚拟元件126包括一多晶硅栅极结构106以及一扩散区域114’，该扩散区域被晶体管123所共有，以及一包含边缘116’的扩散区域117。图1A及图1B中扩散长度为“C”的扩散区域延伸至长度为“C”的扩散区域114’，该扩散区域114’并不以边缘116为其边缘。在部分具体实施例中，扩散区域114’的长度为“C’”，且“C’”与“A”、“B”比较为相等或较长。由于晶体管126为一虚拟元件，其扩散区域117的较短扩散长度“E”以及边缘116’(有边缘效应)并不会影响整体的元件性能及芯片良率。该虚拟元件126必须处于关闭状态。若晶体管126为一N型金属氧化物半导体，则其栅极与一电压源Vss耦接以关闭晶体管，电压源Vss可为一参考电位或一负电压；反之若晶体管126为一P型金属氧化物半导体，则其栅极与一电压源Vdd耦接以关闭晶体管，电压源Vdd可为一正电压。
通过插入一虚拟晶体管(或元件)126，晶体管123所遭遇的扩散长度及边缘效应得以解决。然而，由于插入晶体管126的缘故，必须加入一额外的多晶硅结构106以及介于多晶硅结构106与104之间的一区域，该区域包括一额外扩散区域117。上述的多晶硅结构106及介于多晶硅结构106与104之间的区域将占去基板上额外的面积。
如前文所述，晶体管126为一虚拟元件，故其性能并不重要。因此，该多晶硅结构106可被视为一虚拟多晶硅。如此一来，只需一额外的多晶硅结构被置于虚拟多晶硅106的旁边。如图1F显示，根据部分具体实施例，移除虚拟多晶硅结构105，只留下一多晶硅结构104。由图1F可知先前被多晶硅结构105以及介于多晶硅结构105与104之间的区域(区域155)所占据的表面区域160已被释放(或者可称为空间被节省)。
根据部分具体实施例，图1G显示两元件区域100与170。元件区域100的描述同上。元件区域170与元件区域100相似，有一晶体管173位于元件区域的边缘，且该元件区域包括晶体管172及173。晶体管173包括一栅极结构153。为解决晶体管173扩散长度与边缘效应的问题，一虚拟元件176被置于晶体管173的旁边。晶体管176包括一栅极结构156。如上文所描述，虚拟元件126及176的栅极结构106及156可被视为虚拟栅极结构，因此虚拟栅极结构105与157是多余的。故依照设计规则必须使用的空间，如介于这些虚拟栅极结构之间的空间以及邻近虚拟多晶硅结构104附近的空间，皆可被节省。
此概念的另一进阶应用可见于图1G。若元件区域100与170相邻，则虚拟元件126与176的虚拟栅极结构106与156之间只需要一个虚拟多晶硅结构。虚拟结构104可作为边缘元件173的虚拟结构。因此，虚拟结构154及空间182是多余的并得以节省之。
在先进技术中，单颗芯片中元件的需求量愈来越多以提供更大的运算量，因此元件的面积是非常宝贵的。放置虚拟元件的栅极多晶硅结构于边缘元件旁，作为虚拟多晶硅结构，使工艺与元件问题得以解决，节省宝贵的芯片面积。
另一个设计规则与扩散区域(diffusion region)(或称为注入区域，implantregion)有关。设计规则制定不同栅极长度的晶体管无法共用扩散区域。根据部分具体实施例，图2A显示一元件区域200的布局俯视图。图2A中有包括一多晶硅结构201的一晶体管221。该晶体管221的栅极长度“L”为35纳米。多晶硅结构221位于一扩散区域211以及另一扩散区域212之间。图2A同时显示晶体管221附近的一晶体管223。该晶体管223有一多晶硅结构203，其栅极长度为30纳米。多晶硅结构203的位置则介于扩散区域213与214之间。设计规则制定不同栅极长度的栅极结构(多晶硅结构203为30纳米，多晶硅结构201为35纳米)不可以相邻。若两不同栅极长度的晶体管相邻，在光刻制程的过程中两相邻晶体管可能无法产出所期望的栅极长度(分别为30及35纳米)。通过将一虚拟多晶硅结构置于两不同栅极长度的晶体管之间，可使上述两栅极结构的尺寸精确度得以提升。
由于多晶硅结构201与203必须被隔开，一虚拟多晶硅结构202被置放于多晶硅结构201与203之间。根据部分具体实施例，该虚拟多晶硅结构202的长度可为30纳米或35纳米。经过图型加工后，虚拟多晶硅结构202的长度可能不符合预期的长度。然而，因为有虚拟多晶硅结构202的加入，使多晶硅结构201与203的长度更可能符合目标长度。
如上所述，图1A与图1B中位于边缘的扩散区域，如区域114，会面临扩散长度及边缘效应的问题。同样的，扩散区域212与213也遭遇相同的问题。为解决此困境，根据部分具体实施例，可将多晶硅结构202改变为一栅极结构，并且成为一虚拟元件222的一部分，如图2B(布局220)所示。与先前的情况相同，既然元件222为一虚拟元件，则视其为N型或P型金属氧化物半导体，将之与电压源Vdd或Vss连接。将扩散区域212延伸至多晶硅结构202，并定义为区域212’，即形成元件222。扩散区域213则改变为扩散区域213’，使一新扩散区域243与多晶硅结构202相邻。区域202(或元件212)的扩散长度与边缘效应问题通过将扩散区域212延伸为区域212’即可解决，然而扩散区域213(或晶体管223)的扩散长度与边缘效应问题尚待解决。
根据部分具体实施例，图2C中显示另一可以改善扩散区域213扩散长度与边缘效应问题的布局设计240。该布局设计240中与晶体管223相邻的扩散区域213”整个延伸至多晶硅结构202的边缘。因此，扩散区域213”的扩散长度与边缘效应问题得以解决。然而，相较于扩散区域212，扩散区域212”多出一额外区域242。该额外区域242可能会使晶体管221的性能受到影响。此时采用设计(或布局)220或240的决定性因素在于哪个元件(元件221或223)较为重要。若元件221的性能较为重要，则选择设计220；若元件223的性能较为重要，则选择设计240。既然元件222为一虚拟元件，该元件222的性能并不重要。通过改变设计规则，允许与不同扩散长度的虚拟元件共享扩散区域应不会影响到元件的性能。在部分具体实施例中，虚拟元件222中多晶硅结构202的宽度被设定为30纳米或35纳米。
如上所述，晶体管222为一虚拟元件，其性能并不重要。因此根据部分具体实施例，另一改善晶体管221及223(或扩散区域212或213)的选项描绘于图2D。图中显示原本图2A中的扩散区域212延伸为212’，并且原本图2A中的扩散区域213延伸为213”。扩散区域212’与213”皆维持原本设计的扩散长度。因此，晶体管221与223中相对应的扩散区域212与213扩散长度与边缘效应问题得以解决。
另一设计规则是关于扩散区域(或称注入区域)形状的限制。设计规则制定被元件所共用的扩散区域中，含不规则形状(L型、非长方形或奇特型)的扩散区域不可超过一个。根据部分具体实施例，图3A中显示一元件区域300的布局俯视图。元件区域300包含晶体管321、322、324及325。晶体管321与322分别由栅极结构301及302以及分别位于晶体管321和322两侧的扩散区域311、312及313。晶体管324与325分别由栅极结构304及305，以及分别位于晶体管324和325两侧的扩散区域314、315及316。扩散区域311、312及313的宽度为“W1”，该宽度与扩散区域314及315的宽度W2与W3不同。扩散区域315的宽度由于形状特殊(L型)故难以定义。扩散区域315的形状是符合设计规则的。然而，设计规则仅允许一形状特殊的扩散区域存在于共享扩散区域的元件区域，如共享扩散区域如314、315及316的晶体管324与325之中。不规则形状的扩散区域如315，将造成元件模拟困难，使得元件如324及325不易评估其实际性能。然而，存在单一L型扩散区域所造成的影响尚可被控制，因此在设计规则中是被允许的，但再增加一个不规则扩散区域即违反设计规则。所以扩散区域314与扩散区域313以一虚拟栅极结构分隔开。
根据以上所述，扩散区域遭到缩减的扩散区域313与314将会受到较短扩散长度及边缘效应影响。扩散区域313及314的长边分别为343及344。此问题可将虚拟结构303转变为一虚拟元件323并且分别延伸扩散区域313及314至虚拟结构303的两侧。根据部分具体实施例，如图3B所示，延长后的扩散区域313及314变为313’及314’。由于虚拟晶体管323并不重要，其扩散区域313’与314’的宽度不同便无须在意。然而，虚拟元件323延伸的扩散区域313’与314’解决了晶体管322与324的扩散长度及边缘效应的问题。其他延伸扩散长度的方法，如2B与2C所述，着重于与虚拟元件323相邻的两晶体管之一的性能也可行。如前文所述，虚拟元件323的栅极必须视该元件323为N型或P型而与Vss或Vdd连接以关闭之。
根据部分具体实施例，图3C表示另一放置一虚拟结构353于元件372、374与375之间的范例。若将元件375的扩散区域364以及元件374的扩散区域366延伸至扩散区域363(见图3C中的虚线)，该扩散区域363*会变成一“U”型，而根据设计规则将被视为一不规则形状。如上所述，包含扩散区域363、364及366的元件会受到扩散长度及边缘效应影响。为解决此问题，虚拟多晶硅结构353可改变为一虚拟元件373，且扩散区域363、364及366改变为扩散区域363’、364’及366’。由于元件373为一虚拟元件，该元件373的性能并不重要。因此可修改设计规则使不规则扩散区域可与虚拟元件相邻。兹以图3D中一具体实施例为范例，解决的方法并不仅限于此；在该具体实施例中，可将扩散区域363’延伸，涵盖虚拟元件373的整个虚拟栅极结构353(类似图3B中的区域313’)。
根据部分具体实施例，图4A显示一设计布局中设计及验证的流程图400。在步骤401中先设计出半导体芯片中元件的栅极结构及扩散区域布局。在步骤403中，辨识出一边缘元件。在步骤405中，加入一虚拟元件使之与边缘元件相邻，且在虚拟元件旁边再放置一虚拟栅极(或称为虚拟多晶硅线)。上述的虚拟元件与边缘元件共用一扩散区域；因此，边缘元件的扩散长度及边缘效应的问题得以解决。元件的布局设计于步骤407结束后，进行设计规则检查以确保设计完全符合规则。在步骤409中发现一处布局违反设计规则，设计规则便允许将虚拟元件视为一虚拟栅极结构。根据部分具体实施例，布局与结构范例显示于图1A至图1G。
根据部分具体实施例，图4B显示一设计布局中设计及验证的流程图420。在步骤421中先设计出半导体芯片中元件的栅极结构及扩散区域布局。在步骤423中，辨识出两相邻元件有不同的栅极长度。在步骤425中，一虚拟元件被放置于上述被辨识出的两相邻元件之间。该虚拟元件与上述被辨识出的两元件共用一扩散区域；因此，两不同栅极长度的元件其扩散长度及边缘效应问题得以解决。元件的布局设计于步骤427结束后，进行设计规则检查以确保设计完全符合规则。在步骤429中发现一处布局违反设计规则，设计规则便允许两相邻且栅极长度不同的元件共用一扩散区域。根据部分具体实施例，布局与结构范例显示于图2A至图2D。
根据部分具体实施例，图4C显示一设计布局中设计及验证的流程图440。在步骤441中先设计出半导体芯片中元件的栅极结构及扩散区域布局。在步骤443中，辨识出布局包括不规则扩散区域(非长方形或L型)的第一元件与相邻该第一元件的第二元件，其中第一与第二元件的扩散区域宽度不同。在步骤445中，一虚拟元件被放置于上述被辨识出的两相邻元件之间。该虚拟元件与上述被辨识出的两元件共用一扩散区域；因此，两不同栅极长度的元件其扩散长度及边缘效应问题得以解决。元件的布局设计于步骤447结束后，进行设计规则检查以确保设计完全符合规则。在步骤449中发现一处布局违反设计规则，设计规则便允许第一及第二元件共用一扩散区域。根据部分具体实施例，布局与结构范例显示于图3A至图3D。

Claims (10)

1.一种位于基板上的元件区域，包括：
一边缘元件，该边缘元件的一侧至少有一有用的元件；
一虚拟元件，与该边缘元件相邻，该虚拟元件位于该边缘元件的另一侧，与上述有用的元件不同侧，且该虚拟元件与该边缘元件共用一扩散区域以降低该边缘元件的扩散长度与边缘效应的影响；以及
一虚拟栅极结构，与该虚拟元件相邻，该虚拟栅极结构以及该虚拟元件的栅极结构需遵守该边缘元件的设计规则。
2.根据权利要求1所述位于基板上的元件区域，其中该边缘元件及该虚拟元件为N型金属氧化物半导体元件，且该虚拟元件的栅极结构与Vss连接以关闭该虚拟元件。
3.根据权利要求1所述位于基板上的元件区域，其中该边缘元件及该虚拟元件为P型金属氧化物半导体元件，且该虚拟元件的栅极结构与Vdd连接以关闭该虚拟元件。
4.根据权利要求1所述位于基板上的元件区域，其中该边缘元件、该虚拟元件以及该可用元件中至少之一的栅极长度小于35纳米。
5.根据权利要求1所述位于基板上的元件区域，其中该虚拟栅极的栅极结构被一设计规则定义为虚拟栅极结构，且该设计规则允许于该元件区域少放置一额外虚拟结构。
6.一种位于基板上的元件区域，包括：
一第一元件，该第一元件包括一第一栅极长度；
一第二元件，该第二元件包括一第二栅极长度，且该第二栅极长度与该第一栅极长度不同；以及
位于该第一元件及该第二元件中间的一虚拟元件，其中无其他元件位于该第一元件与该虚拟元件之间，且无其他元件位于该第二元件与该虚拟元件之间，且该虚拟元件与该第一元件共用一第一扩散区域，并与该第二元件共用一第二扩散区域，以降低该第一元件及该第二元件受到扩散长度与边缘效应的影响。
7.根据权利要求6所述位于基板上的元件区域，其中该第一元件及该第二元件的栅极长度至少有一者与该虚拟元件的栅极长度与相同。
8.根据权利要求6所述位于基板上的元件区域，其中该第一元件以及该第二元件的栅极长度小于35纳米。
9.一种位于基板上的一元件区域，包括：
一第一元件，该第一元件的一侧包括一非长方形扩散区域；
一第二元件，该第二元件包括一邻近该第一元件的第二元件扩散区域，其中该第二元件扩散区域宽度与该第一元件非长方形扩散区域的单一或多个宽度不相同；以及
位于该第一元件及该第二元件中间的一虚拟元件，其中无其他元件位于该第一元件与该虚拟元件之间，且无其他元件位于该第二元件与该虚拟元件之间，该虚拟元件与该第一元件共用该非长方形扩散区域，并与相邻于该第一元件的该第二元件共用该第二元件扩散区域，以降低该第一元件及该第二元件受到扩散长度与边缘效应的影响。
10.一种设计元件布局的方法，包括：
设计多个元件的栅极结构与扩散区域的布局；
从所述多个元件中辨识出边缘元件；以及
加入一虚拟元件与该边缘元件相邻，及加入一虚拟栅极结构与该虚拟元件相邻，其中该虚拟元件与该边缘元件共用一扩散区域以降低该边缘元件的扩散长度与边缘效应所造成的问题，且该虚拟元件的栅极结构被视为须符合设计规则需求而在边缘元件旁边加入的两虚拟栅极结构其中之一。
CN2011102748598A 2010-09-10 2011-09-09 位于基板上的元件区域以及设计元件布局的方法 Active CN102403312B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US12/879,447 2010-09-10
US12/879,447 US8519444B2 (en) 2010-09-10 2010-09-10 Modified design rules to improve device performance

Publications (2)

Publication Number Publication Date
CN102403312A true CN102403312A (zh) 2012-04-04
CN102403312B CN102403312B (zh) 2013-09-11

Family

ID=45805812

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2011102748598A Active CN102403312B (zh) 2010-09-10 2011-09-09 位于基板上的元件区域以及设计元件布局的方法

Country Status (2)

Country Link
US (5) US8519444B2 (zh)
CN (1) CN102403312B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109388823A (zh) * 2017-08-08 2019-02-26 富比库股份有限公司 电子零件图样验证系统及其方法
CN110059331A (zh) * 2017-12-13 2019-07-26 塔科图特科有限责任公司 用于促进与3d结构相关的电子器件设计的布置装置和方法

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8519444B2 (en) * 2010-09-10 2013-08-27 Taiwan Semiconductor Manufacturing Company, Ltd. Modified design rules to improve device performance
US8455354B2 (en) * 2011-04-06 2013-06-04 Taiwan Semiconductor Manufacturing Company, Ltd. Layouts of POLY cut openings overlapping active regions
US9070551B2 (en) * 2013-06-18 2015-06-30 Qualcomm Incorporated Method and apparatus for a diffusion bridged cell library
US9443758B2 (en) 2013-12-11 2016-09-13 Taiwan Semiconductor Manufacturing Co., Ltd. Connecting techniques for stacked CMOS devices
US9830419B2 (en) * 2015-06-18 2017-11-28 Nvidia Corporation Modifying implant regions in an integrated circuit to meet minimum width design rules
US10241538B2 (en) * 2017-02-22 2019-03-26 Integrated Device Technology, Inc. Resynchronization of a clock associated with each data bit in a double data rate memory system
US11036911B2 (en) * 2019-09-26 2021-06-15 Taiwan Semiconductor Manufacturing Co., Ltd. Charging prevention method and structure
CN113177380B (zh) * 2021-04-29 2023-05-23 飞腾信息技术有限公司 一种基于dummy的时序优化方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1710711A (zh) * 2004-06-16 2005-12-21 松下电器产业株式会社 标准单元、标准单元库和半导体集成电路
US20070166974A1 (en) * 2006-01-17 2007-07-19 Fujitsu Limited Fabrication process of a semiconductor device
US20090134467A1 (en) * 2007-11-26 2009-05-28 Renesas Technology Corp. Semiconductor device and a method of manufacturing the same

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7171645B2 (en) * 2002-08-06 2007-01-30 Matsushita Electric Industrial Co., Ltd. Semiconductor device, method of generating pattern for semiconductor device, method of manufacturing semiconductor device and device of generating pattern used for semiconductor device
CA2497451A1 (en) * 2002-09-05 2004-03-18 Nanosys, Inc. Organic species that facilitate charge transfer to or from nanostructures
JP2005268610A (ja) * 2004-03-19 2005-09-29 Matsushita Electric Ind Co Ltd スタンダードセルの設計方法及び半導体集積回路
US7302651B2 (en) * 2004-10-29 2007-11-27 International Business Machines Corporation Technology migration for integrated circuits with radical design restrictions
US7446352B2 (en) * 2006-03-09 2008-11-04 Tela Innovations, Inc. Dynamic array architecture
US7598620B2 (en) * 2006-05-31 2009-10-06 Hebert Francois Copper bonding compatible bond pad structure and method
JP2008235350A (ja) * 2007-03-16 2008-10-02 Matsushita Electric Ind Co Ltd 半導体集積回路
US20090087956A1 (en) * 2007-09-27 2009-04-02 Texas Instruments Incorporated Dummy Contact Fill to Improve Post Contact Chemical Mechanical Polish Topography
JP5590802B2 (ja) * 2008-04-11 2014-09-17 ピーエスフォー ルクスコ エスエイアールエル 基本セルおよび半導体装置
US7966596B2 (en) 2008-08-27 2011-06-21 Taiwan Semiconductor Manufacturing Co., Ltd. Place-and-route layout method with same footprint cells
US8278692B2 (en) * 2009-10-22 2012-10-02 Intel Corporation Soft error reduction circuit and method
US8519444B2 (en) * 2010-09-10 2013-08-27 Taiwan Semiconductor Manufacturing Company, Ltd. Modified design rules to improve device performance

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1710711A (zh) * 2004-06-16 2005-12-21 松下电器产业株式会社 标准单元、标准单元库和半导体集成电路
US20070166974A1 (en) * 2006-01-17 2007-07-19 Fujitsu Limited Fabrication process of a semiconductor device
US20090134467A1 (en) * 2007-11-26 2009-05-28 Renesas Technology Corp. Semiconductor device and a method of manufacturing the same

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109388823A (zh) * 2017-08-08 2019-02-26 富比库股份有限公司 电子零件图样验证系统及其方法
CN110059331A (zh) * 2017-12-13 2019-07-26 塔科图特科有限责任公司 用于促进与3d结构相关的电子器件设计的布置装置和方法
CN110059331B (zh) * 2017-12-13 2022-02-08 塔科图特科有限责任公司 用于促进与3d结构相关的电子器件设计的布置装置和方法

Also Published As

Publication number Publication date
CN102403312B (zh) 2013-09-11
US10762269B2 (en) 2020-09-01
US20120061764A1 (en) 2012-03-15
US20200394355A1 (en) 2020-12-17
US9852249B2 (en) 2017-12-26
US20190325104A1 (en) 2019-10-24
US8519444B2 (en) 2013-08-27
US20180113973A1 (en) 2018-04-26
US11138359B2 (en) 2021-10-05
US10339248B2 (en) 2019-07-02
US20130311964A1 (en) 2013-11-21

Similar Documents

Publication Publication Date Title
CN102403312B (zh) 位于基板上的元件区域以及设计元件布局的方法
US11152348B2 (en) Integrated circuit with mixed row heights
JP5416700B2 (ja) 配置配線システムにおける設計最適化のためのフィラーセル
US9147652B2 (en) Layout structure of standard cell, standard cell library, and layout structure of semiconductor integrated circuit
US9105466B2 (en) Integrated circuit
US7919792B2 (en) Standard cell architecture and methods with variable design rules
CN102640269B (zh) 电子装置和系统及其制造和使用方法
CN101740627B (zh) 非对称金属-氧化物-半导体晶体管
US11282829B2 (en) Integrated circuit with mixed row heights
US9646958B2 (en) Integrated circuits including dummy structures and methods of forming the same
US20170243888A1 (en) Layout structure for semiconductor integrated circuit
US10490543B2 (en) Placement methodology to remove filler
US8546851B2 (en) Semiconductor integrated circuit device
US20200328205A1 (en) Leakage Current Reduction in Electrical Isolation Gate Structures
KR100269494B1 (ko) Soi·cmos 기술을 이용한 소형 반도체 장치
US8138791B1 (en) Stressed transistors with reduced leakage
Starke et al. Highly effective junction isolation structures for PICs based on standard CMOS process
CN113053881A (zh) 集成电路芯片、半导体结构及其制造方法
US20200051974A1 (en) Isolated Wells for Resistor Devices
Chakravarthi et al. System on Chip Design Finishing and Design for Manufacturability DFM
JP2001168209A (ja) Ｃｍｏｓ集積回路及びその自動設計法
DE102016215276B4 (de) Kontaktierung von soi-substraten

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant