CN102385936A - 基于汉明码对静态随机存储器多位翻转进行容错的方法 - Google Patents

Abstract

本发明公开了一种基于汉明码对静态随机存储器多位翻转进行容错的方法，该方法包括：在静态随机存储器上采用汉明码进行编解码；采用两块完全相同的带汉明码编解码的静态随机存储器实现并行输入输出；以及在该两块静态随机存储器的输出端连接一个双模输出选择电路。本发明对于高能粒子造成的SRAM多比特位翻转具有一定的容忍性，且由于无需刷新或更新，大大提高了系统的速度。

Description

基于汉明码对静态随机存储器多位翻转进行容错的方法

技术领域

本发明涉及对静态随机存储器(SRAM)容错技术领域，尤其涉及一种基于汉明码对SRAM多位翻转进行容错的方法。

背景技术

静态随机存储器(SRAM)是航天器电子学系统重要的组成部分，对SRAM受空间高能粒子影响的研究是充分认识粒子效应机制和开展对其他类型器件研究的基础。通过研究SRAM的粒子效应，为航天器电子学系统的运行寿命评估及加固设计提供重要参考依据。

SRAM的核心部分是存储单元阵列，里面存储的往往是数据或指令。由于受到空间高能粒子的影响，存储单元里面的内容将会发生翻转，导致SRAM输出的数据或指令错误，致使系统采集到错误的数据或指令，轻则导致系统功能中断，重则会导致系统烧毁。因此有必要加强SRAM抗干扰的容错能力，尤其是抗多位翻转的能力。

目前，已有许多编解码技术应用到SRAM容错技术上，比如CRC码、汉明码和RS码等，其中汉明码的应用比较普遍。但汉明码存在的问题是只能实现一个字节中单位错误的检测和纠正以及双位错误的检测，对于双位及以上的多位错误时，无法纠正错误，系统是通过刷新或内建自更新措施来纠正多位错误的。而且，由于汉明码并不直接纠正SRAM内部保存的错误内容，因此错误还会出现累积。

实际中，对SRAM来说，在空间中由于高能粒子引起SRAM的位翻转绝大多数情况下是发生单错和双错，三错及以上错误的概率很小。如果每次都采用系统刷新或自更新的方法会给系统带来很大的延时，并占用系统的时序资源，降低系统速度。

发明内容

(一)要解决的技术问题

有鉴于此，为了有效解决SRAM多位翻转的问题，同时兼顾系统的速度，本发明提出了一种基于汉明码对SRAM多位翻转进行容错的方法。

(二)技术方案

为了达到上述目的，本发明提供了一种基于汉明码对静态随机存储器多位翻转进行容错的方法，该方法包括：在静态随机存储器上采用汉明码进行编解码；采用两块完全相同的带汉明码编解码的静态随机存储器实现并行输入输出；以及在该两块静态随机存储器的输出端连接一个双模输出选择电路。

上述方案中，所述在静态随机存储器上采用汉明码进行编解码，具体包括：在写入数据时，所有的数据位先进入编码器进行编码，然后把原始数据位和编码位都写入存储单元；在读出数据时，把原始数据和编码位同时输入到解码器，最终输出数据，并在输出端设置单位错误和双位错误的标志信号。

上述方案中，所述编码满足公式2^k≥m+k+1，其中m+k是码字中的全部位数，m是原码字的位数，k是码字中检测位的位数；编码块计算位于码字中第1，2，4，…，2^(k-1)位置的校验位。对于8位数据，需要4位校验位(c1，c2，c3，c4)，这样汉明码才能检测和纠正一个比特的错误；如果要检测两个比特的错误，则还要增加一位校验位c5。对于13位的编码码字，m＝8，k＝5，校验位c1，c2，c3，c4分别位于1，2，4和8的位置，校验位c5放置在最后，即第13的位置上；校验位用于提供出现错误的位置信息。所述校验位c1由位组{1，3，5，7，9，11}异或生成，校验位c2由位组{2，3，6，7，10，11}异或生成，校验位c3由位组{4，5，6，7，12}异或生成，校验位c4由位组{8，9.10，11，12}异或生成，校验位c5由位组{1，2，3，4，5，6，7，8，9，10，11，12}异或生成。

上述方案中，所述解码过程中，检验位e1是由位组{c1，1，3，5，7，9，11}异或来获得，检验位e2是由位组{c2，2，3，6，7，10，11}异或来获得，检验位e3是由位组{c3，4，5，6，7，12}异或来获得，检验位e4是由位组{c4，8，9.10，11，12}异或来获得，检验位e5是由位组{c5，1，2，3，4，5，6，7，8，9，10，11，12}异或来获得。

上述方案中，所述采用两块完全相同的带汉明码编解码的静态随机存储器实现并行输入输出，是采用双模备份的方式。

上述方案中，所述在该两块静态随机存储器的输出端连接一个双模输出选择电路，该双模输出选择电路输入端分别连接两块带汉明码编解码的SRAM的输出端，该双模输出选择电路输出端作为最终的输出。所述双模输出选择电路是根据每个模块输出的标志位来判断，当其中一个模块直接发生双错或单错积累时，而另一个模块只出现一位错误或无错误时，输出选择器选择错误较少的模块来保证功能的正确性；当选择器检测到两个模块都存在双位错误时，在输出端给出双模双错的标志信号，这种情况下再由系统进行刷新。

(三)有益效果

从上述技术方案可以看出，本发明具有以下有益结果：

本发明提供的基于汉明码对静态随机存储器多位翻转进行容错的方法，通过把两种加固方法结合的方式，先在SRAM上采用汉明码编解码保护，然后再在这个基础上采用双模保护来解决受高能粒子影响的问题。相对于传统的加固方式，由于采用双模的方式，避免了系统的刷新或自更新，有效的提高了系统的速度。同时对于多比特位的翻转具有一定的容忍性。

附图说明

图1是依照本发明实施例在基于128×36bit的SRAM上采用汉明码编解码的示意图。

图2是依照本发明实施例在基于128×36bit的SRAM采用汉明码编解码方法的基础上再采用双模备份的示意图。

图3是依照本发明实施例在基于128×36bit的SRAM上采用汉明码编解码和双模备份两种抗单粒子多位翻转方法的示意图。

具体实施方式

为使本发明的目的、技术方案和优点更加清楚明白，以下结合具体实施例，并参照附图，对本发明进一步详细说明。

本发明提供的基于汉明码对静态随机存储器多位翻转进行容错的方法，该方法首先在SRAM上采用汉明码进行编解码，其次采用两块完全相同的带汉明码编解码的SRAM实现并行输入输出，以及在该两块SRAM的输出端连接一个双模输出选择电路。

在SRAM上采用汉明码进行编解码来抵抗高能粒子造成的单比特位翻转。由于高能粒子引起的位翻转存在积累效应，如果每次都采用系统刷新或自更新的方法会给系统带来很大的延时。为了解决这一问题，在上述方法的基础上再采用双模备份的方案，即采用两块完全相同的带汉明码编解码的SRAM实现并行输入输出，当其中一个模块发生错误积累，而另一个模块只出现一位错误或无错误时，SRAM在输出端选择错误较少的模块来保证功能的正确性。进一步地，在该两块SRAM的输出端连接一个双模输出选择电路，该电路输入端分别连接两块带汉明码编解码的SRAM的输出端，其输出端则是SRAM最终的输出。

其中，所述在SRAM上采用汉明码进行编解码，具体包括：在写入数据时，所有的数据位先进入编码器进行编码，然后把原始数据位和编码位都写入存储单元；在读出数据时，把原始数据和编码位同时输入到解码器，最终输出数据，并在输出端设置单位错误和双位错误的标志信号。

编码的原理如下：编码要满足公式2^k≥m+k+1，其中m+k是码字中的全部位数，m是原码字的位数，k是码字中检测位的位数。编码块计算位于码字中第1，2，4，…，2^(k-1)位置的校验位。例如，对于8位数据，需要4位校验位(c1，c2，c3，c4)，这样汉明码才能检测和纠正一个比特的错误。如果要检测两个比特的错误，则还要增加一位校验位c5。对于13位的编码码字(m＝8，k＝5)，校验位c1，c2，c3，c4分别位于1，2，4和8的位置，c5放置在最后，即第13的位置上。校验位可以提供出现错误的位置信息。编码位c1由位组{1，3，5，7，9，11}异或生成，编码位c2由位组{2，3，6，7，10，11}异或生成，编码位c3由位组{4，5，6，7，12}异或生成，编码位c4由位组{8，9.10，11，12}异或生成，编码位c5由位组{1，2，3，4，5，6，7，8，9，10，11，12}异或生成。在解码时，校验位e1是由位组{c1，1，3，5，7，9，11}异或来获得，校验位e2是由位组{c2，2，3，6，7，10，11}异或来获得，校验位e3是由位组{c3，4，5，6，7，12}异或来获得，校验位e4是由位组{c4，8，9.10，11，12}异或来获得，校验位e5是由位组{c5，1，2，3，4，5，6，7，8，9，10，11，12}异或来获得。

在空间中，由于高能粒子引起SRAM的位翻转绝大多数情况下是发生单错和双错，三错及以上错误的概率很小。如果每次都采用系统刷新或自更新的方法会给系统带来很大的延时。为了解决上面的问题，本发明提供的基于汉明码对SRAM多位翻转进行容错的方法，在采用汉明码进行编解码的基础上，进一步采用两块完全相同的带汉明码编解码的SRAM实现并行输入输出，即采用双模备份的方式。

进一步地，在该两块SRAM的输出端连接一个双模输出选择电路，该电路输入端分别连接两块带汉明码编解码的SRAM的输出端，其输出端则是SRAM最终的输出。具体的电路原理是：根据每个模块输出的标志位来判断，当其中一个模块直接发生双错或单错积累时(即双错标志位为高)，而另一个模块只出现一位错误(单错标志位为高)或无错误(单错、双错标志位都为低)时，输出选择器会选择错误较少的模块来保证功能的正确性。当选择器检测到两个模块都存在双位错误时，在输出端给出双模双错的标志信号。这种情况下再由系统进行刷新。本发明对于单粒子翻转效应造成的SRAM多比特位翻转具有一定的容忍性，且由于无需刷新或更新，大大提高了系统的速度。

以下结合附图以128×36bit容量的SRAM为例对本发明的原理和特征进行描述，所举实例只用于解释本发明，并非用于限定本发明的范围。

图1是依照本发明实施例在基于128×36bit的SRAM上采用汉明码编解码的示意图。汉明码属于错误检测和纠正编码(EDAC)技术，这种编码是检测错误和纠正错误的二进制编码，能检测所有的单位和双错错误，能纠正所有的单位错误。这种编码方法可以用于单个数据结构中发生多个错误概率很低的系统。编码满足公式2^k≥m+k+1，其中m+k是码字中的全部位数，m是原码字的位数，k是码字中检测位的位数。当所有的校验位都用上时，汉明码能纠正n位码字中的所有单位错误并检测出双位错误。编码电路计算位于码字中第1，2，4...，2^(k-1)位置的校验位。根据编码公式可以得知36bit的数据需要6位的编码。编码(C0-C5)公式如下：

$C0=b0\⊕b1\⊕b3\⊕b4\⊕b6\⊕b8\⊕b10\⊕b11\⊕b13\⊕b15\⊕b17\⊕b19\⊕b21\⊕b23$

$\⊕b25\⊕b26\⊕b28\⊕b30\⊕b32\⊕b34$

$C1=b0\⊕b2\⊕b3\⊕b5\⊕b6\⊕b9\⊕b10\⊕b12\⊕b13\⊕b16\⊕b17\⊕b20\⊕b21\⊕b24$

$\⊕b25\⊕b27\⊕b28\⊕b31\⊕b32\⊕b35$

$C2=b1\⊕b2\⊕b3\⊕b7\⊕b8\⊕b9\⊕b10\⊕b14\⊕b15\⊕b16\⊕b17\⊕b22\⊕b23\⊕b24$

$\⊕b25\⊕b29\⊕b30\⊕b31\⊕b32$

$C3=b4\⊕b5\⊕b6\⊕b7\⊕b8\⊕b9\⊕b10\⊕b18\⊕b19\⊕b20\⊕b21\⊕b22\⊕b23\⊕b24$

$\⊕b25\⊕b33\⊕b34\⊕b35$

$C4=b11\⊕b12\⊕b13\⊕b14\⊕b15\⊕b16\⊕b17\⊕b18\⊕b19\⊕b20\⊕b21\⊕b22\⊕b23$

$\⊕b24\⊕b25$

$C5=b26\⊕b27\⊕b28\⊕b29\⊕b30\⊕b31\⊕b32\⊕b33\⊕b34\⊕b35$

由于这样实现的6位编码只能检测到数据位上的单位错误和双位错误以及纠正单位错误，而无法发现检测位上的错误。因此增加一位编码C6来实现该功能。C6的编码公式如下：

$C6=b0\⊕b1\⊕b2\⊕b3\⊕b4\⊕b5\⊕b6\⊕b7\⊕b8\⊕b9\⊕b10\⊕b11\⊕b12\⊕b13\⊕b14$

$\⊕b15\⊕b16\⊕b17\⊕b18\⊕b19\⊕b20\⊕b21\⊕b22\⊕b23\⊕b24\⊕b25\⊕b26\⊕b27$

$\⊕b28\⊕b29\⊕b30\⊕b31\⊕b32\⊕b33\⊕b34\⊕b35\⊕C0\⊕C1\⊕C2\⊕C3\⊕C4\⊕C5$

而对应的36bit汉明码解码共有7位，E0-E6，公式如下：

$E0=C0\⊕b0\⊕b1\⊕b3\⊕b4\⊕b6\⊕b8\⊕b10\⊕b11\⊕b13\⊕b15\⊕b17\⊕b19\⊕b21$

$\⊕b23\⊕b25\⊕b26\⊕b28\⊕b30\⊕b32\⊕b34$

$E1=C1\⊕b0\⊕b2\⊕b3\⊕b5\⊕b6\⊕b9\⊕b10\⊕b12\⊕b13\⊕b16\⊕b17\⊕b20\⊕b21$

$\⊕b24\⊕b25\⊕b27\⊕b28\⊕b31\⊕b32\⊕b35$

$E2=C2\⊕b1\⊕b2\⊕b3\⊕b7\⊕b8\⊕b9\⊕b10\⊕b14\⊕b15\⊕b16\⊕b17\⊕b22\⊕b23$

$\⊕b24\⊕b25\⊕b29\⊕b30\⊕b31\⊕b32$

$E3=C3\⊕b4\⊕b5\⊕b6\⊕b7\⊕b8\⊕b9\⊕b10\⊕b18\⊕b19\⊕b20\⊕b21\⊕b22\⊕23$

$\⊕b24\⊕b25\⊕b33\⊕b34\⊕b35$

$E4=C4\⊕b11\⊕b12\⊕b13\⊕b14\⊕b15\⊕b16\⊕b17\⊕b18\⊕b19\⊕b20\⊕b21\⊕b22$

$\⊕b23\⊕b24\⊕b25$

$E5=C5\⊕b26\⊕b27\⊕b28\⊕b29\⊕b30\⊕b31\⊕b32\⊕b33\⊕b34\⊕b35$

$E6=C6\⊕b0\⊕b1\⊕b2\⊕b3\⊕b4\⊕b5\⊕b6\⊕b7\⊕b8\⊕b9\⊕b10\⊕b11\⊕b12\⊕b13$

$\⊕b14\⊕b15\⊕b16\⊕b17\⊕b18\⊕b19\⊕b20\⊕b21\⊕b22\⊕b23\⊕b24\⊕b25\⊕b26$

$\⊕b27\⊕b28\⊕b29\⊕b30\⊕\⊕b31\⊕b32\⊕b33\⊕b34\⊕b35\⊕C0\⊕C1\⊕C2\⊕C3$

$\⊕C4\⊕C5$

原先设计的SRAM是36bit，现在多了7bit编码检测位，因此SRAM需要设计成43bit。

进一步地，为了在输出端区分单位错误和双位错误，在SRAM输出端设计了单错标志信号(Correction)和双错标志信号(Fault_detect)。具体的含义见表1，表1是汉明码解码输出标志位含义表。

表1

图2是依照本发明实施例在基于128×36bit的SRAM采用汉明码编解码方法的基础上再采用双模备份的示意图。设计两块完全相同的带汉明码编解码的SRAM。然后在其后设计一个双模输出选择电路，其电路原理是：根据每个模块输出的标志位来判断，当其中一个模块直接发生双错或单错积累时(即双错标志位为高)，而另一个模块只出现一位错误(单错标志位为高)或无错误(单错、双错标志位都为低)时，输出选择器会选择错误较少的模块来保证功能的正确性。当选择器检测到两个模块都存在双位错误时，在输出端给出双模双错的标志信号。这种情况下再由系统进行刷新。

本实施例在图1所示于基于128×36bit的SRAM上采用汉明码编解码，并在SRAM输出端设计了单错标志信号(Correction)和双错标志信号(Fault_detect)后，考虑到汉明码编解码方案如果没有外部的刷新或自身的更新，存储单元内部的错误会积累或者高能粒子一次性打翻多位。因此，在此基础上进行了双模保护设计，并在双SRAM后设计一个双模输出选择电路。图3示出了依照本发明实施例在基于128×36bit的SRAM上采用汉明码编解码和双模备份两种抗多位翻转容错方法的示意图。具体实施如下：设计两块一模一样的带汉明码编解码字数为43bit的SRAM。在两模块后设计一个双模输出选择器，选择器原理见表2，表2是双模选择保护模块原理表。当双模输出选择器根据模块的单错双错标志位来判断，自动选择错误较少的模块输出。当选择器检测到两个模块都存在双位错时，给出双错标志信号double_error。该信号是提供给系统进行后续处理的。

表2

以上所述的具体实施例，对本发明的目的、技术方案和有益效果进行了进一步详细说明，所应理解的是，以上所述仅为本发明的具体实施例而已，并不用于限制本发明，凡在本发明的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (10)

1.一种基于汉明码对静态随机存储器多位翻转进行容错的方法，其特征在于，该方法包括：

在静态随机存储器上采用汉明码进行编解码；

采用两块完全相同的带汉明码编解码的静态随机存储器实现并行输入输出；以及

在该两块静态随机存储器的输出端连接一个双模输出选择电路。

2.根据权利要求1所述的基于汉明码对静态随机存储器多位翻转进行容错的方法，其特征在于，所述在静态随机存储器上采用汉明码进行编解码，具体包括：

在写入数据时，所有的数据位先进入编码器进行编码，然后把原始数据位和编码位都写入存储单元；

在读出数据时，把原始数据和编码位同时输入到解码器，最终输出数据，并在输出端设置单位错误和双位错误的标志信号。

3.根据权利要求2所述的基于汉明码对静态随机存储器多位翻转进行容错的方法，其特征在于，所述编码满足公式2^k≥m+k+1，其中m+k是码字中的全部位数，m是原码字的位数，k是码字中检测位的位数；编码块计算位于码字中第1，2，4，…，2^(k-1)位置的校验位。

4.根据权利要求3所述的基于汉明码对静态随机存储器多位翻转进行容错的方法，其特征在于，对于8位数据，需要4位校验位(c1，c2，c3，c4)，这样汉明码才能检测和纠正一个比特的错误；如果要检测两个比特的错误，则还要增加一位校验位c5。

5.根据权利要求3所述的基于汉明码对静态随机存储器多位翻转进行容错的方法，其特征在于，对于13位的编码码字，m＝8，k＝5，校验位c1，c2，c3，c4分别位于1，2，4和8的位置，校验位c5放置在最后，即第13的位置上；校验位用于提供出现错误的位置信息。

6.根据权利要求4或5所述的基于汉明码对静态随机存储器多位翻转进行容错的方法，其特征在于，所述校验位c1由位组{1，3，5，7，9，11}异或生成，校验位c2由位组{2，3，6，7，10，11}异或生成，校验位c3由位组{4，5，6，7，12}异或生成，校验位c4由位组{8，9.10，11，12}异或生成，校验位c5由位组{1，2，3，4，5，6，7，8，9，10，11，12}异或生成。

7.根据权利要求2所述的基于汉明码对静态随机存储器多位翻转进行容错的方法，其特征在于，所述解码过程中，检验位e1是由位组{c1，1，3，5，7，9，11}异或来获得，检验位e2是由位组{c2，2，3，6，7，10，11}异或来获得，检验位e3是由位组{c3，4，5，6，7，12}异或来获得，检验位e4是由位组{c4，8，9.10，11，12}异或来获得，检验位e5是由位组{c5，1，2，3，4，5，6，7，8，9，10，11，12}异或来获得。

8.根据权利要求1所述的基于汉明码对静态随机存储器多位翻转进行容错的方法，其特征在于，所述采用两块完全相同的带汉明码编解码的静态随机存储器实现并行输入输出，是采用双模备份的方式。

9.根据权利要求1所述的基于汉明码对静态随机存储器多位翻转进行容错的方法，其特征在于，所述在该两块静态随机存储器的输出端连接一个双模输出选择电路，该双模输出选择电路输入端分别连接两块带汉明码编解码的SRAM的输出端，该双模输出选择电路输出端作为最终的输出。

10.根据权利要求1所述的基于汉明码对静态随机存储器多位翻转进行容错的方法，其特征在于，所述双模输出选择电路是根据每个模块输出的标志位来判断，当其中一个模块直接发生双错或单错积累时，而另一个模块只出现一位错误或无错误时，输出选择器选择错误较少的模块来保证功能的正确性；当选择器检测到两个模块都存在双位错误时，在输出端给出双模双错的标志信号，这种情况下再由系统进行刷新。

Images