CN102376703A - 字符线驱动器与集成电路及形成集成电路边缘组件的方法 - Google Patents

字符线驱动器与集成电路及形成集成电路边缘组件的方法 Download PDF

Info

Publication number
CN102376703A
CN102376703A CN2010105852974A CN201010585297A CN102376703A CN 102376703 A CN102376703 A CN 102376703A CN 2010105852974 A CN2010105852974 A CN 2010105852974A CN 201010585297 A CN201010585297 A CN 201010585297A CN 102376703 A CN102376703 A CN 102376703A
Authority
CN
China
Prior art keywords
active region
edge
illusory
semiconductor substrate
polysilicon structure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN2010105852974A
Other languages
English (en)
Inventor
陈炎辉
陈蓉萱
周绍禹
廖宏仁
田丽钧
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of CN102376703A publication Critical patent/CN102376703A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28123—Lithography-related aspects, e.g. sub-lithography lengths; Isolation-related aspects, e.g. to solve problems arising at the crossing with the side of the device isolation; Planarisation aspects
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823418—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the source or drain structures, e.g. specific source or drain implants or silicided source or drain structures or raised source or drain structures
    • H01L21/823425—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the source or drain structures, e.g. specific source or drain implants or silicided source or drain structures or raised source or drain structures manufacturing common source or drain regions between a plurality of conductor-insulator-semiconductor structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823481—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type isolation region manufacturing related aspects, e.g. to avoid interaction of isolation region with adjacent structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0207—Geometrical layout of the components, e.g. computer aided design; custom LSI, semi-custom LSI, standard cell technique
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7842—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate
    • H01L29/7848—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate the means being located in the source/drain region, e.g. SiGe source and drain
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66613—Lateral single gate silicon transistors with a gate recessing step, e.g. using local oxidation
    • H01L29/66628—Lateral single gate silicon transistors with a gate recessing step, e.g. using local oxidation recessing the gate by forming single crystalline semiconductor material at the source or drain location

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • General Engineering & Computer Science (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Semiconductor Memories (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

本发明提供一种字符线(WL)驱动器、集成电路及形成集成电路边缘组件的方法。字符线驱动器包含位于半导体基材之上的主动区，其中主动区具有沿着第一方向延伸的长度。多个指形成于主动区的上表面之上。每个指具有沿着第二方向延伸的长度，并与主动区的一部分形成金属氧化物半导体(MOS)晶体管。第一虚设结构设置在上述多个指之中外边的一者与半导体基材的一边缘之间。第一虚设结构包含至少部分地设置在上述主动区的一部分之上的一部分。

Description

字符线驱动器与集成电路及形成集成电路边缘组件的方法
技术领域
本发明的系统与方法是有关于一种集成电路。更特别，本发明的系统与方法是有关于靠近集成电路边缘的金属氧化物半导体(MOS)组件的布局(Layout)。
背景技术
在40纳米(nm)技术与更先进的节点(例如28nm、22nm与20nm)中，硅锗(Silicon-Germanium；SiGe)与碳化硅(Silicon-Carbide；SiC)工艺(processing)已经被视为p型金属氧化物硅(p-Type Metal-Oxide Silicon；PMOS)与n型金属氧化物硅(NMOS)晶体管的性能增幅器(Booster)。硅锗与碳化硅工艺经常使用在如静态存取内存(SRAM)阵列的内存阵列中，借以增加字符线(WL)驱动器的PMOS与NMOS晶体管的性能。
图1A是形成于半导体基材102之上的WL驱动器100的布局。WL驱动器100包含长的主动区104-1与104-2(统称为“主动区104”)，其中主动区104-1与104-2从邻接于第一个浅沟渠隔离(STI)区110(参见图1C)的一边缘102a，延伸横跨半导体芯片至邻接于第二个STI区110的一相对边缘。多个多晶硅指(Polysilicon/Poly Fingers)106形成于主动区104之上，且每个多晶硅指106分别与主动区104定义一晶体管。例如，每个多晶硅指106与主动区104-1形成PMOS晶体管的栅极，其中包含有源极与漏极区，且每个多晶硅指106与主动区104-2形成NMOS晶体管的栅极，其中亦包含有源极与漏极区。一对虚设(Dummy)的多晶硅区段(Segments)108是被设置邻近于基材102的边缘102a，其中基材102的边缘102a是位于STI区110之上。由于微影(Lithography)工艺的限制，二个虚设的多晶硅区段108包含在基材102的每个边缘，借以协助确保主动多晶硅指106适当地形成。
然而，以硅锗与碳化硅工艺形成的WL驱动器100的已知布局，在如图1C中最佳视角所示的主动区104的边缘会遭遇到切面(Faceting)，其中图1C是图1B所示的主动区104-1的简化实施例的剖面图。如图1C所示，主动区104-1包含多个硅锗或碳化硅区114与116，且硅锗或碳化硅区116的边缘包含切面118，亦即底切(Undercut)区。切面118降低了晶体管的载子移动率(Carrier Mobility)，其中上述晶体管是由主动区104-1中的源极与漏极区(未绘示)以及多晶硅栅极112所形成。载子移动率的降低显著地降低了上述的边缘晶体管的性能。
因此，需要一种改善的边缘晶体管的布局。
发明内容
本发明的目的在提供一种字符线(WL)驱动器与集成电路及形成集成电路边缘组件的方法，有关于靠近集成电路边缘的组件的布局的系统与方法。
本发明所揭露的字符线(WL)驱动器包含位于半导体基材之上的主动区，其中主动区具有沿着第一方向延伸的长度。多个指形成于主动区的一上表面之上。每个指具有沿着第二方向延伸的长度，并与主动区的一部分形成MOS晶体管。第一虚设结构设置在上述多个指之中外边的一者与半导体基材的一边缘之间。第一虚设结构包含至少部分地设置在上述主动区的一部分之上的一部分。
本发明亦揭露一种集成电路，其是包含位于半导体基材之上并沿着第一方向延伸的主动区，且主动区具有一长度与一宽度。多个彼此分离间隔的第一指形成于主动区之上。每个第一指具有延伸横跨主动区的宽度的长度。上述多个第一指形成至少一第一晶体管的至少一栅极，其中第一晶体管具有由主动区的第一部分形成的源极与漏极。多个彼此分离间隔的第二指形成于主动区之上。每个第二指具有延伸横跨主动区的宽度的长度。上述多个第二指形成至少一第二晶体管的至少一栅极，其中第二晶体管具有由主动区的第二部分形成的源极与漏极。第一虚设多晶硅结构设置在上述多个彼此分离间隔的第一指之中外边的一者与半导体基材的第一边缘之间。第一虚设多晶硅结构的一部分是设置在主动区之上。第二虚设多晶硅结构设置在第一虚设多晶硅结构与上述半导体基材的第一边缘之间。
本发明揭露一种形成主动区于半导体基材之上的方法。位于半导体基材之上的主动区具有在第一方向延伸的一长度。多个第一指形成于主动区之上，且每个第一指具有在第二方向延伸且横跨主动区的宽度的一长度。上述多个第一指形成至少一晶体管的至少一栅极，其中晶体管具有由主动区的一部分形成的源极与漏极。第一虚设多晶硅结构形成于主动区的一部分之上，使得第一虚设多晶硅结构是设置在上述多个第一指之中外边的一者与半导体基材的第一边缘之间。第二虚设多晶硅结构形成于半导体基材之上，使得第二虚设多晶硅结构是设置在第一虚设多晶硅结构与上述半导体基材的第一边缘之间。
本发明揭露一种一种形成集成电路边缘组件的方法，包含：形成位于一半导体基材之上的一主动区，其中该主动区具有在该半导体基材之上的一第一方向延伸的一长度；形成多个第一指于该主动区之上，其中每一该些第一指具有在一第二方向延伸且横跨该主动区的一宽度的一长度，该些第一指形成至少一晶体管的至少一栅极，该晶体管具有由该主动区的一部分形成的一源极与一漏极；形成一第一虚设多晶硅结构于该主动区的一部分之上，其中该第一虚设多晶硅结构是设置在该些第一指之中外边的一者与该半导体基材的一第一边缘之间；形成一第二虚设多晶硅结构于该半导体基材之上，其中该第二虚设多晶硅结构设置在该第一虚设多晶硅结构与该半导体基材的该第一边缘之间；形成多个第二指于该主动区之上，其中该些第二指在该第二方向延伸且横跨该主动区的该宽度，该些第二指被耦合以形成至少一第二晶体管的一栅极；形成一第三虚设结晶硅结构于该主动区之上，其中该第三虚设结晶硅结构设置在该些第二指之中外边的一者与该半导体基材的一第二边缘之间；以及形成一第四虚设结晶硅结构于该主动区之上，该第四虚设结晶硅结构设置在该第三虚设多晶硅结构与该半导体基材的该第二边缘之间。
本发明的优点为，借着定位虚设多晶硅区于最外边的多晶硅区与STI区之间，能够避免已知的切面问题，或将切面限制在虚设的硅锗或碳化硅区之内，其中虚设的硅锗或碳化硅区超出上述的虚设多晶硅区(假如提供有这些硅锗或碳化硅区)，相较于已知技术，此设计可增加边缘晶体管的载子移动率约百分之30，亦即可提高产品的性能与竞争力。
附图说明
图1A是设置在半导体基材之上的WL驱动器的部分平面视图；
图1B是设置在半导体基材之上的WL驱动器的简化平面视图；
图1C是图1B所示的WL驱动器沿着线1C-1C剖切的剖面图；
图2A是设置在半导体基材之上的改善WL驱动器的部分平面视图；
图2B是绘示根据图2A所示的WL驱动器的范例的改善掺杂主动区的平面视图；
图2C是图2B所示的掺杂主动区沿着线2C-2C剖切的剖面图；
第2D是绘示根据图2A所示的WL驱动器的另一实施例的改善掺杂主动区的平面图；
图2E是图2D所示的掺杂主动区沿着线2E-2E剖切的剖面图；
第2F是绘示根据图2A所示的WL驱动器的又一实施例的改善掺杂主动区的平面图；
图2G是图2F所示的掺杂主动区沿着线2G-2G剖切的剖面图。
【主要组件符号说明】
100：WL驱动器              102：半导体基材
102a：边缘                 104：主动区
104-1：主动区              106：多晶硅指
108：多晶硅区段            110：STI区
112：多晶硅栅极            114：硅锗或碳化硅区
116：硅锗或碳化硅区        118：切面
200：WL驱动器              200B：WL驱动器
200C：WL驱动器             202：半导体基材
202a：边缘                 202b：边缘
204-1：主动区              204-2：主动区
204a：边缘                 204b：边缘
206：掺杂硅锗区            208：多晶硅指
210：多晶硅指              212：虚设多晶硅指
214：STI区                 216：虚设多晶硅指
216a：边缘                 218：边缘晶体管
220：虚设硅锗或碳化硅区    222：切面
1C-1C：线                  2C-2C：线
2E-2E：线                  2G-2G：线
具体实施方式
发明人已经发现切面问题是限制在介于最外边的多晶硅区与一边缘之间的硅锗或碳化硅区之内，其中上述边缘是介于主动区与STI之间。借着定位虚设多晶硅区于最外边的多晶硅区与STI区之间，能够避免上述的切面，或将切面限制在虚设的硅锗或碳化硅区之内，其中虚设的硅锗或碳化硅区超出上述的虚设多晶硅区(假如提供有这些硅锗或碳化硅区)。
边缘组件的改善布局包含形成于一半导体基材之上的连续且共享的主动区。多个多晶硅区段形成在上述连续主动区之上，借以提供多个晶体管的各自的栅极区(respective gate regions)。第一虚设多晶硅区段至少部分地设置在连续主动区之上。第一虚设多晶硅区段是设置邻近于半导体基材的一边缘，且在实质平行于半导体基材一边缘延伸的方向的方向上延伸。第二虚设多晶硅区段是设置在STI区之上，其中STI区是介于第一虚设多晶硅区段与半导体基材的边缘之间。此一改善布局在边缘晶体管的载子移动率方面提供约30％的增加率。
图2A是绘示根据一范例的WL驱动器200的改善布局的平面视图，其中WL驱动器200延伸横跨半导体基材202。半导体基材202可为能够被熟悉此技艺者所理解的硅基材。在其它实施例中，可使用其它型态的半导体基材，在此仅举几个例子如IV族或III-V族半导体，以及绝缘层上硅晶(Silicon-On-Insulator；SOI)半导体基材。如图2A所示，WL驱动器200包含第一与第二连续且共享主动区204-1与204-2(统称为“主动区204”)，以及延伸横跨主动区204的横跨宽度(Widthwise)方向的多个多晶硅指208与210。主动区204-1可以n型杂质(Impurity)掺杂于碳化硅区中，且其包含多个n型掺杂碳化硅区(未绘示于图2A中)，而主动区204-2可以p型杂质掺杂于硅锗区中，且其包含多个p型掺杂硅锗区(未绘示于图2A中)。多晶硅指208与210定义各自的(respective)PMOS与NMOS晶体管的栅极电极以及源极与漏极区，其中上述的栅极电极以及源极与漏极区可为熟悉此技艺者所理解。一对虚设多晶硅指212与216平行于多晶硅指208与210延伸，且设置在最外边的多晶硅指210与半导体基材202的边缘202a之间，而多晶硅指216设置在主动区204的至少一部分之上。
图2B是绘示根据图2A所示的实施例的WL驱动器200的主动区204-1的部分平面视图，且图2C是绘示沿着图2B的线2C-2C剖切的n型或p型掺杂主动区204-1的剖面图。主动区204-1可用包含有锑(Antimony)、砷(Arsenic)或磷(Phosphorous)等的杂质来掺杂，借以产生n型主动区204-1。如图2B所示，主动区204-1[其包含多个p型掺杂硅锗区206(如图2C所示)]实质延伸横跨半导体基材202，使得主动区204-1的横跨宽度的边缘204a与204b(例如定义主动区204-1的宽度的主动区204-1的边缘)是分别邻近于半导体基材202的边缘202b与202a。硅锗区206可通过产生沟渠于硅半导体基材202中，接着磊晶(Epitaxially)成长硅锗区206于半导体基材202的沟渠中而形成。硅锗区206是以p型杂质[如硼(Boron)、铝(Aluminum)与镓(Gallium)等]加以掺杂，借以提供MOS晶体管的源极与漏极区。
多个彼此分离间隔的多晶硅指208(包含边缘的多晶硅指210)是设置在主动区204-1之上，且其中每个多晶硅指与主动区204-1的掺杂硅锗区206形成个别之晶体管。通道(Channel)区(未绘示)是定义在多晶硅指208与210底下，其中上述多晶硅指208与210是介于其邻近的硅锗区206之间，且硅锗区206形成源极与漏极区。多晶硅指可通过熟悉此技艺者所理解的高介电常数金属栅极制程而形成。多晶硅指208与210在主动区204-1之上以实质垂直于主动区204-1延伸的横跨长度(Lengthwise)方向的方向延伸。虽然图2B与2C中仅绘示4个多晶硅指208与210，熟悉此技艺者将可理解到，可形成更少或更多的多晶硅指208与210于主动区204-1之上。
然而，多晶硅指208是设置在成对的硅锗区206之间，且完全位于主动区204-1之内，而虚设多晶硅指212与216则可部分或完全地设置在STI区214上，只需要至少一虚设多晶硅指至少部分地设置在主动区204-1上即可。虚设多晶硅指212是完全地设置在STI区214之上，且延伸平行于半导体基材202的边缘202a与202b。STI区214可通过蚀刻半导体基材202以提供沟渠，接着以介电材料[例如二氧化硅(Silicon Dioxide)]填充于上述沟渠而形成。多余的二氧化硅可通过熟悉此技艺者所理解的化学机械研磨(CMP)工艺而加以移除。虚设多晶硅指216是设置在虚设多晶硅指212与最外边的多晶硅指210之间。虚设多晶硅指216是部分地设置在主动区204-1的一部分之上，且部分地设置在STI区214的一部分之上。如图2C中最佳视角所示，邻近于主动区204-1最外边的多晶硅指210的硅锗或碳化硅区206并未包含切面，此结构有益于提供改善的边缘晶体管218的载子移动率与传导性(Conductivity)，其中边缘晶体管218是形成自主动区204-1与最外边的多晶硅指210。
图2D与2E是绘示根据另一实施例的WL驱动器200B的主动区204-1的部分布局视图，其中WL驱动器200B是形成在半导体基材202之上。WL驱动器200B的布局是类似绘示于图2B与2C中的布局，除了主动区204-1的边缘204a与204b延伸至的内侧虚设多晶硅结构(或多晶硅指)216的外边边缘216a。相较于绘示在图2B与2C中的布局，由于主动区所增加的尺寸，绘示在图2D与2E中的布局增加了多晶硅区(或多晶硅指)210、多晶硅区(或虚设多晶硅指)212、多晶硅区(或虚设多晶硅指)216以及主动区204-1的对准容许度(Alignment Tolerance)。WL驱动器200B的特征的描述是相同于WL驱动器200，故不再加以重述。
图2F与2G是绘示根据又一实施例的WL驱动器200C的主动区204-1的部分布局视图，其中WL驱动器200C是形成在半导体基材202之上。WL驱动器200C的布局是类似绘示于图2B与2C中的布局，除了主动区204-1的边缘204a与204b延伸超出内侧虚设多晶硅结构(或多晶硅指)216的外边边缘216a。如图2G中最佳视角所示，邻近于内侧虚设多晶硅结构(虚设多晶硅区段)216的每个虚设硅锗或碳化硅区220均具有切面222。然而，因为切面222是设置在邻近于虚设多晶硅区段216的虚设硅锗区220之中，切面222并不影响通过主动区204-1与外边的多晶硅指210所形成的边缘晶体管218的性能。相较于绘示在图2B至2E中的布局，由于主动区所增加的尺寸，绘示在图2F与2G中的布局增加了多晶硅区(或多晶硅指)210、多晶硅区(或虚设多晶硅指)212、多晶硅区(或虚设多晶硅指)216以及主动区204-1的对准容许度。
当改善的布局以WL驱动器的p型掺杂主动区204-1描述如上，熟悉此技艺者将可理解，上述方法可应用至n型掺杂主动区与其它组件，其中上述的其它组件包含共享的主动区以及形成在邻近于半导体基材边缘的多个指。延伸共享的主动区，使其至少部分延伸至虚设多晶硅结构之下，相较于已知方法，在避免了硅锗区的切面的状况下，此方法有利地改善了边缘组件的载子移动率。于是，相较于已知具有切面的边缘组件，这些边缘晶体管的载子移动率可增加约百分之30。
虽然本发明已经以例示性实施例详述如上，然其并非欲将本发明限制在上述的实施例中。相反地，所述的权利要求应广义地加以诠释，借以包含在不脱离本发明的等价架构的范围和领域内，熟悉此技艺者所能制造的本发明其它变化与实施例。

Claims (10)

1.一种字符线驱动器，其特征在于，包含：
一主动区，位于一半导体基材之上，其中该主动区具有沿着一第一方向延伸的长度；
多个指，形成于该主动区的一上表面之上，其中每一该些指具有沿着一第二方向延伸的长度，且每一该些指与该主动区的一部分形成各自的一金属氧化物半导体晶体管；以及
一第一虚设结构，设置在该些指之中最外边的一者与该半导体基材的一边缘之间，其中该第一虚设结构包含至少部分地设置在该主动区的一部分之上的一部分。
2.根据权利要求1所述的字符线驱动器，其特征在于，该主动区包含硅与锗，且其中该第一虚设结构包含多晶硅。
3.根据权利要求1所述的字符线驱动器，其特征在于，还包含一第二虚设结构，设置在一浅沟渠隔离特征之上，且该第二虚设结构介于该半导体基材的该边缘与该第一虚设结构之间。
4.根据权利要求1所述的字符线驱动器，其特征在于，该第二方向是垂直于该第一方向。
5.根据权利要求1所述的字符线驱动器，其特征在于，该第一虚设结构的设置在该主动区之上的该部分具有一宽度，该宽度等于该第一虚设结构的宽度；
其中该主动区的一横跨宽度边缘是设置在该第一虚设结构的一横跨长度边缘与一第二虚设结构的一横跨长度边缘之间；
其中该第二虚设结构在该半导体基材之上沿着该第二方向延伸，且介于该第一虚设结构的一边缘与该半导体基材的该边缘之间。
6.一种集成电路，其特征在于，包含：
一主动区，位于一半导体基材之上并沿着一第一方向延伸，其中该主动区具有一长度与一宽度；
彼此分离间隔的多个第一指，设置于该主动区之上，其中每一该些第一指具有延伸横跨该主动区的该宽度的一长度，该些第一指形成至少一第一晶体管的至少一栅极，该第一晶体管具有由该主动区的一第一部分形成的一源极与一漏极；
彼此分离间隔的多个第二指，设置于该主动区之上，其中每一该些第二指具有延伸横跨该主动区的该宽度的一长度，该些第二指形成至少一第二晶体管的至少一栅极，该第二晶体管具有由该主动区的一第二部分形成的一源极与一漏极；
一第一虚设多晶硅结构，设置在彼此分离间隔的该些第一指之中外边的一者与该半导体基材的一第一边缘之间，其中该第一虚设多晶硅结构的一部分是设置在该主动区之上；以及
一第二虚设多晶硅结构，设置在该第一虚设多晶硅结构与该半导体基材的该第一边缘之间。
7.根据权利要求6所述的集成电路，其特征在于，该第一虚设结构的该部分具有一宽度，该宽度小于该第一虚设多晶硅结构的宽度。
8.根据权利要求6所述的集成电路，其特征在于，该第一虚设结构的该部分具有一宽度，该宽度等于该第一虚设多晶硅结构的宽度；
其中该主动区的一横跨宽度边缘，是设置在该第一虚设多晶硅结构的一外边横跨长度边缘与该第二虚设多晶硅结构的一内边横跨长度边缘之间。
9.根据权利要求6所述的集成电路，其特征在于，还包含：
一第三虚设多晶硅结构，设置在彼此分离间隔的该些第二指之中外边的一者与该半导体基材的一第二边缘之间，其中该第三虚设多晶硅结构的一部分是设置在该主动区之上；以及
一第四虚设多晶硅结构，设置在该第三虚设多晶硅结构与该半导体基材的该第二边缘之间。
10.一种形成集成电路边缘组件的方法，其特征在于，包含：
形成位于一半导体基材之上的一主动区，其中该主动区具有在该半导体基材之上的一第一方向延伸的一长度；
形成多个第一指于该主动区之上，其中每一该些第一指具有在一第二方向延伸且横跨该主动区的一宽度的一长度，该些第一指形成至少一晶体管的至少一栅极，该晶体管具有由该主动区的一部分形成的一源极与一漏极；
形成一第一虚设多晶硅结构于该主动区的一部分之上，其中该第一虚设多晶硅结构是设置在该些第一指之中外边的一者与该半导体基材的一第一边缘之间；
形成一第二虚设多晶硅结构于该半导体基材之上，其中该第二虚设多晶硅结构设置在该第一虚设多晶硅结构与该半导体基材的该第一边缘之间；
形成多个第二指于该主动区之上，其中该些第二指在该第二方向延伸且横跨该主动区的该宽度，该些第二指被耦合以形成至少一第二晶体管的一栅极；
形成一第三虚设结晶硅结构于该主动区之上，其中该第三虚设结晶硅结构设置在该些第二指之中外边的一者与该半导体基材的一第二边缘之间；以及
形成一第四虚设结晶硅结构于该主动区之上，该第四虚设结晶硅结构设置在该第三虚设多晶硅结构与该半导体基材的该第二边缘之间。
CN2010105852974A 2010-08-06 2010-12-03 字符线驱动器与集成电路及形成集成电路边缘组件的方法 Pending CN102376703A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US12/851,702 2010-08-06
US12/851,702 US8610236B2 (en) 2010-08-06 2010-08-06 Edge devices layout for improved performance

Publications (1)

Publication Number Publication Date
CN102376703A true CN102376703A (zh) 2012-03-14

Family

ID=45495104

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2010105852974A Pending CN102376703A (zh) 2010-08-06 2010-12-03 字符线驱动器与集成电路及形成集成电路边缘组件的方法

Country Status (3)

Country Link
US (2) US8610236B2 (zh)
CN (1) CN102376703A (zh)
DE (1) DE102010056533A1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105405883A (zh) * 2014-09-09 2016-03-16 中芯国际集成电路制造(上海)有限公司 一种半导体器件
CN108172579A (zh) * 2017-12-27 2018-06-15 睿力集成电路有限公司 半导体存储器件结构及其制作方法

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9123562B2 (en) * 2011-09-19 2015-09-01 Texas Instruments Incorporated Layout method to minimize context effects and die area
KR102014724B1 (ko) 2013-01-23 2019-08-27 삼성전자 주식회사 반도체 장치 및 그 제조 방법
US9093995B2 (en) 2013-05-29 2015-07-28 Qualcomm Incorporated Length-of-diffusion protected circuit and method of design
KR102233073B1 (ko) 2014-12-03 2021-03-29 삼성전자주식회사 반도체 장치 및 그 제조 방법
KR102448597B1 (ko) 2015-06-24 2022-09-27 삼성전자주식회사 반도체 장치
TWI695283B (zh) * 2015-08-05 2020-06-01 聯華電子股份有限公司 半導體佈局結構及其設計方法
US9887210B2 (en) 2015-08-28 2018-02-06 Samsung Electronics Co., Ltd. Semiconductor device
CN107799524B (zh) 2016-09-06 2020-10-09 中芯国际集成电路制造(北京)有限公司 半导体装置、存储器件以及制造方法
US10892295B2 (en) * 2018-01-10 2021-01-12 Microsoft Technology Licensing, Llc Germanium-modified, back-side illuminated optical sensor

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6157067A (en) * 1999-01-04 2000-12-05 International Business Machines Corporation Metal oxide semiconductor capacitor utilizing dummy lithographic patterns
US20050009312A1 (en) * 2003-06-26 2005-01-13 International Business Machines Corporation Gate length proximity corrected device
US20090170270A1 (en) * 2007-12-27 2009-07-02 Texas Instruments Incorporated Integration schemes to avoid faceted sige
CN101661939A (zh) * 2008-08-29 2010-03-03 台湾积体电路制造股份有限公司 可增加通道应力的集成电路

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3758876B2 (ja) * 1999-02-02 2006-03-22 Ｎｅｃマイクロシステム株式会社 半導体装置のレイアウト方法
US20080220579A1 (en) 2007-03-07 2008-09-11 Advanced Micro Devices, Inc. Stress enhanced mos transistor and methods for its fabrication
US8324668B2 (en) * 2009-12-17 2012-12-04 Taiwan Semiconductor Manufacturing Company, Ltd. Dummy structure for isolating devices in integrated circuits

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6157067A (en) * 1999-01-04 2000-12-05 International Business Machines Corporation Metal oxide semiconductor capacitor utilizing dummy lithographic patterns
US20050009312A1 (en) * 2003-06-26 2005-01-13 International Business Machines Corporation Gate length proximity corrected device
US20090170270A1 (en) * 2007-12-27 2009-07-02 Texas Instruments Incorporated Integration schemes to avoid faceted sige
CN101661939A (zh) * 2008-08-29 2010-03-03 台湾积体电路制造股份有限公司 可增加通道应力的集成电路

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105405883A (zh) * 2014-09-09 2016-03-16 中芯国际集成电路制造(上海)有限公司 一种半导体器件
CN108172579A (zh) * 2017-12-27 2018-06-15 睿力集成电路有限公司 半导体存储器件结构及其制作方法
CN108172579B (zh) * 2017-12-27 2019-03-01 长鑫存储技术有限公司 半导体存储器件结构及其制作方法

Also Published As

Publication number Publication date
US20140073124A1 (en) 2014-03-13
US8610236B2 (en) 2013-12-17
DE102010056533A1 (de) 2012-02-09
US9064799B2 (en) 2015-06-23
US20120032293A1 (en) 2012-02-09

Similar Documents

Publication Publication Date Title
CN102376703A (zh) 字符线驱动器与集成电路及形成集成电路边缘组件的方法
US9711412B2 (en) FinFETs with different fin heights
US9257344B2 (en) FinFETs with different fin height and EPI height setting
US8748993B2 (en) FinFETs with multiple fin heights
US7679134B1 (en) FinFET device with multiple fin structures
US8174073B2 (en) Integrated circuit structures with multiple FinFETs
US9105719B2 (en) Multigate metal oxide semiconductor devices and fabrication methods
US8759181B2 (en) Methods for reduced gate resistance FINFET
US9929236B1 (en) Active area shapes reducing device size
US9379018B2 (en) Increasing Ion/Ioff ratio in FinFETs and nano-wires
US20220367714A1 (en) Integrated Assemblies having Transistors Configured for High-Voltage Applications, and Methods of Forming Integrated Assemblies
US6914277B1 (en) Merged FinFET P-channel/N-channel pair
US7064022B1 (en) Method of forming merged FET inverter/logic gate
CN103762177A (zh) 具有嵌入式硅锗源漏区域的场效应晶体管中邻近效应的减少
US11183591B2 (en) Lateral double-diffused metal-oxide-semiconductor (LDMOS) fin field effect transistor with enhanced capabilities
US7834394B2 (en) Semiconductor structure and method of fabricating the same
KR100562309B1 (ko) 리버스 스페이서를 갖는 트랜지스터 및 그 제조 방법
US20180330998A1 (en) Process for fabricating silicon-germanium strips
US12113065B2 (en) Fin-based field effect transistor (finFET) device with enhanced on-resistance and breakdown voltage
US9508720B1 (en) Low leakage FinFET

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C12 Rejection of a patent application after its publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20120314