CN102365732A - 具有由多重局部浓度最大值所定义的源极/漏极延伸区的场效应晶体管的结构和制造 - Google Patents
具有由多重局部浓度最大值所定义的源极/漏极延伸区的场效应晶体管的结构和制造 Download PDFInfo
- Publication number
- CN102365732A CN102365732A CN2010800138562A CN201080013856A CN102365732A CN 102365732 A CN102365732 A CN 102365732A CN 2010800138562 A CN2010800138562 A CN 2010800138562A CN 201080013856 A CN201080013856 A CN 201080013856A CN 102365732 A CN102365732 A CN 102365732A
- Authority
- CN
- China
- Prior art keywords
- alloy
- type
- extension area
- main
- igfet
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000005669 field effect Effects 0.000 title claims abstract description 11
- 238000004519 manufacturing process Methods 0.000 title claims description 73
- 239000004065 semiconductor Substances 0.000 claims abstract description 689
- 239000000463 material Substances 0.000 claims abstract description 626
- 239000002019 doping agent Substances 0.000 claims abstract description 598
- 238000000034 method Methods 0.000 claims abstract description 99
- 229910045601 alloy Inorganic materials 0.000 claims description 1766
- 239000000956 alloy Substances 0.000 claims description 1766
- 238000000926 separation method Methods 0.000 claims description 76
- 230000002829 reductive effect Effects 0.000 claims description 47
- 239000002131 composite material Substances 0.000 claims description 19
- 230000001360 synchronised effect Effects 0.000 claims description 9
- 125000005843 halogen group Chemical group 0.000 description 774
- 108091006146 Channels Proteins 0.000 description 363
- 150000002500 ions Chemical class 0.000 description 233
- 239000007943 implant Substances 0.000 description 220
- 239000000758 substrate Substances 0.000 description 161
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 151
- 238000002513 implantation Methods 0.000 description 106
- 230000014509 gene expression Effects 0.000 description 91
- 125000004429 atom Chemical group 0.000 description 83
- 229910001199 N alloy Inorganic materials 0.000 description 61
- 230000008859 change Effects 0.000 description 60
- 239000002245 particle Substances 0.000 description 56
- 229910052796 boron Inorganic materials 0.000 description 55
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 54
- 229910052785 arsenic Inorganic materials 0.000 description 46
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 46
- 230000000295 complement effect Effects 0.000 description 43
- 230000005684 electric field Effects 0.000 description 43
- 125000006850 spacer group Chemical group 0.000 description 42
- 238000009413 insulation Methods 0.000 description 39
- 238000009792 diffusion process Methods 0.000 description 38
- 229910052751 metal Inorganic materials 0.000 description 37
- 239000002184 metal Substances 0.000 description 37
- 239000002800 charge carrier Substances 0.000 description 35
- 229910021332 silicide Inorganic materials 0.000 description 35
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 35
- 241000894007 species Species 0.000 description 35
- 238000010586 diagram Methods 0.000 description 34
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 32
- 238000012545 processing Methods 0.000 description 32
- 229910052698 phosphorus Inorganic materials 0.000 description 30
- 239000011574 phosphorus Substances 0.000 description 30
- 238000002955 isolation Methods 0.000 description 29
- 238000000137 annealing Methods 0.000 description 27
- 229920005591 polysilicon Polymers 0.000 description 27
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 26
- 230000015572 biosynthetic process Effects 0.000 description 25
- 238000005755 formation reaction Methods 0.000 description 25
- 239000000203 mixture Substances 0.000 description 25
- 238000005468 ion implantation Methods 0.000 description 24
- 238000009826 distribution Methods 0.000 description 20
- 239000013078 crystal Substances 0.000 description 19
- 239000003973 paint Substances 0.000 description 19
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 18
- 238000004088 simulation Methods 0.000 description 18
- 239000008186 active pharmaceutical agent Substances 0.000 description 17
- OKZIUSOJQLYFSE-UHFFFAOYSA-N difluoroboron Chemical compound F[B]F OKZIUSOJQLYFSE-UHFFFAOYSA-N 0.000 description 17
- 238000002156 mixing Methods 0.000 description 17
- 230000008569 process Effects 0.000 description 17
- 230000003071 parasitic effect Effects 0.000 description 16
- 230000007423 decrease Effects 0.000 description 14
- 230000003247 decreasing effect Effects 0.000 description 14
- 230000000750 progressive effect Effects 0.000 description 14
- 230000006378 damage Effects 0.000 description 13
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 12
- 230000008901 benefit Effects 0.000 description 12
- 238000005516 engineering process Methods 0.000 description 12
- 229910052757 nitrogen Inorganic materials 0.000 description 11
- 229910052710 silicon Inorganic materials 0.000 description 11
- 239000010703 silicon Substances 0.000 description 11
- 230000015556 catabolic process Effects 0.000 description 10
- 238000009825 accumulation Methods 0.000 description 9
- 230000000694 effects Effects 0.000 description 9
- 238000005452 bending Methods 0.000 description 8
- 239000003989 dielectric material Substances 0.000 description 8
- 150000004767 nitrides Chemical group 0.000 description 8
- 230000035755 proliferation Effects 0.000 description 8
- 238000006243 chemical reaction Methods 0.000 description 7
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 6
- 150000001875 compounds Chemical class 0.000 description 6
- 230000000873 masking effect Effects 0.000 description 6
- 229910052760 oxygen Inorganic materials 0.000 description 6
- 239000001301 oxygen Substances 0.000 description 6
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 5
- 230000003321 amplification Effects 0.000 description 5
- 229910052787 antimony Inorganic materials 0.000 description 5
- WATWJIUSRGPENY-UHFFFAOYSA-N antimony atom Chemical compound [Sb] WATWJIUSRGPENY-UHFFFAOYSA-N 0.000 description 5
- 230000002457 bidirectional effect Effects 0.000 description 5
- 238000013461 design Methods 0.000 description 5
- 230000003116 impacting effect Effects 0.000 description 5
- 238000003199 nucleic acid amplification method Methods 0.000 description 5
- 230000000704 physical effect Effects 0.000 description 5
- 230000009467 reduction Effects 0.000 description 5
- 230000008439 repair process Effects 0.000 description 5
- 238000009279 wet oxidation reaction Methods 0.000 description 5
- 210000000746 body region Anatomy 0.000 description 4
- 238000005253 cladding Methods 0.000 description 4
- 238000005094 computer simulation Methods 0.000 description 4
- 229920006395 saturated elastomer Polymers 0.000 description 4
- 238000007789 sealing Methods 0.000 description 4
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 3
- 239000004020 conductor Substances 0.000 description 3
- DIOQZVSQGTUSAI-UHFFFAOYSA-N decane Chemical compound CCCCCCCCCC DIOQZVSQGTUSAI-UHFFFAOYSA-N 0.000 description 3
- -1 for example Substances 0.000 description 3
- 229910052733 gallium Inorganic materials 0.000 description 3
- 229910052738 indium Inorganic materials 0.000 description 3
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 3
- 235000012149 noodles Nutrition 0.000 description 3
- 238000005457 optimization Methods 0.000 description 3
- 230000003647 oxidation Effects 0.000 description 3
- 238000007254 oxidation reaction Methods 0.000 description 3
- 239000003870 refractory metal Substances 0.000 description 3
- 229910052814 silicon oxide Inorganic materials 0.000 description 3
- 230000007480 spreading Effects 0.000 description 3
- 238000003892 spreading Methods 0.000 description 3
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 2
- HEFNNWSXXWATRW-UHFFFAOYSA-N Ibuprofen Chemical compound CC(C)CC1=CC=C(C(C)C(O)=O)C=C1 HEFNNWSXXWATRW-UHFFFAOYSA-N 0.000 description 2
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 2
- 108091085729 Type 3A family Proteins 0.000 description 2
- 238000000429 assembly Methods 0.000 description 2
- 230000000712 assembly Effects 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 2
- 229910017052 cobalt Inorganic materials 0.000 description 2
- 239000010941 cobalt Substances 0.000 description 2
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 description 2
- 238000012937 correction Methods 0.000 description 2
- 230000008878 coupling Effects 0.000 description 2
- 238000010168 coupling process Methods 0.000 description 2
- 238000005859 coupling reaction Methods 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 230000006866 deterioration Effects 0.000 description 2
- 230000009977 dual effect Effects 0.000 description 2
- 230000005611 electricity Effects 0.000 description 2
- 230000002708 enhancing effect Effects 0.000 description 2
- 230000007613 environmental effect Effects 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 239000007789 gas Substances 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 239000001257 hydrogen Substances 0.000 description 2
- 229910052739 hydrogen Inorganic materials 0.000 description 2
- 230000006872 improvement Effects 0.000 description 2
- 230000000977 initiatory effect Effects 0.000 description 2
- 238000002347 injection Methods 0.000 description 2
- 239000007924 injection Substances 0.000 description 2
- 230000005012 migration Effects 0.000 description 2
- 238000013508 migration Methods 0.000 description 2
- 230000036961 partial effect Effects 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 2
- 229920001296 polysiloxane Polymers 0.000 description 2
- 238000005036 potential barrier Methods 0.000 description 2
- 238000004151 rapid thermal annealing Methods 0.000 description 2
- 230000007704 transition Effects 0.000 description 2
- 229910000967 As alloy Inorganic materials 0.000 description 1
- 108010075750 P-Type Calcium Channels Proteins 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 1
- 238000004458 analytical method Methods 0.000 description 1
- 208000027697 autoimmune lymphoproliferative syndrome due to CTLA4 haploinsuffiency Diseases 0.000 description 1
- 230000003139 buffering effect Effects 0.000 description 1
- 230000005465 channeling Effects 0.000 description 1
- 230000009194 climbing Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 238000012217 deletion Methods 0.000 description 1
- 230000037430 deletion Effects 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 238000011049 filling Methods 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 238000007689 inspection Methods 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 230000003993 interaction Effects 0.000 description 1
- 230000007774 longterm Effects 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 125000004433 nitrogen atom Chemical group N* 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
- 238000010422 painting Methods 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
- 239000002243 precursor Substances 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 230000000717 retained effect Effects 0.000 description 1
- 239000000565 sealant Substances 0.000 description 1
- 230000011218 segmentation Effects 0.000 description 1
- 238000012163 sequencing technique Methods 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 239000002210 silicon-based material Substances 0.000 description 1
- 238000005245 sintering Methods 0.000 description 1
- 229910052717 sulfur Inorganic materials 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
- 230000001052 transient effect Effects 0.000 description 1
- 238000013519 translation Methods 0.000 description 1
- 238000007704 wet chemistry method Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
- H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
- H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
- H01L21/26513—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors of electrically active species
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8232—Field-effect technology
- H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
- H01L21/8238—Complementary field-effect transistors, e.g. CMOS
- H01L21/823814—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the source or drain structures, e.g. specific source or drain implants or silicided source or drain structures or raised source or drain structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
- H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
- H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
- H01L21/26513—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors of electrically active species
- H01L21/2652—Through-implantation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
- H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
- H01L21/2658—Bombardment with radiation with high-energy radiation producing ion implantation of a molecular ion, e.g. decaborane
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/28008—Making conductor-insulator-semiconductor electrodes
- H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
- H01L21/28158—Making the insulator
- H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
- H01L21/28202—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation in a nitrogen-containing ambient, e.g. nitride deposition, growth, oxynitridation, NH3 nitridation, N2O oxidation, thermal nitridation, RTN, plasma nitridation, RPN
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8232—Field-effect technology
- H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
- H01L21/8238—Complementary field-effect transistors, e.g. CMOS
- H01L21/823807—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the channel structures, e.g. channel implants, halo or pocket implants, or channel materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0642—Isolation within the component, i.e. internal isolation
- H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
- H01L29/0653—Dielectric regions, e.g. SiO2 regions, air gaps adjoining the input or output region of a field-effect device, e.g. the source or drain region
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/0843—Source or drain regions of field-effect devices
- H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/1025—Channel region of field-effect devices
- H01L29/1029—Channel region of field-effect devices of field-effect transistors
- H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
- H01L29/1041—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure with a non-uniform doping structure in the channel region surface
- H01L29/1045—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure with a non-uniform doping structure in the channel region surface the doping structure being parallel to the channel length, e.g. DMOS like
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/107—Substrate region of field-effect devices
- H01L29/1075—Substrate region of field-effect devices of field-effect transistors
- H01L29/1079—Substrate region of field-effect devices of field-effect transistors with insulated gate
- H01L29/1083—Substrate region of field-effect devices of field-effect transistors with insulated gate with an inactive supplementary region, e.g. for preventing punch-through, improving capacity effect or leakage current
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/51—Insulating materials associated therewith
- H01L29/518—Insulating materials associated therewith the insulating material containing nitrogen, e.g. nitride, oxynitride, nitrogen-doped material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/665—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using self aligned silicidation, i.e. salicide
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66537—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using a self aligned punch through stopper or threshold implant under the gate region
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66568—Lateral single gate silicon transistors
- H01L29/66659—Lateral single gate silicon transistors with asymmetry in the channel direction, e.g. lateral high-voltage MISFETs with drain offset region, extended drain MISFETs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
- H01L29/7835—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's with asymmetrical source and drain regions, e.g. lateral high-voltage MISFETs with drain offset region, extended drain MISFETs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
- H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
- H01L21/26586—Bombardment with radiation with high-energy radiation producing ion implantation characterised by the angle between the ion beam and the crystal planes or the main crystal surface
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/1025—Channel region of field-effect devices
- H01L29/1029—Channel region of field-effect devices of field-effect transistors
- H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
- H01L29/105—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure with vertical doping variation
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Ceramic Engineering (AREA)
- High Energy & Nuclear Physics (AREA)
- Health & Medical Sciences (AREA)
- Toxicology (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Spectroscopy & Molecular Physics (AREA)
- Chemical Kinetics & Catalysis (AREA)
- General Chemical & Material Sciences (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Thin Film Transistor (AREA)
Abstract
本发明提供一种绝缘栅场效应晶体管(100W)，其具有源极(980)与漏极(242)，该源极与漏极会被半导体主体的主体材料(180)的沟道区带(244)横向分离。栅极电极(262)会上覆在该沟道区带上方的栅极介电层(260)上。主体材料中的较重度掺杂袋部(250)通常主要仅沿着该源极延伸，因此该IGFET是非对称装置。该源极具有主要源极部(980M)及较轻度掺杂的横向源极延伸区(980E)。定义该源极的半导体掺杂物会抵达多个局部浓度最大值以定义该源极延伸区。利用抵达此两个局部浓度最大值的半导体掺杂物来定义该源极延伸区所涉及的程序仅在两个源极/漏极延伸区掺杂操作中便能定义三个绝缘栅场效应晶体管中彼此具有不同特征的源极/漏极延伸区。
Description
相关申请案交叉参考
本申请案和下面的国际专利申请案有关，这些国际专利申请案的提交日期与本申请案相同：国际专利申请PCT/US2010/000886(Bulucea等人)，律师档案编号第NS-7005WO号；国际专利申请PCT/US2010/000885(Bulucea等人)，律师档案编号第NS-7040WO号；国际专利申请PCT/US2010/000897(Parker等人)，律师档案编号第NS-7192WO号；国际专利申请PCT/US2010/000888(Bahl等人)，律师档案编号第NS-7210WO号；国际专利申请PCT/US2010/000884(Yang等人)，律师档案编号第NS-7307WO号；国际专利申请PCT/US2010/000883(Yang等人)，律师档案编号第NS-7313WO号；国际专利申请PCT/US2010/000901(Bulucea等人)，律师档案编号第NS-7433WO号；国际专利申请PCT/US2010/000887(Bulucea等人)，律师档案编号第NS-7434WO号；国际专利申请PCT/US2010/000898(Bulucea等人)，律师档案编号第NS-7436WO号；及国际专利申请PCT/US2010/000899(Chaparala等人)，律师档案编号第NS-7437WO号。本文在某种程度上以引用的方式将这些其它申请案并入而不予以重复。
技术领域
本发明涉及半导体技术，特别是绝缘栅类型的场效应晶体管(FET)。除非另外提及，否则，下文所述的所有绝缘栅场效应晶体管(IGFET)皆为表面-沟道增强模式IGFET。
背景技术
IGFET是一种半导体装置，其中栅极介电层会电气绝缘栅极电极以及延伸在源极区带和漏极区带之间的沟道区带。增强模式IGFET中的沟道区带是主体区(其通常被称为基板或是基板区)的一部分，其会和源极及漏极形成各自的pn结。在增强模式IGFET中，该沟道区带由源极和漏极之间的所有半导体材料组成。在IGFET操作期间，电荷载流子会沿着上方半导体表面经由该沟道区带所诱发的沟道从源极移动至漏极。临界电压为在给定的临界(最小)导通电流定义下该IGFET开始导通电流时的栅-源电压的数值。沟道长度为沿着该上方半导体表面介于源极和漏极之间的距离。
IGFET应用于集成电路(IC)中以执行各种数字和模拟功能。因为IC操作功能已经发展许多年，所以IGFET已经变得越来越小，从而导致最小沟道长度逐渐减小。以IGFET的标准模式所规定的方式来操作的IGFET通常具有“长沟道”装置的特征。当IGFET的沟道长度缩减到让该IGFET的行为严重偏离标准IGFET模式的程度时，该IGFET便会被描述成“短沟道”装置。虽然短沟道IGFET和长沟道IGFET都被用在IC中；但是，在超大规模集成应用中用于数字功能的大多数IC都会被布置成利用可用的光刻技术便能可靠生产的最小沟道长度。
耗尽区沿着该源极和该主体区之间的结延伸。另一耗尽区沿着该漏极和该主体区之间的结延伸。高电场存在于每一个耗尽区中。在特定的条件下，尤其是当该沟道长度很小时，该漏极耗尽区会横向延伸至该源极耗尽区并且沿着上方半导体表面或是在上方半导体表面下方与其结合。沿着该上方半导体表面结合源极耗尽区和漏极耗尽区称为表面穿通(punchthrough)。在该上方半导体表面的下方结合两个耗尽区则称为本体穿通。当发生表面穿通或本体穿通时，便无法用IGFET的栅极电极来控制该IGFET的操作。两种类型的穿通都需要避免。
已经有多种技术被用于改善IGFET的性能，包括当IGFET的尺寸减少时，这些在短沟道状态下的操作。一种性能改善技术涉及提供具有双部分漏极的IGFET，用以降低漏极的电场，以防止热载流子注入栅极介电层中。所述IGFET通常还具备相同组态的双部分源极。另一种常见的性能改善技术是增加沿着该源极在袋部中该沟道区带的掺杂物的浓度，以抑制由于沟道长度减小产生的表面穿通，并且用以将该临界电压非预期的衰减(roll-off)移到更短的沟道长度。类似于IGFET如何具备有与双部分漏极类同的双部分源极，其同样通常沿着该漏极在袋部中增加掺杂物浓度。因此，所产生的IGFET通常会是一对称的装置。
图1为如美国专利案第6,548,842B1号(Bulucea等人)中所述的常用的长沟道对称n沟道IGFET 20。IGFET 20是由p型单结晶硅(单晶硅)半导体主体所制造出来的。IGFET 20的上方表面具有凹陷的电气绝缘领域-绝缘区22，其会横向包围具有n型源极/漏极(“S/D”)区带26和28的有源半导体岛24。每一个S/D区带26或28由下面所组成：超重度掺杂的主要部26M或28M；以及较轻度掺杂，但是仍为重度掺杂的横向延伸区26E或28E。
S/D区带26和28由p型主体材料32的沟道区带30彼此分离，该沟道区带30由下面所组成：轻度掺杂的下方部34；重度掺杂的中间阱部36；及上方部38。虽然大部分的上方主体材料部38为中度掺杂；但是，上方部38包含分别沿着S/D区带26和28延伸的离子植入的重度掺杂晕环袋(halo pocket)部40与42。IGFET 20还包含：栅极介电层44；上覆的超重度掺杂n型多结晶硅(多晶硅)栅极电极46；电气绝缘的栅极侧壁间隔部48与50；及金属硅化物层52、54和56。
S/D区带26和28大部分是彼此的镜像影像。晕环袋40和42同样大部分也是彼此的镜像影像，因此，沟道区带30在沟道掺杂物浓度方面会有对称的纵向缓变。由于对称的关系，S/D区带26或28中的任一者能够在IGFET操作期间充当源极，而另一S/D区带28或26则能够充当漏极。这特别适用于S/D区带26和28在特定时间周期期间分别具有源极和漏极功能并且在其它特定时间周期期间分别具有漏极和源极功能的某些数字情况。
图2阐释了在IGFET 20中净掺杂物浓度NN如何沿着上方半导体表面作为纵向距离x的函数来变化。因为IGFET 20是对称装置，所以，图2仅表现开始于沟道中心的上方半导体表面的半个轮廓。图2中的曲线段26M*、26E*、28M*、28E*、30*、40*、以及42*分别代表区域26M、26E、28M、28E、30、40、以及42的净掺杂物浓度。点状曲线段40″或42″表示构成晕环袋40或42的p型半导体掺杂物的全部浓度，其包含在构成晕环袋40或42的过程中被引入S/D区带26或28的位置之中的p型掺杂物。
沿着S/D区带26或28，尤其是沿着横向S/D延伸区26E或28E的每一个晕环袋40或42所提供的增强的p型掺杂物沟道掺杂物浓度可避免造成表面穿通。上方主体材料部38同样具备被离子植入的p型反穿通(Anti-PunchThrough，APT)半导体掺杂物，其在S/D区带26和28的深度附近会抵达最大浓度。这可避免造成本体穿通。
以美国专利案第6,548,842号中提出的信息为基础，图3a粗略描绘了全部p型掺杂物和全部n型掺杂物的浓度NT如何作为沿着延伸穿过主要S/D部26M或28M的虚拟垂直线的深度y的函数来变化。图3a中的曲线段26M″或28M″代表定义主要S/D部26M或28M的n型掺杂物的全部浓度。曲线段34″、36″、38″、及40″或42″则共同代表定义各自区域34、36、38、及40或42的p型掺杂物的全部浓度。
阱部36利用p型主要阱半导体掺杂物对IGFET 20进行离子植入来定义，其会在该p型APT掺杂物最大浓度的深度下方的深度处达到最大浓度。虽然该p型主要阱掺杂物的最大浓度略大于该p型APT掺杂物的最大浓度；但是，全部p型掺杂物的垂直轮廓从该最大阱部掺杂物浓度的位置上至主要S/D部26M或28M却相对平坦。美国专利案第6,548,842号揭示，通过植入额外的p型半导体掺杂物能够进一步平坦化沿着上述穿过主要S/D部26M或28M的垂直线的p型掺杂物轮廓，其会在介于APT掺杂物的最大浓度的深度和阱掺杂物的最大浓度的深度之间的深度处达到最大浓度。此情况图解在图3b中，在该图中，曲线段58″表示因该进一步p型掺杂物所造成的变化。
位于p-下方部34上面的主体材料32部分，也就是，由p+阱部36和包含p+晕环袋部40及42的p型上方部38所构成的区域，称为阱，因为主体材料部是由将p型半导体掺杂物引入半导体主体的轻度掺杂半导体材料之中而制造出来的。此处所谓的被引入的全部阱掺杂物由下面所组成：p型主要阱掺杂物；p型APT掺杂物；p型晕环袋掺杂物；以及图3b的IGFET变化例中的额外p型掺杂物。
各种类型的阱已经被用于IC中，尤其是含有互补式IGFET的IC，其中阱必须用于n沟道IGFET或p沟道IGFET，根据IGFET主体材料的轻度掺杂原始半导体材料为p型或n型导电性而定。含有互补式IGFET的IC通常会用到p型阱和n型阱两者，以便帮助匹配n沟道IGFET特征和p沟道IGFET特征。
早期的互补式IGFET(“CIGFET”)制造工艺，通常称为“CMOS”加工，经常会在形成凹陷的场绝缘区(其通常大部分由热生长的氧化硅所组成)前先通过将主要半导体阱掺杂物浅浅引入轻度掺杂半导体材料中来制造阱(此处称为“扩散”阱)。因为场氧化物生长总是在高温处实施多个小时周期，所以该阱掺杂物会被深深扩散至该半导体材料中。因此，扩散阱掺杂物的最大浓度会出现在该上方半导体表面处或非常靠近该上方半导体表面的地方。另外，该扩散阱掺杂物的垂直轮廓在该上方半导体表面附近会相对平坦。
在较新的CIGFET制造工艺中，在形成场氧化物之后会在相对高的植入能量处进行离子植入来制造阱。因为阱掺杂物不会受到用于形成该场氧化物的长期高温操作的影响，所以，该阱掺杂物的最大浓度会出现在该半导体材料中明显的深度处。此种阱称为“倒退型(retrograde)”阱，因为阱掺杂物的浓度会在从最大阱掺杂物浓度的基板位置处移动到该上方半导体表面时减小。倒退型阱通常会比扩散阱还浅。倒退型阱的优点和缺点已经在下面的文献中讨论过：(a)Brown等人在1986年12月的IEEE会议记录第1678至1702页中所发表的“先进制造技术的趋势——亚微米CMOS装置设计和制造必要条件”；及(b)Thompson等人在1998年英特尔技术期刊Q398第1至19页中所发表的“MOS缩放：21世纪的晶体管挑战”。
图4描述了对称n沟道IGFET 60，其运用大体如Rung等人在1981年10月的IEEE Trans.Elec.Devs.第1115至1119页中所发表的“用于较高密度CMOS的倒退型p阱”中所述的倒退型阱。为简化起见，图4中对应于图1的区域会以相同的组件符号来表示。要记住的是，IGFET 60是利用轻度掺杂的n型基板62所制造出来的。凹陷的场绝缘区22会根据硅的局部氧化处理沿着该上方半导体表面形成。然后，通过将p型半导体掺杂物选择性植入部分的基板62中来形成p型倒退型阱64。接着，形成剩余的IGFET区域，以便产生如图4所示的IGFET 60。
在峰值的阱掺杂物浓度附近的倒退型阱64的p型掺杂物浓度为中等等级，用符号“p”表示。该阱掺杂物浓度在该上方半导体表面处会下降至低等级，用符号“p-”表示。图4中的点状线大体上显示出从阱64的p部到该上方半导体表面时阱掺杂物浓度在何处从p等级转变成p-等级。
图5以净掺杂物浓度NN来表示沿着穿过IGFET 60的纵向中心的虚拟垂直线的掺杂物轮廓的一般性质。曲线段62*和64*分别代表n型基板62的净掺杂物浓度和p型倒退型阱64的净掺杂物浓度。箭头66表示阱64中的最大子表面p型掺杂物浓度的位置。为达比较的目的，曲线段68*代表一典型较深p型扩散阱的垂直掺杂物轮廓。
由Rung所模拟的以净掺杂物浓度NN来表示沿着穿过倒退型阱64纵向中心的虚拟垂直线的掺杂物轮廓的特定实施例绘制在图6中。曲线段26′或28′表示Rung所模拟的IGFET 60沿着穿过S/D区带26或28的虚拟垂直线的各自n型掺杂物浓度。如图6所示，p型阱掺杂物的浓度在从阱64中的最大p型掺杂物浓度的位置66移动至该上方半导体表面时会降低至不到1/10。图6还表示位置66的深度约为IGFET 60中S/D区带26或28的两倍。
像阱64那样具有下面条件的倒退型IGFET阱可被视为“空”阱，因为在该IGFET沟道形成的阱的顶端附近的阱掺杂物数额非常少：(i)最大阱掺杂物浓度至少为该上方半导体表面阱掺杂物浓度的10倍大；及(2)最大阱掺杂物浓度出现在比该S/D区带的最大值深度还深的地方。相反地，扩散阱，即，半导体阱掺杂物被浅浅的引入轻度掺杂半导体材料中，然后被深深扩散至该半导体材料之中的阱，为“满阱”。图1中对称的IGFET 20的阱同样能够被视为满阱，因为APT掺杂物会“填充”该倒退型阱，就如同主要阱掺杂物为仅有的阱掺杂物时所发生的情况。
在装置操作期间电流仅在一个方向中流过IGFET的情况通常并不需用到对称IGFET结构。如美国专利案第6,548,842号中进一步讨论，删除对称IGFET 20的漏极侧晕环袋部42以产生如图7a中的长n沟道IGFET 70。IGFET 70为非对称装置，因为沟道区带30具有非对称纵向掺杂物缓变。IGFET 70中的S/D区带26和28通常分别具有源极和漏极的功能。图7b为对应长沟道IGFET70的非对称短n沟道IGFET 72。在IGFET 72中，源极侧晕环袋40非常靠近漏极28。IGFET 70和72中作为沿着上方半导体表面的纵向距离x的函数的净掺杂物浓度NN分别显示在图8a和8b中。
非对称IGFET 70和72会接收和对称IGFET 60相同的APT植入及阱植入。沿着穿过源极26和漏极28的垂直线，IGFET70和72因而会有如图3a所示的掺杂物分布，除了虚线曲线段74″代表的由于没有晕环袋42所造成的穿过漏极28的垂直掺杂物分布之外。当该IGFET结构具备额外的阱植入以进一步平坦化该垂直掺杂物轮廓时，图3b则再次表示受到代表穿过漏极28的掺杂物分布的曲线段74″影响所产生的垂直掺杂物分布。
美国专利案第6,078,082号及第6,127,700号(两案皆为Bulucea所提申)描述了具有非对称沟道区带，但是和美国专利案第6,548,842号的发明IGFET中所运用的具有不同垂直掺杂物特征。在下面其它优先的技术文件中同样公开过具有非对称沟道区带的IGFET，例如：(a)Buti等人在1989年12月的IEDM Tech.Dig.，3至6，第26.2.1至26.2.4页中所发表的“针对可靠度和效能的非对称晕环形源极金质漏极(HS-GOLD)深次微米n-MOSFET设计”；(b)Chai等人在2000年9月的2000Bipolar/BiCMOS Circs.And Tech.Meeting会议记录，24至26，第110至113页中所发表的“用于RF无线应用的具有缓变沟道CMOS(GCMOS)和准自我对准(QSA)NPN特征的低成本0.25μm Leff BiCMOS技术”；(c)Ma等人在1997年12月的IEEE Trans.VLSI Systs.Dig.，第352至358页中所发表的“用于高性能低电压DSP应用的缓变沟道MOSFET(GCMOSFET)”；(d)Su等人在1991年12月的1EDM Tech.Dig.，第367至370页中所发表的“用于混合式模拟/数字应用的高效能可缩放次微米MOSFET”；以及(e)Tsui等人在1995年3月的IEEE Trans.Elec.Devs.第564至570页中所发表的“基于微处理器的智能型电力应用的挥发性次微米互补式BiCMOS技术”。
Choi等人在2001年的固态电子学第45卷第1673至1678页中所发表的“用于深次微米MOSFET的新型自我对准非对称结构的设计与分析”中描述了一种和IGFET 70或72具有相似组态的非对称n沟道道IGFET，除了源极延伸区的掺杂程度重过漏极延伸区。Choi的IGFET还少了对应中间阱部36的阱区。图9为Choi的IGFET 80，其使用和IGFET 70或72相同的组件符号来表示对应区域。尽管图9中的源极延伸区26E及漏极延伸区28E两者都标示“n+”；但是IGFET 80的源极延伸区26E中的掺杂略大于漏极延伸区28E中的掺杂10倍。Choi表示，较重的源极延伸区掺杂会降低因沿着源极26中晕环袋40的存在而造成的源极相关的寄生电容的增大。
图10a至10d(统称“图10”)代表用于制作IGFET 80的Choi制造中的步骤。参考图10a，分别为栅极介电层44和多晶硅栅极电极46的前驱层44P和46P沿着构成主体材料部34前驱的轻度掺杂p型单晶硅晶圆34P依序被形成。垫氧化层被沉积在前驱栅极电极层46P上且被图样化以产生垫氧化层82。氮化硅层被沉积在该结构的顶端且被部分移除以产生氮化物区84，其会横向邻接垫氧化层82且露出部分栅极电极层46P。
在移除栅极电极层46P的裸露部分后，已单离子化的砷便以10千电子伏特(“keV”)的能量及1×1015个离子/cm2的高剂量穿过介电层44P的裸露部分并且被离子植入晶圆34P中，用以定义源极延伸区26E的重度掺杂n型前驱物26EP。参见图10b。已单离子化的二氟化硼同样穿过介电层44P的裸露部分并且被离子植入晶圆34P中，用以定义源极侧晕环袋40的重度掺杂p型前驱物40P。该晕环植入以65keV的能量及2×1013个离子/cm2的剂量来进行。
氮化物区84会被转换成氮化硅区86，其会横向邻接垫氧化层82并且覆盖介电层44P先前裸露的部分。参见图10c。在移除垫氧化层82后，栅极电极层46P的裸露部分便会被移除，以便让层46P的剩余部分具有栅极电极46的形状，如图10d中所示。介电层44P的另一部分从而会露出。已单离子化的砷便会穿过介电层44P的新露出的部分并且被离子植入晶圆34P中，用以定义漏极延伸区28E的重度掺杂n型前驱物28EP。该漏极延伸区植入以和源极延伸区植入相同的能量，10keV，但是相对低的剂量，5×1013个离子/cm2，来进行。因此，漏极延伸区植入物和源极延伸区植入物基本上会在晶圆34P中相同的深度处达到最大浓度。在后面的步骤中(未图示)，氮化物86会被移除，形成栅极侧壁间隔部48和50，砷被离子植入用以定义n++主要S/D部26M和28M，并且会实施快速热退火，以便产生如图9中IGFET 80。
Choi先降低源极延伸区植入物和漏极延伸区植入物的连结性，然后以远高于漏极延伸区28E的掺杂程度形成源极延伸区26E，用以减轻因源极侧晕环袋40而造成的源极相关的寄生电容的增大，优点非常显著；然而，Choi在图10的制造中连结栅极电极46的形成和源极延伸区/漏极延伸区26E与28E的形成却非常费事并且可能使得难以将Choi的制造并入提供其它类型IGFET的较大型半导体制造之中。希望能以较简单的技术来制造此非对称IGFET。明确地说，希望能减低栅极电极形成和具有不同掺杂的源极延伸区/漏极延伸区形成的连结性。
IC中提到的“混合信号”包含数字电路系统方块和模拟电路系统方块两者。数字电路系统通常会运用最小型(mostaggressively scaled)的n沟道IGFET和p沟道IGFET，以便在给定的漏电流规格下达到最大可能数字速度。模拟电路系统会运用具有和数字IGFET不同性能要求的IGFET及/或双极晶体管。模拟IGFET的要求通常包含：高线性电压增益；高频率处有良好的小信号和大信号频率响应；良好的参数匹配；低输入噪声；有源元件和无源元件中易控制的电参数；以及减小的寄生元件，尤其是减小的寄生电容。尽管在模拟方块和数字方块中利用相同的晶体管有经济上的吸引力；但是，如此一来通常会导致模拟性能变差。模拟IGFET性能上的众多要求都与数字缩放结果有冲突。
更明确地说，相较于数字块中的IGFET，模拟IGFET的电参数有更严格的规格。在作为放大器的模拟IGFET中，该IGFET的输出电阻必须要最大化，方能最大化其本征增益。对设定模拟IGFET的高频性能来说，输出电阻同样重要。相反地，输出电阻在数字电路系统中不甚重要。在数字电路系统中容许低数值的输出电阻，以换取较高驱动电流以及随之产生的较高的数字转换速度，只要该数字电路系统能够区分其逻辑状态，例如，逻辑“0”和逻辑“1”。
通过模拟晶体管的电信号的形状对电路性能非常重要，且通常须在合理的情况下尽可能保持无谐波失真和噪声。谐波失真主要由晶体管增益和晶体管电容的非线性所造成。所以，模拟晶体管的线性要求非常高。在模拟块中，必须降低pn结处寄生电容固有的电压非线性。相反地，在数字电路系统中，信号线性通常为第二重要。
模拟放大器中所使用的IGFET的小信号模拟速度性能取决于小信号频率极限，并且涉及到小信号增益以及源极和漏极的pn结中的寄生电容。模拟放大器IGFET的大信号模拟速度性能同样取决于大信号频率极限并涉及到该IGFET特征的非线性。
逻辑门的数字速度以晶体管/负载组合的大信号转换时间来定义，因而涉及到驱动电流和输出电容。所以，模拟速度性能的决定方式不同于数字速度性能。模拟速度和数字速度的最佳化方式可能会不同，从而导致不同的晶体管参数要求。
数字电路系统方块主要使用能被制造的最小IGFET。因为最终的维度分布范围本质上很大，所以数字电路系统中的参数匹配相对差劲。相反地，模拟电路系统中却经常需要良好的参数匹配以达到需要的性能。这通常需要在制造尽可能短的模拟IGFET的条件下来制造维度大于数字IGFET的模拟晶体管，以尽可能有低的源极至漏极传播延迟。
基于前面考虑，希望有一种提供IGFET良好模拟特征的半导体制造平台。该模拟IGFET应该有高的本征增益；高输出电阻；减小的寄生电容的高小信号转换速度，尤其是沿着源极-主体结和漏极-主体结的减小的寄生电容。还希望该制造平台能够提供高性能数字IGFET。
发明内容
本发明提供一种IGFET，其通常是非对称装置，该IGFET有良好性能及长寿命。该IGFET特别适合并入半导体制造平台中，该半导体制造平台会让IGFET具备用于模拟应用与数字应用(其包含混合信号应用)的高性能特征。本发明的IGFET会增强该半导体制造平台的多样性。
沿着具有第一导电类型的主体材料的半导体主体的上方表面具有根据本发明来组态的IGFET。该IGFET由下面所构成：该主体材料的沟道区带；沿着上方半导体表面位于该半导体主体中的第一与第二源极/漏极(再次称为S/D)区带；上覆在该沟道区带上的栅极介电层；以及上覆在该沟道区带上方的栅极介电层上的栅极电极。该S/D区带会被该沟道区带横向分离且为和第一导电类型相反的第二导电类型，以便与该主体材料形成各自的pn结。该S/D区带中第二导电类型的掺杂由该第二导电类型的半导体掺杂物来提供，为方便起见，本文中将该掺杂物称为全部S/D掺杂物。
主体材料中掺杂程度重过该主体材料的横向邻接材料的袋部通常主要仅沿着该S/D区带中第一S/D区带延伸且延伸到沟道区带中，使得该沟道区带相对于该S/D区带非对称。那么，该IGFET是非对称装置。该袋部的存在有助于防止发生本体击穿及所造成无法经IGFET的栅极电极来控制IGFET的结果。由于该袋部提供的非对称性，第一与第二S/D区带通常分别充当源极与漏极。为方便起见，第一与第二S/D区带在本文分别被称为源极与漏极。
源极包含主要源极部及较轻度掺杂的横向源极延伸区，该较轻度掺杂的横向源极延伸区会横向接续该主要源极部且横向延伸在该栅极电极下方。漏极优选的包含主要漏极部及较轻度掺杂的横向漏极延伸区，该较轻度掺杂的横向漏极延伸区会横向接续该主要漏极部且横向延伸在该栅极电极下方。然后，横向延伸区会沿着主体的上方表面终止该沟道区带。漏极延伸区的掺杂程度通常轻于源极延伸区。使用横向延伸区(尤其是漏极延伸区)会减少热载子注入该IGFET中靠近漏极的栅极介电层中。随着操作时间流逝而产生的不希望的临界电压漂移因而减少。
全部S/D掺杂物的浓度会在源极中局部达到至少三个子表面最大浓度。伴随该源极的子表面最大浓度中至少一个的掺杂物分布大部分会定义该主要源极部。伴随该源极的子表面最大浓度中至少两个的掺杂物分布大部分会定义该源极延伸区。伴随定义该源极延伸区的掺杂物分布中每一个该子表面最大浓度优选的是完全横向延伸跨越该源极延伸区。该源极延伸区也优选的是延伸在该主要源极部下方。
使用多重(也就是至少两个)子表面浓度最大值来定义源极延伸区使得源极延伸区中的垂直掺杂物浓度轮廓以所需的方式来组态。重要的是，用于形成该多重子表面浓度最大值的操作可用于定义一个或多个其它IGFET的S/D区带的横向延伸区。用于制造所有该IGFET(包含本发明的非对称IGFET)的横向S/D延伸区的程序非常有效。
就此方面来说，根据本发明用以在具有第一导电类型的主体材料的半导体主体中制造多个同极性IGFET的制程必须先定义该IGFET的栅极电极。此操作会被实施，使得每一个IGFET的栅极电极位于预期要成为该IGFET的沟道区带的一部分主体材料的上方且借由栅极介电层与该部分的主体材料垂直分离。
该第二导电类型的复合半导体掺杂物会被引入该半导体主体中，用以形成每一个IGFET的一对第二导电类型的S/D区带。每一个IGFET的每一个S/D区带都会被形成以包括主要S/D部及较轻度掺杂的横向S/D延伸区，该较轻度掺杂的横向S/D延伸区会横向接续该主要S/D部且横向延伸在该IGFET的栅极电极的下方。
该第二导电类型的复合掺杂物的引入包含：(i)将该第二导电类型的第一半导体掺杂物同时引入预期要成为该IGFET的第一IGFET的S/D区带中一个S/D区带的S/D延伸区及该IGFET的第二IGFET的S/D区带中一个S/D区带的S/D延伸区的半导体主体的第一部分和第二部分中；以及(ii)将该第二导电类型的第二半导体掺杂物引入该主体的第一部分中，同时防止该第二掺杂物进入该主体的第二部分中。那么，该第一IGFET便为上面所述IGFET，通常为非对称，该IGFET的源极延伸区是由接收该第一掺杂物与第二掺杂物的S/D延伸区来实施。
该第一掺杂物的引入优选的包含防止该第一掺杂物进入预期要成为该IGFET的第三IGFET的S/D区带中一个S/D区带的S/D延伸区的半导体主体的第三部分中。然后，该第二掺杂物的引入包含以和将该第二掺杂物引入至该主体的第一部分中实质同步的方式将该第二掺杂物引入该主体的第三部分中。该第一掺杂物的引入通常会经由掩膜来选择性实施，该掩膜会让该第一掺杂物进入该主体的第一部分与第二部分中，同时实质上会阻止该第一掺杂物进入该主体的第三部分中。该第二掺杂物的引入会经由另一掩膜来选择性实施，该另一掩膜会让该第二掺杂物进入该主体的第一部分与第三部分中，同时实质上会阻止该第二掺杂物进入该主体的第二部分中。
借由前述方式引入该第一掺杂物与第二掺杂物，第一IGFET中依此方式所掺杂的S/D延伸区会接收两种掺杂物。第二IGFET中依此方式所掺杂的S/D延伸区仅会接收第一掺杂物。第二IGFET中依此方式所掺杂的S/D延伸区仅会接收第二掺杂物。该第一掺杂物与第二掺杂物的引入通常会在不同的掺杂物引入条件下实施，例如不同剂量。据此，该三个IGFET中依此方式所掺杂的S/D延伸区全部会有选择性不同的特征。所以，用于定义该S/D延伸区的程序仅利用两个S/D延伸区掺杂操作便有效地定义出具有选择性彼此不同特征的三个横向S/D延伸区。
该第一IGFET中另一S/D区带的S/D延伸区通常仅会接收该第一掺杂物与第二掺杂物中的一个，例如第一掺杂物。该第二IGFET中另一S/D区带的S/D延伸区因而仅会接收该第一掺杂物，而该第三IGFET中另一S/D区带的S/D延伸区则仅会接收该第二掺杂物。因为该第一IGFET中的S/D延伸区具有不同掺杂，所以该第一IGFET是非对称装置。该第二IGFET可能是对称装置，因为其S/D延伸区仅接收该第一掺杂物。同样，该第三IGFET可能是对称装置，因为其S/D延伸区仅接收该第二掺杂物。
简言之，本发明能够使本发明IGFET的源极延伸区中的垂直掺杂物轮廓以所需方式来组态。重要的是，仅利用两个S/D延伸区掺杂操作便定义出具有彼此不同特征的S/D延伸区的三个IGFET。用于定义该三个IGFET的S/D延伸区的程序非常有效。因此，本发明大幅超越先前技术。
附图说明
图1为使用满阱的现有技术对称长n沟道IGFET的正面剖视图。
图2为针对图1的IGFET，沿着上方半导体表面的净掺杂物浓度与和沟道中心相隔的纵向距离的函数关系图。
图3a与3b为针对图1，7a，及7b的IGFET，在两种各自不同的阱掺杂条件下，全部掺杂物浓度和沿着穿过该源极/漏极区带的虚拟垂直线的深度的函数关系图。
图4为使用倒退型空阱的现有技术对称长n沟道IGFET的正面剖视图。
图5与6分别为全部掺杂物浓度和沿着穿过图4的IGFET的纵向中心的虚拟垂直线的深度的函数的定性与定量关系图。
图7a与7b分别为现有技术非对称长n沟道IGFET和非对称短n沟道IGFET的正面剖视图。
图8a与8b为针对图7a及7b各自的IGFET，沿着该上方半导体表面的净掺杂物浓度与和沟道中心相隔的纵向距离的函数关系图。
图9分别为先、现有技术非对称长n沟道IGFET的正面剖视图。
图10a至10d为制造图9IGFET的代表步骤的正面剖视图。
图11.1至11.9为CIGFET半导体结构的九个部分各自的正面剖视图。
图12为图11.1的非对称n沟道IGFET的核心的放大正面剖视图。
图13a至13c分别为针对图12的非对称n沟道IGFET的个别掺杂物浓度、全部掺杂物浓度、以及净掺杂物浓度和沿着该上方半导体表面的纵向距离的函数关系图。
图14a至14c分别为个别掺杂物浓度、全部掺杂物浓度、及净掺杂物浓度和沿着穿过图12的非对称n沟道IGFET的主要源极部的虚拟垂直线的深度的函数关系图。
图15a至15c分别为个别掺杂物浓度、全部掺杂物浓度、及净掺杂物浓度和沿着穿过图12的非对称n沟道IGFET的源极延伸区的虚拟垂直线的深度的函数关系图。
图16a至16c分别为个别掺杂物浓度、全部掺杂物浓度、及净掺杂物浓度和沿着穿过图12的非对称n沟道IGFET的沟道区带的虚拟垂直线的深度的函数关系图。
图17a至17c分别为个别掺杂物浓度、全部掺杂物浓度、及净掺杂物浓度和沿着穿过图12的非对称n沟道IGFET的漏极延伸区的虚拟垂直线的深度的函数关系图。
图18a至18c分别为个别掺杂物浓度、全部掺杂物浓度、及净掺杂物浓度和沿着穿过图12的非对称n沟道IGFET的主要漏极部的虚拟垂直线的深度的函数关系图。
图19a与19b分别为图11.1的非对称n沟道IGFET与非对称p沟道IGFET的核心的变化部分的放大正面剖视图。
图20a至20c分别为个别掺杂物浓度、全部掺杂物浓度、及净掺杂物浓度和沿着穿过图19a的非对称n沟道IGFET的晕环袋部的虚拟垂直线的深度的函数关系图。
图21a至21c分别为个别掺杂物浓度、全部掺杂物浓度、及净掺杂物浓度和沿着穿过图19a的非对称n沟道IGFET的源极延伸区的虚拟垂直线的深度的函数关系图。
图22a与22b分别为图11.2的延伸型漏极n沟道IGFET与延伸型漏极p沟道IGFET的核心的放大正面剖视图。
图23a至23c分别为个别掺杂物浓度、全部掺杂物浓度、及净掺杂物浓度和沿着分别穿过图22a的延伸型漏极n沟道IGFET的主要阱区的一对虚拟垂直线的深度的函数关系图。
图24a至24c分别为个别掺杂物浓度、全部掺杂物浓度、及净掺杂物浓度和沿着分别穿过图22b的延伸型漏极n沟道IGFET的主要阱区的一对虚拟垂直线的深度的函数关系图。
图25a与25b分别为针对图22a与22b的延伸型漏极n沟道IGFET与延伸型漏极p沟道IGFET的各自制造实施方式，在多个栅极至源极电压数值处的线性漏极电流和漏极至源极电压的函数关系图。
图26a与26b分别为针对图22a与22b的延伸型漏极n沟道IGFET与延伸型漏极p沟道IGFET的各自制造实施方式的击穿电压和阱至阱间隔距离的函数关系图。
图27为针对图22a的延伸型漏极n沟道IGFET的实施方式在选定的阱至阱间隔距离处以及针对图22a的IGFET延伸到零阱至阱间隔距离处的线性漏极电流和漏极至源极电压的函数关系图。
图28a与28b分别为图22a的延伸型漏极n沟道IGFET与参考延伸型漏极n沟道IGFET的计算机仿真的剖视图。
图29分别为图11.3的对称低漏电型n沟道IGFET的核心的放大正面剖视图。
图30a至30c分别为针对图29的对称低漏电型n沟道IGFET的个别掺杂物浓度、全部掺杂物浓度、及净掺杂物浓度和沿着该上方半导体表面的纵向距离的函数关系图。
图31a至31c分别为个别掺杂物浓度、全部掺杂物浓度、及净掺杂物浓度和沿着穿过图29的对称低漏电型n沟道IGFET的任一源极/漏极区带的主要部的虚拟垂直线的深度的函数关系图。
图32a至32c分别为个别掺杂物浓度、全部掺杂物浓度、及净掺杂物浓度和沿着穿过图29的对称低漏电型n沟道IGFET的沟道区带的虚拟垂直线的深度的函数关系图。
图33a至33c、33d.1至33y.1、33d.2至33y.2、33d.3至33y.3、33d.4至33y.4、及33d.5至33y.5为制造图11.1至11.9的CIGFET半导体结构中图11.1至11.5描述的五个部分的代表步骤的正面剖视图。图33a至33c的步骤应用于图11.1至11.5中全部结构部分。图33d.1至33y.1呈现导致图11.1的结构部分的进一步步骤。图33d.2至33y.2呈现导致图11.2的结构部分的进一步步骤。图33d.3至33y.3呈现导致图11.3的结构部分的进一步步骤。图33d.4至33y.4呈现导致图11.4的结构部分的进一步步骤。图33d.5至33y.5呈现导致图11.5的结构部分的进一步步骤。
图34.1至34.3为图11.1至11.3分别所示CIGFET半导体结构部分三个变化部分的正面剖视图。
图35a至35c分别为个别掺杂物浓度、全部掺杂物浓度、以及净掺杂物浓度和沿着穿过图34.1的非对称n沟道IGFET的主要源极部和下方源极部的虚拟垂直线的深度的函数关系图。
图36a至36c分别为个别掺杂物浓度、全部掺杂物浓度、以及净掺杂物浓度和沿着穿过图34.1的非对称n沟道IGFET的主要漏极部和下方漏极部的虚拟垂直线的深度的函数关系图。
图37a至37c分别为个别掺杂物浓度、全部掺杂物浓度、以及净掺杂物浓度和沿着穿过图34.3的对称低漏电型n沟道IGFET的任一源极/漏极区带的主要部和下方部的虚拟垂直线的深度的函数关系图。
图38为根据本发明所组态的CIGFET半导体结构的n沟道部分的正面剖视图。
图39a至39c分别为个别掺杂物浓度、全部掺杂物浓度、以及净掺杂物浓度和沿着穿过图38的非对称n沟道IGFET的主要源极部的虚拟垂直线的深度的函数关系图。
图40a至40c分别为个别掺杂物浓度、全部掺杂物浓度、以及净掺杂物浓度和沿着穿过图38的非对称n沟道IGFET的源极延伸区的虚拟垂直线的深度的函数关系图。
图41a至41f为根据本发明制造图38的CIGFET的代表步骤的正面剖视图，它们基本上是从图331.1、331.3以及331.4的阶段开始。
图42a至42c分别为个别掺杂物浓度、全部掺杂物浓度、以及净掺杂物浓度和沿着穿过图12的非对称n沟道IGFET的变化的主要源极部的虚拟垂直线的深度的函数关系图。
图43a至43c分别为个别掺杂物浓度、全部掺杂物浓度、以及净掺杂物浓度和沿着穿过图12的非对称n沟道IGFET前述变化的沟道区带的虚拟垂直线的深度的函数关系图。
图44a至44c分别为个别掺杂物浓度、全部掺杂物浓度、以及净掺杂物浓度和沿着穿过图12的非对称n沟道IGFET前述变化的主要漏极部的虚拟垂直线的深度的函数关系图。
图45为在p沟道IGFET(例如图11.3、11.4、或11.6的p沟道IGFET)的栅极介电层中氮浓度和与该栅极介电层的上方表面相隔的正规化深度的函数关系图。
图46a至46g为生产图11.4与11.5的对称p沟道IGFET的氮化栅极介电层的代表步骤的正面剖视图，它们是从图33i.4以及33i.5的阶段之后所存在的结构处开始。
在优选的实施例的图式和说明中会运用相同的组件符号来表示相同或非常相似的项目或多个项目。在含有掺杂物分布关系图的图式中，有单撇记号(′)、双撇记号(″)、星号(*)、以及阱号(#)的组件符号数值部分分别表示其它图式中相同编号的区域或位置。就此来说，在不同掺杂物分布关系图中相同组件符号数所表示的曲线有相同的意义。
在掺杂物分布关系图中，“个别”掺杂物浓度的意义为每一个分开引入的n型掺杂物及每一个分开引入的p型掺杂物的单个浓度；而“全部”掺杂物浓度的意义则为全部(或绝对的)n型掺杂物浓度及全部(或绝对的)p型掺杂物浓度。掺杂物分布关系图中的“净”掺杂物浓度则为全部n型掺杂物浓度和全部p型掺杂物浓度之间的差异。当全部n型掺杂物浓度超过全部p型掺杂物浓度时，该净掺杂物浓度会被表示为净“n型”，而当全部p型掺杂物浓度超过全部n型掺杂物浓度时，该净掺杂物浓度则会被表示为净“p型”。
介电层厚度，尤其是栅极介电层的厚度会远小于许多其它IGFET组件和区域的维度。为清楚表示介电层，在IGFET的剖视图中通常会放大它们的厚度。
在某一实施例中，半导体区域的导电类型取决于在单组掺杂物引入条件下(也就是，基本上在单掺杂操作中)被引入至该区域中的半导体掺杂物，且该区域中的掺杂物浓度会从一个通用掺杂等级(举例来说，由“p”或“n”表示的中等等级)改变成另一通用掺杂物等级(举例来说，由“p-”或“n-”表示的轻度等级)，该区域中位于两个掺杂等级处的部分通常会以点状线来表示。IGFET的剖视图中的点虚线代表该垂直掺杂物分布关系图中的掺杂物分布位置。IGFET剖视图中的最大掺杂物浓度则是由含有缩写“MAX”的双点虚线来表示。
为方便起见，图11.3至11.9中对称IGFET的栅极电极全部显示为相同长度，尽管如下面给定的沟道长度数值所示，图11.4、11.5、及11.7至11.9中的IGFET的沟道长度通常会远大于图11.3与11.6的IGFET沟道长度。
代表制造过程中某步骤的图中的组件符号末端的字母“P”表示代表该制造过程的后期阶段(包含最终阶段在内)的图中某一区域的前驱物，而在该后期阶段图中“P”前面的组件符号部分便是表示该区域。
具体实施方式
内容清单
A.参考符号和其它预备信息
B.适用于混合信号应用的互补式IGFET结构
C.阱结构和掺杂特征
D.非对称高电压IGFET
D1.非对称高电压n沟道IGFET的结构
D2.非对称高电压n沟道IGFET的源极/漏极延伸区
D3.非对称高电压n沟道IGFET的源极/漏极延伸区中不同的掺杂物
D4.非对称高电压n沟道IGFET中的掺杂物分布
D5.非对称高电压p沟道IGFET的结构
D6.非对称高电压p沟道IGFET的源极/漏极延伸区
D7.非对称高电压p沟道IGFET的源极/漏极延伸区中不同的掺杂物
D8.非对称高电压p沟道IGFET中的掺杂物分布
D9.非对称高电压IGFET的共同特性
D10.非对称高电压IGFET的性能优点
D11.具有经特殊裁制晕环袋部的非对称高电压IGFET
E.延伸型漏极IGFET
E1.延伸型漏极n沟道IGFET的结构
E2.延伸型漏极n沟道IGFET中的掺杂物分布
E3.延伸型漏极n沟道IGFET的操作物理性
E4.延伸型漏极p沟道IGFET的结构
E5.延伸型漏极p沟道IGFET中的掺杂物分布
E6.延伸型漏极p沟道IGFET的操作物理性
E7.延伸型漏极IGFET的共同特性
E8.延伸型漏极IGFET的性能优点
E9.具有经特殊裁制晕环袋部的延伸型漏极IGFET
F.对称低电压低漏电IGFET
F1.对称低电压低漏电n沟道IGFET的结构
F2.对称低电压低漏电n沟道IGFET中掺杂物分布
F3.对称低电压低漏电p沟道IGFET
G.对称低电压低临界电压IGFET
H.标称临界电压大小的对称高电压IGFET
I.标称临界电压大小的对称低电压IGFET
J.对称高电压低临界电压IGFET
K.对称原生(native)低电压n沟道IGFET
L.对称原生高电压n沟道IGFET
M.大体上可应用于全部现有IGFET的信息
N.适用于混合信号应用的互补式IGFET结构的制造
N1.通用制造信息
N2.阱构成
N3.栅极构成
N4.源极/漏极延伸区和晕环袋部的构成
N5.栅极侧壁间隔部和源极/漏极区带主要部的构成
N6.最终处理
N7.p型深源极/漏极延伸区掺杂物的明显斜向植入
N8.非对称IGFET的源极/漏极延伸区中不同掺杂物的植入
N9.具有经特殊裁制晕环袋部的非对称IGFET的构成
O.垂直缓变源极-主体结和漏极-主体结
P.具有经多重植入源极延伸区的非对称IGFET
P1.具有经多重植入源极延伸区的非对称n沟道IGFET的结构
P2.具有经多重植入源极延伸区的非对称n沟道IGFET的制造
Q.源极-主体结和漏极-主体结下面的低突变(hypoabrupt)垂直掺杂物轮廓
R.氮化栅极介电层
R1.氮化栅极介电层中的垂直氮浓度轮廓
R2.氮化栅极介电层的制造
S.变化例
A.参考符号和其它预备信息
下文及图中运用的组件符号具有下面的意义，形容词“线性(lineal)”表示每单位IGFET宽度：
下文使用“表面邻接(surface-adjoining)”一词的意义为邻接(或延伸到)该上方半导体表面，也就是由单晶的或大部分为单晶的半导体材料所组成的半导体主体的上方表面。除非另外提及，否则所有提及的掺杂到单晶半导体材料中的深度是指该上方半导体表面下方的深度。同样的，除非另外提及，否则所有提及的一对象延伸至单晶半导体材料中的深度大过另一对象都是指关于该上方半导体表面为基准较深的深度。除非另外提及，否则IGFET的掺杂单晶半导体区中某一位置的每一个深度或平均深度都是从大体上延伸穿过该IGFET栅极介电层底部的平面处所测得的。
两个相同导电类型的邻接(或连续)的半导体区之间的界面会略微模糊。图中通常使用虚线来表示此界面。为达定量目的，位于背景掺杂物浓度处的半导体基板区及通过掺杂操作所形成的与该基板区相同导电类型的邻接半导体区之间的界面被视为位于全部掺杂物浓度为背景掺杂物浓度两倍的位置处。同样的，通过掺杂操作所形成相同导电类型的两个邻接半导体区之间的界面则被视为位于用于形成该两个区域的全部掺杂物的浓度相同的位置处。
除非另外提及，否则每当提及半导体掺杂物或杂质时，便指p型半导体掺杂物(由受体原子构成)或n型半导体掺杂物(由施体原子构成)。半导体掺杂物的”原子种类”是指构成该掺杂物的元素。在某些情况中，半导体掺杂物可能是由两种或多种不同原子种类所组成。
关于半导体掺杂物的离子植入，“含有掺杂物的粒子种类”是指含有要被植入的掺杂物并且会被离子植入设备引导至植入部位的粒子(原子或分子)。举例来说，元素硼或二氟化硼便能充当该含有掺杂物的粒子种类，用以离子植入该p型掺杂物硼。“粒子离子化电荷状态”是指在离子植入期间该含有掺杂物的粒子种类的电荷状态，也就是，单离子化、双离子化等。
IGFET的沟道长度L为沿着该上方半导体表面的IGFET的源极/漏极区带间的最小距离。本文中，IGFET的图绘沟道长度LDR为该IGFET的栅极长度的图绘数值。因为IGFET的源极/漏极区带必定延伸在IGFET的栅极电极下方，所以IGFET的沟道长度L小于IGFET的图绘沟道LDR。
IGFET的特征为具有两个正交的横向(水平)方向，也就是在大体上延伸平行于该上方(或下方)半导体表面的平面中互相垂直延伸的两个方向。两个横向方向在本文中称为纵向方向与横切方向。纵向方向为IGFET的长度的方向，也就是从其源极/漏极(再次称为“S/D”)区带中一方到其S/D区带中另一方的方向。横切方向则为IGFET的宽度的方向。
含有IGFET的半导体主体有两个正交的主要横向(水平)方向，也就是在大体上延伸平行于该上方(或下方)半导体表面的平面中互相垂直延伸的两个方向。任何CIGFET结构的实施方式中的IGFET通常被布局在该半导体主体上，让每一个IGFET的纵向方向会延伸在半导体主体的一个主要横向方向中。例如，某些IGFET的纵向方向会延伸在半导体主体的一个主要横向方向中，而其它IGFET的纵向方向则延伸在半导体主体的另一主要横向方向中。
当IGFET沿着其源极/漏极区带至中间沟道区带中时两者以大部分为镜像的方式来组态并且被组态至中间沟道区带中时，下文会将该IGFET描述为对称的。举例来说，沿着每一个源极/漏极区带有分离晕环袋部的IGFET在本文中通常会被描述为对称的，除了它们的长度之外，只要该源极/漏极区带大部分为彼此的镜像即可。不过，由于如在离子植入至一晕环袋中的位置期间会发生部分遮蔽(shadowing)之类的因素的关系，在沿着该上方半导体表面的该晕环袋中的掺杂物轮廓可能大部分不是镜像。在这些情况中，虽然IGFET会被描述为对称装置；但是，在IGFET的实际结构中则通常会有些许不对称。
不论对称或非对称，IGFET都会有被称为“偏压导通”状态及“偏压关闭”状态的两个偏压状态(或条件)，驱动电位(电压)存在于作为源极的S/D区带及作为漏极的S/D区带之间。在解释该两个偏压状态时为简化起见，在本文中将该作为源极的S/D区带和作为漏极的S/D区带分别称为源极和漏极。在偏压导通状态中，该IGFET会导通，IGFET的栅极电极和源极之间的电压VGS的数值会在驱动电位的影响下让电荷载流子从该源极处自由地流经该沟道抵达该漏极。当该IGFET为n沟道类型时，该电荷载流子便为电子；而当该IGFET为p沟道类型时，该电荷载流子则为空穴。
在偏压关闭状态中，该IGFET不导通，在源极和漏极之间虽然有驱动电位存在，但是只要该驱动电位的大小(绝对数值)不足以造成IGFET击穿，栅极至源极电压VGS的数值便不会让电荷载流子明显地从该源极处流经该沟道抵达该漏极。同样，n沟道IGFET的电荷载流子为电子，而p沟道IGFET的电荷载流子为空穴。在偏压关闭状态中，如果栅极至源极电压VGS的数值让IGFET处于偏压导通状态，源极和漏极便会因此偏压而让电荷载流子从该源极处自由地流经该沟道抵达该漏极。
更明确说，当下面条件成立时，n沟道IGFET便会处于偏压导通状态中：(a)其漏极相对于其源极具有合适的正电位；及(b)其栅极至源极电压VGS等于或超出其临界电压VT。然后，电子便会从源极处经由该沟道流到漏极。因为电子为负电荷载流子，所以正电流会从漏极流到源极。当其漏极相对于其源极在正的驱动电位处但是其栅极至源极电压VGS小于其临界电压VT时，n沟道IGFET便会处于偏压关闭状态，因此只要该正驱动电位不足以造成漏极至源极击穿，便不会有明显的电子流从该源极处经由该沟道抵达该漏极。增强型n沟道IGFET的临界电压VT通常为正，而耗尽型n沟道IGFET的临界电压VT则为负。
依照互补方式，当下面条件成立时，p沟道IGFET便会处于偏压导通状态中：(a)其漏极相对于其源极具有合适的负电位；以及(b)其栅极至源极电压VGS小于或等于其临界电压VT。空穴会从源极处经由该沟道流到漏极。因为空穴为正电荷载流子，所以正电流会从源极流到漏极。当其漏极相对于其源极在负电位处但是其栅极至源极电压VGS大于其临界电压VT时，p沟道IGFET便会处于偏压关闭状态，因此只要该负驱动电位的大小不足以造成漏极至源极击穿，便不会有明显的空穴流从该源极处经由该沟道抵达该漏极。增强型p沟道IGFET的临界电压VT通常为负，而耗尽型p沟道IGFET的临界电压VT则为正。
半导体材料中的电荷载流子通常指电子和空穴。当提及在局部电场的方向中移动的电荷载流子时，其意义为空穴大体上在该局部电场向量的方向移动，而电子则在与该局部电场向量相反的方向移动。
除非另外提及，否则本文中使用到的单数型或复数型“最大浓度”和“浓度最大值”用语大体上可交换使用，也就是，具有相同的意义。
为方便起见，决定IGFET主体材料的导电类型的半导体掺杂物被称为主体材料掺杂物。当IGFET运用阱区时，主体材料掺杂物包含半导体阱掺杂物。当主体材料掺杂物的浓度沿着下方主体材料位置在该上方半导体表面之下不超过S/D区带10倍深处达到子表面最大值，且从该主体材料掺杂物的最大浓度的子表面位置处沿着虚拟垂直线(其为从该主体材料掺杂物的最大浓度的子表面位置处延伸穿过该S/D区带)向上移到该S/D区带(也就是，该S/D区带的pn结)而减小到最多1/10时，IGFET的S/D区带以下的垂直掺杂物轮廓便被称为“低突变”。请参见美国专利案第7,419,863B1号以及美国专利公开案第2008/0311717A1号和第2008/0308878号中任一案(全部由Bulucea申请)。为简化起见，具有下方低突变垂直掺杂物轮廓的S/D区带的pn结有时候会被称为低突变结。
依照互补方式，当主体材料掺杂物的浓度沿着下方主体材料位置在该上方半导体表面之下不超过S/D区带10倍深处达到子表面最大值，但从该主体材料掺杂物的最大浓度的子表面位置处沿着虚拟垂直线(其从该主体材料掺杂物的最大浓度的子表面位置处延伸穿过该S/D区带)向上移到该S/D区带的pn结而减小至大于1/10时，IGFET的S/D区带以下的垂直掺杂物轮廓便被称为“非低突变(non-hypoabrupt)”。为简化起见，具有下方非低突变垂直掺杂物轮廓的S/D区带的pn结有时称为非低突变结。
B.适用于混合信号应用的互补式IGFET结构
图11.1至11.9(统称“图11”)是互补式IGFET(CIGFET)半导体结构的九个部分，特别适用于混合信号应用。图11中IGFET被设计成用以操作在三个不同的电压状态中。某些该IGFET操作跨越数伏特的电压范围，举例来说，3.0V的标称操作范围。这些IGFET在本文中通常会被称为“高电压”IGFET。其它操作跨越较小的电压范围，举例来说，1.2V的标称操作范围，并且同样地，在本文中通常会被称为“低电压”IGFET。其余的IGFET操作跨越该高电压IGFET和低电压IGFET的更大电压范围，在本文中通常会被称为“延伸型电压”IGFET。延伸型电压IGFET的操作电压通常为至少10V，举例来说，标称12V。
图11中的IGFET使用两种不同平均标称厚度的栅极介电层，高数值tGdH和低数值tGdL。高电压IGFET和延伸型电压IGFET中的栅极电介质厚度都为高数值tGdH。对3.0V操作来说，当栅极电介质材料为硅氧化物或大部分为硅氧化物时，高栅极电介质厚度tGdH为4至8nm，优选地，5至7nm，通常为6至6.5nm。低电压IGFET中的栅极电介质厚度都为低数值tGdL。对1.2V操作来说，相同地，当栅极电介质材料为硅氧化物或大部分为硅氧化物时，低栅极电介质厚度tGdL为1至3nm，优选地，1.5至2.5nm，通常为2nm。下面针对图11的IGFET的参数所提出的所有典型数值通常应用在该栅极介电层具有前面典型厚度数值的CIGFET半导体结构的实施中。
非对称IGFET出现在图11.1和11.2中，而对称IGFET则出现在图11.3至11.9中。更明确地说，图11.1所绘的是非对称高电压n沟道IGFET 100以及具有类似组态的非对称高电压p沟道IGFET 102。非对称IGFET 100与102被设计成用于单向电流应用。图11.2中所绘的是非对称延伸型漏极n沟道IGFET 104以及具有类似组态的非对称延伸型漏极p沟道IGFET 106。延伸型漏极IGFET104与106构成特别适用于运用大于数伏特电压应用的延伸型电压装置，例如：电力装置、高压开关、电可擦可编程只读存储器(EEPROM)编程电路系统、以及静电放电(ESD)保护装置。由于其不对称的关系，每一个IGFET 100、102、104、或106通常使用在其沟道区带电流总是在相同方向的情况中。
移动到对称IGFET，图11.3所绘的是对称低电压低漏电n沟道IGFET 108以及具有类似组态的对称低电压低漏电p沟道IGFET 110。此处的“低漏电”一词指IGFET 108和110被设计成具有非常低的漏电流。低临界电压大小的对称低电压n沟道IGFET112以及具有类似组态的低临界电压大小的对称低电压p沟道IGFET 114图示在图11.4中。因为此处的VT是作为临界电压的符号，所以，IGFET 112与114通常被称为低VT装置。
图11.5所绘的是有标称VT大小的对称高电压n沟道IGFET 116及具有类似组态的标称VT大小的对称高电压p沟道IGFET 118。标称VT大小的对称低电压n沟道IGFET 120以及具有类似组态的标称VT大小的对称低电压p沟道IGFET 122图示在图11.6中。图11.7是对称高电压低VT n沟道IGFET 124以及具有类似组态的对称高电压低VT p沟道IGFET 126。
如下文进一步说明，非对称IGFET 100与102以及对称IGFET 108、110、112、114、116、118、120、122、124和126全部会各自使用p型阱与n型阱。延伸型漏极IGFET 104与106中的某些区域是由被用来形成该p型阱与n型阱的掺杂引入物所定义。因此，延伸型漏极IGFET 104与106会有效地使用p型阱与n型阱。
图11.8所绘为一对对称原生低电压n沟道IGFET 128和130。一对各自对应的对称原生高电压n沟道IGFET 132和134则图示在图11.9中。此处的“原生”一词意谓着n沟道IGFET 128、130、132、及134未使用任何阱。明确地说，原生n沟道IGFET 128、130、132、及134是直接由形成图11CIGFET结构起始区域的轻度掺杂p型单晶硅产生。IGFET 128和132为标称VT装置。IGFET 130和134为低VT装置。
每个对称IGFET112、114、124和130的临界电压VT可为正的或者负的。因此，IGFET 112、114、124、130可为增强型(通常为导通)装置或耗尽型(通常为关闭)装置。IGFET 112通常为增强型装置。IGFET 114、124、及130通常是耗尽型装置。此外，对称IGFET 126与134为耗尽型装置。
为减少长串组件符号的数量，图11中IGFET群100、102、104、106、108、110、112、114、116、118、120、122、124、126、128、130、132、134在本文中会统称为“图中所示”IGFET，而不会列出它们的组件符号。同样地，本文中经常会以具有该子群特征的用语来进一步表示由图中所示IGFET组成的子群。举例来说，对称IGFET 108、110、112、114、116、118、120、122、124、126、128、130、132、134经常会简单地表示为图中对称IGFET。同样地，本文中经常会将该图中所示IGFET的组件表示成图中所示IGFET的组件，而不会列出该组件的组件符号。相同的过程则会应用至该图中所示IGFET子群的组件。
记住前面的识别约定，图中所示对称IGFET全部适用于数字电路系统应用。必要时，任何该图中所示对称IGFET都能运用在模拟电路系统应用中。该图中所示对称IGFET所提供的不同特征能让电路设计者选择最符合特殊电路需求的IGFET。
非对称IGFET 100与102及图中所示对称IGFET虽然为方便起见全部绘制成长沟道装置；不过，任何这些IGFET都能以短沟道版本实施，尤其是低漏电IGFET 108、110、120、及122。在这种情况中，对称IGFET 108、110、120、或122的短沟道版本中的晕环袋部(下文会作进一步讨论)便能够如上面提及的美国专利案第6,548,842号中所述般的合并在一起。
通常没有特殊的沟道长度数值区分短沟道体系的IGFET操作和长沟道体系的IGFET操作；或者，通常没有特殊的沟道长度数值会分辨短沟道IGFET和长沟道IGFET。短沟道IGFET或操作在短沟道体系中的IGFET其特征明显受到短沟道效应影响的IGFET。长沟道IGFET或是操作在长沟道体系中的IGFET，则与短沟道IGFET相反。在美国专利案第6,548,842号的先前技术中，虽然约0.4μm的沟道长度数值粗略构成短沟道体系和长沟道体系之间的界面；不过，该长沟道/短沟道界面仍能出现在更高或较低数值的沟道长度处，取决于下面各项因素，例如，栅极电介质厚度、最小可印刷特征图样大小、沟道区带掺杂物浓度、以及源极-主体结深度/漏极-主体结深度。
图11中的非对称IGFET 100与102被绘制成使用形成在轻度掺杂p型单晶硅所组成的起始区域中的共同深n阱(下文会作进一步讨论)。或者，以没有深n阱的版本来提供每一个IGFET 100或102。在优选地实施方式中，n沟道IGFET 100会使用深n阱，而p沟道IGFET 102则没有深n阱。尽管图中所示对称IGFET都未使用深n阱，但是图中所示每一个非原生对称IGFET都能以使用深n阱的版本来替代。当用于图中所示一非原生n沟道IGFET时，该深n阱便会电气隔离该n沟道IGFET的p型主体区和下方p-单晶硅。这会让该n沟道IGFET和每一个其它的n沟道IGFET电气隔离。在相邻的p沟道IGFET(例如图11实施例中的IGFET 102)下方延伸用于非原生n沟道IGFET(例如IGFET 100)的深n阱通常会提高IGFET组装密度。
或者，能从轻度掺杂n型单晶硅所组成的起始区处来制造该图中所示非原生IGFET。在此情况下，会以实施该深n阱的互补功能的对应深p阱来替代该深n阱。图中所示原生n沟道IGFET需要p型起始单晶区且因此不会出现在使用n-起始单晶硅区的最终CIGFET结构中。不过，每一个图中所示原生n沟道IGFET都能被形成在该n-起始单晶硅中的对应原生p沟道IGFET来取代。
图11的CIGFET结构可包含主要通过适当地减小栅极电介质厚度及/或调整掺杂条件而获得的低电压版本的非对称高电压IGFET 100与102。前面所述的从p-起始单晶硅区变成n-起始单晶硅区以及使用或不使用深p阱与深n阱有关的理论都可应用至IGFET 100、102、104及106的变化例。
图中所示IGFET以及图中所示IGFET的上述变化例以外的电路组件可能被提供在图11的CIGFET结构的其它部件中(未图示)。举例来说，双极晶体管与二极管，以及各种类型的电阻器、电容器、及/或电感器都可被设置在此CIGFET结构中。该双极晶体管可能会根据上面提及的国际专利申请PCT/US2010/000884，律师档案编号第NS-7307WO号之中所述的组态。
该电阻器可为单晶硅组件或多晶硅组件。由额外电路组件而定，该CIGFET结构还含有该额外组件的适当的电气隔离作用。该图中所示IGFET及上述变化例中被选定的IGFET通常会出现在图11CIGFET结构的任何特殊实施方式中。简言之，图11CIGFET结构的架构提供适用于混合信号IC应用的IGFET及其电路组件。
C.阱结构和掺杂特征
图中所示IGFET的单晶硅组件会构成具有轻度掺杂p型基板区136的掺杂单晶硅半导体主体的一部分。由电气绝缘材料所组成的经图样化场区138(通常主要由硅氧化物所组成)会被放在该半导体主体的上方表面的凹陷处中。图中场绝缘区138虽然在图11中绘制为浅沟槽隔离类型；不过，也能够以其它方式来组态。
放在该上方半导体表面凹陷处的场绝缘区138定义一组横向分离的有源半导体岛。在图11中出现二十个此种有源岛140、142、144A、144B、146A、146B、148、150、152、154、156、158、160、162、164、166、168、170、172、174。非延伸型漏极IGFET100、102、108、110、112、114、116、118、120、122、124、126、128、130、132、134分别使用岛140、142、148、150、152、154、156、158、160、162、164、166、168、170、172、174。n沟道延伸型漏极IGFET 104使用岛144A与144B。类似地，p沟道延伸型漏极IGFET 106使用岛146A与146B。在某些实施例中，两个或多个图11中IGFET及前述的IGFET变化例会用于一有源岛中。举例来说，这会发生在当两个或多个IGFET共享源极或漏极之类的组件时。
半导体主体含有：主要阱区180、182、184A、184B、186A、186B、188、190、192、194、196、198、200、202、204、及206；深中度掺杂n型阱区210与212；以及隔离中度掺杂p型阱区216。与该图中所示主要阱区、深n阱区210与212、以及基板区136产生电气接触是通过由场绝缘区138被定义在该上方半导体表面中的额外横向分离的有源半导体岛(未图示)来达成。
深n阱区210与212会与p-基板区136分别构成隔离pn结220与222。如此一来，深n阱区210与212会比图11中其它阱区更深入延伸至该半导体主体之中。基于此理由，主要阱区180、182、184A、184B、186A、186B、188、190、192、194、196、198、200、202、204、206以及隔离阱区216便被视为浅阱区。
主要阱区180、184A、188、192、196、200以及204分别为n沟道非原生IGFET 100、104、108、112、116、120以及124的p型阱。主要阱区186B为p沟道非原生IGFET106的p型阱。主要阱区182、186A、190、194、198、202以及206分别为非原生p沟道IGFET 102、106、110、114、118、122以及126的n型阱。主要阱区184B则为非原生n沟道IGFET 104的n型阱。
为方便起见，图11所绘的所有图中所示主要阱区都延伸至该半导体主体的相同深度之中。不过，图中所示p型主要阱的深度则可能会略小于，或略大于图中所示n型主要阱的深度。另外，某些图中所示p型主要阱会比其它图中所示p型主要阱更深入延伸至该半导体主体之中，根据每一个图中所示p型主要阱是并入p-基板区136之中或是接合深n阱而定。同样地，某些图中所示n型主要阱会比其它图中所示n型主要阱更深入延伸至该半导体主体之中，根据每一个图中所示n型主要阱是并入p-基板区136之中或是接合深n阱而定。
就并入相同导电类型的下方掺杂单晶硅区之中的掺杂单晶硅区的深度来说，上方单晶硅区的深度被视为出现在定义该上方区的半导体掺杂物的浓度等于定义该下方区的半导体掺杂物的浓度的位置处。因此，并入较深n型阱区(例如，深n阱210或212)之中的n型主要阱区(例如，n型主要阱182或186A)的深度会出现在定义该两种n型阱的n型半导体掺杂物的浓度为相等的位置处。当p-基板区136是由具有实质上均匀的背景掺杂物浓度的p型单晶硅产生时，并入基板区136之中的p型阱区(例如，p型主要阱184A)的深度便会出现在该p型阱掺杂物浓度为该p型背景掺杂物浓度两倍的位置处。
p型主要阱区180会构成非对称高电压n沟道IGFET100的主体材料或主体材料区，且与深n阱区210构成隔离pn结224。参见图11.1。n型主要阱区182并入深n阱210中。n型主要阱182和深n阱210的结合构成非对称高电压p沟道IGFET 102的主体材料或主体材料区。
在深n阱210位于n沟道IGFET 100的p型主要阱区180下方但却没有延伸在p沟道IGFET 102下方的实施例中(未图示)，p型主要阱区180再一次构成n沟道IGFET 100的主体材料(区)。不过，n型主要阱182接着会独自构成p沟道IGFET 102的主体材料(区)，且会与基板区136构成pn结。在完全没有深n阱210的实施例中(未图示)，p型主要阱区180和p-基板区136的结合会构成n沟道IGFET 100的主体材料，而n型主要阱182则再一次构成p沟道IGFET 102的主体材料且和基板区136构成pn结。
p型主要阱区184A并入p-基板区136之中，如图11.2所示。p型主要阱184A和p-基板区136的结合会构成延伸型漏极n沟道IGFET 104的主体材料或主体材料区。IGFET 104的n型主要阱区184B则会和基板区136构成漏极-主体pn结226，下文会作进一步讨论。
n型主要阱区186A会并入深n阱212之中。n型主要阱186A和深n阱212的结合会构成延伸型漏极p沟道IGFET 106的主体材料或主体材料区。IGFET 106的p型主要阱区186B会和深n阱212构成部分漏极-主体pn结228，下文会作进一步讨论。
p阱区216位于场绝缘区138的下方以及IGFET 104的n型主要阱区184B和IGFET 106的深n阱区212之间。因为IGFET 104与106操作在非常高的电压处并且在图11.2的实施例中彼此相邻，所以，p阱216会让IGFET 104与106相互电气隔离。在延伸型漏极IGFET 104与106彼此不相邻的实施例中，p阱216则会被删除。
p型主要阱区188和p-基板区136的结合会构成对称低电压低漏电n沟道IGFET 108的主体材料或主体材料区。参见图11.3。n型主要阱区190则会构成对称低电压低漏电p沟道IGFET110的主体材料或主体材料区，并且会和基板区136构成隔离pn结230。
类似地，对称低电压低VT n沟道IGFET 112的主体材料(区)是结合p型主要阱区192和p-基板区136而构成的。参见图11.4。n型主要阱区194则会构成对称低电压低VT p沟道IGFET114的主体材料(区)，并且会和基板区136构成隔离pn结232。
p型主要阱区196和p-基板区136的结合会构成对称高电压标称VT n沟道IGFET 116的主体材料(区)。参见图11.5。n型主要阱区198则会构成对称高电压标称VT p沟道IGFET 118的主体材料(区)，且会和基板区136构成隔离pn结234。
对称低电压标称VT n沟道IGFET 120的主体材料(区)是由结合p型主要阱区200和p-基板区136而构成的。参见图11.6。n型主要阱区202则会构成对称低电压标称VT p沟道IGFET 122的主体材料(区)，并且会和基板区136构成隔离pn结236。
p型主要阱区204和p-基板区136的结合会构成对称高电压低VT n沟道IGFET 124的主体材料(区)。参见图11.7。n型主要阱区206则构成对称高电压低VT p沟道IGFET 126的主体材料(区)，且和基板区136构成隔离pn结238。
p-基板区136会独自构成每一个原生n沟道IGFET128、130、132、及134的主体材料(区)。参见图11.8与11.9。
主要阱区180、182、184A、184B、186A、186B、192、194、204及206全部为空倒退型阱。更明确地说，n沟道IGFET 100、112、或124的p型主要阱180、192或204掺杂着同样出现在该IGFET的S/D区带之中的p型半导体掺杂物。该p型掺杂物的浓度会：(a)在横向延伸于IGFET 100、112或124的大部分所有的沟道区带和S/D区带中每一个的下方的子表面最大浓度位置处局部达到子表面浓度最大值，以及(b)从该子表面最大浓度位置处沿着选定的垂直位置经由该IGFET的S/D区带中的一指定S/D区带向上移到该上方半导体表面时会减小到最多1/10，优选地，最多1/20，更优选地，最多1/40。相较于IGFET的指定S/D区带的最大深度，IGFET100、112或124的p型主要阱180、192、或204中的p型掺杂物的最大浓度的子表面位置会出现其在不超过10倍深的地方，优选地不超过5倍深的地方，更优选地，不超过4倍深的地方。
如下文进一步讨论，p型晕环袋部出现在沿着非对称IGFET 100的源极中。IGFET 100的指定S/D区带通常指其漏极，但是在沿着源极中没有p型晕环袋部的IGFET 100的变化例中，该指定S/D区带则可能是其源极或漏极。该指定S/D区带可以是对称IGFET 112或124的任一S/D区带。
除此之外，该p型掺杂物的浓度在从n沟道IGFET 100、112或124的p型空主要阱180、192或204中的子表面最大浓度位置处沿着IGFET 100、112或124的选定的垂直位置移到其指定S/D区带时会以基本上单调的方式减小至通常大于1/10。因为相较于IGFET的指定S/D区带的最大深度，IGFET 100、112或124的p型主要阱180、192或204中的p型掺杂物的最大浓度的子表面位置会出现在不超过10倍深的地方，所以IGFET 100、112或124的指定S/D区带下方的掺杂物轮廓通常为非低突变。该p型掺杂物的浓度在从IGFET 100、112或124的子表面最大浓度位置处沿着IGFET 100、112或124的选定的垂直位置移到其指定S/D区带时的减小通常为基本上无弯折，也就是不会有任何弯折。
前面所述n沟道IGFET 100、112或124的p型空主要阱区180、192或204中的p型掺杂物的局部浓度最大值是由于将p型半导体掺杂物(本文中称为p型空主要阱掺杂物)引入该半导体主体中所造成的。对具有p型晕环袋部的非对称IGFET 100来说，晕环袋是由被引入该半导体主体中的额外p型半导体掺杂物(本文中称为p型源极晕环掺杂物或沟道缓变掺杂物)来产生的，所以，会在深度远小于由该p型空主要阱掺杂物所产生的浓度最大值处达到额外的局部浓度最大值。为清楚区分p型空主要阱180中的此两种p型浓度最大值，由该p型空主要阱掺杂物所产生的p型浓度最大值在本文中通常会被称为阱180中的“深”p型空阱浓度最大值。依照对应方式，由p型源极晕环掺杂物所产生的p型浓度最大值在本文中通常会被称为阱180中的“浅”p型空阱浓度最大值。p型源极晕环掺杂物在本文中也可被称为p型源极侧晕环袋掺杂物或简称为p型源极侧袋掺杂物。
非对称n沟道IGFET 100的p型晕环袋可能会在IGFET100的短沟道版本中抵达其漏极。不过，不论IGFET 100作为图中所示长沟道装置或短沟道装置实施，通常均不出现有大量的p型源极晕环掺杂物完全横向跨越该漏极。必会有虚拟垂直线延伸穿过IGFET 100的漏极且没有大量的p型源极晕环掺杂物。据此，沿着IGFET 100的源极中出现的p型晕环袋部的存在并不妨碍其符合下面标准：p型空主要阱区180中的p型掺杂物(也就是全部p型掺杂物)的浓度从该深p型空阱浓度最大值处沿着选定的垂直位置经由该IGFET的S/D区带中的指定S/D区带向上移到该上方半导体表面时减小到最多1/10，且p型空主要阱区180中沿着该选定垂直位置的全部p型掺杂物的浓度在从该深p型空阱浓度最大值的子表面位置处沿着该选定垂直位置移到该IGFET的指定S/D区带时通常以基本上单调且无弯折方式减小。
除了符合上述p型阱浓度准则之外，n沟道IGFET 100、112或124的p型空主要阱区180、192或204中的全部p型掺杂物的浓度在从该IGFET的指定S/D区带的pn结处沿着该选定的垂直位置移到该上方半导体表面时优选地会以基本上单调的方式减小。p型半导体掺杂物的累积可能偶尔会发生在IGFET 100、112或124的指定S/D区带的上方表面中。如果这样的话，p型空主要阱180、192或204中的全部p型掺杂物的浓度在从指定S/D区带的pn结处沿着选定的垂直位置移到与该上方半导体表面相隔不超过该指定S/D区带的pn结的最大深度的20％的位置点时会以基本上单调的方式减小。
和p型空主要阱区180、192以及204中的掺杂物浓度特征类似，p沟道IGFET 102、114或126的n型空主要阱区182、194或206会掺杂着同样出现在该IGFET的S/D区带中的n型半导体掺杂物。该n型掺杂物的浓度会：(a)在横向延伸于IGFET 102、114、或126的大部分所有的沟道区带和S/D区带每一个的下方的子表面最大浓度位置处局部达到子表面浓度最大值，及(b)从该子表面最大浓度位置处沿着选定的垂直位置经过该IGFET的S/D区带中的一指定S/D区带向上移到该上方半导体表面时减小到该子表面最大浓度的最多1/10，优选地，最多1/20，更优选地，最多1/40。相较于IGFET的指定S/D区带的最大深度，IGFET 102、114或126的n型主要阱182、194或206中的n型掺杂物的最大浓度的子表面位置会出现在不超过10倍深的地方，优选地，不超过5倍深的地方，更优选地，不超过4倍深的地方。
如下文的讨论，n型晕环袋部出现在沿着非对称IGFET102的源极中。IGFET 102的指定S/D区带通常是它的漏极；不过，在源极中没有n型晕环袋部的IGFET 102的变化例中，该指定S/D区带则可能是其源极或漏极。该指定S/D区带可以是对称IGFET114或126的任一S/D区带。
同样地，该n型掺杂物的浓度在从p沟道IGFET 102、114或126的n型空主要阱182、194或206中的子表面最大浓度位置处沿着IGFET 102、114或126的选定的垂直位置移到其指定S/D区带时会以基本上单调方式减小至大于1/10。结果，IGFET 102、114或126的指定S/D区带下方的掺杂物轮廓通常为非低突变。该n型掺杂物的浓度在从IGFET 102、114或126的子表面最大浓度位置处沿着IGFET 102、114或126的选定的垂直位置移到其指定S/D区带时的减小通常为基本上无弯折的。
前面所述的n沟道IGFET 102、114或126的n型主要阱区182、194或206中的n型掺杂物的局部浓度最大值是因为将n型半导体掺杂物(本文中称为n型空主要阱掺杂物)引入该半导体主体中所造成的。对具有n型晕环袋部的非对称IGFET 102来说，n型晕环袋是由被引入该半导体主体中的额外n型半导体掺杂物，本文中称为n型源极晕环(或沟道缓变)掺杂物产生的，所以会在深度远小于由该n型空主要阱掺杂物所产生的浓度最大值处达到额外的局部浓度最大值。为清楚地区分n型空主要阱182中的两种n型浓度最大值，由该n型空主要阱掺杂物所产生的n型浓度最大值在本文中通常会被称为阱182中的“深”n型空阱浓度最大值。依照对应方式，由n型源极晕环掺杂物所产生的n型浓度最大值在本文中通常会被称为阱182中的“浅”n型空阱浓度最大值。n型源极晕环掺杂物在本文中也可被称为n型源极侧晕环袋掺杂物或简称为n型源极侧袋掺杂物。
非对称p沟道IGFET 102的n型晕环袋可能会在IGFET102的短沟道版本中抵达其漏极。不过，不论IGFET 102在长沟道形式或短沟道形式实施，通常均不会出现有大量的n型源极晕环掺杂物完全横向跨越该漏极。必定会有虚拟垂直线延伸穿过IGFET102的漏极且没有大量的n型源极晕环掺杂物。因此，沿着IGFET102的源极中存在的n型晕环袋部并不会妨碍其符合下面标准：n型空主要阱区182中的n型掺杂物(也就是全部n型掺杂物)的浓度从该深n型浓度最大值子表面位置处沿着选定的垂直位置经过该IGFET的S/D区带中的一指定S/D区带向上移到该上方半导体表面时会减小到最多1/10，而且n型空主要阱区182中沿着该选定的垂直位置的全部n型掺杂物的浓度在从该深n型浓度最大值的子表面位置处沿着该选定的垂直位置移到该IGFET的指定S/D区带时通常会以基本上单调且基本上无弯折方式减小。
除了符合上述n型阱浓度准则之外，n沟道IGFET 102、114或126的n型空主要阱区182、194或206中的全部n型掺杂物的浓度在从该IGFET的指定S/D区带的pn结处沿着选定的垂直位置移到该上方半导体表面时优选地会以基本上单调的方式减小。n型半导体掺杂物的累积可能偶尔会发生在IGFET 102、114或126的指定S/D区带的顶端。在这样的情况中，n型空主要阱182、194或206中的全部n型掺杂物的浓度在从该指定S/D区带的pn结处沿着该选定的垂直位置移到与该上方半导体表面相隔不超过该指定S/D区带的pn结的最大深度20％的位置点时会以基本上单调的方式减小。
因为主要阱区180、182、192、194、204、206为空阱，所以IGFET 100、102、112、114、124、126的沟道区带中的全部半导体掺杂物的数量会少于使用满主要阱区的其它对应IGFET的沟道区带。因此，相较于在具有满主要阱的其它对应IGFET的晶格中，因为和掺杂原子产生碰撞所造成的电荷载流子(n沟道IGFET的电子及p沟道IGFET的空穴)的散射出现在IGFET100、102、112、114、124及126的沟道区带的晶格中会少于使用满阱的其它对应IGFET的晶格中。所以，IGFET 100、102、112、114、124、126的沟道区带中的电荷载流子的移动率会提高。这会让非对称IGFET 100与102有增高的转换速度。
就延伸型漏极IGFET 104与106的空主要阱区184A、184B、186A及186B来说，n沟道IGFET 104的p型空主要阱184A或p沟道IGFET 106的p型空主要阱186B中的p型半导体掺杂物的浓度会：(a)在阱184A或186B中的子表面最大浓度位置处局部达到子表面浓度最大值，及(b)从该子表面最大浓度位置处沿着选定垂直位置经过该阱184A或186B向上移到该上方半导体表面时会减小到该子表面浓度最大值的最多1/10，优选地最多1/20，更优选的最多1/40。如下文进一步讨论，穿过n沟道IGFET 104的阱184A的选定的垂直位置位于其晕环袋侧。穿过p沟道IGFET 106的阱186B的选定垂直位置会延伸穿过有源岛146A。p型主要阱184A或186B中沿着该选定垂直位置的p型掺杂物的浓度通常会以基本上单调方式减小。相较IGFET的源极的最大深度，IGFET 104或106的p型主要阱184A或186B的p型掺杂物的最大浓度的子表面位置会出现在不超过10倍深的地方，优选的不超过5倍深的地方，更优选的不超过4倍深的地方。
前述的p型空主要阱区184A与186B中的p型掺杂物的局部浓度最大值是将p型空主要阱掺杂物引入该半导体主体中所造成的。每一个p型空主要阱184A或186B中的p型掺杂物的浓度通常会在深度远小于由阱184A或186B中的p型空主要阱掺杂物所产生的浓度最大值处达到额外的局部浓度最大值。为清楚区分每一个主要阱184A或186B中的此两种p型浓度最大值，由阱184A或186B中的p型空主要阱掺杂物所产生的p型浓度最大值在本文中通常会被称为阱184A或186B中的“深”p型空阱浓度最大值。依照对应方式，由每一个主要阱184A或186B中额外p型掺杂物所产生的p型浓度最大值在本文中通常会被称为阱184A或186B中的“浅”p型空阱浓度最大值。
每一个p型空主要阱区184A或186B中的浅p型空阱浓度最大值是因为被引入至该p型空主要阱184A或186B中的额外p型空阱半导体掺杂物所造成并且仅会部分横向延伸跨越阱184A或186B。必定会有虚拟垂直线延伸穿过p型阱184A或186B并且没有大量额外的p型空阱掺杂物。因此，出现在阱184A或186B中的额外p型空阱掺杂物并不妨碍其满足下面的p型空阱标准：从该深p型空阱浓度最大值的子表面位置处沿着选定的垂直位置经由该阱184A或186B向上移到该上方半导体表面时，阱184A或186B的p型掺杂物浓度，即全部的p型掺杂物会减小到最多1/10且阱184A或186B中沿着该选定的垂直位置的全部p型掺杂物的浓度通常会以基本上单调方式减小。
依照互补方式，n沟道IGFET 104的n型空主要阱区184B或p沟道IGFET 106的p型空主要阱区186A中的n型半导体掺杂物的浓度同样会：(a)在空主要阱区184B或186A中的子表面最大浓度位置处局部达到子表面浓度最大值，及(b)从该子表面最大浓度位置处沿着选定垂直位置经由该阱184B或186A向上移到该上方半导体表面时会减小到该子表面浓度最大值的最多1/10，优选的最多1/20，更优选的最多1/40。如下文进一步讨论，穿过n沟道IGFET 104的阱184B的该选定垂直位置会延伸穿过有源岛144A。穿过p沟道IGFET 106的阱186A的该选定的垂直位置位于其晕环袋侧。p型主要阱184B或186A中沿着该选定的垂直位置的n型掺杂物的浓度通常会以基本上单调的方式减小。相较于IGFET的源极的最大深度，IGFET 104或106的n型主要阱184B或186A中的n型掺杂物的最大浓度的子表面位置会出现在不超过10倍深的地方，优选地不超过5倍深的地方，更优选地不超过4倍深的地方。p型阱184A或186B中的p型掺杂物及n型阱184B或186A中的n型掺杂物会达到这些局部浓度最大值的垂直位置的实施例会在下文配合图22a、22b、23a至23c、及24a至24c提出。
前面所述的n型空主要阱区184B与186A中的n型掺杂物的局部浓度最大值是因为将n型空主要阱掺杂物引入该半导体主体中所造成。每一个n型空主要阱184B或186A中的n型掺杂物的浓度通常会在深度远小于由阱184B或186A中的n型空主要阱掺杂物所产生的浓度最大值处达到额外的局部浓度最大值。为清楚区分每一个主要阱184B或186A中的此两种n型浓度最大值，由每一个184B或186A中的n型空主要阱掺杂物所产生的n型浓度最大值在本文中通常会被称为阱184B或186A中的“深”n型空阱浓度最大值。依照对应方式，由每一个主要阱184B或186A中额外n型掺杂物所产生的n型浓度最大值在本文中通常会被称为阱184B或186A中的“浅”n型空阱浓度最大值。
每一个n型空主要阱区184B或186A中的浅n型空阱浓度最大值是因为被引入至该n型空主要阱184B或186A中的额外n型空阱半导体掺杂物所造成并且仅会部分横向延伸跨越阱184B或186A。必定会有虚拟垂直线延伸穿过n型阱184B或186A并且没有大量额外的n型空阱掺杂物。因此，出现在阱184B或186A中的额外n型空阱掺杂物并不会妨碍其满足下面的n型空阱标准：从该深n型空阱浓度最大值的子表面位置处沿着选定垂直位置经由该阱184B或186A向上移到该上方半导体表面时，阱184B或186A的n型掺杂物浓度，即全部的n型掺杂物会减小到最多1/10，而且阱184B或186A中沿着该选定垂直位置的全部n型掺杂物的浓度通常会以基本上单调方式减小。
图11.2中标记着“MAX”的双点虚线是表示下面的子表面位置：(a)p型空主要阱区184A与186B中的p型深局部浓度最大值，及(b)n型空主要阱区184B与186A中的n型深局部浓度最大值。如这些直线所示，延伸型漏极n沟道IGFET 104的n型空主要阱184B中的深n型浓度最大值会出现在与该IGFET的p型空主要阱184A中的深p型浓度最大值约略相同的深度处。同样地，延伸型漏极p沟道IGFET 106的p型空主要阱186B中的深p型浓度最大值会出现在和该IGFET 106的n型空主要阱186A中的深n型浓度最大值约略相同的深度处。
如下文进一步讨论，空主要阱区184B与186B会各自部分或全部充当延伸型漏极IGFET 104与106的漏极。将主要阱184B与186B组态成空倒退型阱，每一个IGFET 104与106中的电场的最大值会出现在该单晶硅的本体中，而不是如一般的出现在常用的延伸型漏极IGFET沿着该上方半导体表面中。明确地说，每一个IGFET 104或106中的电场的最大值会沿着该漏极与主体材料之间的pn结出现在阱184B或186B中的主要阱掺杂物的前述局部浓度最大值的子表面位置或是靠近该位置。结果，发生在IGFET 104或106的单晶硅的本体(尤其是漏极的本体)中的冲击离子化会比较多，而不是如一般出现在常用延伸型漏极IGFET中沿着该上方半导体表面的单晶硅中。
相较于发生在沿着该上方半导体表面的单晶硅中被注入实质冲击离子化的一般延伸型漏极IGFET的栅极介电层中的电荷载流子，通常将冲击离子化转移到该单晶硅的本体处，抵达该上方半导体表面具有足以注入延伸型漏极IGFET 104与106的栅极介电层中的电荷载流子会比较少。IGFET 104与106实质上会防止因电荷注入其栅极介电层中而改变其临界电压。因此，IGFET 104与106的可靠性非常高。
除此之外，n沟道IGFET 104的空主要阱区184A与184B优选地是彼此隔开。空主要阱184A与184B之间的最小间隔距离LWW发生在大约沿着从主要阱184A中深p型浓度最大值位置延伸至阱184B中深n型浓度最大值位置的虚拟水平线，因为两个浓度最大值发生在约略相同的深度处。同样地，p沟道IGFET 106的空主要阱区186A与186B优选地是彼此隔开。空主要阱186A与186B之间的最小间隔距离LWW同样发生在大约沿着从主要阱186A中深n型浓度最大值位置延伸至主要阱186B中深p型浓度最大值位置的虚拟水平线，因为这两个浓度最大值发生在约略相同的深度处。IGFET 104与106的最小阱至阱分间隔距离LWW的位置图解在下文讨论的图22a与22b中。
延伸型漏极IGFET 104或106的漏极至源极击穿电压VBD取决于最小阱至阱间隔距离LWW。明确地说，当阱至阱间隔距离LWW上增至该击穿电压VBD达到饱和数值的位置点时，IGFET104或106的击穿电压VBD便会增加。在下文配合图27，在VBD/LWW商用利益区域中，击穿电压VBD随着分隔距离LWW的增加速度通常邻近6V/μm。因此，在n沟道IGFET 104中使用空倒退型阱184A与184B或是在p沟道IGFET 106中使用空倒退型阱186A与186B会在VBD/LWW商用利益区域中提供合适的方式来控制击穿电压VBD。
主要阱区188、190、196、198、200、202为满阱。更明确的说，对称n沟道IGFET 108、116或120的p型主要阱区188、196或200含有p型半导体掺杂物，其会：(a)在横向延伸于IGFET的大部分所有的沟道区带和S/D区带中每一个的下方的子表面位置处局部达到子表面浓度最大值，及(b)从该子表面位置处沿着任何垂直位置经由该IGFET的S/D区带中每一个S/D区带向上移到该上方半导体表面时会增大，或减小至大于1/10。相较IGFET的S/D区带中每一个S/D区带的最大深度，IGFET 108、116或120的p型主要阱区188、196或200中的p型掺杂物的最大浓度的子表面位置会出现在不超过10倍深的地方，优选的不超过5倍深的地方，更优选的不超过4倍深的地方。
前面所述的p型满主要阱区188、196以及200中的p型掺杂物的局部浓度最大值是因为将p型半导体掺杂物(本文称为p型满主要阱掺杂物)引入该半导体主体中所造成的。每一个p型满主要阱188、196或200中的p型掺杂物的浓度会在阱188、196或200中达到至少一额外的局部浓度最大值。p型阱188、196或200中的每一个额外的p型浓度最大值会出现在深度远小于因阱188、196或200中的p型满主要阱掺杂物所产生的浓度最大值。为清楚地区分每一个满主要阱188、196或200中的多个p型浓度最大值，由阱188、196或200中的p型满主要阱掺杂物所产生的p型浓度最大值在本文中通常会被称为阱188、196或200中的“深”p型满阱浓度最大值。依照对应方式，每一个满主要阱188、196或200中的每一个额外p型浓度最大值在本文中通常会被称为阱188、196或200中的“浅”p型满阱浓度最大值。
每一个p型满主要阱区188、196或200通常会有基本上完全横向延伸跨越该满主要阱188、196或200的至少一个浅p型满阱浓度最大值。据此，沿着穿过每一个p型主要阱188、196或200且穿过该阱188、196或200中的深p型满阱浓度最大值的任何虚拟垂直线的p型掺杂物轮廓会有至少两个局部浓度最大值。每一个p型主要阱188、196或200中的每一个浅p型满阱浓度最大值由在阱188、196或200中引入额外的p型满阱半导体掺杂物而产生。该额外的p型满阱掺杂物会以基本上跨越每一个p型主要阱188、196或200的完整横向范围的方式来填充每一个p型主要阱188、196或200，使得每一个主要阱188、196或200皆为满阱。
对称n沟道IGFET 108、116及120的p型满主要阱区188、196及200会接收p型半导体掺杂物(本文称为p型反穿通(APT)掺杂物)作为额外p型满阱掺杂物。该p型APT掺杂物的最大浓度通常会出现在该上方半导体表面下方超过0.1μm但却不超过0.4μm的地方。此外，该p型APT掺杂物的最大浓度还会出现在IGFET操作期间沿着该上方半导体表面延伸至IGFET 108、116及120的沟道区带中的沟道表面耗尽区的下方。依此方式来设置该p型APT掺杂物，该p型APT掺杂物便会防止源极至漏极本体穿通发生在IGFET 108、116及120中，尤其是当它们的沟道长度非常短的时候。
p型半导体掺杂物(本文称为p型临界调整掺杂物)被提供给对称n沟道IGFET 108与116的p型主要满阱区188与196，作为额外的p型满阱掺杂物。该p型临界调整掺杂物的最大浓度出现在深度小于该p型APT掺杂物最大浓度的地方。
当低电压n沟道IGFET 120的临界电压VT为标称正值时，该p型临界调整掺杂物会让低电压IGFET 108的正临界电压超过IGFET 120的标称VT。低电压IGFET 108的高临界电压会使其在偏压关闭状态中具有低漏电流。因此，IGFET 108特别适用于需要低关闭状态漏电流但却能够适应高临界电压的低电压应用。基于此理由，IGFET 108在图11.3中被当作高VT装置。
标称临界电压的低电压IGFET 120为低电压低漏电IGFET 108的伴随装置，因为两者都接收p型APT掺杂物以防止发生源极至漏极本体穿通。不过，IGFET 120不接收p型临界调整掺杂物。所以，IGFET 120特别适用于需要中低临界电压却不需要极低关闭状态漏电流的低电压应用。
对称低电压IGFET 108与120也是同时缺少p型APT掺杂物和p型临界调整掺杂物的对称低电压低VT n沟道IGFET 112的伴随装置。因为其低临界电压，所以，IGFET 112特别适用于IGFET在电路系统操作期间会一直导通的低电压情形。为避免发生穿通和超额漏电流，IGFET 112的适合沟道长度会大于IGFET 120或108。
该p型临界调整掺杂物会将对称高电压IGFET 116的临界电压VT设在适用于高电压应用的标称数值处。IGFET 116是同时缺少p型APT掺杂物和p型临界调整掺杂物的对称高电压低VT n沟道IGFET 124的伴随装置。和在低电压情形中使用IGFET 112一样，IGFET 124的低临界电压使其特别适用于IGFET在电路系统操作期间会一直导通的高电压情形。为避免发生穿通和超额漏电流，IGFET 124的适合沟道长度会大于IGFET 116。
类似于上述关于IGFET 108、116及120的p型满主要阱区188、196及200，对称p沟道IGFET 110、118或122的n型满主要阱区190、198或202含有n型半导体掺杂物，其会：(a)在横向延伸于IGFET的大部分所有的沟道区带和S/D区带中每一个的下方的子表面位置处局部达到子表面浓度最大值，及(b)从该子表面位置处沿着任何垂直位置经由该IGFET的S/D区带中每一个S/D区带向上移到该上方半导体表面时会增大，或减小至大于1/10。相较于IGFET的S/D区带中的每一个S/D区带的最大深度，IGFET110、118或122的n型满主要阱区190、198或202中的n型掺杂物的最大浓度的子表面位置会出现在不超过10倍深的地方，优选的不超过5倍深的地方，更优选的不超过4倍深的地方。
前述的n型满主要阱区190、198及202中的n型掺杂物的局部浓度最大值是因为将n型半导体掺杂物，本文称为n型满主要阱掺杂物，引入该半导体主体中所造成的。每一个n型满主要阱190、198或202的n型掺杂物的浓度会在阱190、198或202中达到至少一额外的局部浓度最大值。n型阱190、198或202中的每一个额外的n型浓度最大值会出现在深度远小于因阱190、198或202中的n型满主要阱掺杂物所产生的浓度最大值。因此，为清楚地区分每一个满主要阱190、198或202中的多个n型浓度最大值，由阱190、198或202中的n型满主要阱掺杂物所产生的n型浓度最大值在本文中通常会被称为阱190、198或202中的“深”n型满阱浓度最大值。依照对应方式，每一个满主要阱190、198或202中每一个额外n型浓度最大值在本文中通常被称为阱190、198或202中的“浅”n型满阱浓度最大值。
每一个n型满主要阱区190、198或202通常会有基本上完全横向延伸跨越该满主要阱190、198或202的至少一个浅n型满阱浓度最大值。因此，沿着穿过每一个n型主要阱190、198或202且穿过阱190、198或202中的深n型满阱浓度最大值的任何虚拟垂直线的n型掺杂物轮廓有至少两个局部浓度最大值。每一个n型主要阱190、198或202中的每一个浅n型满阱浓度最大值是由在该阱190、198或202中引入额外的n型满阱半导体掺杂物而产生的。该额外的n型满阱掺杂物会以基本上跨越每一个n型主要阱190、198或202的完整横向范围的方式来填充每一个n型主要阱190、198或202，使得每一个主要阱190、198或202皆为满阱。
对称p沟道IGFET 110、118及122的n型满主要阱区190、198以及202会接收n型半导体掺杂物，本文称为n型APT掺杂物，作为额外n型满阱掺杂物。该n型APT掺杂物的最大浓度通常会出现在该上方半导体表面下方超过0.1μm但却不超过0.4μm的地方。进一步而言，该n型APT掺杂物的最大浓度出现在IGFET操作期间沿着该上方半导体表面延伸至IGFET 110、118以及122的沟道区带中的沟道表面耗尽区的下方。依此方式来设置该n型APT掺杂物会防止源极至漏极本体穿通发生在IGFET 110、118及122中，尤其是当它们的沟道长度非常短的时候。
n型半导体掺杂物，本文称为n型临界调整掺杂物，还会被提供给n沟道IGFET 110与118的n型满主要阱区190与198，作为额外的n型满阱掺杂物。该n型临界调整掺杂物的最大浓度会出现在深度小于该n型APT掺杂物最大浓度的地方。
当低电压p沟道IGFET 122的临界电压VT在标称负值时，该n型临界调整掺杂物便会让低电压低漏电IGFET 110的负临界电压的大小超过IGFET 122的标称VT值的大小。IGFET 110的高VT大小会使其在偏压关闭状态中具有低漏电流。因此，IGFET110特别适用于需要低关闭状态漏电流但却能够适应于高临界电压的低电压应用。基于此理由，IGFET 110在图11.3中会被当作高VT装置。
标称临界电压的低电压IGFET 122为低电压IGFET110的伴随装置，因为两者都会接收n型APT掺杂物以防止发生源极至漏极本体穿通。不过，IGFET 122不接收n型临界调整掺杂物。所以，IGFET 122特别适用于需要中低VT大小但却不需要极低关闭状态漏电流的低电压应用。
对称低电压IGFET 110与122也是同时缺少n型APT掺杂物和n型临界调整掺杂物的对称低电压低VT p沟道IGFET 114的伴随装置。因为其低临界电压，所以，IGFET 114特别适用于IGFET在电路系统操作期间会一直导通的低电压情形。为避免发生穿通和超额漏电流，IGFET 114的适合沟道长度会大于IGFET 122或110。
该n型临界调整掺杂物会将对称高电压IGFET 118的临界电压VT设在适用于高电压应用的标称数值处。IGFET 118是同时缺少n型APT掺杂物和n型临界调整掺杂物的对称高电压低VT p沟道IGFET 126的伴随装置。类似于在低电压情形中使用IGFET114，IGFET 126的低临界电压使其特别适用于IGFET在电路系统操作期间会一直导通的高电压情形。为避免发生穿通和超额漏电流，IGFET 126的适合沟道长度会大于IGFET 118。
对称原生低电压n沟道IGFET 128及130适用于低电压应用。依照互补方式，对称原生高电压n沟道IGFET 132及134适用于高电压应用。原生IGFET 128、130、132以及134通常有极好的匹配及噪声特征。
下面表格总结列出18种图中所示IGFET的典型应用领域、主电压/电流特征、组件符号、极性、对称类型、以及主要阱类型，“Comp”表示互补，“Asy”表示非对称，而”Sym”则表示对称：
除了提供两种类型的非对称互补式IGFET对，此CIGFET结构还以阱类型与低电压/高电压操作范围的全部四种组合来提供对称互补式IGFET对。对称互补式IGFET 108与110及对称互补式IGFET 120与122为低电压满阱装置。对称互补式IGFET 112与114为低电压空阱装置。对称互补式IGFET 116与118为高电压满阱装置。对称IGFET 124与126为高电压空阱装置。因此，现有CIGFET结构提供设计者具有广泛IGFET群体的混合信号IC，其包含缺少深n阱的非对称IGFET 100与102的上述变化例及具有深n阱的非原生对称IGFET的上述变化例，使IC设计者选择非常符合混合信号IC中每一个电路系统需求的IGFET。
下文将在制造过程部分中提出用于制造现有CIGFET结构的过程的完整说明。但是，在此CIGFET结构所使用的阱区的完整基础说明中，p型空主要阱区180、184A及186B的p型深局部浓度最大值与p型空主要阱区192及204的p型浓度最大值通常由将该p型空主要阱掺杂物(通常为硼)选择性离子植入该半导体主体中以实质同步方式来定义。结果，p型空主要阱180、184A及186B的p型深局部浓度最大值与p型空主要阱192及204的p型浓度最大值会出现在约略相同的平均深度yPWPK处。
p型空主要阱区180、184A、186B、192或204中在平均深度yPWPK处的p型空主要阱最大掺杂物浓度通常为4×1017至1×1018个原子/cm3，一般为7×1017个原子/cm3。平均p型空主要阱最大浓度深度yPWPK通常为0.4至0.7μm，一般为0.5至0.55μm。
空阱n沟道IGFET 100、112及124中都不使用深p阱区。所以，n沟道IGFET 100、112或124的p型空主要阱子表面最大浓度实质上为从IGFET 100、112或124的平均p型空主要阱最大浓度深度yPWPK处的p型空主要阱子表面最大浓度位置处垂直向下移到IGFET 100、112或124深度yPWPK的至少5倍深度处，通常为至少10倍深度处、优选的至少20倍深度处时的全部p型掺杂物浓度的唯一局部子表面浓度最大值。
另或者，也可在使用由p型半导体掺杂物(本文称为深p阱掺杂物)所定义的深p阱区的变化例中提供每一个空阱n沟道IGFET 100、112或124，其浓度在横向延伸于IGFET的大部分所有的沟道区带的下方且通常横向延伸于IGFET的大部分所有的S/D区带中每一个的下方的深一层子表面最大浓度位置处局部达到p型深一层子表面最大浓度，但不显著影响IGFET的p型空阱区180、192或204的基本空阱特性。该深p阱掺杂物的深一层局部子表面最大浓度位置出现在空主要阱180、192或204中大于空主要区180、192或204的p型平均空主要阱最大浓度深度yPWPK的平均深度数值y处。
深p阱掺杂物的最大p型掺杂物浓度的平均深度通常不会大于p型平均空主要阱最大浓度深度yPWPK的10倍，优选的不会大于5倍。该深p阱掺杂物会导致空主要区180、192或204中在小于yPWPK的任何深度处的全部p型浓度增加不超过25％，通常不超过10％，优选的不超过2％，更优选的不超过1％，一般则不超过0.5％。
n型空主要阱区182、184B、186A的n型深局部浓度最大值以及n型空主要阱区194与206的n型浓度最大值通常会由将该n型空主要阱掺杂物(通常为磷)选择性地离子植入至该半导体主体中以实质同步的方式来定义。所以，n型空主要阱182、184B以及186A的n型深局部浓度最大值以及n型空主要阱194以及206的n型浓度最大值会出现在约略相同的平均深度yNWPK处。
n型空主要阱区182、184B、186A、194或206中在平均深度yNWPK处的n型空主要阱最大掺杂物浓度通常为3×1017至1×1018个原子/cm3，一般为6×1017个原子/cm3。平均n型空主要阱最大浓度深度yNWPK通常为0.4至0.8μm，一般为0.55至0.6μm。所以，n型空主要阱182、184B、186A、194或206中的平均n型空主要阱最大浓度深度yNWPK通常会略大于p型空主要阱区180、184A、186B、192或204中的平均p型空主要阱最大浓度深度yPWPK。
在图11的实施例中，对称空阱p沟道IGFET 114及126中都不使用深n阱区。如上面所述，在非对称空阱IGFET 100与102的变化例中会删除深n阱区210。对本实施例中的p沟道IGFET 114及126以及非对称IGFET 100与102的变化例来说，p沟道IGFET 102、114或126的n型空主要阱子表面最大浓度实质上为从IGFET 102、114或126的平均n型空主要阱最大浓度深度yNWPK处的n型空主要阱子表面最大浓度位置处垂直向下移到IGFET 102、114或126深度yNWPK的至少5倍深度处，通常为至少10倍深度处、优选的至少20倍深度处时的全部n型掺杂物浓度的唯一局部子表面浓度最大值。
深n阱区210与212通常由将该n型半导体掺杂物(本文称为深n阱掺杂物)选择性离子植入该半导体主体中以实质同步的方式来定义。因此，深n阱210与212会在相同的平均深度yDNWPK处达到n型局部浓度最大值。该深n阱掺杂物通常为磷。
相较于n型空主要阱区182、184B、186A、194以及206中n型空主要阱掺杂物的最大浓度，深n阱区210与212中深n阱掺杂物的最大浓度会出现在非常深的地方。相较于n型空主要阱182、184B、186A的n型深局部浓度最大值及n型空主要阱194及206的n型浓度最大值的平均深度yNWPK，深n阱210与212中深n阱掺杂物的最大浓度的平均深度yDNWPK通常不会大于10倍，优选的不会大于5倍。更明确地说，相较于平均n型空主要阱最大浓度深度yNWPK，平均深n阱最大浓度深度yDNWPK通常为其1.5至5.0倍，优选的2.0至4.0倍，一般为2.5至3.0倍。
另外，深n阱区210与212中的深n阱掺杂物的平均深度yDNWPK和最大浓度的数值通常会让该深度n阱掺杂物的出现仅在小于平均n型空主要阱最大浓度深度yNWPK的任何深度y处对非对称p沟道IGFET 102的空主要阱区182中的全部(绝对)n型浓度及在小于yNWPK的任何深度y处对延伸型漏极p沟道IGFET 106的空主要阱区186A中的全部(绝对)n型浓度造成微小的影响。明确地说，该深n阱掺杂物会让空主要阱182或186A中小于yNWPK的任何深度y处的全部n型浓度增加不超过25％，通常不超过10％。
更明确地说，深n阱掺杂物的存在，在小于平均n型空主要阱最大浓度深度yNWPK的任何深度y处对非对称p沟道IGFET 102的空主要阱区182中的全部(绝对)n型浓度不会有任何明显的影响，以及在小于yNWPK的任何深度y处，对延伸型漏极p沟道IGFET 106的空主要阱区186A中的全部(绝对)n型浓度不会有任何明显的影响。由于深n阱掺杂物的关系，在空主要阱182或186A中小于yNWPK的任何深度y处的全部n型浓度优选地会增加不超过2％，更优选地不超过1％，一般不超过0.5％。这同样适用于在空主要阱区194或206下方具备深n阱区的对称p沟道IGFET 114或126的变化例。
深阱区210或212中在平均深度yDNWPK处的深n阱最大掺杂物浓度通常为1×1017至4×1017个原子/cm3，一般为2×1017个原子/cm3。平均深n阱最大浓度深度yDNWPK通常为1.0至2.0μm，一般为1.5μm。
p型满主要阱区188、196以及200的p型深局部浓度最大值通常由将该p型满主要阱掺杂物(通常为硼)选择性地离子植入至该半导体主体中以实质同步的方式来定义。为结构性简化起见，p型满主要阱掺杂物的浓度最大值通常会安排在和p型空主要阱掺杂物的浓度最大值约略相同的平均深度yPWPK处。当该p型空主要阱植入和p型满主要阱植入是在相同的离子化电荷状态处以利用相同的含有掺杂物的粒子种类的相同p型掺杂物来完成时，那么该p型满主要阱植入便会在和该p型空阱植入约略相同的植入能量处实施。另外，这两种p型主要阱植入通常会以约略相同的植入剂量来完成。
n型满主要阱区190、198以及202的n型深局部浓度最大值同样通常由将该n型满主要阱掺杂物(通常为磷)选择性地离子植入至该半导体主体中以实质同步的方式来定义。为结构性简化起见，该n型满主要阱掺杂物的浓度最大值通常会安排在和该n型空主要阱掺杂物的浓度最大值约略相同的平均深度yNWPK处。在该n型空主要阱植入和n型满主要阱植入是在相同的离子化电荷状态处以利用相同的含有掺杂物的粒子种类的相同n型掺杂物来完成的典型情况中，该n型满主要阱植入因而会在和该n型空阱植入约略相同的植入能量处实施。另外，这两种n型主要阱植入通常会以约略相同的植入剂量来完成。
五种阱植入，连同任何其它p型或n型阱植入都是在形成场绝缘区138之后才被实施，且通常能以任何顺序来完成。
非对称IGFET 100与102以及图中所示对称IGFET中的每一个源极/漏极区带通常会具备垂直缓变结。也就是，IGFET100与102以及图中所示对称IGFET中的每一个源极/漏极区带通常包含超重度掺杂的主要部以及较轻度掺杂但是仍为重度掺杂的下方部，其位于该主要部的下方并且垂直接续该主要部。这同样适用于延伸型漏极IGFET 104与106的源极和漏极接触区带。为简化解释起见，在下面关于非对称高电压IGFET、延伸型漏极IGFET、对称IGFET的部分中不会描述提供垂直缓变结特征的重度掺杂下方部，相关信息大体上可应用至所有的IGFET以及此CIGFET结构的制造。在伴随此五个部分的图式中亦不会图解这些重度掺杂的下方部。反而，下文会配合图34.1至34.3中IGFET的垂直缓变结变化例来分开处理垂直缓变结。
D.非对称高电压IGFET
D1.非对称高电压n沟道IGFET的结构
现在说明非对称高电压空阱互补式IGFET 100与102的内部结构。从n沟道IGFET 100开始，图11.1所绘IGFET 100的核心放大图显示在图12中。IGFET 100具有一对n型源极/漏极(再次称为S/D)区带240与242，它们沿着该上方半导体表面位于有源半导体岛140中。S/D区带240与242在下文通常会分别被称为源极240及漏极242，因为它们通常，虽然没有必要，分别具有源极和漏极的功能。源极240及漏极242会被由构成IGFET 100的主体材料的p型空主要阱区180所组成的沟道区带244分开。p型空阱主体材料180：(a)与n型源极240构成源极-主体pn结246，以及(b)与n型漏极242构成漏极-主体pn结248。
由p型空阱主体材料180所组成的中度掺杂晕环袋部250会沿着源极240向上延伸至该上方半导体表面并且终止在源极240和漏极242之间的某个位置处。图11.1和12图解了源极240延伸至比p源极侧晕环袋250更深处的情形。另或者，晕环袋250也能够延伸至比源极240更深的地方。接着，晕环袋250会横向延伸在源极240的下方。晕环袋250是由p型源极晕环掺杂物所定义。
在源极侧晕环袋部250外面的p型空阱主体材料180部分会构成p型空阱主要主体材料部254。在从主体材料180中的深p型空阱浓度最大值的位置处沿着晕环袋部250外面的虚拟垂直线朝该上方半导体表面移动时，空阱主要主体材料部254中p型掺杂物的浓度会从符号“p”表示的中度掺杂逐渐降至符号“p-”表示的轻度掺杂。图11.1和12中的点线256粗略表示在其下方位置，主要主体材料部254中p型掺杂物浓度为中度p掺杂，而在其上方的位置254部分中p型掺杂物浓度则为轻度p-掺杂。直线256下的主体材料部254的中度掺杂下方部在图12中表示为p下方主体材料部254L。p晕环袋250外面，直线256上的主体材料部254的轻度掺杂上方部在图12中则表示为p-上方主体材料部254U。
沟道区带244(图11.1或12中并未明确界定)是由源极240和漏极242之间的所有p型单晶硅所组成。明确地说，沟道区带244是由主要主体材料部254的p-上方部(254U)的表面邻接部分以及下面所构成：(a)所有p晕环袋部250，如果源极240如图11.1与12的实施例中所示般地延伸至比晕环袋250更深处的话，或(b)晕环袋250的表面邻接部分。如果晕环袋250延伸至比源极240更深处的话。无论如何，晕环袋250的p型重度掺杂程度都会大过沟道区带244中主体材料部254的p-上方部(254U)的直接相邻材料。因此，源极240中晕环袋250的存在会让沟道区带244具有非对称纵向掺杂物缓变的特性。
在tGdH高厚度数值的栅极介电层260位于该上方半导体表面之上并且延伸在沟道区带244的上方。栅极电极262位于沟道区带244上方的栅极介电层260之上。栅极电极262会部分延伸在源极240和漏极242的上方。
n型源极240由超重度掺杂主要部240M以及较轻度掺杂横向延伸区240E所组成。虽然掺杂程度轻于n++主要源极部240M；但是，如此处所述，在次微米互补式IGFET应用中，横向源极延伸区240E仍为重度掺杂。n型漏极242同样由超重度掺杂主要部242M以及较轻度掺杂但仍为重度掺杂的横向延伸区242E所组成。n++主要源极部240M和n++主要漏极部242M通常由离子植入n型半导体掺杂物(本文称为n型主要S/D掺杂物，通常为砷)来定义。源极240和漏极242的外部电触点分别通过主要源极部240M和主要漏极部242M来获得。
沟道区带244会沿着上方半导体表面终止在横向源极延伸区240E和横向漏极延伸区242E。栅极电极262会延伸在每一个横向延伸区240E或242E的部分的上方。电极262通常不会延伸在n++主要源极部240M或n++主要漏极部242M的任一部分的上方。介电侧壁间隔部264与266分别位于栅极电极262的相反横断侧壁中。金属硅化物层268、270以及272分别位于栅极电极262、主要源极部240M、以及主要漏极部242M的顶端。
D2.非对称高电压n沟道IGFET的源极/漏极延伸区
非对称高电压IGFET 100的漏极延伸区242E的掺杂程度轻于源极延伸区240E。不过，每一个横向延伸区240E或242E的n型掺杂都会落入由符号“n+”表示的重度n型掺杂的范围中。据此，横向延伸区240E与242E两者在图11.1与12中都被标示为“n+”。如下文的进一步解释，相较于用来提供横向漏极延伸区242E中的重度n型掺杂的n型掺杂物，横向源极延伸区240E中的重度n型掺杂通常是由较高原子量的n型掺杂物来提供。
n+源极延伸区240E通常由离子植入被称为n型浅源极延伸区掺杂物的n型半导体掺杂物来定义，因为其仅是用来定义比较浅的n型源极延伸区。n+漏极延伸区242通常由离子植入被称为n型漏极延伸区掺杂物且也被称为n型深S/D延伸区掺杂物的n型半导体掺杂物来定义，因为其是用来定义比较深的n型源极延伸区及比较深的n型漏极延伸区。
n+横向延伸区240E与242E具有多种用途。因为主要源极部240M和主要漏极部242M通常由离子植入来定义，延伸区240E与242E便会充当缓冲区，通过让主要源极部240M和主要漏极部242M的超高植入剂量远离栅极电介质260以防止栅极介电层260在IGFET制造期间遭到破坏。在IGFET操作期间，横向延伸区240E与242E会让沟道区带244中的电场低于在n++主要源极部240M与n++主要漏极部242M延伸在栅极电极262下方所产生的电场。漏极延伸区242E的存在会抑止热载流子注入栅极电介质260中，从而防止栅极电介质260被充电。因此，IGFET 100的临界电压VT会非常稳定，即，不会随着操作时间漂移。
IGFET 100会通过被形成在沿着沟道区带244的上方表面的耗尽区中的一次电子(primary electron)所组成的沟道让电流从n+源极延伸区240E导通至n+漏极延伸区242E。就注入栅极介电层260中的热载流子注入来说，漏极242中的电场会让该一次电子加速并在其接近漏极242时获得能量。冲击离子化会发生在漏极242中以产生二次电荷载流子(电子与空穴皆有)，它们大体上会在该局部电场的方向中前进。某些该二次电荷载流子(尤其是二次电子)会朝栅极介电层260移动。因为漏极延伸区242E的掺杂程度轻于主要漏极部242M，所以，当该一次电子进入漏极242时会受到低电场的作用。结果，会有较少热的(有能量)二次电荷载流子被注入栅极介电层260中。栅极电介质260受到的热载流子破坏便会降低。另外，栅极电介质260经过减小充电，否则，导致IGFET 100的临界电压VT产生非预期的漂移。
更明确地说，探讨由超重度掺杂的主要部以及较轻度掺杂但是仍为重度掺杂的横向延伸区组成每个n型S/D区带的参考n沟道IGFET，对照参考IGFET的源极延伸区与漏极延伸区和在IGFET 100的源极延伸区240E中的重度n型掺杂实质相同的情形，漏极延伸区242E中的下方n型掺杂会让沿着漏极延伸区242E跨越漏极-主体结248部分的掺杂物浓度的变化比沿着该参考IGFET中的漏极延伸区跨越该漏极-主体pn结部分的掺杂物浓度的变化更为平缓。沿着漏极延伸区242E中的漏极-主体结248部分的耗尽区的宽度因而会增加。这会让漏极延伸区242E中的电场进一步降低。因此，发生在漏极延伸区242E中的冲击离子化会少于发生在参考IGFET中的漏极延伸区中的冲击离子化。由于漏极延伸区242E中的低冲击离子化的关系，IGFET 100会引发较少的破坏热载流子注入栅极介电层260中。
除了掺杂程度轻于n+源极延伸区240E之外，n+漏极延伸区242E延伸的深度也明显大于n+源极延伸区240E。对符合下面条件的IGFET来说，假设ySE与yDE分别代表S/D延伸区的最大深度，其横向S/D延伸区的掺杂程度轻于各自的主要S/D部而且IGFET的沟道区带沿着上方半导体表面终止在横向S/D延伸区。那么，IGFET 100的漏极延伸区242E的深度yDE会明显超过源极延伸区240E的深度ySE。IGFET 100的漏极延伸区深度yDE通常会大于它的源极延伸区深度ySE至少20％，优选的至少30％，更优选的至少50％，甚至更优选的至少100％。有数个因素导致漏极延伸区242E的延伸深度明显大过源极延伸区240E。
源极延伸区240E与漏极延伸区242E会各自在该上方半导体表面的下方达到最大(或峰值)n型掺杂物浓度。对符合下面条件的IGFET来说，假设ySEPK与yDEPK分别代表S/D延伸区的延伸区定义掺杂物的最大浓度位置处的平均深度，其横向S/D延伸区的掺杂程度轻于IGFET的S/D区带的各自主要S/D部且IGFET的沟道区带沿着上方半导体表面终止在横向S/D延伸区，且横向S/D延伸区是由最大(或峰值)浓度出现在大体上横向延伸在该上方半导体表面下方的各自位置中的半导体掺杂物来定义。IGFET 100的源极延伸区240E与漏极延伸区242E的最大掺杂物浓度深度ySEPK与yDEPK显示在图12中。源极延伸区240E的深度ySEPK通常为0.004至0.020μm，一般为0.015μm。漏极延伸区242E的深度yDEPK通常为0.010至0.030μm，一般为0.020μm。
如IGFET 100的前述ySEPK与yDEPK数值所示，造成漏极延伸区242E的延伸深度明显大于源极延伸区240E的一个因素为实施源极延伸区240E与漏极延伸区242E的离子植入时会让漏极延伸区242E中的最大n型掺杂物浓度的深度yDEPK明显超过源极延伸区240E中的最大n型掺杂物浓度的深度ySEPK。IGFET 100的最大漏极延伸区掺杂物浓度深度yDEPK通常会大于它的最大源极延伸区掺杂物浓度深度ySEPK至少10％，优选的至少20％，更优选的至少30％。
因为漏极延伸区242E的掺杂程度轻于源极延伸区240E，所以漏极延伸区242E中在深度yDEPK处的最大全部n型掺杂物浓度会明显小于源极延伸区240E中在深度ySEPK处的最大全部n型掺杂物浓度。漏极延伸区242E中在深度yDEPK处的最大全部n型掺杂物浓度通常不会超过源极延伸区240E中在深度ySEPK处的最大全部n型掺杂物浓度的一半，优选的不会超过四分之一，更优选的不会超过十分之一，甚至更优选的不会超过二十分之一。因此，漏极延伸区242E中在深度yDEPK处的最大净n型掺杂物浓度会明显小于源极延伸区240E中在深度ySEPK处的最大净n型掺杂物浓度，通常不会超过一半，优选的不会超过四分之一，更优选的不会超过十分之一，甚至更优选的不会超过二十分之一。换言之，源极延伸区240E中在深度ySEPK处的最大全部n型掺杂物浓度或净n型掺杂物浓度会明显大于漏极延伸区242E中在深度yDEPK处的最大全部n型掺杂物浓度或净n型掺杂物浓度，通常至少为2倍，优选的至少为4倍，更优选的至少为10倍，甚至更优选的至少为20倍。
造成漏极延伸区242E的延伸深度明显大过源极延伸区240E的另外两个因素涉及p+源极侧晕环袋250。晕环袋250中的p型掺杂物会阻止源极延伸区240E中n型浅源极延伸区掺杂物的扩散，从而降低源极延伸区深度ySE。晕环袋250中的p型掺杂物同样会导致源极延伸区240E的底部出现在较高的位置处，从而进一步降低源极延伸区深度ySE。
漏极延伸区242E延伸深度明显大过源极延伸区240E，以及漏极延伸区242E的掺杂程度轻于源极延伸区240E，该二者的结合会导致漏极延伸区242E中的n型深S/D延伸区掺杂物垂直散开的程度明显大于源极延伸区240E中的n型浅源极延伸区掺杂物。据此，漏极延伸区242E中全部n型掺杂物垂直散开的程度大于源极延伸区240E中全部n型掺杂物。
从源极至漏极流过IGFET(例如IGFET 100或参考IGFET)的电流在进入漏极时通常会朝下散开。对照参考IGFET的源极延伸区与漏极延伸区中的n型掺杂物浓度以实质相同的程度掺杂且延伸至和源极延伸区240E相同深度的情况，漏极延伸区242E的大深度会让经过漏极延伸区242E的电流垂直散开的程度大于参考IGFET的漏极延伸区。因此，漏极延伸区242E中的电流密度会小于参考IGFET的漏极延伸区中的电流密度。
漏极延伸区242E中全部n型掺杂物的高分散会让漏极延伸区242E中的电场小于参考IGFET的漏极延伸区中的电场。相较于参考IGFET的漏极延伸区，较少冲击离子化会发生在漏极延伸区242E中。此外，相较于参考IGFET的漏极延伸区中，冲击离子化发生在进一步远离漏极延伸区242E中的上方半导体表面处。相较于参考IGFET的栅极介电层，会有较少的热载流子抵达栅极电介质260。因此，注入IGFET 100的栅极介电层260中的热载流子的数额进一步减少。
相较于源极延伸区240E，漏极延伸区242E明显的会进一步横向延伸在栅极电极262的下方。对符合下面条件的IGFET来说，假设xSEOL与xDEOL代表分别重叠源极延伸区与漏极延伸区的IGFET栅极电极的数额，其横向S/D延伸区的掺杂程度轻于各自的主要S/D部，而且IGFET的沟道区带沿着上方半导体表面终止在横向S/D延伸区。那么，数额xDEOL(其为IGFET 100的栅极电极262重叠漏极延伸区242E的数额)会明显超过数额xSEOL(其为栅极电极262重叠源极延伸区240E的数额)。图12所示为IGFET 100的栅极电极重叠数额xSEOL与xDEOL。IGFET 100的栅极至漏极延伸区重叠数额xDEOL通常会比栅极至源极延伸区重叠数额xSEOL大至少20％，优选的至少30％，更优选的至少50％。
不幸的是，靠近栅极电极262的漏极侧边缘的栅极介电材料的质量通常不如其余栅极介电材料的质量。对照参考IGFET的S/D延伸区横向延伸在栅极电极下方的数额和源极延伸区240E横向延伸在栅极电极262下方相同的情况，漏极延伸区242E横向延伸在栅极电极262下方的数额越大，便会让经过漏极延伸区242E的电流垂直散开的程度大于参考IGFET的漏极延伸区中。漏极延伸区242E中的电流密度便会进一步降低。这会导致相较于参考IGFET的漏极延伸区中，更少的冲击离子化发生在漏极延伸区242E中。注入栅极介电层260中的热载流子的数额会更进一步减少。由于漏极延伸区242E的低掺杂、较大深度、以及较大栅极电极重叠的关系，IGFET 100中注入栅极电介质260中的破坏性热载流子会非常少，因而让IGFET 100的临界电压随着操作时间呈现非常稳定。
对符合下面条件的IGFET来说，假设ySM与yDM代表主要源极部与主要漏极部的各自的最大深度，其主要源极部与主要漏极部分别接续较轻度掺杂的横向源极延伸区与漏极延伸区，IGFET的沟道区带沿着上方半导体表面终止在该较轻度掺杂的横向源极延伸区与漏极延伸区。IGFET 100的主要漏极部242M的深度yDM通常会与主要源极部240M的深度ySM约略相同。IGFET 100的ySM与yDM中的每一深度通常为0.08至0.20μm，一般为0.14μm。由于有定义晕环袋部250的p型掺杂物存在的关系，IGFET 100的主要源极部深度ySM可能会略小于它的主要漏极部深度yDM。
在图11.1与12的实施例中，IGFET 100的主要源极部240M会延伸至比源极延伸区240E更深的地方。所以，IGFET 100的主要源极部深度ySM会超过它的源极延伸区深度ySE。相反地，本实施例中，漏极延伸区242E会延伸至比主要漏极部242M更深的地方。所以，IGFET 100的漏极延伸区深度yDE会超过它的主要漏极部深度yDM。另外，漏极延伸区242E还会横向延伸在主要漏极部242M的下方。
假设yS与yD分别代表IGFET的源极与漏极的最大深度。深度yS与yD分别为IGFET的源极-主体pn结以及漏极-主体pn结，也就是，IGFET 100的源极-主体结246以及漏极-主体结248的最大深度。因为在图11.1与12的实施例中，IGFET 100的主要源极部深度ySM超过它的源极延伸区深度ySE，所以IGFET 100的源极深度yS等于它的主要源极部深度ySM。相反地，本实施例中的IGFET 100的漏极深度yD等于它的漏极延伸区深度yDE，因为IGFET100的漏极延伸区深度yDE超过它的主要漏极部深度yDM。
IGFET 100的源极深度yS通常为0.08至0.20μm，一般为0.14μm。IGFET 100的漏极深度yD通常为0.10至0.22μm，一般为0.16μm。IGFET 100的漏极深度yD通常超过它的源极深度yS 0.01至0.05μm，一般为0.02μm。此外，IGFET 100的源极延伸区深度ySE通常为0.02至0.10μm，一般为0.04μm。IGFET 100的漏极延伸区深度yDE通常为0.10至0.22μm，一般为0.16μm。据此，IGFET 100的漏极延伸区深度yDE通常约为它的源极延伸区深度ySE的四倍，且不论如何通常会大于它的源极延伸区深度ySE的三倍。
D3.非对称高电压n沟道IGFET的源极/漏极延伸区中不同的掺杂物
非对称n沟道IGFET 100的源极延伸区240E中的n型浅源极延伸区掺杂物及其漏极延伸区242E中的n型深S/D延伸区掺杂物可能是相同原子种类。例如，这些n型掺杂物可能都为砷。另或者，两种n型掺杂物可能都为磷。
当源极延伸区240E中的n型浅源极延伸区掺杂物原子量高于漏极延伸区242E中的n型深S/D延伸区掺杂物时，强化了IGFET 100的特征，尤其强化了防止热载流子注入栅极介电层260中的能力。为达此目的，n型深S/D延伸区掺杂物为一5a族元素；而n型浅源极延伸区掺杂物为另一5a族元素，其原子量高于作为该n型深S/D延伸区掺杂物的5a族元素。优选地是，该n型深S/D延伸区掺杂物为5a族元素磷，而该n型浅源极延伸区掺杂物为较高原子量的5a族元素砷。该n型浅源极延伸区掺杂物也可为更高原子量的5a族元素锑。在此情况中，该n型深S/D延伸区掺杂物则为砷或磷。
离子植入的半导体掺杂物的特征为范围(range)与散乱性(straggle)。范围指该离子植入材料中掺杂物的原子移动的平均距离。散乱性则为范围的标准偏差。换言之，散乱性为掺杂物原子移动的实际距离与掺杂物原子移动的平均距离相差的标准额。由于较高原子量的关系，单晶硅中在相同离子植入能量或相同范围处，n型浅源极延伸区掺杂物在单晶硅中的散乱性会小于n型深S/D延伸区掺杂物。
除此之外，n型浅源极延伸区掺杂物的较高原子量还会让它的扩散系数小于n型深S/D延伸区掺杂物。当进行相同的热处理时，n型浅源极延伸区掺杂物的原子在IGFET 100的单晶硅中的扩散会小于n型深S/D延伸区掺杂物的原子。n型浅源极延伸区掺杂物的低散乱性与低扩散系数会降低IGFET 100的源极阻值。结果，IGFET 100便会导通更多的电流。有利于其跨导的提高。
n型深源极延伸区掺杂物的低散乱性与低扩散还会让源极延伸区240E具有更尖锐的掺杂物浓度轮廓。这会改善晕环袋部250与源极延伸区240E之间的相互作用。在根据实质相同的制造参数来制造IGFET 100的多个单元期间，单元与单元之间的变化会较少并且IGFET匹配性会更佳。另一方面，n型深S/D延伸区掺杂物的高散乱性与大扩散则会让漏极延伸区242E具有较平稳的(较高扩散性)掺杂物浓度轮廓。相较于上述，漏极延伸区242E中的峰值电场更进一步下降。IGFET 100的高电压可靠度会有大幅改善。
D4.非对称高电压n沟道IGFET中的掺杂物分布
沿着非对称高电压n沟道IGFET 100的源极240的晕环袋部250的存在会让沟道区带244具有如上面所述的非对称纵向掺杂物缓变。漏极延伸区掺杂越轻于源极延伸区掺杂，漏极延伸区深度就越大于源极延伸区深度，栅极电极至漏极延伸区重叠越大于栅极电极至源极延伸区，让IGFET 100具有进一步非对称性。如上面所述，主体材料180是空阱。借助于图13a至13c(统称图13)、图14a至14c(统称图14)、图15a至15c(统称图15)、图16a至16c(统称图16)、图17a至17c(统称图17)、以及图18a至18c(统称图18)可以更进一步了解IGFET 100的掺杂非对称性以及主体材料180的空阱掺杂特征。
图13是沿着上方半导体表面的示范性掺杂物浓度和IGFET 100的纵向距离x的函数关系图。图13中的曲线图解了沟道区带244中的非对称纵向掺杂缓变的实施例以及因漏极延伸区242E比源极延伸区240E更进一步延伸在栅极电极262下方所造成的S/D延伸区非对称性。
图14至18是IGFET 100的示范性垂直掺杂物浓度信息。图14是示范性掺杂物浓度和沿着穿过主要源极部240M及空阱主要主体材料部254的虚拟垂直线274M的深度y的函数关系图。图15是示范性掺杂物浓度和沿着穿过源极延伸区240E与栅极电极262的源极侧的虚拟垂直线274E的深度y的函数关系图。图16是示范性掺杂物浓度和沿着穿过沟道区带244及主要主体材料部254的虚拟垂直线276的深度y的函数关系图。垂直线276会通过晕环袋部250与漏极242之间的垂直位置。图17是示范性掺杂物浓度和沿着穿过漏极延伸区242E与栅极电极262的漏极侧的虚拟垂直线278E的深度y的函数关系图。图18是示范性掺杂物浓度和沿着穿过主要漏极部242M及主体材料部254的虚拟垂直线278M的深度y的函数关系图。
图14、16、18中分别针对主要源极部240M、沟道区带244及主要漏极部242M的曲线主要图解由主要主体材料部254与晕环袋部250所构成的主体材料180的空阱掺杂特征的实施例。图15及17中分别针对源极延伸区240E以及漏极延伸区242E的曲线主要图解因漏极延伸区242E比源极延伸区240E掺杂程度较轻且延伸至更深地方所造成的S/D延伸区非对称性的实施例。因为pn结224处的主体材料180的底部远低于源极延伸区240E的底部与漏极延伸区242E的底部，所以图15及17的深度比例小于图14、16、18。
图13a明确地显示个别半导体掺杂物沿着上方半导体表面的浓度NI，该半导体掺杂物主要定义区域136、210、240M、240E、242M、242E、250及254并且因而建立沟道区带244的非对称纵向掺杂物缓变以及源极延伸区240E与漏极延伸区242E上方的栅极电极262重叠区的非对称特性。图14a、15a、16a、17a及18a明确地显示个别半导体掺杂物沿着虚拟垂直线274M、274E、276、278E及278M的浓度NI，该半导体掺杂物垂直地定义区域136、210、240M、240E、242M、242E、250及254并且因而分别建立下面区域中的垂直掺杂物轮廓：(a)主要源极部240M及空阱主要主体材料部254的下方材料，(b)源极延伸区240E，(c)沟道区带244以及主要主体材料部254的下方材料，也就是，晕环袋部250的外面，(d)漏极延伸区242E，及(e)主要漏极部242M以及主体材料部254的下方材料。
图13a、14a、15a、16a、17a及18a中的曲线210′、240M′、240E′、242M′及242E′代表分别用于形成深n阱210、主要源极部240M、源极延伸区240E、主要漏极部242M以及漏极延伸区242E的n型掺杂物的浓度NI(表面与垂直)。曲线136′、250′及254′代表分别用于形成基板区136、晕环袋250以及空阱主要主体材料部254的p型掺杂物的浓度NI(表面与垂直)。符号246#、248#及224#表示净掺杂物浓度NN变成零并且因而分别表示源极-主体pn结246、漏极-主体pn结248及p型空主要阱区180与深n阱区210之间的隔离pn结224的位置。
图13b显示了沿着上方半导体表面的区域240M、240E、242M、242E、250及254中的全部p型掺杂物的浓度NT和全部n型掺杂物的浓度NT。图14b、15b、16b、17b及18b分别显示沿着垂直线274M、274E、276、278E及278M的区域136、210、240M、240E、242M、242E、250以及254中的全部p型掺杂物的浓度NT和全部n型掺杂物的浓度NT。分别对应于区域136、250以及254的曲线段136″、250″及254″代表p型掺杂物的全部浓度NT。图13b中的符号244″对应于沟道区带244并且代表曲线段250″以及254″的沟道区带部。图14b、15b、16b、17b及18b中的符号180″则对应于空阱主体材料180。
图14b、15b、16b、17b及18b中的曲线240M″、240E″、242M″以及242E″分别对应于主要源极部240M、源极延伸区240E、主要漏极部242M以及漏极延伸区242E，并且代表n型掺杂物的全部浓度NT。图13b与14b中的符号240″对应于源极240并且代表曲线段240M″及240E″的组合。图13b与18b中的符号242″对应于漏极242并且代表曲线段242M″及242E″的组合。符号246#、248#、及224#再次分别表示结246、248及224的位置。图16b中的曲线210″和图16a中的曲线210′相同。图17b中的曲线254″则和图17a中的曲线254′几乎相同。
图13c是沿着上方半导体表面的净掺杂物浓度NN。图14c、15c、16c、17c及18c中分别显示沿着垂直线274M、274E、276、278E及278M的净掺杂物浓度NN。曲线段250*及254*代表各自区域250以及254中的p型掺杂物的净浓度NN。图13c中的符号244*代表沟道区带曲线段250*以及254*的组合并且因而代表沟道区带244中净p型掺杂物的浓度NN。图14c、15c、16c、17c及18c中的符号180*则对应于空阱主体材料180。
图13c、14c、15c、16c、17c及18c中的曲线段240M*、240E*、242M*及242E*分别代表主要源极部240M、源极延伸区240E、主要漏极部242M及漏极延伸区242E中净n型掺杂物的浓度NN。图13c与14c中的符号240*对应于源极240并且代表曲线段240M*及240E*的组合。图13c与18c中的符号242*对应于漏极242并且代表曲线段242M*及242E*的组合。
现在将讨论如图13中所示沿着上方半导体表面的掺杂物分布，以进一步检测IGFET 100的掺杂非对称性以及主体材料180的空阱掺杂特征。沿着上方半导体表面定义深n阱210的深n阱掺杂物的浓度NI很低，在1×1014个原子/cm3以下，因此，深n阱210实际上不会抵达该上方半导体表面。据此，图13中并未出现代表深n阱210的浓度NI、NT以及NN的组件符号210′、210″以及210*。此外，不论沿着该上方半导体表面或是在该上方半导体表面的下方，该深n阱掺杂物对源极240、沟道区带244或漏极242的掺杂物特征都不会有任何显著的影响。
图13a中的各自曲线240M′与242M′代表沿着上方半导体表面用于定义主要源极部240M与主要漏极部242M的n型主要S/D掺杂物的浓度NI。图13a中曲线240E′所代表的沿着该上方半导体表面具有浓度NI的n型浅源极延伸区掺杂物会出现在主要源极部240M中。图13a中曲线242E′所代表的沿着该上方半导体表面具有浓度NI的n型深S/D延伸区掺杂物同样出现在主要漏极部242M中。分别比较曲线240M′与242M′及曲线240E′与242E′，显示出沿着该上方半导体表面在源极240与漏极242中的全部n型掺杂物的浓度NT的最大数值分别出现在主要源极部240M和主要漏极部242M中，分别如图13b中的曲线段240M”与242M″所示。
图13a中分别由曲线136′与254′所代表的沿着上方半导体表面具有浓度NI的p型背景掺杂物与空主要阱掺杂物出现在源极240与漏极242中。此外，图13a中曲线250′所代表的沿着该上方半导体表面具有浓度NI的p型源极晕环掺杂物则仅会出现在源极240而不会出现在漏极242中。
比较图13b与13a显示出，除了接近源极-主体结246和漏极-主体结248的地方，分别由图13b中曲线240″与242″所代表的源极240和漏极242两者中全部n型掺杂物的上方表面浓度NT远大于图13a中分别由曲线136′、250′以及254′所代表的p型背景掺杂物的上方表面浓度NI、源极晕环掺杂物的上方表面浓度NI及空主要阱掺杂物的上方表面浓度NI的总和。受到净掺杂物浓度NN在结246与248处变成零的影响，源极240和漏极242中全部n型掺杂物的上方表面浓度NT大部分会分别反映在分别由图13c中曲线段240M*与242M*代表的源极240和漏极242中净n型掺杂物的上方表面浓度NN中。因此，沿着该上方半导体表面的源极240和漏极242中的净掺杂物浓度NN的最大数值会分别出现在主要源极部240M和主要漏极部242M中。
如曲线部240M*与242M*进一步显示，沿着上方半导体表面的n++主要源极部240M与n++主要漏极部242M中净掺杂物浓度NN的最大数值约略相同，通常至少为1×1020个原子/cm3，一般为4×1020个原子/cm3。主要源极部240M与主要漏极部242M中上方表面浓度NN的最大数值能够轻易降至1×1019至3×1019个原子/cm3。主要源极部240M的掺杂程度会略大于主要漏极部242M。所以，主要源极部240M中净上方表面掺杂物浓度NN的最大数值会超过主要漏极部242M中净上方表面掺杂物浓度NN的最大数值。
在沿着上方半导体表面从主要源极部240M移动至源极延伸区240E时，源极240中的全部n型掺杂物的浓度NT会从主要源极部240M中的最大数值下降至源极延伸区240E中的较低数值，如图13b中的合成源极曲线240″所示。合成漏极曲线242″同样显示出，在沿着该上方半导体表面从主要漏极部242M移动至漏极延伸区242E时，漏极242中的全部n型掺杂物的浓度NT会从主要漏极部242M中的最大数值下降至漏极延伸区242E中的较低数值。如下文所述，源极延伸区240E和漏极延伸区242E中的两个较低数值NT会有差异。
如上所述，源极延伸区240E和漏极延伸区242E通常分别由离子植入n型浅源极延伸区掺杂物与n型深S/D延伸区掺杂物来定义。实施离子植入使得：(a)在源极延伸区240E深度ySEPK处的最大全部n型掺杂物浓度通常为在漏极延伸区242E深度yDEPK处的最大全部n型掺杂物浓度的至少2倍，优选的至少4倍，更优选的至少10倍，甚至更优选的至少20倍，及(b)漏极延伸区242E的最大掺杂物浓度深度yDEPK通常会比源极延伸区240E的最大掺杂物浓度深度ySEPK大至少10％，优选的大至少20％，更优选的大至少30％，沿着源极延伸区240E的上方表面由曲线240E′所表示的n型浅源极延伸区掺杂物的浓度NI的最大值会明显超过沿着漏极延伸区242E的上方表面由曲线242E′所表示的n型深S/D延伸区掺杂物的浓度NI的最大值，如图13a中所示。源极延伸区240E中的n型浅源极延伸区掺杂物的上方表面浓度NI的最大值通常会是漏极延伸区242E中的n型深S/D延伸区掺杂物的上方表面浓度NI的最大值的至少2倍，优选的至少3倍，更优选的至少5倍，一般为10倍。
p型背景掺杂物的浓度NI低于n型浅源极延伸区掺杂物的浓度NI及n型深S/D延伸区掺杂物的浓度NI，因此，沿着该上方半导体表面的n型浅源极延伸区掺杂物的浓度NI与n型深S/D延伸区掺杂物的浓度NI的比值实质上会反映在分别如图13b与13c中全部掺杂物浓度NT和净掺杂物浓度NN之中。因此，沿着源极延伸区240E上方表面的净n型掺杂物的浓度NN的最大值会明显大于沿着漏极延伸区242E上方表面的净n型掺杂物的浓度NN的最大值，通常至少为两倍大，优选的至少为三倍大，更优选的至少为五倍大，一般为十倍大。源极延伸区240E中的上方表面浓度NN的最大数值通常为1×1019至2×1020个原子/cm3，一般为4×1019个原子/cm3。漏极延伸区242E中的上方表面浓度NN的对应最大数值通常为1×1018至2×1019个原子/cm3，一般为4×1018个原子/cm3。
接着，讨论分别沿着垂直线274E与278E在源极延伸区240E与漏极延伸区242E中的垂直掺杂物分布，穿过源极延伸区240E的垂直线274E和主要源极部240M相隔很远，因此定义主要源极部240M的n型主要S/D掺杂物对沿着直线274E的全部n型掺杂物浓度NN不会有任何明显影响。因此，图15a中的曲线240E′大部分和图15b中代表源极延伸区240E中全部n型掺杂物浓度NT的曲线240E″相同。结果，沿着直线274E达到其最大数值的n型浅源极延伸区掺杂物的浓度NI的深度，大部分与源极延伸区240E中全部n型掺杂物浓度NT最大数值处的深度ySEPK相等。
图15a中曲线240E′上的小圆圈表示源极延伸区240E中n型浅源极延伸区掺杂物浓度NI的最大数值的深度ySEPK。源极延伸区240E中在深度ySEPK处的最大NI掺杂物浓度通常为1×1019至6×1020个原子/cm3，一般为1.2×1020个原子/cm3。
依照类似方式，穿过漏极延伸区242E的垂直线278E和主要漏极部242M相隔很远，因此定义主要漏极部242M的n型主要S/D掺杂物对沿着直线278E的全部n型掺杂物浓度NN不会有任何明显的影响。因此，图17a中的曲线242E′大部分和图17b中代表漏极延伸区242E中全部n型掺杂物浓度NT的曲线242E″相同。结果，沿着直线274E达到其最大数值的n型深S/D延伸区掺杂物浓度NI的深度，大部分与漏极延伸区242E中全部n型掺杂物浓度NT的最大数值处的深度yDEPK相等。
图17a中曲线242E′上的小圆圈同样表示漏极延伸区242E中n型深S/D延伸区掺杂物浓度NI的最大数值的深度yDEPK。漏极延伸区242E中在深度yDEPK处的最大NI掺杂物浓度通常为5×1017至6×1019个原子/cm3，一般为3.4×1018个原子/cm3。
有小圆圈表示n型浅源极延伸区掺杂物浓度NI的最大数值的深度ySEPK的曲线240E′在图17a中会以虚线的形式重复出现。如图中所示，漏极延伸区242E的深度yDEPK远大于源极延伸区240E的深度ySEPK。在图17a呈现的实施例中深度yDEPK大于深度ySEPK 30％。
图17a还显示出源极延伸区240E中在深度ySEPK处的n型浅源极延伸区掺杂物的浓度NI的最大数值明显大于漏极延伸区242E中在深度yDEPK处的n型深S/D延伸区掺杂物的浓度NI的最大数值。在图15与17的实施例中，在深度ySEPK处的n型浅源极延伸区掺杂物的最大浓度为在深度yDEPK处的n型深S/D延伸区掺杂物的最大浓度的30倍至40倍之间。
图15b与17b中曲线240E″与242E″上的小圆圈分别表示深度ySEPK与yDEPK。有小圆圈表示深度ySEPK的曲线240E″在图17b中会以虚线的形式重复出现。因为曲线240E″与242E″分别和图15与17实施例中的曲线240E′与242E′几乎相同，所以本实施例中的源极延伸区240E在深度ySEPK处的全部n型掺杂物的最大浓度为漏极延伸区242E在深度yDEPK处的全部n型掺杂物的最大浓度的30倍至40倍之间。
图15c与17c中分别表示源极延伸区240E与漏极延伸区242E中的净n型掺杂物的净浓度NN的曲线240E*与242E*，分别有小圆圈表示深度ySEPK与yDEPK。有小圆圈表示深度ySEPK的曲线240E*在图17c中会以虚线形式重复出现。
接着，回头简要参考图17a，漏极延伸区242E中n型深S/D延伸区掺杂物的分布垂直散开的程度远大于源极延伸区240E中n型浅源极延伸区掺杂物的分布，如曲线242E′与240E′的形状所示。曲线242E″与240E″分别和图15与17实施例中的曲线242E′与240E′几乎相同，所以，沿着穿过漏极延伸区242E的垂直线278E的全部n型掺杂物的分布垂直散开的程度同样会远大于沿着穿过源极延伸区240E的垂直线274E的全部n型掺杂物，如图17b中的曲线242E″与240E″所示。如图17c中所示，这会让漏极延伸区242E的深度yDE明显超过源极延伸区240E的深度ySE。在图15与17的实施例中，IGFET 100的漏极延伸区深度yDE会大于它的源极延伸区深度ySE两倍以上。
定义源极240的n型主要S/D掺杂物对沿着在适当靠近主要源极部240M并且因此比垂直线274E更靠近源极部240M的位置处穿过源极延伸区240E的虚拟垂直线的源极延伸区240E中的全部n型掺杂物的浓度NT会有显著影响。结果，浅源极延伸区掺杂物的浓度NI沿着穿过源极延伸区240E的另一直线达到其最大数值的深度会与源极延伸区240E中全部n型掺杂物浓度NT的最大数值的深度ySEPK略有不同。同样的，定义漏极242的n型主要S/D掺杂物对沿着在适当靠近主要漏极部242M并且因此会比垂直线278E更靠近漏极部242M的位置处穿过漏极延伸区242E的虚拟垂直线的漏极延伸区242E中的净n型掺杂物的浓度NN有着显著影响。沿着穿过漏极延伸区242E的另一直线达到其最大数值的n型深S/D延伸区掺杂物浓度NI的深度会与漏极延伸区242E中全部n型掺杂物浓度NT的最大数值的深度yDEPK略有不同。然而，沿着其它虚拟垂直线通常仍符合沿着直线274E与278E的全部掺杂物浓度特征与净掺杂物浓度特征，直到其各自十分接近主要S/D部240M与242M。
移到沟道区带244，如上所示，会因为沿着源极240的晕环袋部250的存在而在沟道区带244中产生非对称缓变。图13a显示，沿着上方半导体表面的源极侧晕环袋250中p型掺杂物有三个主要成分，也就是在三次分离的掺杂操作中所提供的成分。这些三个主要的p型掺杂物成分中的一个为图13a中曲线136′表示的p型背景掺杂物。存在于包含区域210、240、242、250及254的所有单晶硅材料中的p型背景掺杂物通常是大部分均匀的低浓度。该p型背景掺杂物的浓度通常为1×1014至8×1014个原子/cm3，一般为4×1014个原子/cm3。
晕环袋部250中沿着该上方半导体表面的p型掺杂物的三个主要成分中的另一个为图13a中曲线254′表示的p型空主要阱掺杂物。该p型空主要阱掺杂物的浓度沿着该上方半导体表面同样相当低，通常为4×1015至2×1016个原子/cm3，一般为6×1015个原子/cm3。这些主要p型掺杂成分中的第三种成分为图13a中曲线250′表示的p型源极晕环掺杂物。该p型源极晕环掺杂物会以高上方表面的浓度来提供，通常为5×1017至3×1018个原子/cm3，一般为1×1018个原子/cm3，以便定义晕环袋部250。该p型源极晕环掺杂物的上方表面浓度的具体数值能精确调整，一般是在5％精确度内，用以设定IGFET 100的临界电压。
该p型源极晕环掺杂物同样存在于源极240中，如图13a中曲线250′所示。源极240中p型源极晕环掺杂物的浓度NI通常沿着整个上方表面为实质恒定。在从源极240处沿着该上方半导体表面纵向移到沟道区带244中时，p型源极晕环掺杂物的浓度NI会从源极240中实质恒定的水平处基本上下降至源极240与漏极242之间某个位置处的零水平。
沟道区带244中沿着该上方半导体表面的全部p型掺杂物为沿着该上方表面的p型背景掺杂物、空主要阱掺杂物及源极晕环掺杂物的总和，沿着该上方表面的全部p型沟道区带掺杂物由图13b中的曲线段244″来表示。曲线244″中的变化显示出在从源极240处纵向跨越沟道区带244移到漏极242时，区带244中沿着该上方表面的全部p型掺杂物的浓度NT大部分会从源极240中该p型源极晕环掺杂物的基本上为恒定数值处下降至源极240与漏极242之间某个位置处该p型主要阱掺杂物的低上方表面数值，并且接着会在与漏极242相隔其余距离中保持该低数值。
在某些实施例中，在从源极240至漏极242的部分距离中p型源极晕环掺杂物的浓度NI可能基本上为恒定的源极水平且接着可能以前述方式减小。在其它实施例中，该p型源极晕环掺杂物的浓度NI可能仅在源极240的部分上方表面中基本上为恒定的源极水平且接着可能会从源极240的上方表面内的某个位置处沿着该上方半导体表面纵向移到源极-主体结246时减小。若如此，在跨越区带244朝漏极242纵向移动时，沟道区带244中p型源极晕环掺杂物的浓度NI在跨越源极-主体结246后便会立刻减小。
不论沿着上方半导体表面在沟道区带244中p型源极晕环掺杂物的浓度NI在从源极240至漏极242的部分距离中基本上是否为恒定的源极水平，沿着该上方表面在区带244中的全部p型掺杂物的浓度NT在区带244交会漏极242的地方都会低于在区带244交会源极240的地方。明确地说，沿着该上方半导体表面在漏极-主体结248处在沟道区带244中的全部p型掺杂物的浓度NT通常是沿着该上方表面在源极-主体结246处在沟道区带244中的全部p型掺杂物浓度NT的最多1/10，优选的最多1/20，更优选的最多1/50，一般1/100或更少。
图13c中的曲线244*显示出沿着该上方半导体表面在沟道区带244中的净p型掺杂物的浓度NN的变化方式和沿着该上方表面在区带244中的全部p型掺杂物的浓度NT类似，除了沿着该上方表面在区带244中的净p型掺杂物的浓度NN会在pn结246与248处降为零。因此，相较于漏极侧，沟道区带244的源极侧会有较高净额的p型掺杂物。沟道区带244中源极侧的高额p型掺杂物会缩减源极-主体结246中耗尽区的沟道侧部的厚度。
另外，沿着沟道区带244的源极侧的高p型掺杂物浓度会遮挡源极240，而不受到漏极242中比较高的电场影响。因为来自漏极242的电场线终止于晕环袋部250中经离子化的p型掺杂物原子，而不会终止于源极240中耗尽区中经离子化的掺杂物原子且造成降低电子的电位屏障的不利结果。沿着源极-主体结246的耗尽区因而不被穿通至沿着漏极-主体结248的耗尽区。通过适当选择沟道区带244中源极侧p型掺杂物的数额便可避免穿通IGFET 100。
现在将参考图14、16及18来检测由晕环袋部250及空阱主要主体材料部254所构成的p型空主要阱区180的特征。如沟道区带244，p型主要阱区180中的全部p型掺杂物由分别由图14a、16a及18a中的曲线136′、250′及254′表示的p型背景掺杂物、源极晕环掺杂物以及空主要阱掺杂物所组成。除了在接近晕环袋部250的地方，主要主体材料部254中全部p型掺杂物仅由p型背景掺杂物以及空主要阱掺杂物所组成。
如上所述，由于p型空主要阱掺杂物的离子植入关系，p型空主要阱区180的深局部浓度最大值主要在平均深度yPWPK处。此p型局部浓度最大值会出现在完全横向跨越阱区180且因而完全横向跨越主要主体材料部254的某个子表面位置处。主要在深度yPWPK处的p型浓度最大值的位置位于沟道区带244的下方，通常在所有源极240与漏极242中每一个的下方，而且通常也在晕环袋部250的下方。
p型空主要阱掺杂物的最大浓度位置处的平均深度yPWPK会超过IGFET 100的源极-主体结246与漏极-主体结248的最大深度yS与yD。因此，主要主体材料部254的部分会位于源极240以及该p型空主要阱掺杂物最大浓度的位置之间。主体材料部254的另一部分则同样位于漏极242及该p型空主要阱掺杂物最大浓度的位置之间。
更明确地说，IGFET 100的主要源极部深度ySM、源极延伸区深度ySE、漏极延伸区深度yDE以及主要漏极部深度yDM分别会小于p型空主要阱最大掺杂物浓度深度yPWPK。因为漏极延伸区242E位于所有主要漏极部242M的下方，所以，部分的p型空阱主要主体材料部254会位于深度yPWPK处该p型空主要阱掺杂物的最大浓度的位置及每一个主要源极部240M、源极延伸区240E和漏极延伸区242E之间。p型空主要阱最大掺杂物浓度深度yPWPK不会大过IGFET 100的漏极深度yD(明确说为漏极延伸区深度yDE)的10倍，优选的不会大过5倍，更优选的不会大过4倍。在图18a的实施例中，深度yPWPK在两倍于漏极延伸区深度yDE附近。
图18a中曲线254′表示的p型空主要阱掺杂物的浓度NI在从深度yPWPK处该p型空主要阱掺杂物最大浓度的位置处沿着垂直线278M经由主要主体材料部254的上覆部且接着经由漏极242(特别的为经过位于主要漏极部242M下方的漏极延伸区242E的部分且接着经过主要漏极部242M)向上移到该上方半导体表面时会减小到在深度yPWPK处该p型空主要阱掺杂物最大浓度的最多1/10，优选的最多1/20，更优选的最多1/40。在图18a提出的实施例中，p型空主要阱掺杂物的浓度NI在从该p型空主要阱掺杂物最大浓度的yPWPK位置处沿着直线278M经由主要主体材料部254的上覆部且接着经由漏极242向上移到该上方半导体表面时会减小至在深度yPWPK处该p型空主要阱掺杂物最大浓度的不到1/80，在1/100附近。
应该注意：符号248#代表漏极-主体结248，p型空主要阱掺杂物的浓度NI在从深度yPWPK处该p型空主要阱掺杂物最大浓度的位置处沿着垂直线278M向上移到该漏极242底部的结248(明确地说，漏极延伸区242E的底部)时会以基本上单调且基本上无弯折的方式减小至大于1/10。在图18a实施例中，p型空主要阱掺杂物的浓度NI在从漏极-主体结248处沿着垂直线278M移到该上方半导体表面时同样会以基本上单调的方式减小。如果沿着漏极242的上方表面发生p型空主要阱掺杂物累积，那么p型空主要阱掺杂物的浓度NI在从漏极-主体结248处沿着垂直线278M移到与该上方半导体表面相隔不超过结248的最大深度YD的20％的位置点时会以基本上单调的方式减小。如上所述，漏极-主体结深度yD等于IGFET100的漏极延伸区深度yDE。
图18b中代表p型空主要阱区180中全部p型掺杂物浓度NT的曲线180″由线段254″与136″所组成。图18b中的曲线段254″代表图18a中曲线254′与136′对应部分的组合。据此，图18b中曲线段254″代表p型主体材料部254中p型空主要阱掺杂物和背景掺杂物的和的浓度NN。
若如此，p型源极晕环掺杂物对深度yPWPK处该p型浓度最大值的位置有很小的影响。如图18a中曲线136′与254′所示，在不大于yPWPK的深度y处，相较于沿着穿过主要漏极部242M的垂直线278M的p型空主要阱掺杂物的浓度NI，p型背景掺杂物的浓度NI非常小。在不大于yPWPK的深度y处，p型背景掺杂物的浓度NI与沿着垂直线278M的p型空主要阱掺杂物的浓度NI的最高比值出现在该上方半导体表面中，p型背景掺杂物与p型空主要阱掺杂物在该处的浓度比通常落在0.1附近。因此，从深度yPWPK处沿着直线278M到上方半导体表面的全部p型掺杂物大部分是由该p型空主要阱掺杂物组成。这让图18b中曲线180″表示的全部p型掺杂物的浓度NT沿着直线278M的变化大部分与在不大于yPWPK的深度y处的p型空主要阱掺杂物的浓度NI相同。
图18a中曲线210′表示的深n阱掺杂物的浓度NI会在图18a中所示的y深度范围以外的深度yDNWPK处达到最大数值，并且会在朝该上方半导体表面移动时从该最大(峰值)数值处减小。图18c中曲线段180*表示的净p型掺杂物的浓度NN会在介于漏极-主体结248与隔离结224之间的子表面位置处达到最大数值。深n阱掺杂物的存在会让沿着穿过主要漏极部242M的垂直线278M的净p型掺杂物浓度最大值的位置出现在略小于深度yPWPK的平均深度处。
如图18a中的曲线242M′所示，用来定义主要漏极部242M的n型主要S/D掺杂物的浓度NI会在漏极部242M中的某个子表面位置处达到最大值。图18a中的曲线242E′显示出，用来定义漏极延伸区242E的n型深S/D延伸区掺杂物同样存在于主要漏极部242M中。因此，图18b中的曲线242M″代表图18a中的曲线242M′与242E′中对应部分的总和。同样地，图18b中的曲线242E″则代表图18a中的曲线242E′与242M′中对应部分的总和。因为漏极延伸区242E的延伸深度大于主要漏极部242M，所以，n型深S/D延伸区掺杂物的浓度NI会超过主要漏极部242E下方的漏极延伸区242E部分中n型主要S/D掺杂物的浓度NI。所以，沿着穿过主要漏极部242M的垂直线278M的n型深S/D延伸区掺杂物的浓度NI会对主要漏极部242M下方的漏极延伸区242E部分中由图18b中的曲线段242M″、242E″及210″的组合表示的全部n型掺杂物的浓度NT有重大贡献。受到在漏极-主体结248处变成零的影响，沿着直线278M由图18c中曲线242*表示的净n型掺杂物浓度NN反映沿着直线278M的全部n型掺杂物的浓度NT的变化。
参考图16，沿着通过沟道区带244到达源极侧晕环袋部250侧的垂直线276的p型掺杂物分布大部分与沿着穿过漏极242的垂直线278M的p型掺杂物分布相同。也就是，沿着直线276所遇到的p型掺杂物是由图16a中各自曲线254′与136′表示的p型空主要阱掺杂物与背景掺杂物所组成。因为p型空主要阱掺杂物的浓度NI会在深度yPWPK处达到最大值，所以沿着直线276的全部p型掺杂物的浓度NT会在深度yPWPK处达到最大值，如图16b中曲线180″。
垂直线276会通过深n阱210。不过，直线276却不会通过源极240或漏极242。该n型S/D掺杂物都不会对沿着直线276的掺杂物分布有任何显著影响。据此，p型空主要阱掺杂物的浓度NI或全部p型掺杂物的浓度NT在从深度yPWPK处沿着垂直线276经由沟道区带244向上移到该上方半导体表面时会减小到在深度yPWPK处p型空主要阱掺杂物最大浓度或在深度yPWPK处全部p型掺杂物最大浓度的最多1/10，优选的最多1/20，更优选的最多1/40。在图16与18的特殊实施例中，p型空主要阱掺杂物的浓度NI或全部p型掺杂物的浓度NT在从深度yPWPK处沿着线276经由沟道区带244移到该上方半导体表面时会减小至在深度yPWPK处p型空主要阱掺杂物最大浓度或在深度yPWPK处全部p型掺杂物最大浓度的不到1/80，在1/100附近。上面关于p型空主要阱掺杂物的浓度NI或全部p型掺杂物的浓度NT在从深度yPWPK处沿着垂直线278M移到该上方半导体表面时会以基本上单调的方式减小的论述适用在从深度yPWPK处沿着垂直线276移到该上方半导体表面。
上面提及的p型背景掺杂物、源极晕环掺杂物以及空主要阱掺杂物会出现在源极240中。参见图14a中的曲线136′、250′以及254′。因此，沿着穿过源极240的垂直线274M的p型掺杂物分布可能包含图14a中曲线250′和图14b中曲线段250″表示的p型源极晕环掺杂物。尽管p型空主要阱掺杂物的浓度NI在从深度yPWPK处沿着垂直线274M经由主要主体材料部254的上覆部且经由源极240向上移到该上方半导体表面时会减小到最多1/10，全部p型阱掺杂物的浓度NT同样从深度yPWPK处沿着垂直线274M移到该上方半导体表面时却可能不会，且通常不会以此方式表现。
如同主要漏极部242M中n型主要S/D掺杂物的浓度NI，图14a中的曲线240M′显示出，源极240中n型主要S/D掺杂物的浓度NI会在主要源极部240M中的某个子表面位置处达到最大值。图14a中的曲线240E′显示出，用来定义源极延伸区240E的n型浅源极延伸区掺杂物同样存在于主要源极部240M之中。因为源极延伸区240E并非延伸在主要源极部240M的下方，所以，图14b中的曲线240M″代表图14a中的曲线240M′与240E′的总和。然而，n型主要S/D掺杂物的浓度NI却远大于在沿着穿过主要源极部240M的垂直线274M的任何深度y处的n型浅源极延伸区掺杂物的浓度NI。因此，图14b中代表沿着垂直线274M的全部n型掺杂物的浓度NT的曲线段240M″与210″的组合大部分会重复图14a中的曲线240M′。受到在源极-主体结246处变成零的影响，沿着直线274M由图14c中曲线240*表示的净n型掺杂物的浓度NN反映沿着直线274M的全部n型掺杂物的浓度NT的变化。
D5.非对称高电压p沟道IGFET的结构
非对称高电压p沟道IGFET 102的内部组态基本上和非对称高电压n沟道IGFET 100相同，除了IGFET 102的主体材料是由n型空主要阱区182和深n阱区210所组成，而非如IGFET 100仅由空主要阱区(180)所组成。IGFET 102的区域中的导电类型大体上与IGFET 100中的对应区域的导电类型相反。
更明确如图11.1中所示，IGFET 102有一对p型S/D区带280与282，它们沿着该上方半导体表面位于有源半导体岛142中。S/D区带280与282在下文中通常会分别被称为源极280及漏极282，因为它们通常但非必须，分别具有源极和漏极的功能。源极280及漏极282会被n型空阱主体材料182(也就是全部主体材料182与210中的182部分)的沟道区带284分开。n型空阱主体材料182会：(a)与p型源极280构成源极-主体pn结286，及(b)与p型漏极282构成漏极-主体pn结288。
n型空阱主体材料182的中度掺杂晕环袋部290会沿着源极280向上延伸至上方半导体表面且终止在源极280和漏极282之间的某个位置处。图11.1是源极280延伸至比n源极侧晕环袋290更深处的情形。另或者，晕环袋290延伸至比源极280更深的地方。接着，晕环袋290会横向延伸在源极290的下方。晕环袋290由n型源极环掺杂物定义。
在源极侧晕环袋部290外面的n型空阱主体材料182部分构成n型空阱主体材料部294。在从主体材料182中的深n型空阱浓度最大值的位置处沿着晕环袋部290外面的虚拟垂直线(未图示)朝该上方半导体表面移动时，空阱主要主体材料部294中n型掺杂物的浓度会从符号“n”表示的中度掺杂逐渐降至符号“n-”表示的轻度掺杂。图11.1中的点线296粗略地表示，在其下方位置的主要主体材料部294中n型掺杂物浓度是中度n掺杂，而在其上方的位置294部分中n型掺杂物浓度则是轻度n-掺杂。
沟道区带284(图11.1中未明确界定)由源极280和漏极282间的所有n型单晶硅组成。更明确的说，沟道区带284是由空阱主要主体材料部294的n-上方部的表面邻接区段及下面所构成：(a)所有n晕环袋部290，如果源极280如图11.1实施例中所示延伸至比晕环袋290更深处，或(b)晕环袋290的表面邻接区段，如果晕环袋290的表面邻接区段延伸至比源极280更深处。无论何者，晕环袋290的n型重度掺杂程度都会大于沟道区带284中主要主体材料部294的n-上方部的直接相邻材料。因此，源极290中晕环袋290存在会让沟道区带284具有非对称纵向掺杂物缓变的特性。
有tGdH高厚度数值的栅极介电层300位于上方半导体表面上并且延伸在沟道区带284的上方。栅极电极302位于沟道区带284上方的栅极介电层300上。栅极电极302会部分延伸在源极280和漏极282的上方。
p型源极280是由超重度掺杂主要部280M及较轻度掺杂横向延伸区280E组成。p型漏极282同样是由超重度掺杂主要部282M及较轻度掺杂的横向延伸区282E组成。虽然掺杂程度分别轻过p++主要源极部280M与p++主要漏极部282M，不过，在目前的次微米CIGFET应用中，横向源极延伸区280E与横向延伸区282E仍为重度掺杂。主要源极部280M和主要漏极部282M通常由离子植入p型半导体掺杂物(本文称为p型主要S/D掺杂物，通常为硼)来定义。源极280和漏极282的外部电触点分别通过主要源极部280M和主要漏极部282M来达成。
沟道区带284会沿着上方半导体表面终止在横向源极延伸区280E和横向漏极延伸区282E。栅极电极302会延伸在每一个横向延伸区280E或282E的部分的上方。电极302通常不会延伸在p++主要源极部280M或p++主要漏极部282M的任何一部分的上方。介电侧壁间隔部304与306分别位于栅极电极302的相反横断侧壁中。金属硅化物层308、310及312分别位于栅极电极302、主要源极部280M及主要漏极部282M的顶端。
D6.非对称高电压p沟道IGFET的源极/漏极延伸区
非对称高电压p沟道IGFET 102的漏极延伸区282E的掺杂程度轻于源极延伸区280E。不过，每一个横向延伸区280E或282E的p型掺杂都会落在由符号“p+”表示的重度p型掺杂的范围中。所以，源极延伸区280E与漏极延伸区282E两者在图11.1中都会被标示为“p+”。
p+源极延伸区280E通常由离子植入被称为p型浅源极延伸区掺杂物的p型半导体掺杂物来定义，因为其仅是用来定义比较浅的p型源极延伸区。p+漏极延伸区282E通常由离子植入被称为p型深漏极延伸区掺杂物且也被称为p型深S/D延伸区掺杂物的p型半导体掺杂物来定义，因为其是用来定义比较深的p型源极延伸区以及比较深的p型漏极延伸区。源极延伸区280E与漏极延伸区282E中的p型掺杂通常由硼来提供。
IGFET 102中的p+横向延伸区280E与282E和IGFET100中的横向延伸区240E与242E实质上具有相同的用途。就此方面来说，IGFET 102会通过沿着沟道区带284的上方表面的耗尽区中所诱发的一次空穴(primary hole)所组成的沟道让电流从p+源极延伸区280E导通至p+漏极延伸区282E。漏极282中的电场会让该一次空穴加速并在它们接近漏极282时获得能量。应该注意的是，在一个方向中移动的空穴基本上是在相反方向中远离掺杂物原子移动的电子，该空穴会冲击漏极282中的原子，用以产生二次电荷载流子(同样电子与空穴都有)，它们大体上会在该局部电场的方向中移动。某些该二次电荷载流子(尤其是二次空穴)会朝栅极介电层300移动。因为漏极延伸区282E的掺杂程度轻于主要漏极部282M，所以当该一次空穴进入漏极282时会受到低电场的作用。结果，会有较少的热(有能量的)二次电荷载流子注入栅极介电层300中，使其带电。IGFET 102中不希望产生的临界电压VT的漂移实质上会降低。
因漏极延伸区242E中的n型掺杂轻于源极延伸区240E中的关系，使得IGFET 100中会有较少的破坏性热载流子注入栅极介电层260中，基于相同理由，漏极延伸区282E中的p型掺杂轻于源极延伸区280E中会使得IGFET 102中会有较少的热载流子注入栅极介电层300中。也就是，IGFET 102中较轻的漏极延伸区掺杂会让沿着漏极延伸区282E跨越漏极-主体结288部分的掺杂物浓度有较平缓的变化。沿着漏极延伸区282E中的漏极-主体结288部分的耗尽区的宽度因而会增加，导致漏极延伸区282E中的电场进一步降低。由于漏极延伸区282E中的冲击离子化相应减小，注入栅极介电层300中的热载流子会减少。
p+源极延伸区280E与p+漏极延伸区282E会各自在上方半导体表面的下方达到最大(或峰值)的p型掺杂物浓度。利用由离子植入所定义的源极延伸区280E与漏极延伸区282E，源极延伸区280E通常会有下面特性：有一条虚拟垂直线(未图示)延伸经过源极延伸区280E并且充分远离主要源极部280M，使得定义主要源极部280M的p型掺杂物对沿着该垂直线的全部p型掺杂物浓度不会有任何显著影响。因此，该p型浅源极延伸区掺杂物的浓度沿着该垂直线达到其最大数值的深度大部分会等于源极延伸区280E中全部p型掺杂物浓度的最大数值深度ySEPK。源极延伸区280E的深度ySEPK通常为0.003至0.015μm，一般为0.006μm。源极延伸区280E在深度ySEPK处的p型浅源极延伸区掺杂物的最大浓度通常为6×1018至6×1019个原子/cm3，一般介于1.5×1019个原子/cm3与2×1019个原子/cm3之间。
同样，漏极延伸区282E通常会有下面特性：有一条虚拟垂直线(未图示)延伸经过漏极延伸区282E且充分远离主要漏极部282M，使得定义主要漏极部282M的p型掺杂物对沿着该垂直线的全部p型掺杂物浓度不会有任何显著的影响。该p型深S/D延伸区掺杂物的浓度沿着穿过漏极延伸区282E的垂直线达到其最大数值的深度通常大部分会等于漏极延伸区282E中全部p型掺杂物浓度的最大数值深度yDEPK。如同源极延伸区280E中p型浅源极延伸区掺杂物最大浓度的深度ySEPK，漏极延伸区282E的深度yDEPK通常为0.003至0.015μm，一般为0.006μm。
漏极延伸区282E中深度yDEPK处的p型深S/D延伸区掺杂物的最大浓度通常为4×1018至4×1019个原子/cm3，一般介于1×1019个原子/cm3与1.5×1019个原子/cm3之间。虽然漏极延伸区282E中p型深S/D延伸区掺杂物的深度yDEPK通常和源极延伸区280E中p型浅源极延伸区掺杂物的深度ySEPK相同，不过，漏极延伸区282E中深度yDEPK处的p型深S/D延伸区掺杂物的最大浓度仍然略低于源极延伸区280E中深度ySEPK处的p型浅源极延伸区掺杂物的最大浓度，其通常为6×1018至6×1019个原子/cm3，一般介于1.5×1019个原子/cm3与2×1019个原子/cm3之间。
虽然漏极延伸区282E的最大浓度深度yDEPK通常大部分等于源极延伸区280E的最大浓度深度ySEPK，不过，p+漏极延伸区282E却延伸至远深过p+源极延伸区280E的地方。换言之，IGFET102的漏极延伸区282E的深度yDE明显超过源极延伸区280E的深度ySE。IGFET 102的漏极延伸区深度yDE通常会大于其源极延伸区深度ySE至少20％，优选的至少30％，更优选的至少50％，甚至更优选的至少100％。
有两个主要因素导致漏极延伸区282E的延伸深度明显大过源极延伸区280E。两个因素都涉及n+源极侧晕环袋290。首先，晕环袋290中的n型掺杂物会减缓源极延伸区280E中p型浅源极延伸区掺杂物的扩散速度，从而降低源极延伸区深度ySE。第二，晕环袋290中的n型掺杂物会导致源极延伸区280E的底部出现在较高的位置处，从而更降低源极延伸区深度ySE。漏极延伸区282E能够通过实施离子植入而排列成延伸至比源极延伸区280E进一步更深的地方，因此漏极延伸区282E中最大p型掺杂物浓度的深度yDEPK会超过源极延伸区280E最大p型掺杂物浓度的深度ySEPK。
在非对称IGFET 100与102的典型实施方式中，n沟道IGFET 100的p晕环袋部250中的p型源极晕环掺杂物和p沟道IGFET 102的p+源极延伸区280E中的p型浅源极延伸区掺杂物为相同的原子种类，通常为硼。同样，p沟道IGFET 102的n晕环袋部290中的n型源极晕环掺杂物和n沟道IGFET 100的n+源极延伸区240E中的n型浅源极延伸区掺杂物通常为相同的原子种类，通常为砷。
砷原子远大于硼原子。因此，p沟道IGFET 102的晕环袋部290中n型掺杂物阻碍源极延伸区280E中的p型浅源极延伸区掺杂物的扩散会明显大过n沟道IGFET 100的晕环袋部250中p型掺杂物减缓源极延伸区240E中的n型浅源极延伸区掺杂物扩散的速度。这使得IGFET 100与102有相当的漏极延伸区深度yDE与源极延伸区深度ySE比值，即使p沟道IGFET 102的漏极延伸区282E的最大浓度深度yDEPK通常大部分会与源极延伸区280E的最大浓度深度ySEPK相同而n沟道IGFET 100的漏极延伸区242E的最大浓度深度yDEPK却远大于源极延伸区240E的最大浓度深度ySEPK。
p沟道IGFET 102的漏极延伸区282E中p型深S/D延伸区掺杂物的分布垂直散开的程度明显大过源极延伸区280E中的p型浅源极延伸区掺杂物。因此，漏极延伸区282E中全部p型掺杂物的分布垂直散开的程度明显大过源极延伸区280E中全部p型掺杂物的分布。
漏极延伸区282E的深度大过源极延伸区280E会导致注入IGFET 102的栅极介电层300中的热载流子进一步减少，其大部分和IGFET 100有较少热载流子注入栅极介电层260中有相同的理由。明确地说，IGFET 102中漏极延伸区282E的大深度让流经漏极延伸区282E的电流会有更大的垂直散开，从而会降低漏极延伸区282E中的电流密度。漏极延伸区282E中全部p型掺杂物的高分散会降低漏极延伸区282E中的电场。其所导致的漏极延伸区282E中冲击离子化下降会产生较少的热载流子注入栅极电介质300中。
漏极延伸区282E进一步延伸在栅极电极302下方的程度明显大过源极延伸区280E。结果，IGFET 102的栅极电极302重叠漏极延伸区282E的数额xDEOL明显超过栅极电极302重叠源极延伸区280E的数额xSEOL。IGFET 102的栅极至漏极延伸区重叠数额xDEOL通常比栅极至源极延伸区重叠数额xSEOL大至少20％，优选的至少30％，更优选的至少50％。
栅极电极302在漏极延伸区282E上方的重叠面积大过在源极延伸区280E上方会进一步减少IGFET 102注入栅极介电层300中的热载流子，其和IGFET 100中因为栅极电极262在漏极延伸区242E上方的重叠面积大过在源极延伸区240E上方的关系而有较少热载流子注入栅极介电层260有相同的理由。也就是，IGFET102的漏极延伸区282E横向延伸在栅极电极302下方的数额越大，流过漏极延伸区282E的电流垂直散开的程度便会越大。漏极延伸区282E中的电流密度便会进一步降低。其所导致的漏极延伸区282E中冲击离子化的进一步下降会产生更少的热载流子注入栅极介电层300之中。由于漏极延伸区282E的低掺杂、较大深度、以及较大栅极电极重叠面积的关系，IGFET 102中注入栅极电介质300中的热载流子会非常少。如同IGFET 100，IGFET 102的临界电压随着操作时间呈现非常稳定。
IGFET 102的主要漏极部282M的深度yDM通常会与主要源极部280M的深度ySM约略相同。IGFET 102的ySM与yDM中的每一个通常为0.05至0.15μm，一般为0.10μm。由于有定义晕环袋部290的n型掺杂物存在关系，IGFET 102的主要源极部深度ySM可能略小于其主要漏极部深度yDM。
在图11.1的实施例中，IGFET 102的主要源极部280M会延伸至比源极延伸区280E更深的地方。所以，IGFET 102的主要源极部深度ySM会超过它的源极延伸区深度ySE。相反地，本实施例中，漏极延伸区282E会延伸至比主要漏极部282M更深的地方。所以，IGFET 102的漏极延伸区深度yDE会超过它的主要漏极部深度yDM。另外，漏极延伸区282E还会横向延伸在主要漏极部282M的下方。
因为在图11.1的实施例中的IGFET 102的主要源极部深度ySM超过它的源极延伸区深度ySE，所以IGFET 102的源极深度yS会等于其主要源极部深度ySM。另一方面，本实施例中IGFET102的漏极深度yD会等于其漏极延伸区深度yDE，因为IGFET 102的漏极延伸区深度yDE超过其主要漏极部深度yDM。IGFET 102的源极深度yS通常为0.05至0.15μm，一般为0.10μm。从而IGFET 102的漏极深度yD通常为0.08至0.20μm，一般为0.14μm。IGFET 102的漏极深度yD通常超过其源极深度yS 0.01至0.10μm，一般为0.04μm。除此外，IGFET 102的源极延伸区深度ySE通常为0.02至0.10μm，一般为0.06μm。IGFET 102的漏极延伸区深度yDE通常为0.08至0.20μm，一般为0.14μm。据此，IGFET 102的漏极延伸区深度yDE通常大于其源极延伸区深度ySE的两倍。
在图11.1的实施方式中，IGFET 102运用深n阱区210。因为平均深n阱最大浓度深度yDNWPK通常为1.0至2.0μm，一般为1.5μm；所以，IGFET 102的平均深度yDNWPK通常会是其漏极深度yD的5至25倍，优选的8至16倍，一般为10至12倍。
D7.非对称高电压p沟道IGFET的源极/漏极延伸区中不同的掺杂物
和如何利用不同原子量的半导体掺杂物来定义非对称n沟道IGFET 100的源极延伸区240E与漏极延伸区242E类似，用来定义非对称p沟道IGFET 102的源极延伸区280E的p型浅源极延伸区掺杂物的原子量可能高过用来定义IGFET 102的漏极延伸区282E的p型深S/D延伸区掺杂物。因此，p型深S/D延伸区掺杂物通常是3a族元素；而p型浅源极延伸区掺杂物则为另一3a族元素，其原子量高于作为该p型深S/D延伸区掺杂物的3a族元素。优选的该p型深S/D延伸区掺杂物为3a族元素硼，而该p型浅源极延伸区掺杂物的候选掺杂物则为较高原子量的3a族元素镓与铟。在S/D延伸区280E与282E中使用不同掺杂物会让p沟道IGFET 102得到和n沟道IGFET 100因在S/D延伸区240E与242E中使用不同掺杂物所得到的类似好处。
D8.非对称高电压p沟道IGFET中的掺杂物分布
在导电类型相反的条件下，p沟道IGFET 102沿着该上方半导体表面的纵向掺杂物分布和n沟道IGFET 100沿着该上方半导体表面的纵向掺杂物分布相当类似。如上所述，沿着上方半导体表面的定义深n阱210的深n阱掺杂物的浓度NI很低，以至于使深n阱210实际上不会抵达该上方半导体表面。如同IGFET 100的源极240、沟道区带244以及漏极242，不论沿着该上方半导体表面或在该上方半导体表面下方，深n阱掺杂物对IGFET 102的源极280、沟道区带284或漏极282的掺杂物特征都没有任何显著影响。
沿着该上方半导体表面在源极280与漏极282中的净掺杂物浓度的最大数值分别出现在p++主要源极部280M与p++主要漏极部282M中。明确说，主要S/D部280M与282M中的净掺杂物浓度NN的最大上方表面数值约略相同，通常至少为1×1020个原子/cm3，一般为5×1020个原子/cm3。沿着上方半导体表面在主要S/D部280M或282M中的净掺杂物浓度的最大数值能轻易降至最少1×1019至3×1019个原子/cm3。
相较于定义源极延伸区280E与漏极延伸区282E的p型掺杂物的上方表面浓度，p型背景掺杂物浓度很低，可以忽略。源极延伸区280E与漏极延伸区282E每一个之中的净掺杂物浓度的最大上方表面数值通常为3×1018至2×1019个原子/cm3，一般为9×1018个原子/cm3。
如上所述，沟道区带284中的非对称缓变是因为沿着源极280晕环袋部290的存在而造成。源极侧晕环袋290中沿着该上方半导体表面的n型掺杂物有三个主要成分，也就是在三次分离的掺杂作业中所提供的成分。这三个主要的n型掺杂物成分之一为深n阱掺杂物，如上述，其在该上方半导体表面处的上方表面浓度很低，因此就沿着该上方半导体表面的n型掺杂物浓度贡献来说，深n阱掺杂物实质上可以被忽略。
晕环袋部290中沿着该上方半导体表面的n型掺杂物的三个主要成分中的另一个为n型空主要阱掺杂物，其上方表面浓度相当低，通常为6×1015至6×1016个原子/cm3，一般为1×1016个原子/cm3。晕环袋部290中的n型掺杂物的第三种成分为n型源极晕环掺杂物，其上方表面浓度很高，通常为4×1017至4×1018个原子/cm3，一般为1×1018个原子/cm3。该n型源极晕环掺杂物定义晕环袋部290。该n型源极晕环掺杂物的上方表面浓度的具体数值能精确调整，一般是在5％精确度内，用以设定IGFET 102的临界电压。
该n型源极晕环掺杂物同样存在于源极280中。源极280中n型源极晕环掺杂物的浓度通常沿着其整个上方表面为实质恒定。在从源极280处沿着该上方半导体表面纵向移到沟道区带284中时，n型源极晕环掺杂物的浓度基本上会从源极280中实质恒定的水平处下降至源极280与漏极282之间某个位置处的零水平。因为n型空主要阱掺杂物的上方表面浓度小于源极晕环掺杂物的上方表面浓度，所以，沟道区带284中沿着该上方表面的全部n型掺杂物的浓度大部分会从源极280中n型源极晕环掺杂物基本上恒定的水平处下降至源极280与漏极282之间某个位置处该n型主要阱掺杂物的低上方表面数值，且接着会在与漏极282相隔其余距离中保持该低数值。
在某些实施例中，该n型源极晕环掺杂物的浓度可能会以上面针对IGFET 100中p型源极晕环掺杂物所述的可供选择的方式中的任一种方式来改变。不论该n型源极晕环掺杂物的浓度是以这些方式中的任一种方式来改变或是以上述典型方式来改变，IGFET 102的沟道区带284中沿着该上方半导体表面的全部n型掺杂物的浓度在区带284交会漏极282的地方都会低于在区带284交会源极280的地方。更明确地说，沿着该上方半导体表面在漏极-主体结288处在沟道区带284中的全部n型掺杂物的浓度通常是沿着该上方表面在源极-主体结286处在沟道区带284中全部n型掺杂物浓度的最多1/10，优选的最多1/20，更优选的最多1/50，一般1/100或更少。
沿着上方半导体表面在沟道区带284中的净n型掺杂物浓度的变化方式和沿着该上方表面在区带284中的全部n型掺杂物浓度类似，除了沿着该上方表面在区带284中的净n型掺杂物的浓度会在pn结286与288处降为零。因此相较于漏极侧，沟道区带284的源极侧会有较高净额的n型掺杂物。沟道区带284中源极侧的高额n型掺杂物会缩减源极-主体结286中耗尽区的沟道侧部的厚度。
和发生在IGFET 100中的情况类似，IGFET102中沿着沟道区带284的源极侧的高n型掺杂物浓度会导致来自漏极282的电场线终止于晕环袋部290中经离子化的n型掺杂物原子，而不会终止于源极280中耗尽区中经离子化的掺杂物原子，并不利于降低空穴的电位屏障。源极280因而会受到漏极282中较高电场的遮蔽。这使得沿着源极-主体结286的耗尽区不会被穿通至沿着漏极-主体结288的耗尽区。适当地选择沟道区带284中源极侧n型掺杂物的数额，便可避免IGFET 102发生穿通。
接着，探讨由晕环袋部290与n型空阱主要主体材料部294所构成的n型空主要阱区182的特征。如同沟道区带284，n型空主要阱区182的全部n型掺杂物由n型空主要阱掺杂物和源极晕环掺杂物以及深n阱掺杂物所组成。除了在晕环袋部290附近之外，主要主体材料部294中的全部n型掺杂物仅由n型空主要阱掺杂物和深n阱掺杂物所组成。该n型空主要阱掺杂物和深n阱掺杂物同样存在于源极280和漏极282中。n型源极晕环掺杂物则仅存在于源极280中而不存在于漏极282中。
如上所述，由于n型空主要阱掺杂物的离子植入关系，n型空主要阱区182的深局部浓度最大值会出现在平均深度yNWPK处。此n型局部浓度最大值会出现在完全横向跨越阱区182因此完全横向跨越主要主体材料部294的某个子表面位置处。位于深度yNWPK处的n型浓度最大值的位置在沟道区带284的下方，通常在所有源极280与漏极282中每一个的下方，而且通常也会在晕环袋部290的下方。
n型空主要阱掺杂物的最大浓度位置处的平均深度yNWPK会超过IGFET 102的源极-主体结286与漏极-主体结288的最大深度yS与yD。所以，主要主体材料部294的部分会位于源极280与该n型空主要阱掺杂物最大浓度的位置之间。主体材料部294的另一部分则会位于漏极282与该n型空主要阱掺杂物最大浓度的位置之间。
更精确地说，IGFET 102的主要源极部深度ySM、源极延伸区深度ySE、漏极延伸区深度yDE及主要漏极部深度yDM分别小于n型空主要阱最大掺杂物浓度深度yNWPK。因为漏极延伸区282E位于所有主要漏极部282M的下方，所以，一部分n型空阱主要主体材料部294会位于在深度yNWPK处该n型空主要阱掺杂物的最大浓度位置和主要源极部280M、源极延伸区280E、漏极延伸区282E之间。深度yNWPK不会大于IGFET 102的漏极深度yD(明确说漏极延伸区深度yDE)10倍，优选的不会大过5倍，更优选的不会大过4倍。
n型空主要阱掺杂物的浓度在从深度yNWPK处该n型空主要阱掺杂物的最大浓度的位置处沿着选定的虚拟垂直线(未图示)经由主要主体材料部294的上覆部并且接着经由漏极282，明确地说，经由位于主要漏极部282M下方的漏极延伸区282E的部分并且接着经由主要漏极部282M向上移到该上方半导体表面时会减小到在深度yNWPK处n型空主要阱掺杂物最大浓度的最多1/10，优选的最多1/20，更优选的最多1/40。
n型空主要阱掺杂物的浓度在从深度yNWPK处该n型空主要阱掺杂物最大浓度的位置处沿着选定垂直线向上移到该漏极282底部的结288(明确说漏极延伸区282E的底部)时会以基本上单调且基本上无弯折方式减小到大于1/10。同样应该注意，IGFET102的漏极-主体结深度yD等于漏极延伸区深度yDE。n型空主要阱掺杂物的浓度在从漏极-主体结288处沿着该垂直线移到该上方半导体表面时通常会以基本上单调方式减小。如果沿着漏极282的上方表面发生n型空主要阱掺杂物累积的话，那么，n型空主要阱掺杂物的浓度在从漏极-主体结288处沿着该垂直线移到与该上方半导体表面相隔不超过结288的最大深度YD的20％的位置点时会以基本上单调的方式减小。
若如此，n型源极晕环掺杂物对深度yNWPK处该n型浓度最大值的位置有很小的影响。简单参考图18a，图18a中水平轴线的标记表示平均p型空主要阱最大浓度深度yPWPK。如上所述，图18a中曲线210′表示的深n阱掺杂物的浓度会在图18a中y深度范围以外的深度处达到最大数值，并且会在朝该上方半导体表面移动时从该最大数值处减小。
依照空主要阱最大浓度深度yNWPK与yPWPK通常彼此相当接近的事实来检测图18a所示，在深度yPWPK处即在深度yNWPK处，该深n阱掺杂物的浓度远小于该n型空主要阱掺杂物的浓度。在沿着穿过漏极282的选定垂直线从深度yNWPK处朝该上方半导体表面移动时，该深n阱掺杂物的浓度以这种方式减小，在任何深度数值y处该深n阱掺杂物的浓度持续远小于该n型空主要阱掺杂物的浓度。据此，全部n型掺杂物的浓度在沿着该垂直线从深度yNWPK处移到该上方半导体表面时实质上会以和该n型空主要阱掺杂物的浓度相同方式减小。
n型空主要阱掺杂物与深n阱掺杂物都出现在源极280中。除此之外，该n型源极晕环掺杂物通常会出现在源极280的横向范围的部分(通常是全部)之中。结果，沿着穿过源极280选定虚拟垂直线的n型掺杂物分布可能会包含该n型源极晕环掺杂物的效应。尽管n型空主要阱掺杂物的浓度从深度yNWPK处沿着该垂直线经由主要主体材料部294的上覆部并且经由源极280向上移到该上方半导体表面时会减小到最多1/10，但是全部n型掺杂物的浓度的表现方式仍可能不会(通常不会)与从深度yNWPK处沿着该垂直线向上移到该上方半导体表面时相同。
D9.非对称高电压IGFET的共同特性
现在一并审视IGFET 100与102，假设IGFET 100的p型空阱主体材料180或是IGFET 102的n型空阱主体材料182的导电类型为“第一”导电类型。另一导电类型则为“第二”导电类型，也就是IGFET 100的n型源极240与漏极242的导电类型或是IGFET 102的p型源极280与漏极282的导电类型。据此，该第一导电类型与第二导电类型分别为IGFET 100的p型与n型。而在IGFET 102中，该第一导电类型与第二导电类型则分别为n型与p型。
如上所述，IGFET 100中的全部p型掺杂物的浓度NT在从深度yPWPK处沿着垂直线278M经由IGFET 100的漏极242移到该上方半导体表面时，大部分会以和p型空主要阱掺杂物的浓度NI相同的方式减小。同样如上所述，IGFET 102中的全部n型掺杂物的浓度在从深度yNWPK处沿着选定垂直线经由漏极282移到该上方半导体表面时，大部分会以和n型空主要阱掺杂物的浓度相同的方式减小。因为该第一导电类型为IGFET 100的p型以及IGFET 102的n型，所以IGFET 100与102的共通特性是IGFET 100或102中该第一导电类型的全部掺杂物的浓度在从深度yPWPK或yNWPK处该第一导电类型的全部掺杂物的最大浓度的子表面位置处沿着该垂直线经由上覆的主要主体材料且经由漏极242或282向上移到该上方半导体表面时会减小到在深度yPWPK处或yNWPK处第一导电类型的全部掺杂物最大浓度的最多1/10，优选的最多1/20，更优选的最多1/40。
除此之外，IGFET 100或102中该第一导电类型的全部掺杂物的浓度在从深度yPWPK或yNWPK处该第一导电类型的全部掺杂物的最大浓度的位置处沿着所示垂直线向上移到漏极-主体结248或288时会以基本上单调且基本上无弯折方式减小到大于1/10。在从漏极-主体结248或288处沿着该垂直线移到该上方半导体表面时，IGFET 100或102中该第一导电类型的全部掺杂物的浓度通常会以基本上单调的方式减小。如果沿着漏极242或282的上方表面发生第一导电类型的全部掺杂物的累积，那么该第一导电类型的全部掺杂物的浓度便会在从漏极-主体结248或288处沿着该垂直线移到与该上方半导体表面相隔不超过结248或288的最大深度yD的20％的位置点时以基本上单调方式减小。
前述沿着垂直线经由IGFET 100的漏极242或IGFET102的漏极282的垂直掺杂物分布特征不会因IGFET 100中p型背景掺杂物的存在或IGFET 102中深n阱掺杂物的存在而受到显著的影响。在从深度yPWPK或yNWPK处沿着选定的垂直线经由漏极242或282向上移动时，该第一导电类型的全部掺杂物因而可能会非常近似作为空阱主体材料180或182的唯一的空主要阱掺杂物。此近似结果大体上会运用在沿着选定虚拟垂直线延伸穿过分别利用空主要阱区192、194、204及206的对称IGFET 112、114、124及126(下文会作进一步讨论)的漏极。
当图绘沟道长度LDR落在0.3μm附近而栅极电介质厚度为6至6.5nm时，n沟道IGFET 100的临界电压VT为0.5V至0.75V，一般为0.6V至0.65V。同样地，当图绘沟道长度LDR落在0.3μm附近而栅极电介质厚度为6至6.5nm时，p沟道IGFET 102的临界电压VT为-0.5V至-0.75V，一般为-0.6V。IGFET 100与102特别适用于高操作电压范围(举例来说，3.0V)的单向电流应用。
D10.非对称高电压IGFET的性能优点
为达良好IGFET性能，IGFET的源极在合理范围内应该越浅越好用以避免在短沟道长度处发生临界电压衰减。源极的掺杂程度也应该越重越好用以最大化存在源极阻值中的IGFET有效跨导。非对称IGFET 100与102通过使用源极延伸区240E与280E并予以组态为分别比漏极延伸区242E与282E更浅且更为重度掺杂来符合这些目标。这让IGFET 100与102具有高跨导且因此具有高本征增益。
漏极延伸区242E与282E让IGFET 100与102实质上会避免它们的漏极242与282处的热电荷载流子注入它们的栅极介电层260与300中。IGFET 100与102的临界电压则不会随着操作时间显著地漂移。
为达高电压能力并降低热载流子注入，IGFET的漏极在合理的范围内应该越深越好且为轻度掺杂。应该要符合该些需求，但却又不能明显提高IGFET的导通阻值且不能造成短沟道临界电压衰减。非对称IGFET 100与102通过让漏极延伸区242E与282E分别延伸至比源极延伸区240E与280E更深的地方并且为比源极延伸区240E和280E更为轻度的掺杂来符合这些进一步目标。沿着漏极242或282没有晕环袋部则会进一步提高热载流子可靠度。
IGFET的寄生电容在设定含有IGFET的电路的速度性能中扮演重要角色，尤其是在高频转换操作中。在非对称IGFET100与102中使用倒退型空阱区180与182会降低在它们的源极240与280以及它们的漏极242与282下方的掺杂程度，从而导致在它们的源极-主体结246与286以及它们的漏极-主体结248与288之中的寄生电容下降。这个减小的寄生结电容会让IGFET 100与102更快速地转换。
源极侧晕环袋部250与290分别在沟道区带244与284中提供的纵向掺杂物缓变，会将VT衰减的起点移到更短的沟道长度而有助于缓解短沟道长度处的VT衰减。晕环袋部250与290还分别在源极240与280中提供额外的主体材料掺杂物。这会缩减源极-主体结246与248的耗尽区厚度并且让IGFET 100与102避免发生源极至漏极穿通。
IGFET的驱动电流是其在饱和时的漏极电流ID。在相同的栅极电压过载(overdrive)与漏极至源极电压VDS处，非对称IGFET 100与102通常会比对称IGFET有更高的驱动电流。
n沟道IGFET 100的漏极至源极电压VDS会在IGFET操作期间提高，其会造成漏极电场提高而导致漏极耗尽区朝源极240扩增。此扩增大部分会终止于漏极耗尽区接近源极侧晕环袋部250时。IGFET 100会进入比对称IGFET更强的饱和条件中。因此，IGFET 100的组态优点是使其具有更高的输出阻值。在电压极性相反的条件下，p沟道IGFET 102同样会有更高的输出阻值。IGFET100与102都有高跨导，兼具线性及饱和。
IGFET 100与102中倒退型阱掺杂掺杂物轮廓与纵向沟道缓变的结合会让它们有良好的高频小信号性能以及低噪声的极佳的大信号性能。明确地说，IGFET 100与102会有宽广的小信号频宽；很高的小信号转换速度；以及很高的截止频率，其包含很高的截止频率峰值数值。
D11.具有经特殊裁制晕环袋部的非对称高电压IGFET
提供IGFET(例如IGFET 100或102)具有源极侧晕环袋部的好处是晕环袋中的高掺杂会在该IGFET处于其偏压关闭状态时降低源极至漏极(“S-D”)漏电流。S-D漏电流下降的代价是IGFET的驱动电流会略微下降。在由单一离子植入所定义的源极侧晕环袋部而使得该袋部中所生成的粗略高斯垂直掺杂物轮廓会沿着单一子表面位置达到最大浓度的IGFET中，明显关闭状态S-D漏电流仍会出现在该晕环袋中的净掺杂物浓度小于特定最小数值的某个位置处，尤其是沿着该上方半导体表面或在该上方半导体表面附近。
在定义IGFET中的晕环袋的单一离子植入期间所使用的剂量可能会提高，使得该晕环袋中的净掺杂物浓度在可能发生严重关闭状态S-D漏电流的每一个位置处会在此最小数值之上。不幸的是，该晕环袋中的整体高掺杂会导致不希望出现的进一步降低IGFET的驱动电流的结果。此问题的一种解决方式是让该晕环袋中的垂直掺杂物轮廓从该上方半导体表面处向下至通常没有任何严重关闭状态S-D漏电流以外的子表面位置都非常地平坦。如此便会最大化IGFET的驱动电流，同时实质上避免发生关闭状态S-D漏电流。
图19a与19b分别显示互补式非对称高电压IGFET 100与102的变化例100U与102U的部件，源极侧晕环袋部250与290分别被中度掺杂的p型源极侧晕环袋部250U与中度掺杂的n型源极侧晕环袋部290U取代。源极侧晕环袋部250U与290U是经特殊裁制以让互补式非对称高电压IGFET 100U与102U在它们处于偏压关闭状态时会有低的S-D漏电流，同时实质上又让它们的驱动电流保持在IGFET 100与102的各自水平处。
除了特殊裁制晕环袋部250U与290U中的晕环袋掺杂物分布及因为用于产生该特殊晕环袋掺杂物分布的制造技术的关系而出现在IGFET 100U与102U的相邻部分中经略微修正的掺杂物分布外，IGFET 100U与102U实质上会分别和IGFET 100与102具有相同的组态。因为具有低关闭状态S-D漏电流的关系，IGFET 100U与102U的操作方式也分别与IGFET 100与102实质相同且具有相同优点。
接着，特别参考n沟道IGFET 100U，在其p晕环袋部250U中的掺杂物分布经过裁制，使得该p型源极晕环袋掺杂物沿着垂直于该上方半导体表面延伸经过晕环袋250U抵达n型源极240侧(明确说抵达n+源极延伸区240E侧)的实质上任何虚拟垂直线的垂直掺杂物轮廓在接近该上方半导体表面处会非常平坦。一条此种虚拟垂直线314描绘在图19a中。
通过让p型源极晕环袋掺杂物的浓度NI在延伸经过晕环袋250U抵达n型源极240侧的实质上任何虚拟垂直线(例如垂直线314)中彼此垂直分隔的M个不同位置处达到复数M个局部浓度最大值便会达到p型源极晕环袋掺杂物的垂直掺杂物轮廓在接近IGFET 100U上方半导体表面处实质平坦的目的。p型源极晕环掺杂物的浓度NI中的该M个局部最大值分别出现在M个位置PH-1、PH-2、...、以及PH-M(统称“位置PH”)，从最浅的晕环掺杂物最大浓度位置PH-1至最深的晕环掺杂物最大浓度位置PH-M会越来越深。
IGFET 102U的晕环袋部250U可视为由M个垂直连续的晕环袋区段250U-1、250U-2、...、及250U-M所组成。假设j为从1至M的整数，每一个晕环袋区段250U-j都含有出现在晕环掺杂物最大浓度位置PH-j中的p型源极晕环掺杂物浓度最大值。含有最浅晕环掺杂物最大浓度位置PH-1的晕环袋区段250U-1为晕环袋区段250U-1至250U-M中最浅者。含有最深最大浓度位置PH-1的晕环袋区段250U-M为区段250U-1至250U-M中最深者。
所有晕环袋区段250U-1至250U-M中的p型源极晕环掺杂物通常为相同的原子种类。不过，不同种类的p型源极晕环掺杂物也可各自存在于晕环袋区段250U-1至250U-M中。
每一个晕环掺杂物最大浓度位置PH-j通常仅由p型源极晕环掺杂物的一原子种类造成。鉴于此，本文将用于产生晕环袋区段250U-j中最大浓度位置PH-j的p型源极晕环掺杂物的原子种类称为第j个p型源极环掺杂物。因此，有M个编号的p型源极晕环掺杂物通常全部为相同的原子种类，但仍可为各自不同的原子种类。这些M个编号的p型源极晕环掺杂物会构成整体的p型源极晕环掺杂物，一般简称为p型源极晕环掺杂物。
在图19a的实施例中的p型源极晕环掺杂物的浓度NI的复数M个局部最大值为3个。据此，图19a中的分段式p晕环袋部250U由三个垂直连续的晕环袋区段250U-1至250U-3所构成，它们分别含有出现在晕环掺杂物最大浓度位置PH-1至PH-3中的p型源极晕环掺杂物浓度最大值。图19a中有三个编号的p型源极晕环掺杂物，分别标示为第一、第二、以及第三p型源极晕环掺杂物，用以分别确定图19a中晕环袋区段250U-1至250U-3的最大浓度位置PH-1至PH-3。
图19a中以点线表示晕环掺杂物最大浓度位置PH。如这些点线所示，每一个晕环掺杂物最大浓度位置PH-j都延伸至n型源极240中。每一个晕环掺杂物最大浓度位置PH-j通常会实质完全横向延伸跨越n++主要源极部240M。在图19a的实施例中，每一个晕环掺杂物最大浓度位置PH-j都延伸经过n+源极延伸区240E。不过，一个或多个晕环掺杂物最大浓度位置PH也能够延伸在源极延伸区240E的下方并且因而经过p晕环袋部250U的下方材料。每一个晕环掺杂物最大浓度位置PH-j会延伸至源极240中是因为下文所述的构成分段式晕环袋250U的方式所造成的。
每一个晕环掺杂物最大浓度位置PH-j也会延伸至p型空阱主要主体材料部254，也就是，位于分段式晕环袋部250U外面的p型主要阱主体材料区180的部分之中。这是因为由掺杂操作所构成的相同导电类型的两个半导体区域(也就是，本文中的晕环袋250U与主体材料部254)之间的界面于上面定义中出现的方式所造成的，换言之，其会出现在用于构成该两个区域的掺杂物的(净)浓度为相等的位置。
IGFET 100U的源极侧晕环袋部250U中的全部p型掺杂物由p型背景掺杂物、空主要阱掺杂物及源极晕环掺杂物所组成，如上面针对IGFET 100的源极侧晕环袋部250所述。位置PH中的p型源极晕环掺杂物的浓度NI的M个局部最大值会让IGFET 100U的晕环袋250U中的全部p型掺杂物的浓度NT在袋250U中M个分别对应不同位置中达到M个分别对应局部最大值。如同位置PH，晕环袋250U中的全部p型掺杂物的浓度NT的M个最大值的位置在垂直于该上方半导体表面延伸经过晕环袋250U抵达源极240侧的实质上任何虚拟垂直线(举例来说，垂直线314)中彼此垂直分隔。
晕环袋部250U中全部p型掺杂物的浓度NT的M个最大值的位置可能分别不同于袋250U中p型晕环掺杂物的浓度NI的M个最大值的位置PH。这些差异程度通常极小。据此，图19a中的点线PH还分别代表袋250U中的全部p型掺杂物的浓度NT的M个浓度最大值的位置。因此，袋250U中的全部p型掺杂物的浓度NT的M个浓度最大值的位置PH会横向延伸至源极240及p型空阱主要主体材料部254中。
同样的论述适用于晕环袋部250U中的净p型掺杂物的浓度NN。虽然部分n型浅源极延伸区掺杂物存在于晕环袋250U之中；不过，位置PH中的p型源极晕环掺杂物的浓度NI的M个局部最大值会让此处的袋250U中净p型掺杂物的浓度NN沿着袋250U中M个分别对应的不同位置达到M个分别对应的局部最大值。同样地，袋250U中净p型掺杂物的浓度NN的M个最大值的位置在垂直于该上方半导体表面延伸经过袋250U抵达源极240侧的实质上任何虚拟垂直线(举例来说，同样是垂直线314)中彼此垂直分隔。
如同晕环袋部250U中的全部p型掺杂物的浓度NT，晕环袋250U中的净p型掺杂物的浓度NN的M个最大值的位置可能分别略不同于袋250U中的p型晕环掺杂物的浓度NI的M个最大值的位置PH。因此，图19a中的点线PH中被显示为存在于袋250U中的部分同样也分别代表袋250U中的全部p型掺杂物的浓度NT的M个浓度最大值的位置。
借助于图20a至20c(统称图20)及图21a至21c(统称图21)便会理解晕环袋部250U中的垂直掺杂物轮廓在靠近上方半导体表面附近很平坦。图19a实施例中的示范性掺杂物浓度和穿过晕环袋250U的垂直线314中的深度y的函数关系显示在图20中。图21是图19a实施例中的示范性掺杂物浓度和穿过IGFET 100U的源极延伸区240E的垂直线274E中的深度y的函数关系。如图19a中所示，符号ySH为晕环袋250U的最大深度。
图20a与21a明确图解主要定义区域136、240E、250U-1、250U-2、250U-3以及254的各自半导体掺杂物的浓度NI(此处仅有垂直)。曲线250U-1′、250U-2′以及250U-3′代表用于分别确定晕环袋区段250U-1至250U-3的最大浓度位置PH-1至PH-3的第一、第二以及第三p型源极晕环掺杂物的浓度NI。
区域180、240E、250U以及254中的全部p型掺杂物和全部n型掺杂物的浓度NT(此处仅有垂直)绘制在图20b与21b中。曲线部250U″代表晕环袋部250U中全部p型掺杂物的浓度NT。参考图21a与21b，符号246#同样表示净掺杂物浓度NN变成零的地方并且因而表示源极延伸区240E中源极-主体结246部分的位置。
图20c与21c表示p晕环袋部250U以及n+源极延伸区240E中的净掺杂物浓度NN(此处仅有垂直)。曲线部250U*代表晕环袋部250U中净p型掺杂物的浓度NN。
现在特别参考图20a，垂直地代表沿着垂直线314的第一、第二及第三p型源极晕环掺杂物的浓度NI的曲线250U-1′至250U-3′约略为第一阶近似的高斯形状。曲线250U-1′、250U-2′及250U-3′会达到符号316-1、316-2及316-3(统称为峰值316)分别表示的峰值。最小编号的峰值316-1为最浅的峰值。最大编号的峰值316-3，或一般的峰值316-M，则为最深的峰值。
该有编号的p型源极晕环掺杂物的浓度NI中的连续峰值316之间的垂直间隔(距离)非常小。而且，相较于峰值至峰值间隔距离，曲线250U-1′至250U-3′的标准差则非常大。最浅峰值316-1的深度通常落在平均峰值至峰值间隔距离的一半附近。第一至第三p型源极晕环掺杂物的浓度NI在峰值316处的最大数值通常彼此接近，尤其是当垂直线314靠近源极延伸区240E时。更明确地说，在峰值316处的浓度NI通常会落在彼此的40％里面，优选的落在彼此的20％里面，更优选的落在彼此的10％里面。
如图20b中曲线部250U″所示，每一个峰值316-j是沿着垂直线314在晕环袋部250U中的全部p型掺杂物的浓度NT的第j个局部最大值的一个位置点PH-j。因为(a)相较于连续峰值316的间隔距离，曲线250U-1′至250U-3′的标准差最大，(b)最浅峰值316-1的深度通常落在平均峰值至峰值间隔距离的一半附近，及(c)该第一至第三p型源极晕环掺杂物在峰值316处的浓度NI通常彼此接近，所以在从上方半导体表面处沿着直线314移到晕环袋250U中最深的p型局部浓度最大值的位置PH-M(也就是图19a实施例中的位置PH-3)处时，晕环袋250U中的全部p型掺杂物的浓度NT的差异通常很小。因此，在从该上方半导体表面处沿着经由袋250U延伸至源极延伸区240E侧的虚拟垂直线(例如直线314)移到袋250U中的最深最大浓度位置PH-M处时，晕环袋250U中全部p型掺杂物的浓度NT的垂直轮廓通常相当平坦。
在从该上方半导体表面处沿着经由袋250U延伸至源极延伸区240E侧的虚拟垂直线(例如垂直线314)移到晕环袋250U中的最深局部p型浓度最大值的位置PH-M处时，晕环袋部250U中的全部p型掺杂物的浓度NT通常变化不超过2倍，优选的不超过1.5倍，更优选的不超过1.25倍。如图20b中曲线部250U″所示，晕环袋250U中的全部p型掺杂物的浓度NT沿着此虚拟垂直线的变化很小，使得由峰值316分别代表的晕环掺杂物最大浓度位置PH在对数浓度关系图上(例如图20b的关系图)通常几乎无法分辨。
如图19a中所示，垂直线314延伸在晕环袋部250U下方并延伸至空阱主体材料180的下方材料中。此外，直线314被选为和n型源极240(尤其是源极延伸区240E)相隔够远，使得在直线314中任何位置点处的全部n型掺杂物浓度NT相较于该位置点处的全部p型掺杂物浓度NT基本上可忽略。参考图20c，代表直线314中主体材料180中的净p型掺杂物浓度NN的曲线180*因而大部分与图20b中代表直线314中主体材料180中全部p型掺杂物浓度NT的曲线180″相同。结果，图20c中的曲线180*的250U*部分与图20b中的曲线180″的250U″部分大部分会相同。
换言之，晕环袋部250U中净p型掺杂物的浓度NN沿着垂直线314从该上方半导体表面处移到晕环袋250U中最深的局部p型浓度最大值的位置PH-M(同样是图19a实施例中的位置PH-3)处时的变化同样很小。和晕环袋250U中全部p型掺杂物的浓度NT类同，在从该上方半导体表面处沿着经由袋250U延伸至源极延伸区240E侧的虚拟垂直线(例如直线314)移到袋250U中的最深局部p型浓度最大值的位置PH-M处时，晕环袋250U中的净p型掺杂物的浓度NN通常变化不超过2倍，优选的不超过1.5倍，更优选的不超过1.25倍。因此，在从该上方半导体表面处沿着此虚拟垂直线移到袋250U中的最深最大浓度位置PH-M处时，晕环袋250U中的净p型掺杂物的浓度NN的垂直轮廓会非常平坦。
该有编号的p型源极晕环掺杂物的浓度NI在纵向移动经过晕环袋部250U时变化相当大，却仍保持曲线250U-1′至250U-3′所示的垂直轮廓的大体形状。比较图20a与图21a便看见如下文进一步讨论的结果，垂直代表穿过源极延伸区240E与晕环袋250U的下方材料的垂直线274E中的第一、第二及第三p型源极晕环掺杂物的浓度NI的约略高斯曲线250U-1′至250U-3′会达到符号318-1、318-2及318-3(统称为峰值318)分别表示的峰值。最小编号的峰值318-1为最浅的峰值。最大编号的峰值318-3或一般的峰值318-M则为最深的峰值。
如图21b中曲线部250U″所示，每一个峰值318-j都是沿着垂直线274E在n+源极延伸区240E或p晕环袋部250U中的全部p型掺杂物的浓度NT的第j个局部最大值的一个位置点PH-j。在图21a实施例中，每一个峰值318-j处的第j个p型源极晕环掺杂物的浓度NI都小于在该峰值318-j的深度y处由曲线240E′表示的n型浅源极延伸区掺杂物的浓度NI。因为一个或多个晕环掺杂物最大浓度位置PH可能延伸在源极延伸区240E下方，所以在一个或多个峰值318处第j个p型源极晕环掺杂物的浓度NI可能超过这些一个或多个峰值318中每一个的深度y处的n型浅源极延伸区掺杂物的浓度NI。
无论如何，图21a中的曲线250U-1′至250U-3′彼此之间的关系如图20a中的曲线250U-1′至250U-3′。所以，全部p型掺杂物的浓度NT沿着垂直线274E从该上方半导体表面处移到最深的局部p型浓度最大值的位置PH-M(也就是，图19a的实施例中的位置PH-3)处时的变化通常很小。如同沿着延伸经过晕环袋部250U的直线314的全部p型掺杂物的浓度NT，在从该上方半导体表面处沿着直线274E移到最深局部p型浓度最大值的位置PH-M处时，全部p型掺杂物的浓度NT通常变化不超过2倍，优选的不超过1.5倍，更优选的不超过1.25倍。在从该上方半导体表面处沿着直线274E到最深最大浓度位置PH-M处，晕环袋250U中的全部p型掺杂物的浓度NT的垂直轮廓通常非常平坦。这图解在图21b中的曲线部250U″。
由于晕环袋部250U的形成方式的关系，在朝n+源极延伸区240E横向移动时，该有编号的p型源极晕环掺杂物的浓度NN会增加。分别比较图21a中的曲线250U-1′至250U-3′和图20a中的曲线250U-1′至250U-3′便可看出此结果。源极延伸区240E之中或下方与直线274E相交的位置PH-j的每一个点318-j处的第j个p型源极晕环掺杂物的浓度NI会超过晕环袋250U中与直线314相交的位置PH-j的对应点316-j处的第j个p型源极晕环掺杂物的浓度NI。比较图21b中的曲线部250U″和图20b中的曲线部250U″便会看出，沿着延伸穿过源极延伸区240E与晕环袋250U的下方材料的直线274E部分中任意点处的全部p型掺杂物的浓度NT因而会超过沿着延伸穿过袋250U的直线314部分中对应点处的全部p型掺杂物的浓度NT。
在晕环袋部250U中特殊掺杂物分布裁制的变化例中，在从该上方半导体表面处沿着垂直线314移到沿着直线314的晕环袋250U的深度y的至少50％，优选的至少60％的深度y处时，全部p型掺杂物的浓度NT仅会变化不超过2倍，优选的不超过1.5倍，更优选的不超过1.25倍，全部p型掺杂物的浓度NT并不需在袋250U的部分直线314中达到多个局部最大值。这同样适用于沿着垂直线314的净p型掺杂物的浓度NN及沿着延伸穿过源极延伸区240E与晕环袋250U的下方材料的虚拟垂直线(例如直线274E)的全部p型掺杂物的浓度NT。晕环袋250U的深度y实质上等于沿着直线274E的最大深度ySH，但小于直线314中的最大深度ySH。
理论上，从该上方半导体表面处沿着垂直线314向下至直线314中晕环袋部250U的深度y的至少50％，优选地至少60％的深度y处时，全部p型掺杂物的浓度NT和净p型掺杂物的浓度NN实质上恒定。这同样适用于沿着延伸穿过源极延伸区240E与晕环袋250U的下方材料的虚拟垂直线(例如直线274E)的全部p型掺杂物的浓度NT。
依照前面任一方式掺杂晕环袋部250U会让晕环袋250U中的垂直掺杂物轮廓在该上方半导体表面附近非常平坦。因此，当IGFET 100在其偏压关闭状态时会有较少漏电流在源极240和漏极242之间流动，而不会牺牲驱动电流。
移往p沟道IGFET 102U，在其n晕环袋部290U中的掺杂物分布会以类似方式被裁制而让该n型源极晕环袋掺杂物沿着垂直于该上方半导体表面延伸经过晕环袋290U抵达p型源极280侧(明确的说抵达p+源极延伸区280E侧)的实质上任何虚拟垂直线的垂直掺杂物轮廓在接近该上方半导体表面处会非常平坦。通过让n型源极晕环袋掺杂物的浓度NI在此虚拟垂直线中彼此垂直分隔的M个不同位置处达到复数M个局部浓度最大值便会达到让n型源极晕环袋掺杂物的垂直掺杂物轮廓在接近该上方半导体表面处实质平坦的目的。p沟道IGFET 102的n型源极晕环掺杂物的浓度NI中的该M个局部最大值分别出现在M个位置NH-1、NH-2、...、及NH-M(统称位置NH)，从最浅的晕环掺杂物最大浓度位置NH-1至最深的晕环掺杂物最大浓度位置NH-M会越来越深。IGFET 100与102的复数M个可能相同或不同。
和n沟道IGFET 100的晕环袋部250U的分段类似，p沟道IGFET 102U的晕环袋部290U可被视为由M个垂直连续的晕环袋区段290U-1、290U-2、...、及290U-M所组成。每一个晕环袋区段290U-j都含有出现在晕环掺杂物最大浓度位置NH-j中的n型源极晕环掺杂物浓度最大值。含有最浅晕环掺杂物最大浓度位置NH-1的晕环袋区段290U-1为晕环袋区段290U-1至290U-M中最浅者。含有最深最大浓度位置NH-1的晕环袋区段290U-M为区段290U-1至290U-M中最深者。
所有晕环袋区段290U-1至290U-M中的n型源极晕环掺杂物通常为相同原子种类。不过，不同种类的n型源极晕环掺杂物也可各自存在在晕环袋区段290U-1至290U-M中，尤其因为磷与砷通常可轻易作为n型半导体掺杂物的原子种类。
每一个晕环掺杂物最大浓度位置NH-j通常仅由n型源极晕环掺杂物的一原子种类造成。基于此理由，本文将用于产生晕环袋区段290U-j中最大浓度位置NH-j的n型源极晕环掺杂物的原子种类称为第j个n型源极晕环掺杂物。据此，有M个编号的n型源极晕环掺杂物，它们通常全部为相同的原子种类但仍可各自为不同的原子种类。这些M个编号的n型源极晕环掺杂物会构成整体的n型源极晕环掺杂物，一般简称为n型源极晕环掺杂物。
如图19a的实施例中，在图19b实施例中的n型源极晕环掺杂物的浓度NI的复数M个局部最大值为3个。图19b实施例中的分段式n晕环袋290U因而是由三个垂直连续的晕环袋区段290U-1至290U-3所构成，它们分别含有出现在晕环掺杂物最大浓度位置NH-1至NH-3中的n型源极晕环掺杂物浓度最大值。图19b中有三个编号的n型源极晕环掺杂物(分别标示为第一、第二及第三n型源极晕环掺杂物)用以分别确定晕环袋区段290U-1至290U-3的最大浓度位置NH-1至NH-3。
记住前述，除了下面以外，只要以IGFET 102U的晕环掺杂物最大浓度位置NH取代IGFET 100U的晕环掺杂物最大浓度位置PH，和n沟道IGFET 100U的p晕环袋部250U的区段250U-1至250U-M中的掺杂物分布有关的所有论述都分别适用于p沟道IGFET 102U的n晕环袋部290U的区段290U-1至290U-M。在从该上方半导体表面处沿着经由袋290U延伸至源极延伸区280E侧的虚拟垂直线移到晕环袋290U中的最深局部n型浓度最大值的位置NH-M处时，晕环袋部290U中的全部n型掺杂物的浓度NT通常变化不超过2.5倍，优选的不超过2倍，更优选的不超过1.5倍，甚至更优选的不超过1.25倍。这同样适用于沿着此虚拟垂直线在晕环袋290U的净n型掺杂物的浓度NN。
和发生在n沟道IGFET 100U之中的情况类似，在从该上方半导体表面处沿着延伸穿过p+源极延伸区280E与n晕环袋部290U的下方材料的虚拟垂直线(举例来说，延伸穿过栅极电极302的源极侧部的虚拟垂直线)移到最深局部n型浓度最大值的位置NH-M，也就是，图19b中的位置NH-3时，p沟道IGFET 102U中的全部n型掺杂物的浓度NT的变化通常非常平坦。如同沿着经由晕环袋250U延伸至源极延伸区280E侧的虚拟垂直线的全部n型掺杂物的浓度NT，在从该上方半导体表面处沿着延伸穿过源极延伸区280E与晕环袋290U的下方材料的虚拟垂直线移到最深局部n型浓度最大值的位置NH-M处时，该全部n型掺杂物的浓度NT通常变化不超过2.5倍，优选的不超过2倍，更优选的不超过1.5倍，甚至更优选的不超过1.25倍。从该上方半导体表面处沿着该虚拟垂直线到最深最大浓度位置NH-M，全部n型掺杂物的浓度NT的垂直轮廓通常非常平坦。
就和上面针对n沟道IGFET 100U所述类似的变化例来说，在从上方半导体表面处沿着经由晕环袋部290U延伸到源极延伸区280E侧的虚拟垂直线移到晕环袋部290U的深度y的至少50％(优选的至少60％)的深度y处时，IGFET 102U中的全部n型掺杂物的浓度NT仅会变化不超过2.5倍，优选的不超过2倍，更优选的不超过1.5倍，甚至更优选的不超过1.25倍，全部n型掺杂物的浓度NT并不需要在晕环袋290U中的该部分垂直线中达到多个局部最大值。这同样适于沿着此垂直线的净n型掺杂物的浓度NN，和沿着延伸穿过源极延伸区280E与晕环袋290U下方材料的虚拟垂直线的全部n型掺杂物的浓度NT。晕环袋290U的深度y实质上等于其延伸穿过源极延伸区280E与栅极电极302的源极侧的虚拟垂直线中的最大深度ySH，但小于经由袋290U至源极延伸区280E侧的虚拟垂直线中的最大深度ySH。
理论上，从上方半导体表面处沿着经由晕环袋部290U至源极延伸区280E侧的虚拟垂直线向下至该垂直线中晕环袋部290U的深度y的至少50％(优选的至少60％)的深度y处时，全部n型掺杂物的浓度NT和净n型掺杂物的浓度NN实质恒定。同样适用于沿着延伸穿过源极延伸区280E与晕环袋290U下方材料的虚拟垂直线的全部n型掺杂物的浓度NT。
依照前面掺杂物分布所产生的方式掺杂p沟道IGFET102U的晕环袋部290U会让晕环袋290U中的垂直掺杂物轮廓在该上方半导体表面附近非常的平坦。因此，当IGFET 102U在其偏压关闭状态中时会有较少量的漏电流在其源极280和漏极282之间流动。重要的是，会保持IGFET的驱动电流。
当然，裁制源极侧晕环袋部中的垂直掺杂物轮廓的原理也适用于IGFET 100U和102U以外的非对称IGFET。虽然，裁制非对称IGFET的源极侧晕环袋中的掺杂物轮廓的一种方式是使该晕环袋中的垂直掺杂物轮廓从该上方半导体表面处向下至越过通常没有任何明显关闭状态S-D漏电流的某个子表面位置处非常平坦，不过，也能够取决IGFET的特征(特别是它的源极)以其它位置相依的方式来裁制该垂直掺杂物分布。举例来说，该晕环袋中的垂直掺杂物轮廓可能会达到复数个局部浓度最大值，该局部浓度最大值经过选择，使得在该上方半导体表面附近该晕环袋中的净掺杂物浓度与深度的函数关系的变化会近似于沿着穿过该晕环袋的虚拟垂直线的选定非笔直曲线。
E.延伸型漏极IGFET
E1.延伸型漏极n沟道IGFET的结构
接着说明非对称延伸型漏极延伸型电压互补式IGFET104与106的内部结构。图11.2中IGFET 104与106的核心的放大图分别显示在图22a与22b中。
从n沟道IGFET 104开始，其具有沿着该上方半导体表面位于有源半导体岛144A中的n型第一S/D区带320，如图11.2与22a中所示。空主要阱184B构成IGFET 104的n型第二S/D区带。如下文进一步说明，部分n型S/D区带184B位于有源半导体岛144A与144B中。S/D区带320与184B于下文经常分别称为源极320与漏极184B，因为他们通常，但非必要的分别具有源极和漏极的功能。
源极320以及漏极184B会被由p型空主要阱区184A与p-基板区136所构成的p型主体材料的沟道区带322分开。p型空阱主体材料184A，也就是，全部主体材料184A与136中的184A部分会与n型源极320构成源极-主体pn结324。n型空阱漏极184B与p-基板区136之间的pn结226为IGFET 104的漏极-主体pn结。空主要阱区184A与184B于下文中经常分别称为空阱主体材料184A与空阱漏极184B，以便阐明空阱184A与184B的功能。
n型源极320由超重度掺杂的主要部320以及较轻度掺杂的横向延伸区320E所组成。源极320的外部电触点通过n++主要源极部320M来达成。虽然掺杂程度轻于主要源极部320M；不过，在目前的次微米CIGFET应用中，横向源极延伸区320E仍为重度掺杂。沟道区带322会沿着该上方半导体表面在IGFET 104的源极侧终止于N+源极延伸区320E。
n++主要源极部320M会延伸至比源极延伸区320E更深的地方。据此，源极320的最大深度yS为主要源极部320M的最大深度ySM。IGFET 104的最大源极深度yS显示在图22a中。主要源极部320M与源极延伸区320E分别由n型主要S/D掺杂物与浅源极延伸区掺杂物来定义。
p型空阱主体材料184A的中度掺杂晕环袋部326会沿着源极320向上延伸至该上方半导体表面并且终止在主体材料184A里面某个位置处，因此介于源极320和漏极184B之间。图11.2与22a是源极320，尤其是主要源极部320M延伸至比p源极侧晕环袋326更深处的情形。或者，晕环袋326也能够延伸至比源极320更深的地方。接着，晕环袋326会横向延伸在源极320的下方。晕环袋326由p型源极晕环掺杂物所定义。
图11.2与22a中的符号328表示在源极侧晕环袋部326外面的p型空阱主体材料184A部分。在从主体材料184A中的深p型空阱浓度最大值的位置处沿着晕环袋326外面的虚拟垂直线330经由沟道区带322朝该上方半导体表面移动时，空阱主体材料部328中p型掺杂物的浓度会从符号“p”表示的中度掺杂逐渐降至符号“p-”表示的轻度掺杂。点线332(仅标记在图22a)粗略表示在其下方的位置，主体材料部328中p型掺杂物浓度是中度p掺杂，而在其上方的位置328部分中的p型掺杂物浓度则是轻度p-掺杂。直线332下的主体材料部328的中度掺杂部在图22a中被表示为p下方主体材料部328L。在直线332上的主体材料部328的轻度掺杂部在图22a中则被表示为p-上方主体材料部328U。
p型空阱主体材料部328中的p型掺杂物由p型空主要阱掺杂物、p-基板区136的p型背景掺杂物以及p型源极晕环掺杂物(在p晕环袋部326附近)所组成。该p型背景掺杂物的浓度在整个半导体主体中大部分为恒定。因为p型空阱主体材料184A中的p型空主要阱掺杂物会沿着子表面位置在平均深度yPWPK处达到深子表面浓度最大值，所以，主体材料部328中的p型空主要阱掺杂物的存在会让328部分中的全部p型掺杂物的浓度实质上在主体材料184A中的深子表面浓度最大值的位置处达到深局部子表面浓度最大值。主体材料部328中的该深子表面浓度最大值(如图22a中标记着“MAX”的左边双点虚线所示)横向延伸在该上方半导体表面的下方并且同样出现在平均深度yPWPK处。主体材料部328中的该深子表面浓度最大值的出现会使其横向向外凸出。主体材料部328中的该最大凸出部(因此在主体材料184A中)会出现在主体材料184A的328部分中的深子表面浓度最大值的位置处。
n型空阱漏极184B包含超重度掺杂的外部接点部334，其沿着该上方半导体表面位于有源半导体岛144B中。N++外部漏极接点部334在本文有时被称为主要漏极部，因为和主要源极部320M类似，漏极接点部334为超重度掺杂、与沟道区带322隔开、且用来制造IGFET 104的外部电触点。图11.2与22a中的符号336表示漏极184B中位于n++外部漏极接点部/主要漏极部334外面的部分。
在从漏极184B中的深n型空阱浓度最大值的位置处沿着虚拟垂直线338经由岛144A朝该上方半导体表面移动时，漏极184B中n型掺杂物的浓度会从符号“n”表示的中度掺杂逐渐降至符号“n-”表示的轻度掺杂。点线340(仅标记在图22a中)粗略地表示，在其下方的位置，空阱漏极部336中n型掺杂物浓度是中度n掺杂，而在其上方的位置，336部分中n型掺杂物浓度则是轻度n-掺杂。直线340之下的漏极部336的中度掺杂部在图22a中会表示为n下方空阱漏极部336L。在直线340之上的漏极部336的轻度掺杂部在图22a中则表示为n-上方空阱漏极部336U。
n型空阱漏极部336中的n型掺杂物由下面所组成：n型空主要阱掺杂物；以及如下文所述，用来形成漏极接点部334的n型主要S/D掺杂物(在n++漏极接点部334附近)。因为n型空阱漏极184B中的n型空主要阱掺杂物会在平均深度yNWPK处达到深子表面浓度最大值，所以，漏极部336中的n型空主要阱掺杂物的存在会让336部分中的全部n型掺杂物的浓度实质上在阱184B中的深子表面浓度最大值的位置处达到深局部子表面浓度最大值。漏极部336中的该深子表面浓度最大值(如图22a中标记着“MAX”的右边双点虚线所示)横向延伸在该上方半导体表面的下方并且同样出现在平均深度yNWPK处。空阱漏极部336中的该深子表面浓度最大值的出现会使其横向向外凸出。漏极部336中的该最大凸出部(且因此会在空阱漏极184B中)会出现在漏极184B的336部分中的该深子表面浓度最大值的位置处。
p-基板区136的表面邻接部136A会横向分隔空阱主体材料184A(明确说空阱主体材料部328)及空阱漏极184B(明确说空阱漏极部336)。假设LWW代表延伸型漏极IGFET(例如IGFET 104)中一对互补式(p型与n型)空主要阱间的最小分隔距离，图22a显示出，空阱主体材料184A与空阱漏极184B之间的最小阱至阱分隔距离LWW通常会出现在其最大横向凸出部的位置中。这是因为在图11.2与22a的实施例中的主体材料184A与漏极184B中的深子表面浓度最大值的平均深度yPWPK与yNWPK大部分相等。深度yPWPK与yNWPK之间的差异通常会导致IGFET 104的最小阱至阱分隔距离LWW的位置略微远离图22a中所示位置并且略微倾斜于该上方半导体表面而非如图22a中所示完全横向。
阱分隔部136A为轻度掺杂，因为其构成部分的p-基板区136。p型空阱主体材料184A中的p型掺杂物的深浓度最大值会出现在中度掺杂的下方部(328L)中。n型空阱漏极184B中的n型掺杂物的深浓度最大值同样会出现在中度掺杂的下方部(336L)中。因此，p型主体材料184A的中度掺杂的下方部(328L)及n型漏极184B的中度掺杂的下方部(336L)会被该半导体主体中的较轻度掺杂的部分横向隔开。
沟道区带322(图11.2或22a中未明确界定)由源极320和漏极184B之间的所有p型单晶硅所组成。明确的说，沟道区带322是由阱分隔部136A的表面邻接区段、主体材料部328的p-上方部(328U)的表面邻接区段及下面所构成：(a)如果源极320如图11.2与22a的实施例中所示般地延伸至比晕环袋326更深处，则为所有p晕环袋部326，或(b)如果晕环袋326的表面邻接区段延伸至比源极320更深处，则为晕环袋326的表面邻接区段。无论何者，晕环袋326的p型重度掺杂程度都会大于沟道区带322中主体材料部328的p-上方部(328U)的直接相邻材料。因此，源极320中晕环袋326的存在会让沟道区带322具有非对称纵向掺杂物缓变的特性。沟道区带322中有阱分隔部136A的表面邻接区段的存在则会让它有进一步的非对称纵向掺杂物缓变。
漏极184B会延伸在凹陷的场绝缘区138下方，以便将岛144A中的漏极184B的材料电气连接至岛144B中的漏极184B的材料。明确地说，场绝缘区138会横向包围n++漏极接点部334以及空阱漏极184B的下方较轻度掺杂部分184B1。场绝缘区138中的部分138A因而会横向分隔漏极接点部334与较轻度掺杂下方漏极部184B1以及位于岛144A中的漏极184B的部分184B2。漏极部184B2会接续p-阱分隔部136A并且向上延伸至该上方半导体表面。漏极184B的其余部分在图22a中以符号184B3来表示并且由从岛144A与144B向下延伸至漏极184B底部的n型漏极材料所组成。因为漏极184B延伸在场绝缘区138的下方因此远深过源极320，所以沟道区带322在从源极320移到漏极184B时向下倾斜的幅度很大。
有tGdH高厚度数值的栅极介电层344位于该上方半导体表面之上并且延伸在沟道区带322的上方。栅极电极346位于沟道区带322上方的栅极介电层344上。栅极电极346会部分延伸在源极320和漏极184B的上方。更明确地说，栅极电极346会部分延伸在源极延伸区320E的上方但却没有延伸在主要源极部320M的上方。栅极电极346会延伸在漏极部184B2的上方并且在中途，通常大约一半的地方，跨越场绝缘部138A朝漏极接点部334延伸。介电侧壁间隔部348与350分别位于栅极电极346的相反横断侧壁中。金属硅化物层352、354及356分别位于栅极电极346、主要源极部320M、及漏极接点部334的顶端。
当下面条件成立时，延伸型漏极IGFET 104便会处于偏压导通状态中：(a)其栅极至源极电压VGS等于或超过其正临界电压VT；及(b)其漏极至源极VDS在足够的正值处，以便让电子从源极320经由沟道区带322流到漏极184B。当IGFET 104的栅极至源极电压VGS小于其临界电压VT但是漏极至源极VDS在足够的正值处时，如果其栅极至源极电压VGS等于或超过其临界电压VT，电子便会从源极320经由沟道区带322流到漏极184B而让IGFET 104导通，IGFET 104便处于偏压关闭状态中。在偏压关闭状态中，只要漏极至源极VDS的大小不足以造成IGFET 104处于击穿状态，便不会有明显的电子流从该源极320处经由沟道区带322抵达漏极184B。
空阱主体材料184A与空阱漏极184B的掺杂特征会导致当IGFET 104处于偏压关闭状态时，延伸型漏极IGFET 104的单晶硅中的电场的峰值大小会明显出现在该上方半导体表面之下。在IGFET操作期间，IGFET 104因热载流子栅极电介质充电的关系所引起的劣化会远小于常见的延伸型漏极IGFET，在常见的延伸型漏极IGFET中，IGFET的单晶硅中的电场的峰值大小会出现在该上方半导体表面中。IGFET 104的可靠度会大幅提高。
E2.延伸型漏极n沟道IGFET中的掺杂物分布
借助于图23a至23c(统称图23)便会理解空阱主体材料184A与空阱漏极184B的掺杂特征如何在IGFET 104处于偏压关闭状态时让延伸型漏极n沟道IGFET 104的单晶硅中的电场峰值大小明显出现在该上方半导体表面下。图23呈现了示范性掺杂物浓度和沿着垂直线330与338的深度y的函数关系。垂直线330会通过空阱主体材料184A的p型主体材料部328向上达到该上方半导体表面并因此会在源极侧晕环袋部326外面的某个位置处通过主体材料184A。在通过空阱主体材料部328时，直线330会通过晕环袋326和构成IGFET 104的部分p型主体材料的p-基板136中136A部分之间的沟道区带部分322。直线330和晕环袋326及源极320两者相隔很远，因此，晕环袋326的p型源极晕环掺杂物以及源极320的n型掺杂物都不会抵达直线330。垂直线338会通过位于岛144A中的n型空阱漏极184B中的184B2部分。垂直线338还会通过漏极184B的下方部分184B3。
图23a明确显示个别半导体掺杂物沿着垂直线330与338的浓度NI，该个别半导体掺杂物垂直地定义区域136、328、184B2及184B3并因此分别建立下面中的垂直掺杂物轮廓：(a)源极侧晕环袋部326外面的空阱主体材料184A的p型主体材料部328；及(b)n型空阱漏极184B的184B2部分与184B3部分。曲线328′代表定义空阱主体材料184A的p型主体材料部328的p型空主要阱掺杂物的浓度NI(此处仅有垂直)。曲线184B2/184B3′代表定义n型空阱漏极184B的184B2部分与184B3部分的n型空主要阱掺杂物的浓度NI(此处仅有垂直)。符号226#表示净掺杂物浓度NN变成零的地方并因此表示漏极184B与基板区136之间的漏极-主体结226的位置。
区域136、328、184B2及184B3中的全部p型掺杂物与全部n型掺杂物沿着垂直线330与338的浓度NT绘制在图23b中。曲线部328″对应于空阱主体材料184A的p型主体材料部328。曲线部184A″与184B″分别对应于空阱主体材料184A与空阱漏极184B。图23b中的曲线184B″与图23a中的曲线184B2/184B3′相同。
图23c表示沿着垂直线330与338的净掺杂物浓度NN。曲线段328*代表空阱主体材料184A的主体材料部328中的净p型掺杂物的浓度NN。曲线部184A*与184B*分别对应于空阱主体材料184A与空阱漏极184B。图23c中的曲线184A*与图23b中的曲线184A″相同。
返回图23a，曲线328′显示出，p型空阱主体材料184A中p型空主要阱掺杂物的浓度NI大部分会在穿过主体材料184A的主体材料部328的垂直线330中的平均深度yPWPK处达到最大浓度。同样，曲线184B2/184B3′显示出n型空阱漏极184B的184B2部分与184B3部分中n型空主要阱掺杂物的浓度NI大部分会在穿过漏极184B的184B2部分与184B3部分的垂直线338中的平均深度yNWPK处达到最大浓度。如上所述，空阱主体材料184A与空阱漏极184B中大部分在深度yPWPK与yNWPK处的掺杂物浓度最大值是由p型空主要阱掺杂物与n型空主要阱掺杂物的各自离子植入所造成。同样如上所述，平均空主要阱最大浓度深度yPWPK与yNWPK的数值通常彼此非常接近。本文的n型空主要阱最大浓度深度yNWPK一般会略大于p型空主要阱最大浓度深度yPWPK，如图23a的实施例中所示。
IGFET 104的空主要阱最大掺杂物浓度深度yPWPK与yNWPK两者都大于源极320的最大深度yS。深度yPWPK与yNWPK中每一个通常为IGFET 104的最大源极深度yS的至少两倍，但通常不超过IGFET 104的源极深度yS的10倍，优选的不超过5倍，更优选的不超过4倍。在图23a的实施例中，每一个深度yPWPK或yNWPK为源极深度yS的2至3倍。
图23a中曲线328′所表示的p型空主要阱掺杂物的浓度NI从在深度yPWPK处该p型空主要阱掺杂物的最大浓度的位置处沿着垂直线330经由p型空阱主体材料部328(其包含在晕环袋部326及p-基板区136的136A部分之间的沟道区带322部分)向上移到该上方半导体表面时会减小到在深度yPWPK处该p型空主要阱掺杂物的最大浓度的最多1/10，优选的最多1/20，更优选的最多1/40。和图18a类似，在图23a提出的实施例中，p型空主要阱掺杂物的浓度NI在从该p型空主要阱掺杂物的最大浓度的yPWPK位置处沿着直线330经由主体材料部328向上移到该上方半导体表面时会减小至在深度yPWPK处该p型空主要阱掺杂物的最大浓度的不到1/80，在1/100附近。
p型空主要阱掺杂物的浓度NI在从深度yPWPK处该p型空主要阱掺杂物的最大浓度的位置处沿着垂直线330向上移到该上方半导体表面时通常会以基本上单调方式减小。如果沿着p-基板区136的136A部分外面的沟道区带322部分的上方表面发生p型空主要阱掺杂物累积的话，那么，p型空主要阱掺杂物的浓度NI在从深度yPWPK处沿着直线330移到与该上方半导体表面相隔不超过源极320的最大深度yS的20％的位置点时会以基本上单调的方式减小。
图23b中代表p型空阱主体材料184A中全部p型掺杂物浓度NT的曲线184A″是由图23b中的曲线段328″与曲线段136″所组成。图23b中的曲线段328″代表图23a中曲线328′与136′对应部分的总和。据此，图23b中的曲线段328″代表p型主体材料部328中沿着垂直线330的p型空主要阱掺杂物和背景掺杂物的总和的浓度NN。
比较图23a中的曲线328′与136′显示出，相较于在不大于yPWPK的深度y处的p型空主要阱掺杂物沿着垂直线330的浓度NI，曲线136′表示的p型背景掺杂物的浓度NI非常小。如在IGFET100中，在不大于yPWPK的深度y处，IGFET 104中p型背景掺杂物的浓度NI与沿着直线330的p型空主要阱掺杂物的浓度NI的最高比值会出现在该上方半导体表面中，此处，p型背景掺杂物与p型空主要阱掺杂物浓度比通常落在0.1附近。据此，从深度yPWPK处沿着直线330到该上方半导体表面的全部p型掺杂物大部分是由该p型空主要阱掺杂物所组成。图23b中曲线184A″表示的全部p型掺杂物的浓度NT因而大部分会在直线330中的深度yPWPK处达到最大值且在不大于yPWPK的深度y处与沿着直线330的p型空主要阱掺杂物的浓度NI有相同的变化。
图23c中代表主体材料184A中净p型掺杂物的浓度NN的曲线184A*与图23b中的曲线184A″相同的事实表明，基本上没有任何n型掺杂物会出现在垂直线330中。主体材料184A的空阱主体材料部328中净p型掺杂物浓度的浓度NN会重复主体材料184A的328部分中沿着垂直线330的全部p型掺杂物的浓度NT的变化。据此，主体材料184A的328部分中的净p型掺杂物的浓度NN会在直线330中的深度yPWPK处达到最大值。
接着参考n型空阱漏极184B，该n型空主要阱掺杂物的浓度NI由图23a中的曲线184B2/184B3′表示，该n型空主要阱掺杂物的浓度NI在从深度yNWPK处该n型空主要阱掺杂物的最大浓度的位置处沿着垂直线338经由空阱漏极184B的184B3部分与184B2部分向上移到该上方半导体表面时同样会减小到在深度yNWPK处该n型空主要阱掺杂物的最大浓度的最多1/10，优选的最多1/20，更优选地最多1/40。在图23a提出的实施例中，n型空主要阱掺杂物的浓度NI在从该n型空主要阱掺杂物的最大浓度的yNWPK位置处沿着直线338经由漏极184B的184B3部分与184B2部分移到该上方半导体表面时会减小至在深度yNWPK处该n型空主要阱掺杂物的最大浓度的不到1/80，在1/100附近。
n型空主要阱掺杂物的浓度NI在从深度yNWPK处该n型空主要阱掺杂物的最大浓度的位置处沿着垂直线338向上移到该上方半导体表面时通常会以基本上单调的方式减小。如果沿着空阱漏极184B的184B2部分的上方表面发生n型空主要阱掺杂物累积，那么n型空主要阱掺杂物的浓度NI在从深度yNWPK处沿着直线338移到与该上方半导体表面相隔不超过源极320的最大深度yS的20％的位置点时会以基本上单调的方式减小。
图23b中的曲线184B″代表n型空阱漏极184B中全部n型掺杂物浓度NT。因为曲线184B″与图23a中的曲线184B2/184B3′相同，所以该全部n型掺杂物的浓度NT会在垂直线338中的深度yNWPK处达到最大值且沿着垂直线338经由n型空阱漏极184B的184B2部分与184B3部分的变化会与该n型空主要阱掺杂物的浓度NI相同。受到净掺杂物浓度NN在源极-主体结226处变成零的影响，图23c中的曲线184B*显示此变化大部分继续存在于空阱漏极184B的184B2部分与184B3部分中沿着直线338的净浓度NN。因此，空阱漏极184B的184B2部分与184B3部分中的净n型掺杂物的浓度NN同样会在直线338中的深度yNWPK处达到最大值。
E3.延伸型漏极n沟道IGFET的操作物理性
前述空阱特征让延伸型漏极n沟道IGFET 104具有下述装置物理性与操作特征。当IGFET 104处于偏压关闭状态时，该IGFET的单晶硅中的电场沿着漏极-主体结226在由空阱区184A与184B彼此邻近及下述最大数值所决定的位置处达到峰值：(a)p型空阱主体材料184A的328部分中的全部p型掺杂物的浓度NT；及(b)n型空阱漏极184B的184B2部分与184B3部分中的全部n型掺杂物的浓度NT。因为p型空阱主体材料部328中全部p型掺杂物的浓度NT的最大数值处的深度yPWPK通常约略等于n型空阱漏极184B的184B2部分与184B3部分中全部n型掺杂物的浓度NT的最大数值处的深度yNWPK，且因为空阱184A与184B在深度yPWPK与yNWPK处彼此最靠近，所以，IGFET 104的单晶硅中的电场的峰值数值约略会出现在漏极-主体结226中的深度yNWPK处。图22a中的圆圈358表示此位置。因为深度yNWPK通常为源极320的最大深度yS的至少两倍，所以IGFET 104的单晶硅中的峰值电场位置358通常是其在偏压关闭状态时IGFET 104的最大源极深度yS的至少两倍。
当IGFET 104在偏压导通状态中时，从源极320流到漏极184B的电子刚开始会沿着空阱主体材料184A中的沟道区带322部分的上方表面在该单晶硅之中移动。在进入p-基板区136的136A部分之后，电子通常会往下移动并且散开。在抵达漏极184B时，电子流会分散跨越岛144A中漏极-主体结226的大体垂直部分。该电子流同样会散开横向跨越漏极184B的184B2部分。
该电子(本文称为一次电子)的速度在从源极320移动到漏极184B时会增加，从而提高它们的能量。当高能量的一次电子撞击漏极材料的原子时在漏极184B中便发生冲击离子化，用以创造二次电荷载流子(电子与空穴都有)，它们大体上会在该局部电场的方向中移动。在高电场的本体区中所产生的某些二次电荷载流子(尤其是二次空穴)会朝位于漏极184B的184B2部分上方的介电层344部分移动。
冲击离子化的数额通常会随着电场增加以及一次电子的电流密度增加而提高。最大数额的冲击离子化发生在电场向量与一次电子电流密度向量的数量为最高的地方。让峰值电场出现在漏极-主体结226中的深度yNWPK处，漏极184B中的冲击离子化便会明显地被强制往下。漏极184B中最大数额的冲击离子化通常会出现在大于IGFET 104的最大源极深度yS的深度处。
对照尺寸与IGFET 104约略相同的常见n沟道延伸型漏极IGFET，IGFET 104中的冲击离子化所产生的抵达该上方半导体表面并有足以进入栅极介电层344中的能量的二次电荷载流子(尤其是二次空穴)非常少。栅极电介质344的热载流子充电作用会大幅降低。因此，IGFET 104因为由冲击离子化产生的电荷载流子寄宿在栅极电介质344中造成的临界电压漂移会非常小。IGFET 104的操作特征随着操作时间会非常稳定。IGFET 104的可靠度与寿命则会大幅提高。
E4.延伸型漏极p沟道IGFET的结构
延伸型漏极延伸型电压p沟道IGFET 106的组态和延伸型漏极延伸型电压n沟道IGFET 104类似。不过，由于p沟道IGFET 106的深n阱212不会抵达该上方半导体表面的关系，会有一些显著的差异。
参考图11.2与22b，p沟道IGFET 106具有沿着该上方半导体表面位于有源半导体岛146A中的p型第一S/D区带360。空主要阱区186B与p-基板区136的表面邻接部136B的结合会构成IGFET 106的p型第二S/D区带186B/136B。如下文进一步说明，部分p型S/D区带186B/136B位于有源半导体岛146A与146B中。S/D区带360与186B/136B于下文经常分别称为源极360与漏极186B/136B，因为他们通常，但非必须分别具有源极和漏极的功能。
源极360及漏极186B/136B会被由n型空主要阱区186A与深n阱区212所构成的n型主体材料的沟道区带362分开。n型空阱主体材料186A，也就是全部主体材料186A与212中的186A部分会与p型源极360构成源极-主体pn结364。深n阱212与n型主体材料186A会与漏极186B/136B构成漏极-主体pn结228。一部分的漏极-主体pn结228位于深n阱212和p型空主要阱区186B之间。空主要阱区186A与186B于下文中经常分别称为空阱主体材料186A与空阱漏极材料186B，以便阐明空阱186A与186B的功能。
p型源极360由下面所组成：超重度掺杂的主要部360M及较轻度掺杂但仍为重度掺杂的横向延伸区360E。源极360的外部电触点通过p++主要源极部360M来达成。沟道区带362会沿着该上方半导体表面在IGFET 106的源极侧终止于p+源极延伸区360E。
主要源极部360M会延伸至比源极延伸区360E更深的地方。因此，源极360的最大深度yS为主要源极部360M的最大深度ySM。IGFET 106的最大源极深度yS显示在图22b中。主要源极部360M与源极延伸区360E分别由p型主要S/D掺杂物与浅源极延伸区掺杂物来定义。
n型空阱主体材料186A的中度掺杂晕环袋部366会沿着源极360向上延伸至该上方半导体表面并且终止在主体材料186A里面(且因此介于源极360和漏极186B/136B之间)的某个位置处。图11.2与22b表现了源极360(明确地说，主要源极部360M)延伸至比n源极侧晕环袋366更深处的情形。在另一个实施例中，晕环袋366也能够延伸至比源极360更深的地方。在此情况中，晕环袋366会横向延伸在源极360的下方。晕环袋366由n型源极晕环掺杂物所定义。
图11.2与22b中的符号368表示在源极侧晕环袋部366外面的n型空阱主体材料186A部分。在从主体材料186A中的深n型空阱浓度最大值的位置处沿着晕环袋366外面的虚拟垂直线370经由沟道区带362朝该上方半导体表面移动时，主体材料部368中n型掺杂物的浓度会从符号“n”表示的中度掺杂逐渐降至符号”n-”表示的轻度掺杂。点线372(仅标记在图22b中)粗略表示在其下方的位置，主体材料部368中n型掺杂物浓度是中度n掺杂，而在其上方的位置368部分中的n型掺杂物浓度则为轻度n-掺杂。直线372下的主体材料部368的中度掺杂部在图22b中会表示为n下方主体材料部368L。n晕环袋366外部直线372上的主体材料部368的轻度掺杂部在图22b中则会表示为n-上方主体材料部368U。
n型主体材料部368中的n型掺杂物由n型空主要阱掺杂物、构成深n阱212的深n阱掺杂物及构成晕环袋部366的n型源极晕环掺杂物(在n晕环袋部366附近)所组成。如下文所示，相较于平均n型空主要阱最大浓度深度yNWPK处的n型空主要阱掺杂物的浓度，该深n阱掺杂物的浓度非常小。因为n型空阱主体材料186A中的n型空主要阱掺杂物会沿着子表面位置在平均深度yNWPK处达到深子表面浓度最大值，所以主体材料部368中的n型空主要阱掺杂物的存在会让368部分中的全部n型掺杂物的浓度实质上在主体材料186A中的深子表面浓度最大值的位置处达到深局部子表面浓度最大值。主体材料部368中深子表面浓度最大值(如图22b标记”MAX”的左边双点虚线所示)横向延伸在该上方半导体表面的下方并且同样出现在平均深度yNWPK处。主体材料部368中的该深子表面浓度最大值的出现会使其横向向外凸出。主体材料部368中的该最大凸出部(因此在主体材料186A中)会出现在主体材料186A的368部分中的该深子表面浓度最大值的位置处。
p型漏极186B/136B，尤其是空阱漏极材料186B，包含超重度掺杂的外部接点部374，其沿着该上方半导体表面位于有源半导体岛146B中。p++外部漏极接点部374在本文中有时候会被称为主要漏极部，因为和主要源极部360M类似，漏极接点部374是超重度掺杂，与沟道区带362隔开，并且用来制造IGFET 106的外部电触点。图11.2与22b中的符号376表示位于n++外部漏极接点部/主要漏极部374外面的空阱部分186B。
在从空阱186B中的深p型空阱浓度最大值的位置处沿着虚拟垂直线378经由岛146A朝该上方半导体表面移动时，漏极186B/136B中p型掺杂物的浓度会从符号”p”表示的中度掺杂逐渐降至符号”p-”表示的轻度掺杂。点线380(仅标记在图22b中)粗略表示在其下方的位置，空阱漏极部376中p型掺杂物浓度为中度p掺杂，而在其上方的位置376部分中的p型掺杂物浓度则为轻度p-掺杂。直线380下的漏极部376的中度掺杂部在图22b中会被表示为p下方空阱漏极部376L。在直线380上的漏极部376的轻度掺杂部在图22b中则会被表示为p-上方空阱漏极部376U。
p型空阱漏极部376中的p型掺杂物由下面所组成：p型空主要阱掺杂物；p-基板区136中大部分恒定的p型背景掺杂物；以及如下文所述，用来形成漏极接点部374的p型主要S/D掺杂物(在p++漏极接点部374附近)。因为p型漏极186B/136B中的p型空主要阱掺杂物会在平均深度yPWPK处达到深子表面浓度最大值，所以，漏极部376中的p型空主要阱掺杂物的存在会让376部分中的全部p型掺杂物的浓度实质上在阱186B中的深子表面浓度最大值的位置处达到深局部子表面浓度最大值。漏极部376中的该深子表面浓度最大值(如图22b中标记着”MAX”的右边双点虚线所示者)横向延伸在该上方半导体表面的下方并且同样出现在平均深度yPWPK处。空阱漏极部376中的该深子表面浓度最大值的出现会使其横向向外凸出。漏极部376中的该最大凸出部(且因此会在空阱186B中)会出现在阱186B的376部分中的该深子表面浓度最大值的位置处。
用于形成深n阱212的深n阱掺杂物会沿着横向延伸在主要阱186A与186B以及位于主要阱186A与186B之间的经掺杂单晶硅下方的位置在平均深度yDNWPK处达到最大子表面掺杂物浓度。和每一个阱186A或186B中的掺杂物浓度在从该最大阱掺杂物浓度的位置处朝该上方半导体表面移动时的改变方式有些类似，在从阱212中的最大掺杂物浓度最大值的位置处沿着延伸穿过位于主要阱186A与186B之间的单晶硅的选定虚拟垂直线朝该上方半导体表面移动时，深n阱212中的n型掺杂物的浓度会从符号”n”表示的中度掺杂逐渐降至符号”n-”表示的轻度掺杂。点线382(仅标记在图22b中)粗略地表示，在其下方的位置，深n阱212中n型掺杂物浓度为中度n掺杂，而在其上方的位置，深n阱212之中n型掺杂物浓度则为轻度n-掺杂。直线382下的深n阱212的中度掺杂部在图22b中会被表示为n下方阱部212L。在直线382上的深n阱212的轻度掺杂部在图22b中则会被表示为n-上方阱部212U。
空阱主体材料186A(明确的说空阱主体材料部368)以及空阱漏极材料186B(明确的说空阱漏极部376)会被该半导体主体的阱分隔部分离。IGFET 106的阱分隔部由下面所组成：(a)深n阱212的轻度掺杂上方部(212U)，以及(b)上覆的漏极部136B。图22b显示出，空阱主体材料186A与阱186B之间的最小阱至阱分隔距离LWW通常会出现在它们的最大横向凸出部的位置中。这是因为在图11.2与22b的实施例中的主体材料186A与阱186B中的深子表面浓度最大值的平均深度yNWPK与yPWPK大部分相等。深度yNWPK与yPWPK之间的差异通常会导致IGFET 106的最小阱至阱分隔距离LWW的位置略微远离图22b中所示的位置并且略微倾斜于该上方半导体表面而非如图22b中所示般地完全横向。
假设IGFET 106的阱分隔部称为阱分隔部212U/136B，阱分隔部212U/136B的漏极部136B为轻度掺杂p型，因为136B部是p-基板区136的一部分。阱分隔部212U/136B中的212U部分为轻度掺杂n型，因为212U部分为深n阱212的轻度掺杂上方部。n型空阱主体材料186A中的n型掺杂物的深浓度最大值会出现在中度掺杂的下方部(368L)之中。p型空阱186B中的p型掺杂物的深浓度最大值同样会出现在中度掺杂的下方部(376L)之中。因此，n型主体材料186A的中度掺杂的下方部(368L)以及p型阱186B的中度掺杂的下方部(376L)会被该半导体主体中的较轻度掺杂的部分横向隔开。
沟道区带362(图11.2或22b中并未明确界定)由源极360和漏极186B/136B之间的所有n型单晶硅所组成。明确地说，沟道区带362是由主体材料部368的n-上方部(368U)的表面邻接区段以及下面所构成：(a)如果源极360如图11.2与22b的实施例中所示般地延伸至比晕环袋366更深处的话，则为所有n晕环袋部366，或(b)如果晕环袋366的表面邻接区段延伸至比源极360更深处的话，则为晕环袋366的表面邻接区段。无论何者，晕环袋366的n型重度掺杂程度都会大于沟道区带362中主体材料部368的n-上方部(368U)的直接相邻材料。因此，源极360中晕环袋366的存在会让沟道区带362具有非对称纵向掺杂物缓变的特性。
漏极186B/136B的阱区186B会延伸在凹陷的场绝缘区138下方，以便将岛146A中的漏极186B/136B的材料电气连接至岛146B中的漏极186B/136B的材料。明确地说，场绝缘区138会横向包围p++漏极接点部374及漏极186B/136B的下方较轻度掺杂部分186B1。场绝缘区138中的部分138B因而会横向分隔漏极接点部374与较轻度掺杂下方漏极部186B1以及位于岛146A之中的阱186B的部分186B2。漏极部186B2会接续轻度掺杂的阱分隔部212U/136B且向上延伸至该上方半导体表面。阱186B的其余部分在图22b中以符号186B3来表示且由从岛146A与146B向下延伸至阱186B底部的n型漏极材料所组成。
厚度值有tGdH高的栅极介电层384位于该上方半导体表面之上并且延伸在沟道区带362的上方。栅极电极386位于沟道区带362上方的栅极介电层384上。栅极电极386会部分延伸在源极360和漏极186B/136B的上方。更明确的说，栅极电极386会部分延伸在源极延伸区360E的上方但却没有延伸在主要源极部360M的上方。栅极电极386会延伸在漏极部136B与186B2的上方且在中途(通常大约一半的地方)跨越场绝缘部138B朝漏极接点部374延伸。介电侧壁间隔部388与390分别位于栅极电极386的相反横断侧壁中。金属硅化物层392、394及396分别位于栅极电极386、主要源极部360M及漏极接点部374的顶端。
延伸型漏极IGFET 106在下述条件成立时便处于偏压导通状态中：(a)其栅极至源极电压VGS等于或小于其负临界电压VT；及(b)其漏极至源极VDS在足够的负值处以便让空穴从源极360经由沟道区带362流到漏极186B/136B。当IGFET 106的栅极至源极电压VGS超过其临界电压VT但是漏极至源极VDS在足够的负值处时若其栅极至源极电压VGS等于或小于其临界电压VT的话，空穴便会从源极360经由沟道区带362流到漏极186B/136B而让IGFET 106导通，IGFET 106便处于偏压关闭状态中。在偏压关闭状态中，只要漏极至源极VDS不够低，也就是负值不够高到足以让IGFET 106处于击穿状态，便不会有明显空穴流从该源极360处经由沟道区带362抵达漏极186B/136B。
空阱主体材料186A与漏极186B/136B的空阱区186B的掺杂特征同样具有下面性质：当IGFET 106处于偏压关闭状态中时，IGFET 106的单晶硅中的电场的峰值大小会明显出现在该上方半导体表面之下。结果，在IGFET操作期间，IGFET104因热载流子栅极电介质充电的关系所引起的劣化会远小于常见的延伸型漏极IGFET，在常见的延伸型漏极IGFET中，单晶硅中的电场会在该上方半导体表面中达到最大值。IGFET 106的可靠度会大幅提高。
E5.延伸型漏极p沟道IGFET中的掺杂物分布
导致当IGFET 106处于偏压关闭状态时延伸型漏极p沟道IGFET 106的单晶硅中的电场的峰值大小会明显出现在该上方半导体表面之下的空阱掺杂特征和延伸型漏极n沟道IGFET 104的空阱掺杂特征非常类似。
借助于图24a至24c(统称图24)便会理解空阱主体材料186A与漏极186B/136B的空阱区186B的掺杂特征如何在IGFET106处于偏压关闭状态中时让IGFET 106的单晶硅中的电场的峰值大小明显出现在该上方半导体表面之下。图24是示范性掺杂物浓度和沿着垂直线370与378的深度y的函数关系。垂直线370会通过空阱主体材料186A的n型主体材料部368向上达到该上方半导体表面并且因此会在源极侧晕环袋部366外面的某个位置处通过主体材料186A。在通过空阱主体材料部368时，直线370会通过晕环袋366外面的沟道区带部分362。直线370和晕环袋366及源极360两者相隔很远，因此，晕环袋366的n型源极晕环掺杂物以及源极360的p型掺杂物都不会抵达直线370。垂直线378会通过位于岛146A之中的n型漏极186B/136B的空阱区186B中的186B2部分。直线378还会通过漏极186B/136B的区域186B的下方部分186B3。
图24a明确地显示个别半导体掺杂物沿着垂直线370与378的浓度NI，该个别半导体掺杂物垂直地定义区域136、212、368、186B2以及186B3并因此各自在下面部分中建立垂直掺杂物轮廓：(a)源极侧晕环袋部366外面的空阱主体材料186A的n型主体材料部368；以及(b)p型漏极186B/136B的空阱区184B的186B2部分与186B3部分。曲线368′代表定义空阱主体材料186A的n型主体材料部368的n型空主要阱掺杂物的浓度NI(此处仅有垂直)。曲线186B2/186B3′代表定义p型空阱186B的186B2部分与186B3部分的p型空主要阱掺杂物的浓度NI(此处仅有垂直)。曲线212′代表定义深n阱区212的深n阱掺杂物的浓度NI(此处同样仅有垂直)。符号228#表示净掺杂物浓度NN变成零的地方并且因而表示漏极186B/136B和深n阱212之间的漏极-主体结228的位置。
区域136、212、368、186B2及186B3中的全部p型掺杂物与全部n型掺杂物沿着垂直线370与378的浓度NT绘制在图24b中。曲线部186A″与186B″分别对应于空阱主体材料186A与空阱漏极材料186B。曲线段368″对应于空阱主体材料186A的n型主体材料部368并且构成曲线186A″的部分。曲线212″对应于深n阱区212并且和图24a中的曲线212′相同。
图24c表示沿着垂直线370与378的净掺杂物浓度NN。曲线段368*代表空阱主体材料186A的主体材料部368中的净n型掺杂物的浓度NN。曲线部186A*与186B*分别对应于空阱主体材料186A与空阱漏极材料186B。曲线212*对应于深n阱区212。
参考图24a，曲线368′显示出，n型空阱主体材料186A中n型空主要阱掺杂物的浓度NI大部分会在穿过主体材料186A的主体材料部368的垂直线370中的平均深度yNWPK处达到最大浓度。同样地，曲线186B2/186B3′显示出，n型漏极186B/136B的空阱186B的186B2部分与186B3部分中p型空主要阱掺杂物的浓度NI大部分会在穿过空阱186B的186B2部分与186B3部分的垂直线378中的平均深度yPWPK处达到最大浓度。如上所述，空阱主体材料186A与空阱186B中大部分在深度yNWPK与yPWPK处的掺杂物浓度最大值是由n型空主要阱掺杂物与p型空主要阱掺杂物的各自离子植入所造成。
IGFET 106的空主要阱最大掺杂物浓度深度yNWPK与yPWPK都大于源极360的最大深度yS。深度yNWPK与yPWPK中的每一个通常为IGFET 106的最大源极深度yS的至少两倍，但是通常不会超过IGFET 106的源极深度yS的10倍，优选的不会超过5倍，更优选的不会超过4倍。每一个深度yPWPK或yNWPK通常为源极深度yS的2至4倍。
图24a中的曲线368′所表示的n型空主要阱掺杂物的浓度NI在从深度yNWPK处该n型空主要阱掺杂物的最大浓度的位置处沿着垂直线370经由n型空阱主体材料部368(其包含晕环袋部366外面的沟道区带362部分)向上移到该上方半导体表面时会减小到在深度yNWPK处该n型空主要阱掺杂物的最大浓度的最多1/10，优选的最多1/20，更优选的最多1/40。和图23a类似，在图24a提出的实施例中，n型空主要阱掺杂物的浓度NI在从该n型空主要阱掺杂物的最大浓度的yNWPK位置处沿着直线370经由主体材料部368向上移到该上方半导体表面时会减小至在深度yNWPK处该n型空主要阱掺杂物的最大浓度的不到1/80，在1/100附近。
n型空主要阱掺杂物的浓度NI在从深度yNWPK处该n型空主要阱掺杂物的最大浓度的位置处沿着垂直线370向上移到该上方半导体表面时通常以基本上单调方式减小。如果沿着沟道区带362的上方表面发生n型空主要阱掺杂物累积，那么n型空主要阱掺杂物的浓度NI在从深度yNWPK处沿着直线370移到与该上方半导体表面相隔不超过源极360的最大深度yS的20％的位置点时以基本上单调方式减小。
图24a中的曲线212′所代表的浓度NI的深n阱掺杂物会出现在空阱主体材料186A的n型主体材料部368中。比较曲线212′与368′显示出，相较于在不大于yNWPK的深度y处的n型空主要阱掺杂物沿着垂直线370的浓度NI，深n阱掺杂物的浓度NI非常小。经检测图23b中的曲线段368″，因此，主体材料部368中全部n型掺杂物的浓度NT大部分会在直线370中的深度yNWPK处达到最大值并且在不大于yNWPK的深度y处会与沿着直线370的n型空主要阱掺杂物的浓度NI有相同的变化。
由于p型背景掺杂物的关系，图24c中曲线186A*(其包含曲线段368*)表示的主体材料186A的主体材料部368中的n型掺杂物的浓度NN会有减去因素。因为p型背景掺杂物的浓度NI实质上恒定，所以空阱主体材料部368中的净n型掺杂物的浓度NN会与主体材料部368中沿着垂直线370的全部n型掺杂物的浓度NT有相同变化。从图24c中的曲线186A*和图24b中代表主体材料186A中的全部n型掺杂物沿着直线370的浓度NT的曲线186A″(包含曲线段368″)大部分有相同变化便可清楚看出。据此，主体材料186A的主体材料部368中的净n型掺杂物的浓度NN大部分会在直线370中的深度yNWPK处达到最大值。
移往漏极186B/136B的p型空阱区186B，图24a中的曲线186B2/186B3′表示p型空主要阱掺杂物的浓度NI，在从深度yPWPK处该p型空主要阱掺杂物的最大浓度的位置处沿着垂直线378经由漏极186B/136B的186B3部分与186B2部分向上移到该上方半导体表面时，该p型空主要阱掺杂物的浓度NI会减小到在深度yPWPK处该p型空主要阱掺杂物的最大浓度的最多1/10，优选地最多1/20，更优选地最多1/40。如同n型空主要阱掺杂物的浓度NI，在图24a提出的实施例中，p型空主要阱掺杂物的浓度NI在从该p型空主要阱掺杂物的最大浓度的yPWPK位置处沿着直线378经由漏极部分186B3与186B2向上移到该上方半导体表面时会减小至在深度yPWPK处该p型空主要阱掺杂物的最大浓度的不到1/80，在1/100附近。
p型空主要阱掺杂物的浓度NI在从深度yPWPK处该p型空主要阱掺杂物的最大浓度的位置处沿着直线378向上移到该上方半导体表面时通常会以基本上单调的方式减小。如果沿着漏极186B/136B的186B2部分的上方表面发生p型空主要阱掺杂物累积，那么p型空主要阱掺杂物的浓度NI在从深度yPWPK处沿着直线378移到与该上方半导体表面相隔不超过源极360的最大深度yS的20％的位置点时会以基本上单调方式减小。
就p型漏极186B/136B中存在p型背景掺杂物来说，在不大于yPWPK的深度y处，p型背景掺杂物的浓度NI与沿着直线378的p型空主要阱掺杂物的浓度NI的最高比值会出现在该上方半导体表面中，p型背景掺杂物与p型空主要阱掺杂物在该处的浓度比通常落在0.1附近。从深度yPWPK处沿着直线378到该上方半导体表面的全部p型掺杂物大部分是由p型空主要阱掺杂物所组成。据此，图24b中曲线186B″表示的空阱区186B中的186B2部分与186B3部分中的全部p型掺杂物的浓度NT因而大部分会在直线378中的深度yPWPK处达到最大值，且在不大于yPWPK的深度y处与沿着直线378的p型空主要阱掺杂物的浓度NI有相同变化。
深n阱掺杂物也出现在p型漏极186B/136B中。受到净掺杂物浓度NN在漏极-主体结228处变成零的影响，图24c中曲线186B*表示的空阱区186B的186B2部分与186B3部分中净浓度NN在不大于yPWPK的深度y处大部分会与空阱区186B的186B2部分与186B3部分中的全部p型掺杂物沿着直线378的浓度NT有相同变化。因此，漏极186B/136B的186B2部分与186B3部分中的净p型掺杂物的浓度NN同样大部分会在直线378中的深度yPWPK处达到最大值。
E6.延伸型漏极p沟道IGFET的操作物理性
在电压与电荷极性相反的条件下，延伸型漏极p沟道IGFET 106的装置物理性及操作特征和延伸型漏极n沟道IGFET104非常类似。由于p-基板136的136B部构成IGFET 106的p型漏极部186B/136B的部分，而基板136中同样位置的136A部分构成IGFET 104的整体p型主体材料的部分，所以，IGFET 104与106的装置物理性及操作的差异没有很大。IGFET 106的漏极特征取决于漏极186B/136B的空阱区186B的186B2部分与186B3部分中的实质p型掺杂的程度大过取决于基板部分136B中较轻度的p型掺杂。
当IGFET 106处于偏压关闭状态中时，该IGFET的单晶硅中的电场会沿着漏极-主体结228在由空阱区186A与186B彼此邻近以及下面的最大数值所决定的位置处达到峰值数值：(a)n型空阱主体材料186A的368部分中的全部n型掺杂物的浓度；及(b)漏极186B/136B的p型空阱漏极材料186B的186B2部分与186B3部分中的全部p型掺杂物的浓度。因为n型空阱主体材料部368中的全部n型掺杂物的最大浓度处的深度yNWPK通常约略等于p型漏极186B/136B的186B2部分与186B3部分中的全部p型掺杂物的最大浓度处的深度yPWPK，且因为空阱186A与186B在深度yNWPK与yPWPK处彼此最靠近，所以IGFET 106的单晶硅中的电场的峰值数值约略会出现在漏极-主体结228中的深度yPWPK处。图22b中的圆圈398表示此位置。因为深度yPWPK通常为源极360的最大深度yS的至少两倍，所以，IGFET 106的单晶硅中的峰值电场便通常会是其在偏压关闭状态中时IGFET 106的最大源极深度yS的至少两倍。
在一个方向中移动的空穴基本上会构成在相反方向中远离掺杂物原子移动的电子。当IGFET 106进入偏压导通状态中时，从源极360流到漏极186B/136B的空穴刚开始会沿着空阱主体材料186A中的沟道区带362部分的上方表面在该单晶硅中移动。当该空穴进入漏极186B/136B的p-基板部分136B后，它们通常会往下移动并且散开。在进入漏极186B/136B的186B2部分时，该空穴会进一步下移动并且进一步散开。
空穴(本文称为一次空穴)的速度在从源极360移动到漏极186B/136B时会增加，从而会提高它们的能量。当高能量的电荷载流子撞击漏极材料的原子时在漏极186B/136B中便发生冲击离子化，用以创造二次电荷载流子(同样为电子与空穴都有)，它们大体上会在该局部电场的方向中移动。在高电场的本体区中所产生的某些二次电荷载流子(尤其是二次电子)会朝位于漏极部分186B2上方的介电层384部分向上移动。
冲击离子化的数额通常会随着电场增加及一次空穴的电流密度增加而提高。明确的说，最大数额的冲击离子化一般发生在电场向量与一次空穴电流密度向量的数量为最高的地方。因为峰值电场出现在漏极-主体结228中的深度yPWPK处，所以，漏极186B/136B中的冲击离子化会明显地被强制往下。漏极186B/136B中最高数额的冲击离子化通常会出现在大于IGFET 106的最大源极深度yS的深度处。
对照尺寸与IGFET 106约略相同的常见延伸型漏极p沟道IGFET，IGFET 106中的冲击离子化所产生的抵达栅极介电层384的二次电荷载流子(尤其是二次电子)非常少。因此，栅极电介质384诱发相当小的热载流子充电。因此，IGFET 106中因为由冲击离子化产生的电荷载流子寄宿在栅极电介质384中造成的临界电压漂移会大幅降低。其操作特征随着操作时间流逝会非常稳定。结果是IGFET 106的可靠度与寿命则会大幅提高。
E7.延伸型漏极IGFET的共同特性
现在一并审视延伸型漏极IGFET 104与106，假设IGFET 104的p型空阱主体材料184A或IGFET 106的n型空阱主体材料186A的导电类型为”第一”导电类型。另一导电类型则为”第二”导电类型，也就是IGFET 104的n型源极320与漏极184B的导电类型或IGFET 104的p型源极360与漏极186B/136B的导电类型。因此，该第一导电类型与第二导电类型分别为IGFET 104的p型与n型。而在IGFET 106中，该第一导电类型与第二导电类型则分别为n型与p型。
如上所述，IGFET 104的空阱主体材料184A中的全部p型掺杂物的浓度NT在从深度yPWPK处沿着垂直线330经由主体材料184A的主体材料部328移到该上方半导体表面时，大部分会以和p型空主要阱掺杂物的浓度NI相同的方式减小。如上进一步说明，IGFET 106的空阱主体材料186A中的全部n型掺杂物的浓度在从深度yNWPK处沿着垂直线370经由主体材料186A的主体材料部368移到该上方半导体表面时，会以和n型空主要阱掺杂物的浓度NI相同的方式减小。因为第一导电类型为IGFET 104的p型以及IGFET 106的n型，所以IGFET 104与106的共同特性是，IGFET104或106中该第一导电类型的全部掺杂物的浓度在从深度yPWPK或yNWPK处该第一导电类型的全部掺杂物的最大浓度的子表面位置处沿着直线330或370向上移到该上方半导体表面时会减小到在深度yPWPK处或深度yNWPK处该第一导电类型的全部掺杂物的最大浓度的最多1/10，优选的最多1/20，更优选的最多1/40。
IGFET 104或106中该第一导电类型的全部掺杂物的浓度在从深度yPWPK或yNWPK处该第一导电类型的全部掺杂物的最大浓度的位置处沿着垂直线330或370向上移到该上方半导体表面时会以基本上单调方式减小。如果沿着空阱主体材料部328或368的上方表面发生第一导电类型的全部掺杂物的累积，那么该第一导电类型的全部掺杂物的浓度便会在从深度yPWPK或yNWPK处沿着直线330或370移到与该上方半导体表面相隔不超过源极-主体结324或364的最大深度yS的20％的位置点时以基本上单调的方式减小。
除此之外，如上所述，IGFET 104的空阱漏极184B中的全部n型掺杂物的浓度NT在从深度yNWPK处沿着垂直线338经由漏极184B的184B2部分与184B3部分移到该上方半导体表面时，大部分会以和n型空主要阱掺杂物的浓度NI相同的方式减小。同样如上所述，IGFET 106的空阱漏极材料186B中的全部p型掺杂物的浓度在从深度yPWPK处沿着垂直线378经由漏极186B/136B的186B2部分与186B3部分移到该上方半导体表面时，大部分会以和p型空主要阱掺杂物的浓度相同的方式减小。据此，IGFET 104与106的进一步共同特性是，IGFET 104或106中该第二导电类型的全部掺杂物的浓度在从深度yNWPK或yPWPK处该第二导电类型的全部掺杂物的最大浓度的子表面位置处沿着直线338或378向上移到该上方半导体表面时会减小到在深度yNWPK处或深度yPWPK处该第二导电类型的全部掺杂物的最大浓度的最多1/10，优选的最多1/20，更优选的最多1/40。
IGFET 104或106中该第二导电类型的全部掺杂物的浓度在从深度yNWPK或yPWPK处该第一导电类型的全部掺杂物的最大浓度的位置处沿着垂直线338或378向上移到该上方半导体表面时会以基本上单调的方式减小。如果沿着漏极184B2部分或186B2部分的上方表面发生第一导电类型的全部掺杂物的累积，那么该第二导电类型的全部掺杂物的浓度便会在从深度yNWPK或yPWPK处沿着直线338或378移到与该上方半导体表面相隔不超过源极-主体结324或364的最大深度yS的20％的位置点时以基本上单调方式减小。
当图绘沟道长度LDR落在0.5μm附近而栅极电介质厚度为6至6.5nm时，n沟道IGFET 104的临界电压VT为0.5V至0.7V，一般为0.6V。同样，当图绘沟道长度LDR落在0.5μm附近而栅极电介质厚度为6至6.5nm时，p沟道IGFET 106的临界电压VT为-0.45V至-0.7V，一般为-0.55VV至-0.6V。延伸型漏极IGFET104与106特别适用于操作电压范围远高于(举例来说，12V)非对称IGFET 100与102的典型3.0V高电压操作范围的功率、高电压转换、EEPROM程序化、及ESD保护应用。
E8.延伸型漏极IGFET的性能优点
延伸型漏极延伸型电压IGFET 104与106具有非常良好的电流-电压特征。图25a是在n沟道IGFET 104的制造实施方式中，线性漏极电流(lineal drain current)IDw通常会作为漏极至源极电压VDS的函数如何来改变，图中的栅极至源极电压VGS的数值会以约0.33V的增额从1.00V改变至3.33V。图25b以类似的方式绘制在p沟道IGFET 106的制造实施方式中，线性漏极电流IDw作为漏极至源极电压VDS函数的典型变化，图中的栅极至源极电压VGS的数值会以约-0.33V的增额从-1.33V改变至-3.00V。如图25a与25b所示，IGFET 104与106的IDw/VDS电流电压特征皆有良好的表现，直到至少13V的VDS大小。
IGFET 104与106中每一个的漏极至源极击穿电压VBD的大小都由调整IGFET的互补式空主要阱区(也就是IGFET 104的p型空主要阱区184A与n型空主要阱区184B及IGFET 106的n型空主要阱区186A与p型空主要阱区186B)之间的最小间隔距离LWW来控制。提高最小阱至阱间隔距离LWW会提高VBD大小，反之亦然，而直到极限LWW数值为止，超过极限LWW数值的击穿电压VBD基本上恒定。
图26a是在n沟道IGFET 104的制造实施方式中，漏极至源极击穿电压VBD通常会如何随着最小阱至阱间隔距离LWW来改变。图26b以类似的方式显示在p沟道IGFET 106的制造实施方式中，击穿电压VBD通常会如何随着最小阱至阱间隔距离LWW来改变。图26a与26b中的小圆圈代表实验数据点。图26a与26b的每一个中的VBD/LWW实验数据近似于S形曲线。图26a与26b中的曲线表示实验数据的最佳适配S形近似(sigmoid approximation)。
击穿电压VBD配合最小阱至阱间隔距离的S形近似大体上会被表示如下：
其中VBD0为击穿电压VBD的数学最小可能数值(如果阱至阱间隔距离LWW可达到负无限大的话)，VBDmax为击穿电压VBD的最大可能数值(针对间隔距离LWW可达到正无限大而言)，LWW0为偏移间隔长度，而LK为间隔长度常数。因为n沟道IGFET 104的击穿电压VBD为正值而p沟道IGFET 106的击穿电压VBD为负值，所以，n沟道IGFET 104的参数VBD0与VBDmax两者都为正值而p沟道IGFET 106的参数VBD0与VBDmax两者都为负值。公式1可作为在选择间隔距离LWW以达到所希望的击穿电压VBD数值的设计工具。
对图26a与26b的S形曲线来说，参数VBD0、VBDmax、LWW0、及LK约为下面的数值：
在参数VBD0、VBDmax及LK的前述数值处检验图26a与26b及/或运用公式1会得出，在间隔距离LWW等于LWW0时，随着间隔距离LWW改变的击穿电压VBD的空间瞬变大小落在20V/μm附近。
阱至阱间隔距离LWW的实际最小下限为零。因此，击穿电压VBD的实际最小数值VBDmin为：
因为n沟道IGFET 104的参数VBD0与VBDmax都为正值而p沟道IGFET 106的参数VBD0与VBDmax都为负值；所以，n沟道IGFET 104的实际最小击穿电压VBDmin为正值而p沟道IGFET 106的实际最小击穿电压VBDmin为负值。实际上，系数LWW0/LK通常会明显大于1，所以公式2中的指数项会远大于1。据此，实际最小击穿电压VBDmin通常会非常靠近理论最小击穿电压VBD0。
当阱至阱间隔距离LWW充分提高使得击穿电压VBD在其最大数值VBDmax处饱和时，IGFET 104或106的单晶硅中的电场的峰值数值便会进入该上方半导体表面。因为当IGFET 104或106的单晶硅中的电场的峰值数值远低于该上方半导体表面时可靠度与寿命会提高，所以，阱至阱间隔距离LWW的数值会被选为让击穿电压VBD在最大数值VBDmax处会略低于饱和。在图26a与26b的近似S形曲线所表示的实施方式中，落在0.5μm附近的LWW数值会让IGFET 104或106的单晶硅中的电场的峰值数值远低于该上方半导体表面，同时让击穿电压VBD有合理的高数值。
图27是在n沟道IGFET 104的另一实施方式的检验，线性漏极电流IDw和足以造成IGFET击穿的漏极至源极电压VDS的函数关系图。此实施方式中的阱至阱间隔距离LWW为0.5μm。图27还显示出在IGFET 104延伸例的对应检验中，在零阱至阱间隔距离LWW时，线性漏极电流IDw如何随着足以造成IGFET击穿的漏极至源极电压VDS变化。此检验中的栅极至源极电压VGS都为零。结果，击穿电压VBD为开始有S-D电流ID的VDS数值，也就是，图27中圆圈400与402标记的点，线性漏极电流IDw在该位置会变成正值。如圆圈400与402所示，阱至阱间隔距离LWW从零增加到0.5μm，击穿电压VBD会从高于13V增加到高于16V，增加约3V。在0至0.5μm的LWW范围中，击穿电压VBD随着间隔距离LWW的最终平均上升速率约为6V/μm。
重要的是，在受控电流雪崩(avalanche)击穿条件中，n沟道IGFET 104的击穿特征随着操作时间很稳定。图27中的曲线404与406分别显示在IGFET 104的延伸例与实施方式中，每一个IGFET遭到击穿的起始20分钟周期中，线性漏极电流IDw如何随着漏极至源极电压VDS变化。曲线408与410分别显示出在该延伸例与实施方式中，最后20分钟的击穿周期中，线性电流IDw如何随着电压VDS变化。曲线408与410分别和曲线404与406几乎相同。这显示出，将IGFET 104置于加压(stressed)击穿条件中很长的操作时间并不会使其击穿特征有明显改变。p沟道IGFET 106的击穿特征随着操作时间同样会很稳定。
图28a是延伸型漏极n沟道IGFET 104在其偏压导通状态中的计算机仿真412。仿真412中的各区域会以和IGFET 104中对应区域相同的符号来表示。在图28a中无法明显的分辨相同导电类型的区域。因为空阱主体材料184A与基板区136两者都为p型导电性，所以，在图28a中无法明显的分辨主体材料184A与基板区136。图28a中组件符号184A的位置通常表示p型空阱主体材料184A的位置。
图28a中的区域414是仿真n沟道IGFET 412中最大冲击离子化的位置。最大冲击离子化位置414会适宜地出现在该上方半导体表面之下。假设yII代表当IGFET正在导通电流时在该IGFET中的最大冲击离子化位置的深度，最大冲击离子化位置414的深度yII会超过源极320的最大深度yS。更明确地说，IGFET 412的最大冲击离子化位置的深度yII超过其最大源极深度yS的1.5倍。此外，最大冲击离子化位置414的深度yII还会大于图28a中场绝缘部138A场绝缘区138的深度(或厚度)yFI。
图28b是参考延伸型漏极n沟道IGFET 416在其偏压导通状态中的计算机仿真416。如图28a中，在图28b中无法明显的分辨相同导电类型的区域。和模拟IGFET 412不同的是模拟参考延伸型漏极IGFET 416的p型主体材料是由图28b中通常以组件符号418表示的p型满主要阱区所生成。
参考延伸型漏极IGFET 416进一步包括n型源极420、n型漏极422、栅极介电层424、超重度掺杂的n型多晶硅栅极电极426及一对介电栅极侧壁间隔部428与430，其组态方式如图28b所示。n型源极420是由下面组成：超重度掺杂的主要部420M及较轻度掺杂，但仍为重度掺杂的横向源极延伸区420E。浅沟槽隔离类型的场绝缘区432会渗透到n型漏极422中以便横向包围漏极422的外部接点部。栅极电极426会延伸在场绝缘区432的上方而中途会延伸到漏极422的外部接点部。除p型主体材料418由满主要阱区构成而非空主要阱区外，参考延伸型漏极IGFE 416的组态大部分都与模拟IGFET 412相同。
图28b中的区域434表示参考延伸型漏极IGFE 416中最大冲击离子化的位置。如图28b中所示，最大冲击离子化的位置434主要出现在漏极422与满阱主体材料418之间的pn结436交会该上方半导体表面的地方沿着该上方半导体表面。参考IGFE416中因冲击离子化所产生的二次电荷载流子会快速地进入栅极介电层424并且注入该处而导致参考IGFE 416的性能劣化。因为最大冲击离子化位置414会适宜地出现在IGFET 412的上方半导体表面下，所以IGFET 412中因冲击离子化所产生的二次电荷载流子很少的会抵达它的栅极介电层344且导致临界电压漂移。图28a与28b的计算机仿真确认延伸型漏极IGFET 104与106具有增强的可靠度与寿命。
E9.具有经特殊裁制晕环袋部的延伸型漏极IGFET
在104U与106U(未图示)中分别提供了互补式延伸型漏极延伸型电压IGFET 104与106的变化例，源极侧晕环袋部326与366分别被中度掺杂的p型源极侧晕环袋部326U(未图示)与中度掺杂的n型源极侧晕环袋部366U(未图示)取代。源极侧晕环袋部326U与366U经过特殊裁制，以便让互补式延伸型漏极延伸型电压IGFET 104U与106U在它们处于各自的偏压关闭状态中时会有低S-D漏电流。
除了特殊裁制晕环袋326U与366U中的晕环袋掺杂物分布以及由于用于产生特殊晕环袋掺杂物分布的制造技术的关系而出现在IGFET 104U与106U相邻部分中经略微修正的掺杂物分布之外，IGFET 104U与106U实质上会分别和IGFET 104与106具有相同的组态。因为具有低关闭状态S-D漏电流，IGFET 104U与106U的操作方式也分别与IGFET 104与106实质相同且具有相同优点。
延伸型漏极n沟道IGFET 104U的p晕环袋部326U优选地是利用和非对称n沟道IGFET 100U的p晕环袋部250U相同的步骤所构成。因此，IGFET 104U的p晕环袋326U有如上所述的与IGFET 100U的p晕环袋250U相同的特征。据此，当袋250中的p型源极晕环掺杂物依照上述第一种方式散布时，晕环袋326U优选地是与晕环袋250U有相同的在全部p型掺杂物的浓度NT中的复数M个局部最大值。当晕环袋250U中的p型源极晕环掺杂物依照上述第二种方式散布时，袋326U中的全部p型掺杂物沿着经由袋326U延伸到源极延伸区320E侧的虚拟垂直线从该上方半导体表面到袋326U深度y的至少50％，优选地，至少60％的深度y处会具有相同的优选平坦的垂直轮廓，而不必沿着袋326U中该垂直线部分抵达多个局部最大值。
同样，延伸型漏极p沟道IGFET 106U的n晕环袋部366U优选地是利用和非对称p沟道IGFET 102U的n晕环袋部290U相同的步骤所构成。这会导致p沟道IGFET 106U的晕环袋366U和p沟道IGFET 102U的n晕环袋290U会有同样如上面所述的相同的特征。结果，当袋290中n型源极晕环掺杂物依照上述第一种方式散布时，晕环袋366U优选地是与晕环袋290有相同的在n型源极晕环掺杂物的浓度NI中的复数M个局部最大值。当晕环袋290U中的n型源极晕环掺杂物依照上述第二种方式散布时，袋366U中的全部n型掺杂物沿着经由袋366U延伸到源极延伸区360E侧的虚拟垂直线从该上方半导体表面到袋366U的深度y的至少50％(优选的至少60％)的深度y处会具有同样的最好相对平坦的垂直轮廓，而不必沿着袋366U中该垂直线部分抵达多个局部最大值。
F.对称低电压低漏电IGFET
F1.对称低电压低漏电N沟道IGFET的结构
接着，从具有高VT(相较于IGFET 120与122各自的标称VT)的对称低电压低漏电满阱互补式IGFET 108与110来开始说明图中对称IGFET的内部结构。如图29为图11.3中n沟道IGFET108的核心的放大图。IGFET 108具有一对n型S/D区带440与442，它们沿着该上方半导体表面位于有源半导体岛148中。S/D区带440与442被结合p-基板区136构成IGFET 108的主体材料的p型满主要阱区188的沟道区带444分开。p型主体材料满阱188会：(a)与n型S/D区带440构成第一pn结446，及(b)与n型S/D区带442构成第二pn结448。
S/D区带440与442大部分相同。每一个n型S/D区带440或442都由下面组成：超重度掺杂的主要部440M或442M，及较轻度掺杂但仍为重度掺杂的横向延伸区440E或442E。S/D区带440与442的外部电触点分别通过主要S/D部440M与442M达成。因为S/D区带440与442大部分相同，所以n++主要S/D部440M与442M会大部分相同。N+S/D延伸区440E与442E同样大部分相同。
主要S/D部440M与442M会延伸至比S/D延伸区440E与442E更深的地方。据此，每一个S/D区带440或442的最大深度ySD为主要S/D部440M或442M的最大深度。沟道区带444沿着上方半导体表面终止于S/D延伸区440E与442E。主要S/D部440M与442M由n型主要S/D掺杂物定义。S/D延伸区440E与442E则通常由称为n型浅S/D延伸区掺杂物的n型半导体掺杂物离子植入定义。
p型主体材料满主要阱188中的一对中度掺杂横向分隔的晕环袋部450与452会分别沿着S/D区带440与442向上延伸至该上方半导体表面并且终止于S/D区带440与442之间的各自的位置处。P晕环袋450与452大部分相同。图11.3与29是S/D区带440与442延伸至比晕环袋450与452更深的地方的情形。另一方面，晕环袋450与452也能够延伸至比S/D区带440与442更深的地方。因此，晕环袋450与452会分别横向延伸在S/D区带440与442的下方。在定义晕环袋450与452时通常会用被称为p型S/D晕环掺杂物或p型S/D邻接环掺杂物的p型半导体掺杂物的离子植入。该p型S/D晕环掺杂物会在该上方半导体表面下方的某个位置处在每一个晕环袋450或452中达到最大浓度。
在晕环袋部450与452外面的p型主体材料满主要阱188的材料由中度掺杂的主要主体材料部454、中度掺杂的中间主体材料部456及中度掺杂的上方主体材料部458组成。p主要主体材料部454覆盖在在p-基板区136上。p中间主体材料部456覆盖在在主要主体材料部454上。主体材料部454与456中的每一个都至少实质上横向延伸在全部沟道区带444的下方并且通常实质上横向延伸在所有沟道区带444及S/D区带440与442的每一个的下方。p上方主体材料部458覆盖在在中间主体材料部456上，垂直延伸至该上方半导体表面，并且横向延伸在晕环袋部450与452之间。
p主体材料部454、456及458通常分别由p型满主要阱掺杂物、APT掺杂物以及临界调整掺杂物的离子植入来定义。虽然本文全部所述的主体材料部454、456以及458都为中度掺杂，不过，该p型满主要阱掺杂物、APT掺杂物以及临界调整掺杂物的浓度通常会达到不同的最大数值。主体材料部454、456及458在本文中分别被称为p满阱主要主体材料部454、p APT主体材料部456及p临界调整主体材料部458。
p型满主要阱掺杂物的最大浓度，APT掺杂物的最大浓度及临界调整掺杂物的最大浓度会出现在不同的平均深度处。明确的说，由满主要阱188中的p型满主要阱掺杂物所产生的深p型满阱局部浓度最大值会出现在比由阱188中的p型APT掺杂物与临界调整掺杂物所产生的每一个浅p型满阱局部浓度最大值更深的地方。另外，因p型满主要阱掺杂物、APT掺杂物以及临界调整掺杂物中每一个所产生的局部浓度最大值实质上会完全横向延伸跨越阱188。结果，p型APT掺杂物及临界调整掺杂物会填充阱区，另外由阱188中该位置处的p型满主要阱掺杂物所定义。
由p型满阱主要主体材料部454中的p型满主要阱掺杂物所产生的深满阱浓度最大值会出现在沟道区带444及S/D区带440与442下方的某位置处，该位置会至少实质上横向延伸在全部沟道区带444的下方并且通常实质上横向延伸在所有沟道区带444及S/D区带440与442的每一个的下方。如上所述，由主体材料部454中的p型满主要阱掺杂物所提供的满阱浓度最大值的位置通常在与p型空主要阱掺杂物的浓度最大值相同的平均深度yPWPK处且因而通常会在0.4至0.8μm的平均深度处，一般为0.55至0.6μm。
由p型APT主体材料部456中的p型APT掺杂物所产生的浅满阱浓度最大值会出现在某个位置处，该位置会至少实质上横向延伸跨越沟道区带444的完全横向范围并且通常会至少实质上横向延伸跨越沟道区带444及S/D区带440与442的完全复合的横向范围。由p型APT掺杂物所提供的满阱浓度最大值的位置会略低于沟道区带444及S/D区带440与442的底部，但是也可能略高于沟道区带444及S/D区带440与442的底部或基本上一致。如上所示，p型APT掺杂物的最大浓度的位置通常会出现在大于0.1μm，但是不超过0.4μm的平均深度处。主体材料部456中的p型APT掺杂物的最大浓度的平均深度一般为0.25μm。
由p型临界调整主体材料部458中的p型临界调整掺杂物所产生的浅满阱浓度最大值同样会出现在某个位置处，该位置会至少实质上横向延伸跨越沟道区带444的完全横向范围且通常至少实质上横向延伸跨越沟道区带444及S/D区带440与442的完全复合的横向范围。所以，由p型临界掺杂物所提供的满阱浓度最大值的位置会横向延伸到上方主体材料部458外，进入晕环袋部450与452以及S/D区带440与442中。主体材料部458中的p型临界调整掺杂物的最大浓度的位置通常会出现在平均深度小于0.1μm处，一般为0.08至0.09μm。另外，主要满阱188中的p型临界调整掺杂物的最大浓度一般会小于阱188中的p型满主要阱掺杂物、APT掺杂物及S/D环掺杂物的最大浓度。
沟道区带444(图11.3或29中未明确界定)由S/D区带440与442之间的所有p型单晶硅所组成。明确的说，沟道区带444是由临界调整主体材料部458、APT主体材料部456的下方区段及以下部分构成：(a)如果S/D区带440与442如图11.3与29实施例中所示般延伸至比晕环袋450与452更深处，则为所有p晕环袋部450与452，或(b)如果晕环袋450与452的表面邻接区段延伸至比S/D区带440与442更深处，则为晕环袋450与452的表面邻接区段。因为主要满阱188中的p型临界调整掺杂物的最大浓度通常会明显小于阱188中的p型S/D晕环掺杂物的最大浓度，所以晕环袋450与452的重度掺杂p型的程度会大于阱188的直接相邻材料。
tGdL低厚度数值的栅极介电层460位于该上方半导体表面上且延伸在沟道区带444的上方。栅极电极462位于沟道区带444上方的栅极介电层460上。栅极电极462会部分延伸在S/D区带440与442的上方。明确的说，栅极电极462会延伸在每一个n+S/D延伸区440E或442E的部分的上方但通常不会延伸在n++主要S/D部440M或442M中任一个的任何部分的上方。介电侧壁间隔部464与466分别位于栅极电极462的相反横断侧壁中。金属硅化物层468、470及472分别位于栅极电极462及主要S/D部440M与442M的顶端。
F2.对称低电压低漏电N沟道IGFET中的掺杂物分布
借助于图30a至30c(统称图30)、图31a至31c(统称图31)及图32a至32c(统称图32)了解IGFET 108的掺杂特征。图30是IGFET 108中沿着该上方半导体表面的示范性掺杂物浓度和纵向距离x的函数关系图。图31是示范性垂直掺杂物浓度和沿着在与沟道区带444的纵向中心相隔对称位置处穿过主要S/D部440M与442M的虚拟垂直线474与476的深度y的函数关系图。图32是示范性掺杂物浓度和沿着穿过沟道区带444与主体材料部454、456及458的虚拟垂直线478的深度y的函数关系图。直线478会通过该沟道区带的纵向中心。
图30a、31a及32a明确地图解主要定义区域136、440M、440E、442M、442E、450、452、454、456及458的个别半导体掺杂物的浓度NI。图30a、31a及32a中的曲线440M′、442M′、440E′及442E′代表用于分别构成主要S/D部440M与442M及S/D延伸区440E与442E的n型掺杂物的浓度NI(表面与垂直)。曲线136′、450′、452′、454′、456′及458′代表分别用于形成基板区136、晕环袋部450与452以及满阱主体材料部454、456及458的p型掺杂物的浓度NI(表面与垂直)。由于空间有限的关系，曲线458′标记在图32a中，但是并没有标记在图31a中。符号446#以及448#表示净掺杂物浓度NN变成零的地方并且因此分别表示S/D-主体结446与448的位置。
图30b是沿着上方半导体表面的区域440M、440E、442M、450、452及458中的全部p型掺杂物的浓度NT和全部n型掺杂物的浓度NT。图31b及32b分别显示沿着虚拟垂直线474、476及478的区域440M、442M、454、456及458中的全部p型掺杂物的浓度NT和全部n型掺杂物的浓度NT。分别对应于区域136、450、452、454、456以及458的曲线段136″、450″、452″、454″、456″及458″代表p型掺杂物的全部浓度NT。图30b中的符号444″对应于沟道区带444且代表曲线段450″、452″及458″的沟道区带部。图31b以及32b中的符号188″则对应于满阱区188。分别对应主要S/D部440M与440E及S/D延伸区440E与442E的曲线440M″、442M″、440E″及442E″代表n型掺杂物的全部浓度NT。图30b中的符号440″对应于S/D区带440且代表曲线段440M″及440E″的组合。符号442″同样对应S/D区带442且代表曲线段442M″及442E″的组合。
图30c显示了沿着上方半导体表面的净掺杂物浓度NN。图31c及32c是沿着垂直线474、476及478的净掺杂物浓度NN。曲线段450*、452*、454*、456*及458*代表各自区域450、452、454、456及458中的p型掺杂物的净浓度NN。图30c中符号444*代表沟道区带曲线段450*、452*及458*的组合且因而代表沟道区带444中净p型掺杂物的浓度NN。图31c及32c中符号188*则对应满阱区188。主要S/D部440M与442M及S/D延伸区440E与442E中的净n型掺杂物的浓度NN分别由曲线段440M*、442M*、440E*及442E*来表示。图30c中符号440*对应S/D区带440且代表曲线段440M*及440E*的组合。符号442*同样对应S/D区带442且代表曲线段442M*及442E*的组合。
主要S/D部440M与442M由n型主要S/D掺杂物来定义，其沿着该上方半导体表面的浓度NI在本文中由图30a中曲线440M′与442M′表示。由图30a中曲线440E′与442E′表示的沿着该上方半导体表面具有浓度NI的n型浅S/D延伸区掺杂物呈现在主要S/D部440M与442M中。分别比较曲线440M′与442M′和曲线440E′与442E′会显示S/D区带440与442中的全部n型掺杂物沿着该上方半导体表面的浓度NT的最大数值分别出现在如图30b中分别由曲线段440M″与442M″表示的主要S/D部440M与442M中。
S/D区带440与442中沿着该上方半导体表面的净掺杂物浓度NN的最大数值会分别出现在如图30c中的曲线部440M*与442M*表示的主要S/D部440M与442M中。在从主要S/D部440M或442M沿着该上方半导体表面移到S/D延伸区440E或442E时，S/D区带440或442中的全部n型掺杂物的浓度NT会从主要S/D部440M或442M中的最大数值处下降至由图30b中合成S/D曲线440″或442″表示的S/D延伸区440E或442E中的较低数值。
分别由图30a中的曲线136′、454′、456′及458′表示的沿着该上方半导体表面具有浓度NI的p型背景掺杂物、满主要阱掺杂物、APT掺杂物及临界调整掺杂物会出现在S/D区带440与442中。此外，由曲线450′以及452′表示的沿着该上方半导体表面具有浓度NI的p型S/D晕环掺杂物也会出现在S/D区带440与442中。
比较图30b与图30a会显示出，除了在接近S/D-主体结446与448的地方之外，由图30b中的曲线440″以及442″表示的S/D区带440与442中的全部n型掺杂物的上方表面浓度NT会远大于该p型背景掺杂物、S/D晕环掺杂物、满主要阱掺杂物、APT掺杂物及临界调整掺杂物的上方表面浓度NI的总和。因为净掺杂物浓度NN在结446与448处会变成零，所以S/D区带440与442中的全部n型掺杂物的上方表面浓度NT大部分会分别反映在分别由图30c中曲线段440M*与442M*表示的S/D区带440与442中净n型掺杂物的上方表面浓度NN中。因此，沿着该上方半导体表面的S/D区带440或442中的净掺杂物浓度NN的最大数值会出现在主要S/D部440M或442M中。此最大NN数值通常大部分会与非对称IGFET102的主要源极部240M或主要漏极部242M中的净掺杂物浓度NN的最大数值相同，因为主要源极部240M、主要漏极部242M及主要S/D部440M与442M通常全部由n型主要S/D掺杂物来定义。
定义晕环袋部450与452的p型S/D晕环掺杂物会出现在由代表p型S/D晕环掺杂物的曲线450′与452′表示的S/D区带440与442中。p型S/D晕环掺杂物的浓度NI在穿过每一个S/D区带440或442的部分或全部上方表面中都是实质恒定的数值。在从每一个S/D区带440或442沿着该上方半导体表面移到沟道区带444中时，该p型S/D晕环掺杂物的浓度NI会从此基本上恒定的数值处下降至沟道区带444中实质为零处，如图30a中所示。因为IGFET 108是对称装置，所以该p型S/D晕环掺杂物的浓度NI在沟道区带444的上方表面中包含IGFET 108的上方表面纵向中心的位置处会为零。如果沟道区带444非常短使得晕环袋450与452合并在一起，该p型S/D晕环掺杂物的浓度NI便会沿着沟道区带444的上方表面下降至最小数值而非下降至实质为零。该p型S/D晕环掺杂物的浓度NI开始沿着该上方半导体表面下降至零或下降至此最小数值的位置点可能出现在(a)S/D区带440与442内部；(b)大部分在S/D-主体结446与448处，大体如图30a所示，或(c)沟道区带444内部。
除了该p型S/D晕环掺杂物之外，沟道区带444还包含p型背景掺杂物、满主要阱掺杂物、APT掺杂物及临界调整掺杂物。由图30a中的曲线458′表示的该p型临界调整掺杂物的浓度NI沿着该上方半导体表面通常为1×1017至5×1017个原子/cm3，一般为2×1017至3×1017个原子/cm3。图30a显示出，该p型临界调整掺杂物的浓度NI沿着该上方半导体表面会远大于分别由曲线136′、454′及456′表示的p型背景掺杂物、满主要阱掺杂物、APT掺杂物的组合浓度NI。该p型晕环掺杂物的上方表面浓度NI的恒定数值会明显大于该p型临界调整掺杂物的上方表面浓度NI。
在从每一个S/D-主体结446或448处沿着该上方半导体表面移到沟道区带444时，由图30b曲线444″表示的全部p型掺杂物的浓度NT会从高数值处下降至最小数值处，该最小数值会略高于该p型临界调整掺杂物的浓度NI的上方表面数值。全部p型掺杂物的浓度NT在S/D区带440与442之间的纵向距离的非零部分中会处于最小数值处。在S/D区带440与442之间的此部分纵向距离包含沟道区带444的纵向中心并且大部分沿着该上方半导体表面居中于S/D-主体结446与448之间。如图30c曲线444*所示，沟道区带444中的净p型掺杂物沿着该上方半导体的浓度NN大部分会在净浓度NN于S/D-主体结446与448处变成零时重现沟道区带444中的全部p型掺杂物的上方表面浓度NT。
如果晕环袋部450与452合并在一起，全部p型掺杂物的浓度NT便会在从每一个S/D-主体结446或448处沿着该上方半导体表面移到沟道区带444中时从高数值处降至实质上为沟道区带444的纵向中心处的最小数值。在此情况下，沟道区带444中全部p型掺杂物的上方表面浓度NT的最小数值会适当的大于该p型临界调整掺杂物的浓度NI的上方表面数值，取决于有多少晕环袋450与452合并在一起。
现在将参考图31与32来检测由晕环袋部450与452以及主体材料部454、456及458所构成的p型满主要阱区188的特征。如同沟道区带444，p型主要阱区188中的全部p型掺杂物由图31a与32a中的曲线段136′、450′、或452′、454′、456′以及458′分别代表的p型背景掺杂物、S/D晕环掺杂物、满主要阱掺杂物、APT掺杂物及临界调整掺杂物所组成。除了在靠近晕环袋部450与452的地方，满主要阱188中的全部p型掺杂物都是由p型背景掺杂物、空主要阱掺杂物、APT掺杂物及临界调整掺杂物所组成。将p型满主要阱掺杂物、APT掺杂物以及临界调整掺杂物离子植入至IGFET 108的单晶硅中，该p型满主要阱掺杂物、APT掺杂物及临界调整掺杂物中每一个的浓度NI都会在IGFET 108的单晶硅中达到局部子表面最大值。n型S/D晕环掺杂物的浓度NI则会在S/D区带440或442及晕环袋部450或452中达到额外的局部子表面最大值。
如图31a与32a中的曲线454′表示的p型满主要阱掺杂物的浓度NI在从约略深度yPWPK处该p型满主要阱掺杂物的最大浓度的位置处沿着垂直线474、476或478向上移到该上方半导体表面时会减小到在约略深度yPWPK处该p型满主要阱掺杂物的最大浓度的最多1/10，通常最多1/20，一般最多1/40。在图31a与32a所示实施例中，p型满主要阱掺杂物的浓度NI在从该p型满主要阱掺杂物的最大浓度的yPWPK位置处沿着直线474、476或478向上移到该上方半导体表面时会减小至在约略深度yPWPK处该p型满主要阱掺杂物的最大浓度的不到1/80，在1/100附近。沿着直线474或476向上移动先经过主体材料部454与456的上覆部且接着经由S/D区带440或442，明确的说，是经由主要S/D部440M或442M。沿着直线478通过沟道区带444向上移动则仅会经过主体材料部454、456及458。
图31b中，代表p型满主要阱188中全部p型掺杂物浓度NT的曲线188″由分别代表主体材料部454、456及450或452中全部p型掺杂物的浓度NT的曲线段454″、456″及450″或452″所组成。比较图31b与图31a，图31b中曲线188″显示出主要阱188中的全部p型掺杂物的浓度NT在垂直线474或476中有三个局部子表面最大值，分别对应p型满主要阱掺杂物、APT掺杂物及S/D晕环掺杂物的浓度NI中的局部子表面最大值。因为p型满主要阱掺杂物的子表面浓度最大值会出现在约为yPWPK的深度处，所以沿着直线474或476的全部p型掺杂物的浓度NT中的三个局部子表面最大值会使得曲线188″从深度yPWPK处至该上方半导体表面很平坦。此外，比较非对称n沟道IGFET 100在图18b中曲线180″和对称n沟道IGFET 108在图31b中曲线188″显示出在穿过IGFET 108的主要S/D部440M或442M且因此穿过S/D区带440或442的直线474或476中的两个最浅子表面浓度最大值中每一个最浅子表面浓度最大值的深度处，全部n型掺杂物的浓度NN大部分会沿着穿过IGFET 100的主要漏极部242M且因此穿过漏极242的垂直线278M单调地改变。或者换种说法，将直线474或476中在深度yPWPK处的全部p型掺杂物的最深子表面浓度最大值称为直线474或476中的p型主要子表面浓度最大值，而将直线474或476中全部p型掺杂物的两个较浅的子表面浓度最大值称为直线474或476中的额外p型子表面浓度最大值，那么在IGFET 108的直线474或476中的每一个额外p型子表面浓度最大值的深度处，全部p型掺杂物的浓度NN大部分会沿着IGFET 100的垂直线278M单调改变。
在从深度yPWPK处沿着垂直线474或476经由主体材料部454与456的上覆部并且经由S/D区带440或442向上移到该上方半导体表面时，全部p型掺杂物的浓度NT可能略微增加或减小。在图31b所提实施例中，全部p型掺杂物沿着直线474或476的浓度NT在S/D区带440或442的上方表面处会略大过在深度yPWPK处。如果该p型满主要阱掺杂物的浓度NT在从深度yPWPK处沿着直线474或476向上移到该上方半导体表面时减小，那么浓度NT在从深度yPWPK处沿着直线474或476经由主体材料部454与456的上覆部并且经由S/D区带440或442向上移到该上方半导体表面时会减小至大于在深度yPWPK处p型满主要阱掺杂物的最大浓度的1/10，优选的大于1/5。NT浓度沿着直线474或476的变化通常非常小，因此，从深度yPWPK处沿着直线474或476到该上方半导体表面的全部p型掺杂物的浓度NT都落在中度p型掺杂的体系。
现在参考图31c，代表p型满主要阱188中的净p型掺杂物浓度NN的曲线188*由分别代表主体材料部454与456中的净p型掺杂物浓度NN的曲线段454*与456*所组成。比较图31c与图31b，图31c中的曲线188*显示出，主要阱188中的净p型掺杂物的浓度NT在垂直线474或476中有两个局部子表面最大值，分别对应于p型满主要阱掺杂物与APT掺杂物的浓度NI中的局部子表面最大值。
就S/D区带440与442中的n型垂直掺杂物分布来说，图31a中代表S/D区带440或442中的n型主要S/D掺杂物浓度NI的曲线440M′或442M′大部分与非对称n沟道IGFET 100在图14a中的曲线240M′相同。同样，图31a中代表S/D区带440或442中n型浅S/D延伸区掺杂物浓度NI的曲线440E′或442E′大部分会与IGFET 100在图14a中的曲线240E′相同。所以，图31b中代表S/D区带440或442中全部n型掺杂物浓度NT的曲线440M″或442M″大部分会与IGFET 100在图14b中的曲线240M″相同。因为p型APT掺杂物与临界调整掺杂物存在，图31c中代表S/D区带440或442中净n型掺杂物浓度NN的曲线440M*或442M*会类似于IGFET100在图14c中的曲线240M*。
图32b中曲线188″由分别代表主体材料部454、456及458中全部p型掺杂物浓度NT的曲线段454″、456″及458″组成。比较图32b与图32a，图32b中曲线188″显示出，主要阱188中的全部p型掺杂物的浓度NT在垂直线478中有三个局部子表面最大值，分别对应于p型满主要阱掺杂物、APT掺杂物及临界调整掺杂物的浓度NI中的局部子表面最大值。和出现在穿过S/D区带440或442的垂直线474或476中类似，沿着穿过沟道区带444的直线478的全部p型掺杂物的浓度NT中的三个局部子表面最大值使得曲线188″从深度yPWPK处至该上方半导体表面很平坦。
同样和出现在穿过S/D区带440或442的垂直线474或476中类似，在从深度yPWPK处沿着垂直线478经由沟道区带444向上移到该上方半导体表面时，该全部p型掺杂物的浓度NT可能略微增加或减小。在图32b所提实施例中，该全部p型掺杂物沿着直线474或476的浓度NT在沟道区带444的上方表面处会略小于在深度yPWPK处。NT浓度沿着直线478的变化通常非常小，因此从深度yPWPK处沿着直线478到上方半导体表面的全部p型掺杂物的浓度NT都会落在中度p型掺杂的体系中。所以主要阱区188是满阱。
在上述0.25μm典型深度处的p型APT掺杂物的最大浓度通常为2×1017至6×1017个原子/cm3，一般为4×1017个原子/cm3。该p型临界调整掺杂物的最大浓度通常为2×1017至1×1018个原子/cm3，一般为3×1017至3.5×1017个原子/cm3，并且会出现在不超过0.2μm的深度处，一般为0.1μm。由于该p型临界调整掺杂物的这些特征的关系，当图绘沟道长度LDR在短沟道实施方式中为0.13μm而栅极电介质厚度为2nm时，对称低电压低漏电IGFET 108的临界电压VT通常为0.3V至0.55V，一般为0.4V至0.45V。
由于IGFET掺杂物分布与栅极电介质特征最佳化的关系，在IGFET 108的偏压关闭状态中的S-D漏电流非常的低。相较于运用空p型阱区的对称n沟道IGFET，在满主要阱区188的上方表面附近的高额p型半导体掺杂物会让IGFET 108具有非常低的关闭状态S-D漏电流，交换条件则是高数值的临界电压VT。IGFET 108特别适用于在偏压关闭状态中需要低S-D漏电流并且能够适应于略高VT的低电压核心数字应用，举例来说，1.2V的典型电压范围。
F3.对称低电压低漏电p沟道IGFET
低电压低漏电p沟道IGFET 110的组态基本上与对称低电压低漏电n沟道IGFET 108相同，不过导电类型相反。再次参考图11.3，p沟道IGFET 110具有一对大部分相同的p型S/D区带480与482，它们沿着该上方半导体表面位于有源半导体岛150中。S/D区带480与482会被构成IGFET 110的主体材料的n型满主要阱区190的沟道区带484分开。n型主体材料满阱190会：(a)与p型S/D区带480构成第一pn结486，及(b)与p型S/D区带482构成第二pn结488。
因为p沟道IGFET 110的主体材料是由满主要阱构成而不是如出现在n沟道IGFET 108中由结合半导体主体的满主要阱与下方材料所构成，所以，p沟道IGFET 110的组态与n沟道IGFET108相同，不过导电类型相反。据此，p沟道IGFET 110含有大部分相同的中度掺杂n型晕环袋部490与492；中度掺杂n型主要主体材料部494；中度掺杂n型中间主体材料部496；中度掺杂n型上方主体材料部498；tGdL低厚度数值的栅极介电层500；栅极电极502；介电侧壁间隔部504与506及金属硅化物层508、510、512，它们分别和n沟道IGFET 108的区域450、452、454、456、458、460、462、464、466、468、470、472具有相同组态。N晕环袋部490与492由被称为n型S/D晕环掺杂物或n型S/D邻接袋掺杂物的n型半导体掺杂物来定义。
n主要主体材料部494覆盖在p-基板区136上且与其构成pn结230。另外，每一个p型S/D区带480或482由下面所组成：超重度掺杂的主要部480M或482M及较轻度掺杂但是仍为重度掺杂的横向延伸区480E或482E。主要S/D部480M与482M由p型主要S/D掺杂物来定义。S/D延伸区480E与482E由被称为p型浅S/D延伸区掺杂物的p型半导体掺杂物来定义。和n沟道IGFET108的p型满主要阱188的掺杂有关的所有论述都适用于p沟道IGFET 110的n型满主要阱190，不过导电类型相反且n沟道IGFET108的区域188、440、442、444、450、452、454、456及458分别被p沟道IGFET 110的区域190、480、482、484、490、492、494、496及498取代。
除了因p型背景掺杂物的存在所造成的小扰动，p沟道IGFET 110中的横向掺杂物分布与垂直掺杂物分布基本上会与n沟道IGFET 108中的横向掺杂物分布与垂直掺杂物分布相同，不过导电类型相反。p沟道IGFET 110中的掺杂物分布在功能上与n沟道IGFET 108中的掺杂物分布相同。p沟道IGFET 110的操作实质上与n沟道IGFET 108相同，不过电压极性相反。
当图绘沟道长度LDR在短沟道实施方式中为0.13μm而栅极电介质厚度为2nm时，对称低电压低漏电p沟道IGFET 110的临界电压VT通常为-0.3V至-0.5V，一般为-0.4V。和由n沟道IGFET 108所产生的效果类似，相较于运用空n型阱区的对称p沟道IGFET，在满主要阱区190的上方表面附近的高额n型半导体掺杂物会让p沟道IGFET 110具有非常低的关闭状态S-D漏电流，交换条件则是高数值的临界电压VT。如同n沟道IGFET 108，p沟道IGFET 110特别适用于在偏压关闭状态中需要低S-D漏电流且能适应略高VT的低电压核心数字应用，例如1.2V的操作范围。
G.对称低电压低临界电压IGFET
现在将仅参考图11.4来说明对称低电压低VT空阱互补式IGFET 112与114。N沟道IGFET 112具有一对大部分相同的n型S/D区带520与522，它们沿着该上方半导体表面位于有源半导体岛152中。S/D区带520与522会被p型空主要阱区192(其结合p-基板区136构成IGFET 112的主体材料)的沟道区带524分开。p型主体材料空阱192会：(a)与n型S/D区带520构成第一pn结526，及(b)与n型S/D区带522构成第二pn结528。
每一个n型S/D区带520或522都是由下面所组成：超重度掺杂的主要部520M或522M及较轻度掺杂但是仍为重度掺杂的横向延伸区520E或522E。沿着该上方半导体表面终止沟道区带524的大部分相同的n+S/D延伸区520E与522E会延伸到比大部分相同的n++主要S/D部520M与522M更深的地方。事实上，每一个S/D-主体结526或528单独就是空阱192与S/D延伸区520E或522E之间的pn结。
如下所述，S/D延伸区520E与522E通常与非对称n沟道IGFET 100的漏极延伸区242E同时由离子植入n型深S/D延伸区掺杂物来定义。如下所示，用来定义对称低电压低漏电n沟道IGFET 108的S/D延伸区440E与442E的n型浅S/D延伸区植入的实施地方会浅于n型深S/D延伸区植入。因此，对称空阱IGFET112(同样为低电压n沟道装置)的S/D延伸区520E与522E会延伸到比对称满阱IGFET 108的S/D延伸区440E与442E更深的地方。
p型主体材料空主要阱192中的p型掺杂物由p型空主要阱掺杂物及p-基板区136中实质恒定的p型背景掺杂物所组成。因为空阱192中的p型空主要阱掺杂物会在平均深度yPWPK处达到深子表面浓度最大值，所以阱192中的p型空主要阱掺杂物的存在会让阱192中的全部p型掺杂物的浓度实质上在阱192中的深子表面浓度最大值的位置处达到深局部子表面浓度最大值。在从空阱192中该深p型空阱浓度最大值的位置处沿着虚拟垂直线经由沟道区带524朝该上方半导体表面移动时，阱192中的p型掺杂物的浓度会从符号“p”表示的中度掺杂逐渐降至符号“p-”表示的轻度掺杂。图11.4中的点线530粗略表示在其下方的位置，空阱192中p型掺杂物浓度为中度p掺杂，而在其上方的位置，阱192中p型掺杂物浓度则为轻度p-掺杂。
IGFET 112并没有位于p型空主要阱192中，分别沿着S/D区带520与522延伸，且重度掺杂p型的程度大过阱192相邻材料的晕环袋部。由S/D区带520与522之间的所有p型单晶硅所组成的沟道区带524(图11.4中未明确界定)，仅由阱192的p-上方部的表面邻接区段所构成。
tGdL低厚度数值的栅极介电层536位于该上方半导体表面上并延伸在沟道区带524的上方。栅极电极538位于沟道区带524上方的栅极介电层536上。栅极电极538会延伸在每一个n+S/D延伸区520E或522E中部分的上方，但通常却没有延伸在n++主要S/D部520M或522M中任一个的任何部分的上方。介电侧壁间隔部540与542分别位于栅极电极538的相反横断侧壁中。金属硅化物层544、546及548分别位于栅极电极538及主要S/D部520M与522M的顶端。
IGFET 112的空阱区192通常与非对称n沟道IGFET100的空阱区180同时由离子植入p型空主要阱掺杂物来定义。IGFET 112的主要S/D部520M与522M通常与IGFET 100的主要漏极部242M(及主要源极部240M)同时由离子植入n型主要S/D掺杂物来定义。因为IGFET 112的S/D延伸区520E与522E通常和IGFET 100的漏极延伸区242E同时由离子植入n型深S/D延伸区掺杂物来定义，所以在每一个S/D区带520或522中及阱192的相邻部分向上至IGFET 112的纵向中心的掺杂物分布基本上会与IGFET 100的漏极242中及阱180的相邻部分向上至纵向的横向距离约等于从S/D区带520或522至IGFET 112纵向中心的横向距离处的掺杂物分布相同。
更明确的说，沿着每一个S/D区带520或522的上方表面以及沟道区带524的上方表面相邻部分向上至IGFET 112的纵向中心的纵向掺杂物分布基本上会与图13中所示IGFET 100漏极242的上方表面及阱180相邻部分的上方表面向上至纵向的横向距离约等于从S/D区带520或522至IGFET 112的纵向中心的横向距离处的纵向掺杂物分布相同。沿着穿过IGFET 112的每一个S/D延伸区520E或522E以及每一个主要S/D部520M或522M的合适虚拟垂直线的垂直掺杂物分布基本上会与图17及18中分别所示的沿着穿过IGFET 100漏极延伸区242E与主要漏极部242M的垂直线278E与278M的垂直掺杂物分布相同。
尽管从IGFET 100的漏极242到直线276的横向距离可能超过从S/D区带520或522到IGFET 112的纵向中心的横向距离，但是沿着穿过IGFET 112的沟道区带524的纵向中心的虚拟垂直线的垂直掺杂物分布基本上仍与图16所示沿着穿过IGFET 100的沟道区带244的垂直线276的垂直分布相同。就前述限制条件，和IGFET 100的上方表面掺杂物分布与垂直掺杂物分布的有关论述，(尤其沿着其上方表面从漏极242的上方表面进入沟道区带244及沿着垂直线276、278E及278M，)都适用于沿着IGFET 112的S/D区带520与522的上方表面及沟道区带524和沿着穿过每一个S/D延伸区520E或522E、每一个主要S/D部520M或522M及沟道区带524的指定垂直线的掺杂物分布。
低电压低VT p沟道IGFET 114的组态基本上和n沟道IGFET 112相同而导电类型相反。再次参考图11.4，p沟道IGFET114具有一对大部分相同的p型S/D区带550与552，它们沿着该上方半导体表面位于有源半导体岛154中。S/D区带550与552被构成IGFET 114的主体材料的n型空主要阱区194的沟道区带554分开。n型主体材料空阱194会：(a)与p型S/D区带550构成第一pn结556，及(b)与p型S/D区带552构成第二pn结558。
每一个p型S/D区带550或552都是由下面所组成：超重度掺杂的主要部550M或552M及较轻度掺杂但仍为重度掺杂的横向延伸区550E或552E。沟道区带554会沿着该上方半导体表面终止于S/D延伸区550E与552E。大部分相同的p+S/D延伸区550E与552E会延伸到比大部分相同的p++主要S/D部550M与552M更深的地方。
如下所述，S/D延伸区550E与552E通常和非对称p沟道IGFET 102的漏极延伸区282E同时由离子植入p型深S/D延伸区掺杂物来定义。如下所示，用来定义对称低电压低漏电p沟道IGFET 110的S/D延伸区480E与482E的p型浅S/D延伸区植入的实施地方会浅于p型深S/D延伸区植入。因此，对称空阱IGFET114(同样为低电压p沟道装置)的S/D延伸区550E与552E会延伸到比对称满阱IGFET 110的S/D延伸区480E与482E更深的地方。
n型主体材料空主要阱194中的n型掺杂物仅由n型空主要阱掺杂物组成。因此，空阱194中的n型掺杂物会在平均深度yNWPK处达到深子表面浓度最大值。在从空阱194中该n型空阱浓度最大值的位置处沿着虚拟垂直线经由沟道区带554朝该上方半导体表面移动时，阱194中的n型掺杂物的浓度会从符号“n”表示的中度掺杂逐渐降至符号“n-”表示的轻度掺杂。图11.4中点线560粗略表示在其下方的位置，空阱194中n型掺杂物浓度为中度n掺杂，而在其上方的位置阱194中的n型掺杂物浓度则为轻度n-掺杂。
在上述前提下，p沟道IGFET 114进一步包含tGdL低厚度数值的栅极介电层566，栅极电极568，介电侧壁间隔部570与572，及金属硅化物层574、576及578，其组态分别与n沟道IGFET112的区域536、538、540、542、544、546及548相同。和n沟道IGFET 112类似，p沟道IGFET 114并没有晕环袋部。由S/D区带550与552之间的所有n型单晶硅所组成的沟道区带554(图11.4中未明确界定)，仅由阱194的n-上方部的表面邻接区段所构成。
除了因p型背景掺杂物的存在所造成的小扰动，p沟道IGFET 114中的纵向掺杂物分布与垂直掺杂物分布基本上与n沟道IGFET 112中的纵向掺杂物分布与垂直掺杂物分布相同，不过导电类型相反。IGFET 114中的掺杂物分布在功能上与IGFET 112中的掺杂物分布相同。IGFET 114的功能实质上与IGFET 112相同，不过电压极性相反。
当图绘沟道长度LDR为0.3μm而栅极电介质厚度为2nm时，对称低电压低VT IGFET 112与114中每一个的临界电压VT通常为-0.01V至0.19V，一般为0.09V。据此，n沟道IGFET 112通常是增强型装置，而p沟道IGFET 114则通常为耗尽型装置。
相较于运用满p型阱区的对称n沟道IGFET，在空主要阱区192的上方表面附近的低额p型半导体掺杂物会让n沟道IGFET 112具有非常低数值的临界电压VT。同样，相较于运用满n型阱区的对称p沟道IGFET，在空主要阱区194的上方表面附近的低额n型半导体掺杂物会让p沟道IGFET 114具有非常低的临界电压VT。IGFET 112与114特别适用于需要低临界电压VT且能够适应略长沟道长度L的低电压模拟应用与数字应用，例如1.2V的操作范围。
H.标称临界电压大小的对称高电压IGFET
现在将仅参考图11.5来说明标称VT大小的对称高电压满阱互补式IGFET 116与118。n沟道IGFET 116具有一对大部分相同的n型S/D区带580与582，它们沿着该上方半导体表面位于有源半导体岛156中。S/D区带580与582被p型满主要阱区196(其结合p-基板区136构成IGFET 116的主体材料)的沟道区带584分开。p型主体材料满阱196会：(a)与n型S/D区带580构成第一pn结586，及(b)与n型S/D区带582构成第二pn结588。
每一个n型S/D区带580或582都由下面所组成：超重度掺杂的主要部580M或582M及较轻度掺杂但是仍为重度掺杂的横向延伸区580E或582E。大部分相同的n+S/D延伸区580E与582E(其沿着该上方半导体表面终止沟道区带584)会延伸到比大部分相同的n++主要S/D部580M与582M更深的地方。
如下所述，S/D延伸区580E与582E通常和非对称n沟道IGFET 100的漏极延伸区242E同时且因此通常和对称低电压低VT n沟道IGFET 112的S/D延伸区520E与522E同时由离子植入n型深S/D延伸区掺杂物来定义。因为用来定义对称低电压低漏电n沟道IGFET 108的S/D延伸区440E与442E的n型浅S/D延伸区植入的实施地方浅于n型深S/D延伸区植入，因此对称高电压满阱IGFET 116的S/D延伸区580E与582E会延伸到比对称低电压满阱IGFET 108的S/D延伸区440E与442E更深的地方。
IGFET 116并没有位于p型主体材料空主要阱196中，分别沿着S/D区带580与582延伸，而且重度掺杂p型的程度大于阱196的相邻材料的晕环袋部。因为有此差异，空阱196的组态实质上和n沟道IGFET 108的空阱188相同。据此，p型空阱196是由中度掺杂主要主体材料部590、中度掺杂中间主体材料部592及中度掺杂上方主体材料部594所组成，它们分别和IGFET 108的空阱188的主体材料部454、456及458具有相同的组态。
如同IGFET 108的p主体材料部454、456以及458，IGFET 116的p主体材料部590、592以及594分别由p型满主要阱掺杂物、APT掺杂物及临界调整掺杂物来定义，它们的浓度会在不同的平均深度处达到最大数值。所以，p主体材料部590、592以及594和IGFET 108的p主体材料部454、456以及458具有相同的掺杂物浓度特征。主体材料部590、592及594在本文中分别被称为p满阱主要主体材料部590、p APT主体材料部592以及p临界调整主体材料部594。因为IGFET 116缺少晕环袋部，所以p临界调整主体材料部594会横向延伸在S/D区带580与582之间，明确的说，会横向延伸在S/D延伸区580E与582E之间。由S/D区带580与582之间的所有p型单晶硅所组成的沟道区带584(图11.5中并未明确界定)，仅由阱196的p-上方部的表面邻接区段所构成。
tGdH高厚度数值的栅极介电层596位于上方半导体表面上且延伸在沟道区带584上方。栅极电极598位于沟道区带584上方的栅极介电层596上。栅极电极598会延伸在每一个n+S/D延伸区580E或582E中部分的上方，但不会延伸在n++主要S/D部580M或582M中任一个的任何部分的上方。介电侧壁间隔部600与602分别位于栅极电极598的相反横断侧壁中。金属硅化物层604、606及608分别位于栅极电极598及主要S/D部580M与582M的顶端。
IGFET 116的满阱区196通常在和对称n沟道IGFET108的满阱区188相同的各自时间由离子植入p型满主要阱掺杂物、APT掺杂物以及临界调整掺杂物来定义。因此，IGFET 116的经掺杂单晶硅中的p型掺杂物分布基本上与IGFET 108的经掺杂单晶硅中的p型掺杂物分布相同。和IGFET 108的经掺杂单晶硅中的p型掺杂物分布有关的所有论述都可以用于IGFET 116的经掺杂单晶硅。
IGFET 116的主要S/D部580M与582M通常和非对称n沟道IGFET 100的主要漏极部242M(及主要源极部240M)同时由离子植入n型主要S/D掺杂物来定义。因为IGFET 116的S/D延伸区580E与582E通常和IGFET 100的漏极延伸区242E同时由离子植入n型深S/D延伸区掺杂物来定义，所以在每一个S/D区带580或582中及阱199的相邻部分向上至IGFET 116的纵向中心的n型掺杂物分布基本上会与IGFET 100的漏极242中及阱180的相邻部分向上至纵向的横向距离约等于从S/D区带580或582至IGFET116的纵向中心的横向距离处的n型掺杂物分布相同。
明确的说，沿着每一个S/D区带580或582的上方表面以及沟道区带584的上方表面的相邻部分向上至IGFET 116的纵向中心的n型纵向掺杂物分布基本上会与图13中所示IGFET 100的漏极242的上方表面中以及阱180的相邻部分的上方表面向上至纵向的横向距离约等于从S/D区带580或582至IGFET 116的纵向中心的横向距离处的n型纵向掺杂物分布相同。沿着穿过IGFET116的每一个S/D区带580E或582E及每一个主要S/D部580M或582M的合适的虚拟垂直线的n型垂直掺杂物分布基本上会与图17及18中所示的沿着穿过IGFET 100的漏极延伸区242E与主要漏极部242M的垂直线278E与278M的n型垂直掺杂物分布相同。
尽管从IGFET 108的漏极242到直线276的横向距离可能会超过从S/D区带580或582到IGFET 116的纵向中心的横向距离，但是沿着穿过IGFET 116的沟道区带584的纵向中心的虚拟垂直线的n型垂直掺杂物分布基本上仍会与图16所示沿着穿过IGFET 100的沟道区带244的垂直线276的n型垂直分布相同。在前面的限制条件下，和IGFET 100的n型上方表面掺杂物分布与n型垂直掺杂物分布有关的论述，(尤其是，沿着其上方表面从漏极242的上方表面进入沟道区带244以及沿着垂直线276、278E及278M，)都适用于沿着IGFET 116的S/D区带580与582的上方表面及沟道区带584以及沿着穿过每一个S/D延伸区580E或582E、每一个主要S/D部580M或582M以及沟道区带584的指定垂直线的n型掺杂物分布。
高电压p沟道IGFET 118的组态基本上和n沟道IGFET116相同而导电类型相反。再次参考图11.5，p沟道IGFET 118具有一对大部分相同的p型S/D区带610与612，它们沿着该上方半导体表面位于有源半导体岛158中。S/D区带610与612被n型满主要阱区198(其构成IGFET 118的主体材料)的沟道区带614分开。n型主体材料满阱198会：(a)与p型S/D区带610构成第一pn结616，及(b)与p型S/D区带612构成第二pn结618。
每一个p型S/D区带610或612都由下面所组成：超重度掺杂的主要部610M或612M及较轻度掺杂但是仍为重度掺杂的横向延伸区610E或612E。沟道区带614会沿着该上方半导体表面终止于S/D延伸区610E与612E。大部分相同的p+S/D延伸区610E与612E会延伸到比大部分相同的p++主要S/D部610M与612M更深的地方。
如下所述，S/D延伸区610E与612E通常和非对称p沟道IGFET 102的漏极延伸区282E同时，因此通常和对称低电压低VT p沟道IGFET 114的S/D延伸区550E与552E同时由离子植入p型深S/D延伸区掺杂物来定义。因为用来定义对称低电压低漏电p沟道IGFET 110的S/D延伸区480E与482E的p型浅S/D延伸区植入实施的地方会浅于p型深S/D延伸区植入，因此，对称高电压IGFET 118的S/D延伸区610E与612E会延伸到比对称低电压IGFET 110的S/D延伸区480E与482E更深的地方。
因为p沟道IGFET 118的主体材料由满主要阱构成而非如出现在n沟道IGFET 116中由结合半导体主体的满主要阱与下方材料所构成，所以，p沟道IGFET 118的组态与n沟道IGFET 116相同，不过，导电类型相反。据此，p沟道IGFET 118含有：中度掺杂n型主要主体材料部620；中度掺杂n型中间主体材料部622；中度掺杂n型上方主体材料部624；栅极介电层626；tGdH高厚度数值的栅极电极628；介电侧壁间隔部630与632；及金属硅化物层634、636及638，它们分别和n沟道IGFET 116的区域590、592、594、596、598、600、602、604、606及608具有相同的组态。n主要主体材料部620覆盖在在p-基板区136上且与其构成pn结234。
和n沟道IGFET 116的p型满主要阱196的掺杂的所有有关论述都适用于p沟道IGFET 118的n型满主要阱198，不过导电类型相反，且n沟道IGFET 116的区域196、580、582、584、590、592及594分别被p沟道IGFET 118的区域198、610、612、614、620、622及624取代。
除了因p型背景掺杂物的存在所造成的小扰动，p沟道IGFET 118中的纵向掺杂物分布与垂直掺杂物分布基本上会与n沟道IGFET 116中的纵向掺杂物分布与垂直掺杂物分布相同，不过导电类型相反。IGFET 118中的掺杂物分布在功能上与IGFET 116中的掺杂物分布相同。IGFET 118的功能实质上与IGFET 116相同，不过电压极性相反。
当图绘沟道长度LDR落在0.4μm附近而栅极电介质厚度为6至6.5nm时，对称高电压标称VT n沟道IGFET 116的临界电压VT通常为0.4V至0.65V，一般为0.5V至0.55V。当图绘沟道长度LDR落在0.3μm附近而栅极电介质厚度为6至6.5nm时，对称高电压标称VT p沟道IGFET 118的临界电压VT通常为-0.5V至-0.75V，一般为-0.6V至-0.65V。对称IGFET 116与118特别适用于高电压数字应用，举例来说，3.0V的操作范围。
I.标称临界电压大小的对称低电压IGFET
现在将仅参考图11.6来说明标称VT大小的对称低电压满阱互补式IGFET 120与122。IGFET 120与122的组态分别和高VT的低电压低漏电对称IGFET 108与110类似，除了IGFET 120与122没有和p临界调整主体材料部458及n临界调整主体材料部498类似的表面邻接临界调整主体材料部，其在IGFET 108与110中导致关闭状态漏电流下降且提高临界电压大小。N沟道IGFET120的组态大体上与上面提及的美国专利案第6,548,842号中所述的n沟道IGFET 20实质相同。P沟道IGFET 122的组态大体上与美国专利案第6,548,842号中所述p沟道IGFET实质相同。
记住前述论述，n沟道IGFET 120具有一对大部分相同的n型S/D区带640与642，它们沿着该上方半导体表面位于有源半导体岛160中。S/D区带640与642被结合p-基板区136构成IGFET 120的主体材料的p型满主要阱区200的沟道区带644分开。p型主体材料满阱200会：(a)与n型S/D区带640构成第一pn结646，及(b)与n型S/D区带642构成第二pn结648。
每一个n型S/D区带640或642都是由下面所组成：超重度掺杂的主要部640M或642M及较轻度掺杂但是仍为重度掺杂的横向延伸区640E或642E。大部分相同的n++主要S/D部640M与642M会延伸到比大部分相同的n+S/D延伸区640E与642E更深的地方。沟道区带644会沿着该上方半导体表面终止于S/D延伸区640E与642E。
S/D延伸区640E与642E通常和对称低电压低漏电n沟道IGFET 108的S/D延伸区440E与442E同时由离子植入n型浅S/D延伸区掺杂物来定义。如下所述，n型浅S/D延伸区植入实施的地方会浅于用来定义对称低电压低VT n沟道IGFET 112的S/D延伸区520E与522E以及对称高电压标称VT n沟道IGFET 116的S/D延伸区580E与582E的n型深S/D延伸区植入。因此，对称空阱IGFET 112的S/D延伸区520E与522E及对称满阱IGFET 116的S/D延伸区580与582会延伸到比对称满阱IGFET 120的S/D延伸区640E与642E更深的地方。
p型主体材料满主要阱200中一对大部分相同的中度掺杂的横向分隔的晕环袋部650与652会分别沿着S/D区带640与642向上延伸至该上方半导体表面并且终止于S/D区带640与642之间的各自位置处。图11.6显示了S/D区带640与642延伸至比晕环袋650与652更深的地方的情况。或者，晕环袋650与652也能够延伸至比S/D区带640与642更深的地方。因此，晕环袋650与652会分别横向延伸在S/D区带640与642的下方。如同IGFET 108的晕环袋部450与452，晕环袋650与652由p型S/D环掺杂物来定义，其会在该上方半导体表面下方达到最大浓度。
在晕环袋部650与652外面的p型主体材料满主要阱200的材料由中度掺杂的主要主体材料部654及中度掺杂的另一主体材料部656所组成。p主体材料部654与656的组态分别与IGFET108的p主体材料部454与456相同，除了该p另一主体材料部656会延伸至介于晕环袋650与652之间的上方半导体表面之外。p主体材料部454与456分别由p型满主要阱掺杂物以及p型APT掺杂物来定义。据此，主体材料部654与656在本文中分别被称为p满阱主要主体材料部654以及p APT主体材料部656。
沟道区带644(图11.6中未明确界定)是由S/D区带640与642之间的所有p型单晶硅所组成。更明确的说，沟道区带644是由APT主体材料部656的表面邻接下方区段以及下面部分所构成：(a)如果S/D区带640与642如图11.6的实施例中所示延伸至比晕环袋650与652更深处，则为所有p晕环袋部650与652，或(b)如果晕环袋650与652的表面邻接区段延伸至比S/D区带640与642更深处，则为晕环袋650与552的表面邻接区段。晕环袋650与652的重度掺杂p型的程度会大于阱200的直接相邻材料。
IGFET 120还进一步包含tGdL低厚度的栅极介电层660，栅极电极662，介电侧壁间隔部664与666，及金属硅化物层668、670及672，其分别和IGFET 108的区域460、462、464、466、468、470及472具有相同的组态。
IGFET 120的满阱区200通常是在和对称低漏电n沟道IGFET 108的满阱区188相同的各自时间由离子植入p型满主要阱掺杂物以及APT掺杂物来定义。因为IGFET 120的满阱200缺少对应于IGFET 108的满阱188中的临界调整主体材料部458的临界调整主体材料部，所以，IGFET 120的经掺杂单晶硅中的p型掺杂物分布基本上会与IGFET 108的经掺杂单晶硅中的p型掺杂物分布相同；不过，IGFET 120的经掺杂单晶硅中并没有p型临界调整掺杂物的原子。和IGFET 108的经掺杂单晶硅中的p型掺杂物分布有关的所有论述都适用于IGFET 120的经掺杂单晶硅，除了关于临界调整主体材料部458的论述。
IGFET 120的主要S/D部640M与642M通常是在和IGFET 108的主要S/D部440M与442M同时由离子植入n型主要S/D掺杂物来定义。因为IGFET 120的S/D延伸区640E与642E通常是在和IGFET 108的S/D延伸区440E与442E同时由离子植入n型浅S/D延伸区掺杂物来定义，所以IGFET 120的S/D区带640与642中的n型掺杂物分布基本上会与IGFET 108的S/D区带440与442中的n型掺杂物分布相同。
更明确的说，沿着IGFET 120的S/D区带640与642的上方表面的n型纵向掺杂物分布基本上会与图30所示的沿着IGFET 108的S/D区带440与442的上方表面的n型纵向掺杂物分布相同。沿着穿过IGFET 120的S/D区带640或642的适当的虚拟垂直线的n型垂直掺杂物分布基本上会与图31所示沿着穿过IGFET 108的S/D区带440或442的垂直线474或476的n型垂直掺杂物分布相同。和IGFET 108的n型上方表面掺杂物分布与垂直掺杂物分布有关的论述都适用于IGFET 120的n型上方表面掺杂物分布与垂直掺杂物分布。
标称VT的低电压p沟道IGFET 122的组态基本上与n沟道IGFET 120相同，不过导电类型相反。再次参考图11.6，p沟道IGFET 122具有一对大部分相同的p型S/D区带680与682，它们沿着该上方半导体表面位于有源半导体岛162中。S/D区带680与682被n型满主要阱区202(其构成IGFET 122的主体材料)的沟道区带684分开。n型主体材料满阱202会：(a)与p型S/D区带680构成第一pn结686，及(b)与p型S/D区带682构成第二pn结688。
因为p沟道IGFET 122的主体材料是由满主要阱构成而非如出现在n沟道IGFET 120中由半导体主体的满主要阱与下方材料的结合所构成，所以，p沟道IGFET 122的组态与n沟道IGFET120相同，不过，导电类型相反。所以，p沟道IGFET 122含有：大部分相同的中度掺杂n型晕环袋部690与692；中度掺杂n型主要主体材料部694；中度掺杂n型另一主体材料部696；tGdL低厚度数值的栅极介电层700；栅极电极702；介电侧壁间隔部704与706；以及金属硅化物层708、710以及712，它们分别和n沟道IGFET 120的区域650、6562、654、656、660、662、664、666、668、670及672具有相同的组态。
n主要主体材料部694覆盖在p-基板区136上且与之构成pn结236。另外，每一个p型S/D区带680或682由下述组成：超重度掺杂的主要部680M或682M及较轻度掺杂但仍为重度掺杂的横向延伸区680E或682E。和n沟道IGFET 120的p型满主要阱200的掺杂的所有有关论述都适用于p沟道IGFET 122的n型满主要阱202，不过导电类型相反，且n沟道IGFET 120的区域200、640、640M、640E、642、642M、642E、644、650、652、654及656分别被p沟道IGFET 122的区域202、680、680M、680E、682、682M、682E、684、690、692、694及696取代。
除了因p型背景掺杂物的存在所造成的小扰动，p沟道IGFET 122中的纵向掺杂物分布与垂直掺杂物分布基本上与n沟道IGFET 120中的纵向掺杂物分布与垂直掺杂物分布相同，不过导电类型相反。IGFET 122中的掺杂物分布在功能上与IGFET 120中的掺杂物分布相同。IGFET 122的功能实质上与IGFET 120相同，不过电压极性相反。
对称低电压标称VT n沟道IGFET 120的临界电压VT通常为0.25V至0.45V，一般为0.35V。对称低电压标称VT p沟道IGFET 122的临界电压VT通常为-0.2V至-0.4V，一般为-0.3V。这些VT范围与典型数值在图绘沟道长度LDR为0.13μm且栅极电介质厚度为2nm时，用于IGFET 120与122的短沟道实施方式中。对称IGFET 120与122特别适用于低电压数字应用，举例来说，1.2V的操作范围。
J.对称高电压低临界电压IGFET
现在将仅参考图11.7来说明对称高电压低VT空阱互补式IGFET 124与126。如下面的进一步解释，IGFET 124与126的组态分别与低电压低VTIGFET 112与114实质上相同，除了IGFET 124与126有较长的沟道长度以及较大的栅极电介质厚度，因而适用于高电压操作之外。
n沟道IGFET 124具有一对大部分相同的n型S/D区带720与722，它们沿着该上方半导体表面位于有源半导体岛164中。S/D区带720与722被p型空主要阱区204(其结合p-基板区136构成IGFET 124的主体材料)的沟道区带724分开。p型主体材料空阱204会：(a)与n型S/D区带720构成第一pn结726，及(b)与n型S/D区带722构成第二pn结728。
每一个n型S/D区带720或722都由下面所组成：超重度掺杂的主要部720M或722M及较轻度掺杂但是仍为重度掺杂的横向延伸区720E或722E。大部分相同的n+横向S/D延伸区720E与722E会延伸到比大部分相同的n++主要S/D部720M与722M更深的地方。沟道区带724会沿着该上方半导体表面终止于S/D延伸区720E与722E。
S/D延伸区720E与722E通常是和非对称n沟道IGFET100的漏极延伸区242E同时，且因此通常和对称低电压低VT n沟道IGFET 112的S/D延伸区520E与522E及对称高电压标称VT n沟道IGFET 116的S/D延伸区580E与582E同时由离子植入n型深S/D延伸区掺杂物来定义。如下所述，用来定义对称低电压低漏电n沟道IGFET 108的S/D延伸区440E与442E及通常用来定义对称低电压标称VT n沟道IGFET 120的S/D延伸区640E与642E的n型浅S/D延伸区植入的实施地方会浅于n型深S/D延伸区植入。因此，对称空阱IGFET 124的S/D延伸区720E与722E会延伸到比对称满阱IGFET 108的S/D延伸区440E与442E及对称满阱IGFET120的S/D延伸区640E与642E更深的地方。
p型主体材料空主要阱204中的p型掺杂物由p型空主要阱掺杂物以及p-基板区136中实质恒定的p型背景掺杂物所组成。因为空阱204中的p型空主要阱掺杂物会在平均深度yPWPK处达到深子表面浓度最大值，所以，阱204中的p型空主要阱掺杂物的存在会让阱204中的全部p型掺杂物的浓度实质上在阱204中的深子表面浓度最大值的位置处达到深局部子表面浓度最大值。在从空阱204中该深p型空阱浓度最大值的位置处沿着虚拟垂直线经由沟道区带724朝该上方半导体表面移动时，阱204中的p型掺杂物的浓度会从符号“p”表示的中度掺杂逐渐降至符号“p-”表示的轻度掺杂。图11.7中的点线730粗略表示在其下方的位置，空阱204中p型掺杂物浓度为中度p掺杂，而在其上方的位置阱204中的p型掺杂物浓度则为轻度p-掺杂。
如同IGFET 112，IGFET 124并没有晕环袋部。由S/D区带720与722之间的所有p型单晶硅所组成的沟道区带724(图11.7中并未明确界定)，因而仅由阱204的p-上方部的表面邻接区段所构成。IGFET 124进一步包含：tGdH高厚度数值的栅极介电层736，栅极电极738，介电侧壁间隔部740与742，以及金属硅化物层744、746以及748，它们的组态分别与n沟道IGFET 112的区域536、538、540、542、544、546以及548相同。
IGFET 124的空阱区204通常是在和对称低电压低VTn沟道IGFET 112的空阱区192同时，因此通常是在和非对称n沟道IGFET 100的空阱区180同时，由离子植入p型空主要阱掺杂物来定义。IGFET 124的主要S/D部720M与722M通常是在和IGFET112的主要S/D部520M与522M同时，因此通常是在和IGFET 100的主要漏极部242M(以及主要源极部240M)同时，由离子植入n型主要S/D掺杂物来定义。因为IGFET 124的S/D延伸区720E与722E通常是在和IGFET 112的S/D延伸区520E与522E同时，因此通常是在和IGFET 100的漏极延伸区242E同时，由离子植入n型深S/D延伸区掺杂物来定义，所以，在每一个S/D区带720或722中以及阱204的相邻部分向上至IGFET 124的纵向中心的掺杂物分布基本上会与IGFET 100的漏极242中以及阱180的相邻部分向上至纵向的横向距离约等于从S/D区带720或722至IGFET 124的纵向中心的横向距离处的掺杂物分布相同。
明确地说，沿着每一个S/D区带720或722的上方表面以及沟道区带724的上方表面的相邻部分向上至IGFET 124的纵向中心的纵向掺杂物分布基本上会与图13中所示的IGFET 100的漏极242的上方表面以及阱180的相邻部分的上方表面向上至纵向的横向距离约等于从S/D区带720或722至IGFET 124的纵向中心的横向距离处的纵向掺杂物分布相同。沿着穿过IGFET 124的每一个S/D延伸区720E或722E以及每一个主要S/D部720M或722M的适合的虚拟垂直线的垂直掺杂物分布基本上会与图17及18中分别所示的沿着穿过IGFET 100的漏极延伸区242E与主要漏极部242M的垂直线278E与278M的垂直掺杂物分布相同。
尽管从IGFET 100的漏极242到直线276的横向距离可能超过从S/D区带720或722到IGFET 124的纵向中心的横向距离，但是沿着穿过IGFET 124的沟道区带724的纵向中心的虚拟垂直线的垂直掺杂物分布基本上仍与图16所示沿着穿过IGFET 100的沟道区带244的垂直线276的垂直掺杂物分布相同。在前述限制下，和IGFET 100的上方表面掺杂物分布与垂直掺杂物分布的有关论述(尤其沿着其上方表面从漏极242的上方表面进入沟道区带244及沿着垂直线276、278E、及278M)都适用于沿着IGFET 124的S/D区带720与722上方表面及沟道区带724及沿着穿过每一个S/D延伸区720E或722E、每一个主要S/D部720M或722M、及沟道区带724的指定垂直线的掺杂物分布。
高电压低VT p沟道IGFET 126的组态基本上和n沟道IGFET 124相同而导电类型相反。再次参考图11.7，p沟道IGFET126具有一对大部分相同的p型S/D区带750与752，其沿着该上方半导体表面位于有源半导体岛166中。S/D区带750与752被n型空主要阱区206(其构成IGFET 126的主体材料)的沟道区带754分开。N型主体材料空阱206会：(a)与p型S/D区带750构成第一pn结756，及(b)与p型S/D区带752构成第二pn结758。
每一个n型S/D区带750或752都由下面所组成：超重度掺杂的主要部750M或752M及较轻度掺杂但是仍为重度掺杂的横向延伸区750E或752E。大部分相同的n+S/D延伸区750E与752E会延伸到比大部分相同的n++主要S/D部750M与752M更深的地方。沟道区带754会沿着该上方半导体表面终止于S/D延伸区750E与752E。
S/D延伸区750E与752E通常是和非对称p沟道IGFET102的漏极延伸区282E同时，且因此通常是和对称低电压低VT p沟道IGFET 114的S/D延伸区550E与552E以及对称高电压标称VT p沟道IGFET 118的S/D延伸区610E与612E同时由离子植入p型深S/D延伸区掺杂物来定义。如下所述，用来定义对称低电压低漏电p沟道IGFET 110的S/D延伸区480E与482E及通常用来定义对称低电压标称VT p沟道IGFET 122的S/D延伸区680E与682E的p型浅S/D延伸区植入的实施地方浅于p型深S/D延伸区植入。据此，对称空阱IGFET 126的S/D延伸区750E与752E会延伸到比对称满阱IGFET 110的S/D延伸区480E与482E及对称满阱IGFET122的S/D延伸区680E与682E更深的地方。
n型主体材料空主要阱206中n型掺杂物仅由n型空主要阱掺杂物所组成。据此，空阱206中n型掺杂物会在平均深度yNWPK处达到深子表面浓度最大值。在从空阱206中该n型空阱浓度最大值的位置处沿着虚拟垂直线经由沟道区带754朝该上方半导体表面移动时，阱206中的n型掺杂物的浓度会从符号“n”表示的中度掺杂逐渐降至符号“n-”表示的轻度掺杂。图11.7中的点线760粗略地表示，在其下方的位置，空阱206中n型掺杂物浓度为中度n掺杂，而在其上方的位置阱206中的n型掺杂物浓度则为轻度n-掺杂。
在上述前提下，p沟道IGFET 126的组态和n沟道IGFET 124相同而导电类型相反。所以，p沟道IGFET 126进一步包含tGdH高厚度数值的栅极介电层766，栅极电极768，介电侧壁间隔部770与772，及金属硅化物层774、776及778，其组态分别与n沟道IGFET 124的区域736、738、740、742、744、746及748相同。如同n沟道IGFET 124，p沟道IGFET 126并无晕环袋部。由S/D区带750与752间的所有n型单晶硅组成的沟道区带754(图11.7中未明确界定)，仅是由阱206的n-上方部的表面邻接区段所构成。
除了因p型背景掺杂物的存在所造成的小扰动，p沟道IGFET 126中的纵向掺杂物分布与垂直掺杂物分布基本上会与n沟道IGFET 124中的纵向掺杂物分布与垂直掺杂物分布相同，不过导电类型相反。IGFET 126中的掺杂物分布在功能上与IGFET 124中的掺杂物分布相同。IGFET 126的功能实质上与IGFET 124相同，不过电压极性相反。
当图绘沟道长度LDR在0.5μm附近而栅极电介质厚度为6至6.5nm时，对称高电压低VT n沟道IGFET 124的临界电压VT通常为-0.1V至0.05V，一般为-0.025V。同样地，当图绘沟道长度LDR在0.5μm附近而栅极电介质厚度为6至6.5nm时，对称高电压低VT p沟道IGFET 126的临界电压VT通常为0.05V至0.25V，一般为0.15V。
具有各自空阱区204与206的对称高电压IGFET 124与126的实施方式让IGFET 124与126获得非常低临界电压VT，其方式基本上和具有各自空阱区192与194的对称低电压IGFET112与114的实施方式让IGFET 112与114有非常低临界电压VT相同。也就是说，在空主要阱区204的上方表面附近的低额p型半导体掺杂物会降低n沟道IGFET 124的临界电压VT的数值。同样地，在空主要阱区206的上方表面附近的低额n型半导体掺杂物会降低p沟道IGFET 126的临界电压VT的数值。对称IGFET 124与126特别适用于临界电压VT必须低于高电压IGFET 116与118并且能够适应于长沟道长度L的高电压模拟应用与数字应用，举例来说1.2V的操作范围。
K.对称原生(native)低电压N沟道IGFET
现在将仅参考图11.8来说明对称原生低电压IGFET128与130，两者都为n沟道。标称VT大小的IGFET 128具有一对大部分相同的n型S/D区带780与782，它们沿着该上方半导体表面位于有源半导体岛168中。S/D区带780与782被p型主体材料(主要由p-基板区136构成)的沟道区带784分开。IGFET 128的p型主体材料会：(a)与n型S/D区带780构成第一pn结786，以及(b)与n型S/D区带782构成第二pn结788。
每一个n型S/D区带780或782都由下面所组成：超重度掺杂的主要部780M或782M及较轻度掺杂但是仍为重度掺杂的横向延伸区780E或782E。大部分相同的n++主要S/D部780M与782M会延伸到比大部分相同的n+源极延伸区780E与782E更深的地方。沟道区带784会沿着该上方半导体表面终止于S/D延伸区780E与782E。
除了p-基板区136之外，IGFET 128的主体材料还包含一对大部分相同的中度掺杂的横向分隔的晕环袋部790与792，它们会分别沿着S/D区带780与782向上延伸至该上方半导体表面且终止于S/D区带780与782之间的各自位置处。图11.8显示了S/D区带780与782延伸至比晕环袋790与792更深的地方的情况。另或者，晕环袋790与792也能够延伸至比S/D区带780与782更深的地方。因此，晕环袋790与792会分别横向延伸在S/D区带780与782的下方。
沟道区带784(图11.8中未明确界定)是由S/D区带780与782之间的所有p型单晶硅所组成。明确的说，沟道区带784是由p-基板区136的表面邻接区段以及下面部分所构成：(a)如果S/D区带780与782如图11.8的实施例中所示地延伸至比晕环袋790与792更深处的话，则为所有p晕环袋部790与792，或(b)如果晕环袋790与792的表面邻接区段延伸至比S/D区带780与782更深处，则为晕环袋790与792的表面邻接区段。因为p-基板区136为轻度掺杂，所以晕环袋790与792的重度掺杂p型的程度会大于IGFET128的主体材料的直接相邻材料。
tGdL低厚度数值的栅极介电层796位于上方半导体表面上且延伸在沟道区带784的上方。栅极电极798位于沟道区带784上方的栅极介电层796上。栅极电极798会延伸在每一个n+S/D延伸区780E或782E中部分上方，但没有延伸在n++主要S/D部780M或782M中任一个的任何部分的上方。介电侧壁间隔部800与802分别位于栅极电极798的相反横断侧壁。金属硅化物层804、806及808分别位于栅极电极798及主要S/D部780M与782M的顶端。
下文将配合对称原生n沟道IGFET 132的经掺杂单晶硅中大部分相同的n型掺杂物分布来说明IGFET 128的经掺杂单晶硅中的n型掺杂物分布。
继续参考图11.8，低VT大小的对称原生低电压n沟道IGFET 130具有一对大部分相同的n型S/D区带810与812，它们沿着该上方半导体表面位于有源半导体岛170中。S/D区带810与812被构成IGFET 130的p型主体材料的p-基板区136的沟道区带814分开。p-主体材料基板区136会：(a)与n型S/D区带810构成第一pn结816，及(b)与n型S/D区带812构成第二pn结818。
每一个n型S/D区带810或812都由下面所组成：超重度掺杂的主要部810M或812M及较轻度掺杂但是仍为重度掺杂的横向延伸区810E或812E。大部分相同的n+S/D延伸区810E与812E会延伸到比大部分相同的n++主要S/D部810M与812M更深的地方。沟道区带814会沿着该上方半导体表面终止于S/D延伸区810E与812E。
IGFET 130并没有位于该IGFET的p型主体材料中，分别沿着S/D区带810与812延伸，且重度掺杂p型的程度大过该IGFET的p型主体材料的相邻材料的晕环袋部。由S/D区带810与812之间的所有p型单晶硅所组成的沟道区带814(图11.8中未明确界定)，因而仅由p-基板区136的表面邻接区段所构成。
tGdL低厚度数值的栅极介电层826位于上方半导体表面上且延伸在沟道区带814上方。栅极电极828位于沟道区带814上方的栅极介电层826上。栅极电极828会延伸在每一个n+S/D延伸区810E或812E中部分的上方，但不会延伸在n++主要S/D部810M或812M中任一个的任何部分的上方。介电侧壁间隔部830与832分别位于栅极电极828的相反横断侧壁中。金属硅化物层834、836及838分别位于栅极电极828及主要S/D部810M与812M的顶端。
下文将配合对称原生n沟道IGFET 134的经掺杂单晶硅中大部分相同的n型掺杂物分布来说明IGFET 130的经掺杂单晶硅中的n型掺杂物分布。
当图绘沟道长度LDR为0.3μm而栅极电介质厚度为2nm时，对称原生低电压标称VT n沟道IGFET 128的临界电压VT通常为0.2V至0.45V，一般为0.3V至0.35V。当图绘沟道长度LDR为1μm而栅极电介质厚度为2nm时，对称原生低电压低VT n沟道IGFET 130的临界电压VT通常为-0.15V至0.1V，一般为-0.03V。对称原生IGFET 128与130特别适用于低电压模拟应用与数字应用，举例来说，1.2V的操作范围。
L.对称原生高电压N沟道IGFET
现在将仅参考图11.9来说明对称原生高电压IGFET132与134，两者都为n沟道。标称VT大小的IGFET 132具有一对大部分相同的n型S/D区带840与842，它们沿着该上方半导体表面位于有源半导体岛172中。S/D区带840与842被p型主体材料(主要由p-基板区136构成)的沟道区带844分开。IGFET 132的p型主体材料会：(a)与n型S/D区带840构成第一pn结846，及(b)与n型S/D区带842构成第二pn结848。每一个n型S/D区带840或842都是由超重度掺杂的主要部840M或842M及较轻度掺杂但是仍为重度掺杂的横向延伸区840E或842E所组成。
IGFET 132还进一步包含一对大部分相同的中度掺杂的横向分隔的晕环袋部850与852，tGdH高厚度数值的栅极介电层856，栅极电极858，介电侧壁间隔部860与862，以及金属硅化物层864、866及868。比较图11.8与11.9便能够看出，原生n沟道IGFET 132与128之间仅有的结构性差异为，IGFET 132的栅极电介质厚度大于IGFET 128，因此，IGFET 132能够操作跨越的电压范围大于IGFET 128。据此，IGFET 132的区域840、842、844、850、852、856、858、860、862、864、866及868的组态分别与IGFET128的区域780、782、784、790、792、796、798、800、802、804、806及808相同。
IGFET 128的主要S/D部780M与782M以及IGFET132的主要S/D部840M与842M通常是在和n沟道IGFET 108的主要S/D部440M与442M同时由离子植入n型主要S/D掺杂物来定义。IGFET 128的S/D延伸区780E与782E以及IGFET 132的S/D延伸区840E与842E通常是在和IGFET 108的S/D延伸区440E与442E同时由离子植入n型浅S/D延伸区掺杂物来定义。据此，IGFET 128的S/D区带780与782以及IGFET 132的S/D区带840与842中的n型掺杂物分布基本上会与IGFET 108的S/D区带440与442中的n型掺杂物分布相同。和IGFET 108的n型上方表面掺杂物分布与垂直掺杂物分布有关的论述都适用于IGFET 128与132的n型上方表面掺杂物分布与垂直掺杂物分布。
继续参考图11.9，低VT的对称原生高电压n沟道IGFET134具有一对大部分相同的n型S/D区带870与872，它们沿着该上方半导体表面位于有源半导体岛174中。S/D区带870与872被构成IGFET 134的p型主体材料的p-基板区136的沟道区带874分开。p-主体材料基板区136会：(a)与n型S/D区带870构成第一pn结876，及(b)与n型S/D区带872构成第二pn结878。每一个n型S/D区带870或872都由超重度掺杂的主要部870M或872M及较轻度掺杂但是仍为重度掺杂的横向延伸区870E或872E所组成。
IGFET 134还进一步包含tGdH高厚度数值的栅极介电层886，栅极电极888，介电侧壁间隔部890与892，及金属硅化物层894、896及898。比较图11.8与11.9会显示出原生n沟道IGFET134与130之间的仅有的结构性差异为，IGFET 134的栅极电介质厚度大于IGFET 130，因此IGFET 134能够操作跨越的电压范围大于IGFET 130。所以，IGFET 134的区域870、872、874、886、888、890、892、894、896及898的组态分别与IGFET 130的区域810、812、814、826、828、830、832、834、836及838相同。
IGFET 130的主要S/D部810M与812M及IGFET 134的主要S/D部870M与872M通常和IGFET 112的主要S/D部520M与522M同时，且因此通常在和IGFET 100的主要漏极部242M(以及主要源极部240M)同时由离子植入n型主要S/D掺杂物来定义。IGFET 130的S/D延伸区810E与812E以及IGFET 134的S/D延伸区870E与872E通常是和IGFET 112的S/D延伸区520E与522E同时，且因此通常在IGFET 100的漏极延伸区242E同时由离子植入n型深S/D延伸区掺杂物来定义。因此，IGFET 130的S/D区带810或812以及IGFET 134的S/D区带870或872中的n型掺杂物分布基本上会与IGFET 100的漏极242中的掺杂物分布相同。和IGFET 100的漏极242中的n型上方表面掺杂物分布与垂直掺杂物分布的有关论述都适用于IGFET 130的S/D区带810与812及IGFET 134的S/D区带870与872中的n型上方表面掺杂物分布与垂直掺杂物分布。
当图绘沟道长度LDR落在0.3μm附近而栅极电介质厚度为6至6.5nm时，对称原生高电压标称VT n沟道IGFET 132的临界电压VT通常为0.5V至0.7V，一般为0.6V。当图绘沟道长度LDR落在1.0μm附近而栅极电介质厚度为6至6.5nm时，对称原生高电压低VT n沟道IGFET 134的临界电压VT通常为-0.3V至-0.05V，一般为-0.2V至0.15V。对称原生IGFET 132与134特别适用于在高电压模拟应用与数字应用，举例来说，3.0V的操作范围。
M.大体上可应用于全部现有IGFET的信息
图中所示的n沟道IGFET的栅极电极优选地是全部由图11的实施例中超重度n型掺杂的多晶硅所组成。或者，图中所示的n沟道IGFET的栅极电极能够由其它导电材料构成，例如，耐火金属、金属硅化物、或充分p型掺杂而能导电的多晶硅。在图11的实施例中，图中所示的p沟道IGFET的栅极电极优选地是全部由超重度p型掺杂的多晶硅所组成。另或者，图中所示的p沟道IGFET的栅极电极也能够由其它导电材料构成，例如，耐火金属、金属硅化物或充分n型掺杂而能导电的多晶硅。每一个此耐火金属或金属硅化物都经过选择，以便有适当的功函数以达合适数值的临界电压VT。
每一个栅极电极262、302、346、386、462、502、538、568、598、628、662、702、738、768、798、828、858或888及上覆金属硅化物层268、308、352、392、468、508、544、574、604、634、668、708、744、774、804、834、864或894的结合都可被视为合成栅极电极。该金属硅化物层通常由钴的硅化物所组成。另或者，也能够利用镍的硅化物或铂的硅化物作为该金属硅化物层。
为方便起见，在图11中所示的IGFET的栅极侧壁间隔部264、266、304、306、348、350、388、390、464、466、504、506、540、542、570、572、600、602、630、632、664、666、704、706、740、742、770、772、800、802、830、832、860、862、890及892中的每一个的剖面形状从该IGFET的宽度方向看去大体上像是一个有弧线斜边的直角三角形。此种间隔部形状在本文称为弧状三角形。该栅极侧壁间隔部可有其它形状，例如“L”形状。可在IGFET制造期间明显地修正该栅极侧壁间隔部的形状。
为改善IGFET特征，优选地是，如上面提及的国际专利申请PCT/US2010/000897，律师档案编号第NS-7192WO号中所述的方式来处理该栅极侧壁间隔部。明确地说，该栅极侧壁间隔部会先被创造成具有弧状三角形形状。在构成该金属硅化物层之前，该栅极侧壁间隔部会被修正为L形状以帮助构成该金属硅化物层。接着，该栅极侧壁间隔部便会有图11的半导体结构中的L形状。
耗尽区(未图示)会在IGFET操作期间沿着每一个图中所示的IGFET的沟道区带的上方表面延伸。每一个表面耗尽区的最大厚度tdmax如下：
其中KS为半导体材料(本文中为硅)的相对介电常数，ε0为自由空间(真空)的介电常数，ΦT为反转电位，q为电子电量，而NC为IGFET的沟道区带中的平均净掺杂物浓度。反转电位ΦT为下面公式所决定的费米电位ΦF的两倍：
其中k为波兹曼常数，T为绝对温度，ni为固有载流子浓度。
利用公式3与4，每一个图中所示的高电压IGFET的表面耗尽区的最大厚度tdmax通常会小于0.05μm，一般会落在0.03μm附近。同样地，每一个延伸型漏极IGFET 104或106的表面耗尽区的最大厚度tdmax通常会小于0.06μm，一般会落在0.04μm附近。每一个图中所示的低电压IGFET的表面耗尽区的最大厚度tdmax通常会小于0.04μm，一般会落在0.02μm附近。
N.适用于混合信号应用的互补式IGFET结构的制造
N1.通用制造信息
图33a至33c、33d.1至33y.1、33d.2至33y.2、33d.3至33y.3、33d.4至33y.4、及33d.5至33y.5(统称图33)是用于制造含有所有图中所示的IGFET，即非对称互补式IGFET 100与102，延伸型漏极互补式IGFET 104与106，对称非原生n沟道IGFET108、112、116、120及124，分别对应的对称非原生p沟道IGFET110、114、118、122及126，以及对称原生n沟道IGFET 128、130、132及134的CIGFET半导体结构的半导体制程。为借助图绘解释本发明的制程，图33中描绘了图中所示的IGFET的长沟道版本的制造步骤。
图33a至33c大体上显示了图中所示IGFET的制造直到深n阱中所涉及的步骤，包含深n阱210与212。图33d.1至33y.1是产生特别是如图11.1中所示互补式IGFET 100与102的后期步骤。图33d.2至33y.2是产生特别是如图11.2中所示互补式IGFET104与106的后期步骤。图33d.3至33y.3是产生特别是如图11.3中所示互补式IGFET 108与110的后期步骤。图33d.4至33y.4是产生特别是如图11.4中所示互补式IGFET 112与114的后期步骤。图33d.5至33y.5是产生特别是如图11.5中所示互补式IGFET 116与118的后期步骤。
图33虽然未显示产生特别是如图11.6至11.9中所示的互补式IGFET 120与122、互补式IGFET 124与126或是原生n沟道IGFET 128、130、132及134中任何一者的后期步骤，不过产生特别是IGFET 120、122、124、126、128、130、132及134的后期步骤都会并入下文针对制造图11的CIGFET结构所提说明中。
更明确的说，图33的半导体制程是一种半导体制造平台，除了图中所示IGFET外还提供用于制造众多类型半导体装置的性能。举例来说，可以根据用于制造图中所示对称长沟道IGFET的制造步骤来同步制造每一个图中所示对称长沟道IGFET的短沟道版本。IGFET 108、110、112、114、116及118的短沟道版本的沟道长度短过长沟道IGFET 108、110、112、114、116及118，但通常会有如图33中所示相同中间的IGFET外观。同步制造图中所示对称长沟道IGFET及其短沟道版本可以用具有用于长沟道IGFET与短沟道IGFET两个图案的掩蔽板(中间掩膜)来实施。
电阻器、电容器及电感器都可轻易由图33的半导体制造平台提供。该电阻器可能为单晶硅与多晶硅两种类型。双极晶体管，npn与pnp两种，可与二极管一起被提供，而不会增加用于制造图中所示的IGFET所需要的步骤数量。此外，也可以利用上面提及的国际专利申请PCT/US2010/000884，律师档案编号第NS-7307WO号中所述少数额外步骤来提供双极晶体管。
图33的半导体制造平台包含选择性提供深n阱(实施例为深n阱210与212)的功能。在本发明CIGEFT结构中某特殊位置处深n阱的存在或不存在取决于用来定义该深n阱的掩蔽板是否有用于该位置的深n阱的图案。
应该注意，非对称IGFET 100与102运用深n阱210，通过组态深n阱掩蔽板以避免在没有深n阱的IGFET 100或102的版本的位置处定义深n阱，便可依照用于创造具有深n阱210的IGFET 100或102的制造步骤来同步创造没有深n阱的每一个非对称IGFET 100或102的版本。依照互补方式，通过组态深n阱掩蔽板用以在图中所示对称IGFET的版本中的位置处定义深n阱，用于创造没有深n阱的每一个图中所示非原生对称IGFET的制造步骤便能够同步被用在其具有深n阱的版本中。这同样适用于图中所示的对称IGFET的短沟道版本。
图中所示IGFET(包含其上述任何变化例)中任何一者的制造可能会从图33的半导体制造平台的任何特殊实施方式中被删除。如此一来，用于制造此被删除的IGFET的任何步骤都可从本发明半导体制造平台的实施方式中被删除，使得该步骤不会被用来制造要在该平台实施方式中被制造的任何其它IGFET。
植入该半导体主体中的半导体掺杂物的离子会撞击大体上平行撞击轴(impingement axis)的上方半导体表面。为在该上方半导体表面上达到大体上非垂直离子撞击目的，该撞击轴会与垂直线形成一倾角α，所述垂直线也就是大体上垂直该上方(或下方)半导体表面延伸的虚拟垂直线，更明确的说，垂直于大体上延伸平行该上方(或下方)半导体表面的平面延伸的虚拟垂直线。因为IGFET的栅极介电层大体上横向延伸平行于该上方半导体表面，所以另或者，倾角α可被描述为从大体上垂直IGFET的栅极介电层延伸的虚拟垂直线处所测得。
经离子植入的半导体掺杂物的范围大体上会被定义为含有该掺杂物的种类中的离子在从该植入表面中离子进入被植入材料的位置点处移到该被植入材料中该掺杂物的最大浓度的位置处时通过该被植入材料的距离。当半导体掺杂物以非零数值的倾角α被离子植入时，植入范围便会超过从该植入表面处移到该被植入材料中该掺杂物的最大浓度的位置处的深度。另或者，经离子植入的半导体掺杂物的范围会被定义成含有该掺杂物种类中的离子在停止之前移动通过该植入材料的平均距离。此两种植入范围定义通常大部分产生相同的数值结果。
除了晕环袋离子植入步骤以及某些S/D延伸区离子植入步骤之外，图33的半导体制造平台中的所有离子植入步骤的实施方式都约略垂直于该上方(或下方)半导体表面。更明确地说，某些该约略垂直的离子植入步骤是以实际上垂直于该上方半导体表面的方式被实施，也就是实质上为零的倾角α。在下文所述未提供任何倾角α数值或数值范围的每一个离子植入中，其倾角α的数值实质上为零。
该约略垂直的离子植入步骤中其余步骤则以被设在小数值的倾角α(一般为7°)来实施。此小额垂直度偏离是用来避免不希望出现的离子沟道效应(ion channeling effect)。为简化起见，图33中通常不会表明该小额的垂直度偏离。
有角度的离子植入是指以明显非零数值的倾角α来植入半导体掺杂物的离子。对有角度的离子植入来说，倾角α通常至少为15°。根据IGFET究竟有一个晕环袋部或是一对晕环袋部而定，有角度的离子植入通常是让IGFET在每一个此晕环袋部中具备半导体掺杂物。有角度的离子植入有时候也会用来提供具备S/D延伸区的特定的IGFET。倾角α在每一次特殊的有角度离子植入期间通常为恒定，不过有时候也可能会在有角度植入期间变化。
当从垂直于大体上延伸平行于该上方(或下方法)半导体表面的平面处看去时，该倾角的撞击轴在该平面上的影像会与至少一个IGFET的纵向方向形成方位角β并且因此会与该半导体主体的一个主横向方向形成方位角β。以非零数值的倾角α进行的每一次离子植入通常会在一个或多个非零数值的方位角β处来实施。这适用于以小数值倾角α(再次一般为7°)来实施的有角度离子植入及斜向植入以避免发生离子沟道。
大部分以非零数值的倾角α所进行的离子植入通常会在一对或多对不同数值的方位角β处来实施。每一对方位角β数值通常相差约180°。在该方位角数值对中每一对中的两个数值的每一个数值处通常会提供约略相同剂量的经离子植入半导体掺杂物。
如果在斜向离子植入期间接收半导体掺杂物的一组IGFET中所有IGFET的纵向方向都延伸在半导体主体的相同主横向方向，便仅需一对相差约180°的方位角数值。在此情况下，可能在该方位角数值中一个数值处供应全部植入剂量的一半，且在另一方位角数值处供应全部植入剂量的另一半。对于两个方位角数值的选择是相对于延伸平行IGFET的纵向方向的半导体主体的主横向方向为0°与180°。
在其纵向方向分别延伸在半导体主体的两个主横向方向中的一组IGFET中同步实施的斜向离子植入可能会用到四个不同数值的方位角β，也就是，两对不同的方位角数值。因此，每一对连续的方位角β数值通常会相差约90°。换言之，该四个方位角β数值为β0、β0+90°、β0+180°及β0+270°，其中β0为基础方位角数值，范围从0°到90°。举例来说，如果基础数值β0为45°的话，该四个方位角β数值便为45°、135°、225°及315°。以90°的角度增额于四个方位角数值进行离子植入称为四象限植入(quadrant implant)。在该四个方位角数值中的每一个数值处会供应全部植入剂量的约莫四分之一。
可以采用各种其它方式来进行斜向离子植入，包含倾角α通常至少为15°的有角度离子植入。如果在被布局成具有相同方向的一组非对称IGFET上同步实施有角度离子植入以便让该组中的每一个非对称IGFET仅具有一个源极延伸区或仅具有一个源极侧晕环袋部的话，便可以在很小的单一方位角β数值(举例来说，0°)处进行该有角度植入。斜向离子植入也能够在该半导体主体绕着该半导体掺杂物源极旋转时进行，因此方位角β随着时间改变。举例来说，方位角β会以可变或不变的速率随着时间变化。然后，植入剂量通常会以可变或不变的速率被提供给该半导体主体。
虽然能够在不同的斜向植入步骤中以不同的方式来进行斜向离子植入；不过，在继定义一组IGFET的栅极电极的形状之后的于该IGFET上同步实施的每一次斜向植入优选地是会在四个方位角数值β0、β0+90°、β0+180°以及β0+270°处实施，在每一个方位角数值处会供应全部植入剂量的约四分之一。半导体主体上被定向在一个方向中的IGFET的斜向植入特征分别与该半导体主体上以另一种方式被定向在另一个方向中具有相同组态的IGFET的斜向植入特征实质相同。这让IC设计者更容易根据图33的半导体制造平台的实施方式设计IC制造。
在栅极电极形状被定义并且被用来经由光阻掩膜(photoresist mask)中的一个或多个开口将半导体掺杂物引入至该半导体主体的一个或多个选定部分中之后所实施的每一次离子植入中，该光阻掩膜、栅极电极(或是它们的前驱物)、以及位于该栅极电极侧边的任何材料的组合会作为掺杂物阻隔挡板，阻止掺杂物离子撞击在该半导体主体上。位于该栅极电极侧边的材料可能包含位于该栅极电极的至少横断侧壁中的介电侧壁间隔部。
当带有植入区域材料，举例来说，晕环袋部及某些S/D延伸区，以四个90°的方位角β增额数值来实施有角度植入明显延伸在该栅极电极下方时，该掺杂物阻隔挡板可能会导致每一个栅极电极下方的经植入的材料会收到在四个增额β数值中不超过两个以上数值处的离子撞击。如果基础方位角数值β0为零因此该四个方位角数值为0°、90°、180°及270°，那么在栅极电极下方的材料大部分会接收仅在该四个0°、90°、180°及270°数值中一个对应数值处的离子撞击。此撞击离子的剂量N′称为四分之一剂量N′1。
如果基础方位角数值β0大于零，那么在栅极电极下方的材料大部分会接收在该四个β0、β0+90°、β0+180°及β0+270°数值中一个对应数值处的某些离子撞击及在该四个β0、β0+90°、β0+180°及β0+270°数值中一个对应相邻数值处的其它离子撞击。栅极电极下方的材料所收到的离子的全部剂量N′约为：
N′＝N′1(sinβ0+cosβ0)(5)
栅极电极下方的材料所收到的离子的最大剂量N′max会出现在当基础方位角数值β0为45°时。利用公式5，最大剂量N′max为
因为
约为1.4，所以，最大剂量N′max仅比四分之一剂量N′1高出约40％。为简化起见，除非另外提及，否则虽然实际剂量N′取决于基础方位角数值β0而从N′1变到约1.4N′1，本文中仍将栅极电极下方的材料所收到的离子的剂量N′近似为四分之一剂量N′1。
除非另外提及，否则图33制程中每一次n型离子植入中所运用的n型半导体掺杂物的含有掺杂物的粒子种类是由元素形式的指定n型掺杂物所组成。换言之，每一次n型离子植入都是利用指定的n型掺杂物元素的离子来实施，而非利用含有该掺杂物元素的化学化合物的离子来实施。每一次p型离子植入中所运用的p型半导体掺杂物的含有掺杂物的粒子种类分别由元素形式或化学化合物形式的p型掺杂物(通常为硼)所组成。所以，每一次p型离子植入通常是利用硼离子或是利用含硼的化学化合物(例如二氟化硼)来实施。除非另外提及，否则每一次离子植入期间的离子化电荷状态都是正类型的单离子化。
n型掺杂物与p型掺杂物会在高温(也就是温度明显大于室温)操作期间以横向与垂直两种方式扩散。用于定义源极/漏极区带及晕环袋部的掺杂物的横向与垂直扩散大体上显示在图33。定义空主要阱区的掺杂物的向上垂直扩散会显示在图33，因为在本发明的CIGFET结构中为达到利用空主要阱区的优点，这些掺杂物的向上扩散非常重要。为简化图示，图33中不会显示空主要阱掺杂物的向下与横向扩散。图33通常也不会显示任何其它阱掺杂物的扩散。
下文所述在高温处实施的每一次退火或其它操作都包含斜坡上升区段与斜坡下降区段。在斜坡上升区段期间，当时存在的半导体结构的温度会从低数值提高到指定高温。在斜坡下降区段期间，该半导体结构的温度则会从该指定高温下降到低数值。下文提出的每一次退火或其它高温操作的时间周期为该半导体结构处于该指定高温处的时间。并未针对尖峰退火(spike anneal)提出处于该指定高温时的任何时间周期，因为其斜坡下降区段会在斜坡上升区段结束以及该半导体结构的温度达到该指定高温之后立刻开始。
在图33的某些制造步骤中，多个开口会延伸穿过两个IGFET的有源半导体区域上方的光阻掩膜。当该两个IGFET在图33的示范性剖面图中形成彼此横向相邻时，那么即使下文所述两个光阻开口为分离的开口，图33中仍会将它们显示为单一开口。
出现在图33图式中的组件符号末端处的字母“P”表示某一区域的前驱物，该区域会显示在图11中且于图11中以“P”前面的组件符号部分来表示。当该前驱物已经充分发展成大部分构成图11中的对应区域时，便会从图33的图式中的组件符号处剔除字母“P”。
图33d.1至33y.1、33d.2至33y.2、33d.3至33y.3、33d.4至33y.4、及33d.5至33y.5中的剖面图包含许多情形，由于出现某个项目(例如后图的光阻掩膜)的关系，部分半导体结构在两个连续剖面图中为实质相同，其实质上为避免从前图到后图中该部分半导体结构出现任何变化。为简化图33的图示，每一个这些情形中的后图通常会有明显减量的标记。
N2.阱构成
图33制程的起点为单晶硅半导体主体，其通常是由下面所组成：重度掺杂的p型基板920；及上覆轻度掺杂的p型外延层136P。参见图33a。p+基板920是由掺杂着浓度为4×1018至5×1018个原子/cm3的硼的<100>单晶硅所构成的半导体晶圆，以便达到约0.015欧姆-厘米的典型电阻系数。为简化起见，基板920并没有显示在图33的其余部分中。另或者，其起点也可能仅为轻度掺杂实质上与p-外延层136P相同的p型基板。
外延层136P是由轻度掺杂p型的外延成长的<100>单晶硅所组成，硼的浓度约为4×1014个原子/cm3以便达到30欧姆-厘米的典型电阻系数。外延层136P的厚度一般为5.5μm。当图33制程的起点为轻度掺杂的p型基板时，符号136P便是p-基板。
场绝缘区138会如图33b所示被设置在p-外延层(或p-基板)136P的上方表面中，以便定义一组横向分离的有源单晶硅半导体岛922，它们包含全部图中所示IGFET的有源半导体岛。该图中所示IGFET的有源半导体岛未个别显示在图33b。额外(图33b没有分别显示)的有源岛922会被用来提供电触点以连接至主要阱区180、182、184A、186A、188、190、192、194、196、198、200、202、204及206，深n阱区210与212及基板区136。
场绝缘区138优选地是根据沟槽氧化技术所制造，不过也能够根据局部氧化技术来制造。场绝缘区138的深度yFI通常为0.35至0.55μm，一般为0.45μm。在提供场绝缘区138时，由硅氧化物所制成的薄屏蔽绝缘层924会沿着外延层136P的上方表面热生长。
光阻掩膜926会如图33c中所示般地被形成在屏蔽氧化物层924之上，其在深n阱210与212以及任何其它深n阱的位置上方会有开口。深n阱掺杂物会以中剂量被离子植入经过光阻926中的开口，经过屏蔽氧化物924中未被覆盖的区段，且抵达下方单晶硅中垂直对应部分中，以便定义一组横向分离的深n型阱区928，该深n型阱区928中的一个显示在图33c中。光阻926被移除。深n型阱区928(它们位于该上方半导体表面的下方且向上延伸至有源岛922中选定的有源岛中)分别构成深n阱210与212以及任何其它深n阱的前驱物。
深n阱掺杂物的剂量通常为1×1013至1×1014个离子/cm2，一般为1.5×1013个离子/cm2。该深n阱掺杂物通常由磷或砷所组成。在典型的情况中，磷会构成该深n阱掺杂物，植入能量通常为1,000至3,000keV，一般为1,500keV。
在最终的半导体结构上会实施初始快速热退火(RapidThermal Anneal，RTA)以修补晶格损坏(lattice damage)且将被植入的深n阱掺杂物的原子置于能量更稳定的状态中。该初始RTA会在900至1050℃，通常为950至1000℃处于无电抗的(non-reactive)环境中实施5至20秒，一般为10秒。该深n阱掺杂物会在初始RTA期间以垂直及横向方式扩散。此掺杂物扩散并未显示在图33中。
在图33其余制程部分中，会利用图“33z.1”、“33z.2”、“33z.3”、“33z.4”、及“33z.5”来图解每一个处理阶段处的CIGFET结构，“z”为从“d”变到“y”的字母。每一个图33z.1图解用以制造图11.1中非对称高电压IGFET 100与102的额外操作。每一个图33z.2图解用以制造图11.2中非对称延伸型漏极IGFET 104与106的额外操作。每一个图33z.3图解用以制造图11.3中对称低电压低漏电IGFET 108与110的额外操作。每一个图33z.4图解用以制造图11.4中对称低电压低VT IGFET 112与114的额外操作。每一个图33z.5图解用以制造图11.5中对称高电压标称VT IGFET 116与118的额外操作。为方便起见，下文中将每一组五个图33z.1至33z.5统称为“图33z”，“z”会从“d”变到“y”。举例来说，图33d.1至33d.5统称为“图33d”。
光阻掩膜930会如图33d中所示形成在屏蔽氧化物层924上，其在非对称p沟道IGFET 102的岛142上方、对称p沟道IGFET 114的岛154上方、及延伸型漏极IGFET 104与106的n型空主要阱区184B与186A的位置的上方会有开口。定义最接近IGFET 104的p型空主要阱区184A的预期位置的空主要阱184B侧边的光阻掩膜930的边缘会严格受到控制，以便控制空阱184A与184B之间的分隔距离LWW。定义最接近IGFET 106的p型空主要阱区186B的预期位置的空主要阱186A侧边的光阻930的边缘会严格受到控制，以便控制空阱188A与188B之间的分隔距离LWW。关键光阻930在对称p沟道IGFET 126的岛166上方同样会有开口(未图示)。
n型空主要阱掺杂物会经光阻930中的开口、经过屏蔽氧化物924中未被覆盖的区段且抵达下方单晶硅中垂直对应部分中以中剂量离子植入，以便定义(a)IGFET 102与114的各自空主要阱区182与194的n前驱物182P与194P，(b)IGFET 104与106的各自空主要阱区184B与186A的n前驱物184BP与186AP，及(c)IGFET 126的空主要阱区206的n前驱物(未图示)。光阻930会被移除。n前驱物空主要阱182P与186AP会分别延伸至前驱物210P与212P中(但仅在中途经过)，最终会延伸至深n阱区210与212。
n型空主要阱掺杂物的剂量通常为1×1013至5×1013个离子/cm2，一般为2.5×1013至3×1013个离子/cm2。该n型空主要阱掺杂物通常由磷或砷所组成。在典型的情况中，磷会构成该n型空主要阱掺杂物，植入能量通常为350至500keV，一般为425至450keV。
n前驱物空主要阱区182P、184BP、186AP和194P及空主要阱区206的n前驱物中的n型空主要阱掺杂物的浓度会沿着和n型最终空主要阱区182、184B、186A、194及206中大部分相同的各自位置达到各自的局部最大值。每一个前驱物空主要阱182P、184BP、186AP和194P及空主要阱206的前驱物中的n型空主要阱掺杂物浓度会约略以高斯形式在垂直方向中变化。
在从每一个前驱物空主要阱182P、184BP、186AP和194P及空主要阱206的前驱物中的n型空主要阱掺杂物浓度最大值的位置处朝该上方半导体表面移动时，该n型空主要阱掺杂物浓度会从符号“n”表示的中度掺杂逐渐降至符号“n-”表示的轻度掺杂。图33d中的点线296P、340P、372P及560P基本上构成图11中点线296、340、372及560的各自前驱物。尽管图11.2中有显示，但是，如上所述，IGFET 104与106的点线340与372仅标记在图22a与22b中。因此，每一条前驱物点线296P、340P、372P或560P都粗略地表示在其下方的位置对应的前驱物空主要阱182P、184BP、186AP或194P中n型空主要阱掺杂物浓度为中度n掺杂，而在其上方的位置前驱物阱182P、184BP、186AP或194P中的n型掺杂物浓度则为轻度n-掺杂。
n前驱物空主要阱区182P、184BP、186AP和194P及空主要阱区206的n前驱物并不会在制程中的此位置点处抵达该上方半导体表面。因此，p-外延层136P中的四个隔离表面邻接部136P1、136P2、136P3及136P4分别存在于n前驱物空主要阱182P、184BP、186AP及194P上方的岛142、144B、146A及145中。隔离的p-外延层部136P3还会横向延伸在前驱物深n阱区212P的上方。p-外延层136P中的另一隔离表面邻接部(未图示)同样存在于空主要阱区206的n前驱物上方的岛166中。隔离的p-外延层部136P1至136P4以及外延层136P中位于岛166中的隔离的p-部全部会由场绝缘区138和n型单晶硅的组合而与外延层136P的下方其余部分分离。
由下述区段所构成的四个p-单晶硅区域在最终CIGFET结构中会变成各自空主要阱182、186A、194及206的n-单晶硅：(a)岛142中的隔离外延层部136P1，(b)岛146A中位于n前驱物空主要阱186AP上方的隔离外延层部136P3，(c)岛154中的隔离外延层部136P4，及(d)外延层136P的位于岛166中的隔离p-部。此外，由岛144B中的隔离外延层部136P2以及岛144A中位于n前驱物空主要阱184BP上方的部分(非隔离)外延层136P形成的p-单晶硅的两个区域在最终的CIGFET结构中会变成空主要阱184B的n-单晶硅。因此，此六个p-单晶硅区域须被转换成n-单晶硅。如下所述，该六个p-单晶硅区域通常会在后续的制造步骤期间，主要在高温处实施的步骤，通过向上扩散来自n前驱物空主要阱区182P、184BP、186AP和194P及空主要阱区206的n前驱物的部分n型空主要阱掺杂物而被转换成n-单晶硅。
举例来说，如果在后续的高温制造步骤中，通过向上扩散部分n型空主要阱掺杂物并不确定前述六个p-单晶硅区域中的每一个区域会完全被转换成n-单晶硅，则分离的n型掺杂操作也可用于将前述六个p-单晶硅区域转换成n-单晶硅。在移除光阻930之前，n型半导体掺杂物(称为n型补偿掺杂物)可能会以低剂量被离子植入经过屏蔽氧化物924中未被覆盖的区段，且抵达下方单晶硅中，以便将该六个p-单晶硅区域转换成n-单晶硅。
如果希望任何该六个p-单晶硅区域不接收n型补偿掺杂物或希望接收该n型空主要阱掺杂物的任何其它单晶硅区域不接收该n型补偿掺杂物，额外的光阻掩膜(未图示)便会被形成在屏蔽氧化物924上，该光阻掩膜具有位于下面选定部分上方的开口：(a)岛142、154、和166；及(b)n型空主要阱区184B与186A的位置。接着，该n型补偿掺杂物便会以低剂量被离子植入经过该额外光阻掩膜中的开口且抵达该半导体主体中，在移除该额外光阻之后。在任一情况中，该n型补偿掺杂物的剂量通常在可行范围内都应越低越好以保持最终主要阱区182、184B、186A及194的空阱特性。
光阻掩膜932会被形成在屏蔽氧化物层924之上，其在非对称n沟道IGFET 100的岛140上方、对称n沟道IGFET 112的岛152上方、延伸型漏极IGFET 104与106的p型空主要阱区184A与186B的位置的上方、及隔离p阱区216的位置的上方会有开口。参见图33e。定义最接近IGFET 104的n型空主要阱区184B的预期位置的空主要阱184A侧边的光阻掩膜932的边缘会严格地受到控制，以便控制空阱184A与184B之间的分隔距离LWW。定义最接近IGFET 106的n型空主要阱区186A的预期位置的空主要阱186B侧边的光阻932的边缘会严格地受到控制，以便控制空阱186A与186B之间的分隔距离LWW。关键光阻932在对称n沟道IGFET 124的岛164上方同样会有开口(未图示)。
p型空主要阱掺杂物会以中剂量被离子植入经过光阻932中的开口，经过屏蔽氧化物924中未被覆盖的区段，且抵达下方单晶硅中垂直对应部分中，以便定义(a)IGFET 100与112的各自空主要阱区180与192的p前驱物180P与192P，(b)IGFET 104与106的各自空主要阱184A与186B的p前驱物184AP与186BP，(c)隔离p阱216的p前驱物216P，以及(d)IGFET 124的空主要阱区204的p前驱物(未图示)。光阻932会被移除。p前驱物空主要阱区180P与186BP会分别延伸至前驱物深n阱区210P与212P中，但仅是在中途经过。
p型空主要阱掺杂物的剂量通常为1×1013至5×1013个离子/cm2，一般为2.5×1013至3×1013个离子/cm2。该p型空主要阱掺杂物通常是由元素形式的硼或二氟化硼的形式所组成。在典型情况中，元素硼会构成该p型空主要阱掺杂物，植入能量通常为100至225keV，一般为150至175keV。
p前驱物空主要阱区180P、184AP、186BP和192P及空主要阱区204的p前驱物之中的p型空主要阱掺杂物的浓度会沿着和p型最终空主要阱区180、184A、186B、192及204中大部分相同的各自位置处达到各自的局部最大值。每一个前驱物空主要阱180P、184AP、186BP和192P及空主要阱204的前驱物的p型空主要阱掺杂物浓度会以约略高斯的形式在垂直方向中变化。
在从每一个前驱物空主要阱180P、184AP、186BP和192P及空主要阱204的前驱物中的p型空主要阱掺杂物浓度最大值的位置处朝该上方半导体表面移动时，该p型空主要阱掺杂物浓度会从符号“p”表示的中度掺杂逐渐降至符号“p-”表示的轻度掺杂。图33e中的点线256P、332P、380P、及530P基本上构成图11中点线256、332、380以及530的各自前驱物。尽管图11.2中有显示，但是，上面所提到的IGFET 104与106的点线332与380仅标记在图22a与22b中。因此，每一条前驱物点线256P、332P、380P及530P都粗略地表示，在其下方的位置，对应的前驱物空主要阱180P、184AP、186BP或192P中p型空主要阱掺杂物浓度为中度p掺杂，而在其上方的位置，前驱物阱180P、184AP、186BP或192P中p型掺杂物浓度则为轻度p-掺杂。
p前驱物空主要阱区180P、184AP、186BP和192P及空主要阱区204的p前驱物在制程中此时不会抵达该上方半导体表面。所以，p-外延层136P中的三个额外表面邻接部136P5、136P6及136P7会分别存在于p前驱物空主要阱180P、186BP及192P上方的岛140、146B及152中。p-外延层136P中的另一表面邻接部(未图示)同样存在于空主要阱区204的p前驱物上方的岛164中。p-外延层部136P5至136P7及外延层136P中位于岛164中的p-部全部通过下面的组合而与p-外延层136P的下方本体分离：(a)场绝缘区138；及(b)中度掺杂p型单晶硅及/或中度掺杂n型单晶硅。由于和外延层136的下方本体分离的关系，本文将外延层部136P5至136P7及外延层136P中位于岛164的部分称为隔离p-外延层部。
光阻掩膜934会如图33f中所示般地被形成在屏蔽氧化物层924之上，其在对称p沟道IGFET 110与118的岛150与158上方会有开口。光阻掩膜934在对称p沟道IGFET 122的岛162上方同样会有开口(未图示)。n型满主要阱掺杂物会以中剂量被离子植入经过光阻934中的开口，经过屏蔽氧化物924中未被覆盖的区段，且抵达下方单晶硅中垂直对应部分中，以便定义(a)IGFET 110与118的各自满阱主要主体材料部494与620的n前驱物494P与620P，及(b)IGFET 122的满阱主要主体材料部694的n前驱物(未图示)。该n型满主要阱植入通常会在和n型空主要阱植入相同的条件处并且利用相同的n型掺杂物来完成。
让光阻掩膜934仍保持在适当位置，该n型APT掺杂物会以中剂量被离子植入经过光阻934中的开口，经过屏蔽氧化物924中未被覆盖的区段，且抵达下方单晶硅中垂直对应部分中，以便定义(a)IGFET 110与118的各自中间主体材料部496与622的n前驱物496P与622P，以及(b)IGFET 122的另一主体材料部696的n前驱物(未图示)。光阻934现在会被移除。n前驱物中间主体材料部496P与622P分别覆盖在n前驱物满阱主要主体材料部494P与620P上。另一主体材料部696的n前驱物则覆盖在满阱主要主体材料部694的n前驱物上。
n前驱物主体材料部494P与496P中的每一者通常会横向延伸在IGFET 110的所有沟道区带484及S/D区带480与482中的每一者实质预期位置下方。n前驱物主体材料部620P与622P中的每一者同样通常会横向延伸在IGFET 118的所有沟道区带614及S/D区带610与612中的每一者实质预期位置下方。主体材料部696的n前驱物通常会横向延伸在IGFET 122的所有沟道区带684及S/D区带680与682中每一者实质预期位置下方。主体材料部694与696的n前驱物则构成IGFET 122的满阱区202的n前驱物(未图示)。
n型APT掺杂物的剂量通常为1×1012至6×1012个离子/cm2，一般为3×1012个离子/cm2。该n型APT掺杂物通常由磷或砷所组成。在典型情况中，磷会构成该n型APT掺杂物，植入能量通常为75至150keV，一般为100至125keV。该n型APT植入可能会在n型满主要阱植入前利用光阻934来实施。
光阻掩膜936会被形成在屏蔽氧化物层924之上，其在对称n沟道IGFET 108与116的岛148与156上方会有开口。参见图33g。光阻掩膜936在对称n沟道IGFET 120的岛160上方同样会有开口(未图示)。p型满主要阱掺杂物会以中剂量被离子植入经过光阻936中的开口，经过屏蔽氧化物924中未被覆盖的区段，并且抵达下方单晶硅中垂直对应部分之中，以便定义(a)IGFET 108与116的各自满阱主要主体材料部454与590的p前驱物454P与590P，及(b)IGFET 120的满阱主要主体材料部654的p前驱物(未图示)。该p型满主要阱植入通常会在和p型空主要阱植入相同的条件处且利用相同的p型掺杂物来完成。
让光阻掩膜936仍保持在适当的位置，该p型APT掺杂物会以中剂量被离子植入经过光阻936中的开口，经过屏蔽氧化物924中未被覆盖的区段，并且抵达下方单晶硅中垂直对应部分中以便定义(a)IGFET 108与116的各自中间主体材料部456与592的p前驱物456P与592P，及(b)IGFET 120的另一主体材料部656的p前驱物(未图示)。光阻936现在会被移除。p前驱物中间主体材料部456P与592P分别覆盖在p前驱物满阱主要主体材料部454P与590P上。另一主体材料部656的p前驱物则覆盖在满阱主要主体材料部654的p前驱物上。
p前驱物主体材料部454P与456P中的每一者通常会横向延伸在IGFET 108的所有沟道区带444及S/D区带440与442中每一者实质预期位置的下方。p前驱物主体材料部590P与592P中的每一者同样通常会横向延伸在所有IGFET 116的沟道区带584及S/D区带580与582中每一者实质预期位置的下方。主体材料部656的p前驱物通常会横向延伸在IGFET 120的所有沟道区带644以及S/D区带640与642中每一者实质预期位置的下方。此外，主体材料部654与656的p前驱物则会构成IGFET 120的满阱区200的p前驱物(未图示)。
p型APT掺杂物的剂量通常为4×1012至1.2×1013个离子/cm2，一般为7×1012个离子/cm2。该p型APT掺杂物通常由元素形式的硼或是二氟化硼的形式所组成。在典型的情况中，元素硼会构成该p型APT掺杂物，植入能量通常为50至125keV，一般为75至100keV。该p型APT植入可能会在p型满主要阱植入之前利用光阻936来实施。
被引入该半导体主体中的剩余半导体掺杂物中不会明显地进入前驱物深n阱210P与212P中(或是进入任何其它前驱物深n阱中)。因为初始RTA会让该深n阱掺杂物的原子进入能量更稳定的状态之中，所以前驱物深n阱210P与212P分别实质上为最终的深n阱210与212并且会被显示在图33的其余图式中。
光阻掩膜938会如图33h所示被形成在屏蔽氧化物层924上，其在对称p沟道IGFET 110与118的岛150与158上方会有开口。n型临界调整掺杂物会以轻度至中度剂量被离子植入经过光阻938中的开口，经过屏蔽氧化物924中未被覆盖的区段，并且抵达下方单晶硅中垂直对应部分中，以便定义IGFET 110与118的各自上方主体材料部498与624的n前驱物498P与624P。光阻938会被移除。n前驱物上方主体材料部498P与624P分别覆盖在n前驱物中间主体材料部496P与622P之上。n前驱物主体材料部494P、496P及498P会构成IGFET 110的满阱区190的n前驱物190P。n前驱物主体材料部620P、622P及624P则会构成IGFET 118的满阱区198的n前驱物198P。
n型临界调整掺杂物的剂量通常为1×1012至6×1012个离子/cm2，一般为3×1012个离子/cm2。该n型临界调整掺杂物通常由砷或磷组成。在典型情况中，砷会构成n型临界调整掺杂物，植入能量通常为60至100keV，一般为80keV。
光阻掩膜940会被形成在屏蔽氧化物层924之上，其在对称n沟道IGFET 108与116的岛148与156上方会有开口。参见图33i。p型临界调整掺杂物会以轻度至中度剂量被离子植入经过光阻940中的开口，经过屏蔽氧化物924中未被覆盖的区段，并且抵达下方单晶硅中垂直对应部分中，以便定义IGFET 108与116的各自上方主体材料部458与594的p前驱物458P与594P。光阻940会被移除。p前驱物上方主体材料部458P与594P分别覆盖在p前驱物中间主体材料部456P与592P之上。p前驱物主体材料部454P、456P以及458P会构成IGFET 108的满阱区188的p前驱物188P。p前驱物主体材料部590P、592P及594P则会构成IGFET 116的满阱区196的p前驱物196P。
p型临界调整掺杂物的剂量通常为2×1012至8×1012个离子/cm2，一般为4×1012个离子/cm2。该p型临界调整掺杂物通常由元素形式的硼或是二氟化硼的形式所组成。在典型的情况中，元素硼会构成该p型临界调整掺杂物，植入能量通常为15至35keV，一般为25keV。
n型APT植入、p型APT植入及p型临界调整植入的倾角α通常约为7°。前述植入中其余植入的倾角α则约为0°。每个前述的植入仅在一个方位角β数值处实施，也就是每个都是单象限植入。n型APT植入、p型APT植入及p型临界调整植入的方位角β为30°至35°，而前述植入中其余植入的方位角β则约为0°。
N3.栅极构成
该上方半导体表面会因移除屏蔽氧化物层924而露出，且通常会由湿式化学过程来进行清洁。由硅质氧化物所制成的牺牲层(未图示)会沿着该上方半导体表面热生长，用以制备该上方半导体表面栅极电介质生成。该牺牲氧化物层的厚度一般至少为10nm。接着，该牺牲氧化物层便会被移除。该清洁操作以及该牺牲氧化物层的构成与移除会移除该上方半导体表面中的缺陷及/或污染以便产生高质量上方半导体表面。
比较厚的含栅极电介质的介电层942如图33j中所示设置在该上方半导体表面中。厚介电层942中的部分是在横向位置且稍后会构成有高栅极电介质厚度tGdH的栅极介电层的部分，也就是非对称IGFET 100与102的栅极介电层260与300，延伸型漏极IGFET 104与106的栅极介电层344与384，及图中所示高电压对称IGFET的栅极介电层。为允许在后面增加介电层942中位于该tGdH高厚度栅极介电层的横向位置处的区段的厚度，层942的厚度会略小于(一般小于0.2nm)预期的tGdH厚度。
厚介电层942通常为热生长。该热生长会在900至1100℃(一般为1000℃)的湿式氧化环境之中实施30至90s，一般为45至60s。层942通常是由实质上为纯硅氧化物所组成，该湿式氧化环境是由氧与氢所构成。
厚介电层942的热生长的高温条件是用于退火，其会修补因被植入的p型主要阱掺杂物和n型主要阱掺杂物所造成的晶格损坏并且将该被植入的p型主要阱掺杂物和n型主要阱掺杂物的原子置于能量更稳定的状态中。因此，前驱物阱区216P实质上会变成隔离p阱区216。前驱物满阱主要主体材料部454P与590P以及满阱主要主体材料部654的前驱物分别实质上会变成IGFET108、116及120的p满阱主要主体材料部454、590及654。前驱物满阱主要主体材料部494P与620P以及满阱主要主体材料部694的前驱物分别实质上会变成IGFET 110、118及122的n满阱主要主体材料部494、620及694。
厚介电层942的热生长的高温条件也会导致p型阱掺杂物和n型阱掺杂物、APT掺杂物及临界调整掺杂物，尤其主要阱掺杂物，垂直与横向扩散。图33j仅表示空主要阱掺杂物的向上扩散。由于空主要阱掺杂物的向上扩散的关系，前驱物空主要阱区180P、182P、184AP、184BP、186AP、186BP、192P及194P会向上朝该上方半导体表面扩展。这同样会发生在空主要阱区204与206的前驱物。
如果该厚介电层热生长的足够强，前驱物空主要阱180P、182P、184AP、184BP、186AP、186BP、192P、194P及空主要阱204与206的前驱物可能会在该厚介电层热生长期间抵达该上方半导体表面。不过，前驱物空阱180P、182P、184AP、184BP、186AP、186BP、192P、194P及空阱204与206的前驱物在该厚介电层热生长期间一般仅会部分朝上扩展至该上方半导体表面。此情况图解在图33j中。由于前驱物空阱180P、182P、184AP、184BP、186AP、186BP、192P、194P以及空阱204与206的前驱物朝上扩展关系，隔离p-外延层部136P1至136P7及外延层136P位于岛164与166中的隔离p-部在垂直方向的尺寸便会缩小。
光阻掩膜(未图示)会被形成在厚介电层942上，其在图中所示低电压IGFET的单晶硅岛上会有开口。介电层942中未被覆盖的材料会被移除，用以露出该图中所示的低电压IGFET的单晶硅岛。参考图33k，符号942R为含栅极电介质的厚介电层942的剩余部分。
薄硅层(未图示)同样会沿着图中所示低电压IGFET的每一个岛的上方表面被移除，用以补偿蚀刻过程中不理想的硅-氧化物对硅的选择性。这会确保完全移除该移除位置处的厚介电层942的材料。在移除该薄硅层的过程中便会移除出现在图中所示的低电压IGFET中的岛的上方表面中的额外缺陷及/或污染，举例来说，因光阻所造成的污染。接着便会移除该光阻。
比较薄的含栅极电介质的介电层944会被设置在图中所示的低电压IGFET中的岛的上方半导体表面中并且因此会被设置在它们的栅极介电层的各自横向位置处。再次参见图33k。薄介电层944中的部分稍后会分别构成图中所示的低电压IGFET的栅极介电层。
薄介电层944通常是由结合热生长和等离子体氮化所产生。薄介电层944的热生长会开始在800至1000℃(一般为900℃)的湿式氧化环境中，其会进行10至20s，一般为15s。因此，层944是由实质上为纯硅氧化物所组成，其中该湿式氧化环境是由氧与氢所构成。
氮通常会通过继湿式氧化热氧化物生长之后实施的等离子体氮化操作而被并入薄介电层944中，主要用以防止对称低电压p沟道IGFET 110、114及122的p++栅极电极502、568及702中的硼扩散至其沟道区带484、554及684中。层944因而会转换成硅、氧及氮的混合。下文进一步说明等离子体氮化操作通常在实施后会让层944的氮构成重量百分比6至12％，优选为9至11％，一般为10％。
中间RTA会在800至1000℃(一般为900℃)的选定的环境气体中在该半导体结构上实施10至20s，一般为15s。该环境气体通常为氧。由于氧的关系，薄介电层944的厚度会在该中间RTA期间因热生长而略微增加。介电层944的厚度现在实质上会等于图中所示的低电压IGFET的1.2V操作的低栅极电介质厚度tGdL，也就是1至3nm，一般为1.5至2.5nm。
含栅极电介质的厚电介质剩余部分942R的厚度会在薄介电层944的热生长期间因热生长而略微增加。由于渗透到被厚电介质剩余部分942R覆盖的岛140、142、144A、144B、146A、146B、156、158、164、166、172及174的上方表面的氧很少的关系，电介质剩余部分942R的厚度增额会远小于薄介电层944的厚度。厚电介质剩余部分942R的较小的厚度增额并未显示在图33中。
厚电介质剩余部分942R会在等离子体氮化操作期间接收氮。因为厚电介质剩余部分942R的厚度大过薄介电层944，所以，厚电介质剩余部分942R中氮的重量百分比会低于薄介电层944。在薄介电层944的热生长以及后续的等离子体氮化结束时，厚电介质剩余部分942R的厚度实质上会等于图中所示的高电压IGFET(其包含非对称IGFET 100与102)的3.0V操作的tGdH高厚度栅极电介质厚度数值，也就是，通常为4至8nm，优选地是，5至7nm，一般为6至6.5nm。厚介电层942R中氮的重量百分比约等于薄介电层944中氮的重量百分比乘以低电介质厚度数值tGdL与高电介质厚度数值tGdH的比值。
薄介电层944的热生长的高温是用于退火，其会导致被植入的p型阱掺杂物和n型阱掺杂物、APT掺杂物及临界调整掺杂物进一步垂直与横向扩散。相较于厚介电层942的热成长，薄介电层944的热生长是在较低的温度处实施，而且时间周期明显较短，所以该阱掺杂物、APT掺杂物及临界调整掺杂物在薄介电层热生长期间的扩散会明显小于厚介电层热生长期间。图33k中仅显示薄介电层热生长期间该空主要阱掺杂物的向上扩散。
IGFET 100、102、104、106、108、110、112、114、116以及118的各自栅极电极262、302、346、386、462、502、538、568、598及628的前驱物262P、302P、346P、386P、462P、502P、538P、568P、598P及628P现在会形成在图33k的已部分完成的CIGFET结构上。参见图331。IGFET 120、122、124、126、128、130、132及134的各自栅极电极662、702、738、768、798、828、858及888的前驱物(未图示)会同步形成在该已部分完成的结构上。
更明确的说，高电压IGFET 100、102、116以及118的前驱物栅极电极262P、302P、598P及628P和高电压IGFET 124、126、132及134的栅极电极738、768、858及888的前驱物会形成在分别位于岛140、142、156、158、164、166、172及174的选定区段上方的含栅极电介质厚电介质剩余部分942R上。延伸型漏极n沟道IGFET 104的前驱物栅极电极346P会形成在厚电介质剩余部分942R及部分场绝缘部138A上，以便覆盖在在岛144A的选定区段上方而不延伸在岛144B的上方。延伸型漏极p沟道IGFET 106的前驱物栅极电极386P同样会形成在厚电介质剩余部分942R及部分场绝缘部138B上，以便覆盖在在岛146A的选定区段上方而不延伸在岛146B的上方。低电压IGFET 108、110、112及114的前驱物栅极电极462P、502P、538P及568P以及低电压IGFET 120、122、128及130的栅极电极662、702、798以及828的前驱物会形成在分别位于岛148、150、152、154、160、162、168及170的选定区段上方中的含栅极电介质薄介电层944上。
前驱物栅极电极262P、302P、346P、386P、462P、502P、538P、568P、598P及628P以及栅极电极662、702、738、768、798、828、858及888的前驱物是通过在电介质剩余部分942R以及介电层944上沉积一层大部分未掺杂(固有)的多晶硅且接着利用适当的关键光阻掩膜(未图示)来图案化该多晶硅层而产生的。该栅极电极多晶硅层中的部分(未图示)可用于多晶硅电阻器。该多晶硅层中每一个此类电阻器部通常覆盖在场绝缘区138的上方。该多晶硅层的厚度为160至200nm，一般为180nm。
该多晶硅层会经过图案化，以便使前驱物多晶硅栅极电极262P、302P、462P、502P、538P、568P、598P及628P和多晶硅栅极电极662、702、738、768、798、828、858及888的前驱物会分别覆盖在图中非延伸型漏极IGFET的沟道区带244、284、444、484、524、554、584、614、644、684、724、754、784、814、844及874的预期位置上方。此外，延伸型漏极n沟道IGFET 104的前驱物多晶硅栅极电极346P还会覆盖在沟道区带322的预期位置，其包含p-基板区136的136A部分的沟道区带区段的预期位置(参见图22a)的上方且会延伸在空主要阱区184B的184B2部分的预期位置的上方，中途跨越场绝缘部138A朝空主要阱184B的184B1部分延伸。延伸型漏极p沟道IGFET 106的前驱物多晶硅栅极电极386P会覆盖在沟道区带362的预期位置及p-基板区136的136B部分的预期位置(参见图22b)的上方且会延伸在空主要阱区186B的186B2部分的预期位置的上方，中途跨越场绝缘部138B朝空主要阱186B的186B1部分延伸。
厚电介质剩余部分942R中位于高电压IGFET 100、102、116及118的前驱物栅极电极262P、302P、598P及628P及高电压IGFET 124、126、132及134的栅极电极738、768、858及888的前驱物下方的部分会分别构成它们的栅极介电层260、300、596、626、736、766、856及886。电介质剩余部分942R中位于延伸型漏极IGFET 104与106的前驱物栅极电极346P与386P下方的部分会分别构成它们的栅极介电层344与384。薄介电层944中位于低电压IGFET 108、110、112及114的前驱物栅极电极462P、502P、538P以及568P及低电压IGFET 120、122、128以及130的栅极电极662、702、798及828的前驱物下方的部分会分别构成它们的栅极介电层460、500、536、566、660、700、796及826。由图中所示的IGFET的栅极介电层所构成的栅极介电材料通常会分别分离图中所示IGFET的前驱物栅极电极以及预期会成为它们的各自沟道区带的经掺杂的单晶硅。
在移除用于图案化多晶硅层中所使用光阻的过程中，厚电介质剩余部分942R和薄介电层944中未被前驱物栅极电极覆盖的所有部分，包含图中所示IGFET的前驱物栅极电极，都会被移除。图中所示IGFET的岛中位于其前驱物栅极电极侧边的区段因而会露出。
薄密封介电层946会沿着图中所示的IGFET的前驱物栅极电极的外露表面热生长。再次参见图331。薄表面介电层948会沿着图中所示IGFET的岛中的外露区段同步形成。介电层946与948的热生长会在900至1050℃(一般为950至1000℃)处实施5至25秒，一般为10秒。密封介电层946的厚度为1至3nm，一般为2nm。
介电层946与948的热生长的高温条件会进行进一步退火，而导致被植入的p型阱掺杂物和n型阱掺杂物、APT掺杂物及临界调整掺杂物额外的垂直与横向扩散。相较于厚介电层942的热生长，介电层946与948的热生长的完成时间周期明显较短，所以阱掺杂物、APT掺杂物及临界调整掺杂物在介电层946与948的热生长期间的扩散会明显小于厚介电层热生长期间。图331并未显示因介电层946与948的热生长所造成的额外掺杂物扩散。
图331实施例中，在介电层946与948的热生长结束时，每个前驱物空主要阱区180P、182P、184AP、184BP、186AP、186BP、192P、194P的顶端都位于该上方半导体表面的下方。此时，在图中所示实施例制造过程中，空主要阱区204与206的前驱物的顶端也位于该上方半导体表面的下方。不过，前驱物空主要阱180P、182P、184AP、184BP、186AP、186BP、192P及194P以及空主要阱区204与206的前驱物可能会在介电层946与948的热生长结束之前达到该上方半导体。
N4.源极/漏极延伸区和晕环袋部的构成
光阻掩膜950会如图33m中所示形成在介电层946与948上，其在对称n沟道IGFET 108的岛148上方会有开口。光阻掩膜950在对称n沟道IGFET 120、128及132的岛160、168及172上方也会有开口(未图示)。n型浅S/D延伸区掺杂物会以高剂量被离子植入经过光阻950中的开口，经过表面电介质948中未被覆盖的区段，且抵达下方单晶硅中垂直对应部分中以便定义(a)IGFET108的各自S/D延伸区440E与442E的一对横向分离大部分相同的n+前驱物440EP与442EP，(b)IGFET 120的各自S/D延伸区640E与642E的一对横向分离大部分相同的n+前驱物(未图示)，(c)IGFET128的各自S/D延伸区780E与782E的一对横向分离大部分相同的n+前驱物(未图示)，及(d)IGFET 132的各自S/D延伸区840E与842E的一对横向分离大部分相同的n+前驱物(未图示)。
n型浅S/D延伸区植入是四象限植入，其倾角α约等于7°而基础方位角数值β0等于20°至25°。该n型浅S/D延伸区掺杂物的剂量通常为1×1014至1×1015个离子/cm2，一般为5×1014个离子/cm2。约四分之一的n型浅S/D延伸区植入剂量会植入在每个方位角数值处。该n型浅S/D延伸区掺杂物通常由砷或磷所组成。在典型的情况中，砷会构成该n型浅S/D延伸区掺杂物，植入能量通常为6至15keV，一般为10keV。
让光阻掩膜950仍保持在适当位置，该p型S/D晕环掺杂物会以中剂量以有明显角度的方式被离子植入经过光阻950中的开口，经过表面介电层948中未被覆盖的区段，并且抵达下方单晶硅中垂直对应部分中，以便定义(a)IGFET 108的各自晕环袋部450与452的一对横向分离大部分相同的p前驱物450P与452P，(b)IGFET 120的各自晕环袋部650与652的一对横向分离大部分相同的p前驱物(未图示)，(c)IGFET 128的各自晕环袋部790与792的一对横向分离大部分相同的p前驱物(未图示)，以及(d)IGFET 132的各自晕环袋部850与852的一对横向分离大部分相同的p前驱物(未图示)。参见图33n。光阻950会被移除。
p前驱物晕环袋部450P与452P及晕环袋部650、652、790、792、850及852的p前驱物会分别延伸至比n+前驱物S/D延伸区440EP与442EP及S/D延伸区640E、642E、780E、782E、840E及842E的n+前驱物更深的地方。由于该p型S/D晕环掺杂物的有角度植入的关系，IGFET 108的p前驱物晕环袋450P与452P会部分横向延伸在其前驱物栅极电极462P的下方，分别超出其n+前驱物S/D延伸区440EP与442EP。IGFET 120的p前驱物晕环袋同样会部分横向延伸在其前驱物栅极电极的下方，分别超出其n+前驱物S/D延伸区。同样的关系适用于每个IGFET 128与132中的p前驱物晕环袋、前驱物栅极电极及n+前驱物S/D延伸区。
有角度的p型S/D晕环植入的倾角α至少为15°，通常为20°至45°，一般为30°。该p型S/D晕环掺杂物的剂量通常为1×1013至5×1013个离子/cm2，一般为2.5×1013个离子/cm2。该有角度的p型S/D环植入是四象限植入，其基础方位角数值β0约等于30°。约四分之一的p型S/D晕环植入剂量会植入在每一个方位角数值处。该p型S/D晕环掺杂物通常由元素形式的硼或是二氟化硼的形式所组成。在典型情况中，元素硼会构成该p型S/D晕环掺杂物，植入能量通常为50至100keV，一般为75keV。该p型S/D晕环植入可能会在n型浅S/D延伸区植入之前利用光阻950来实施。
光阻掩膜952会如图33o中所示形成在介电层946与948上，其在非对称n沟道IGFET 100的漏极延伸区242E的位置上方以及对称n沟道IGFET 112与116的岛152与156上方会有开口。光阻掩膜952会精确对齐IGFET 100的前驱物栅极电极262P。关键光阻952在对称n沟道IGFET 124、130及134的岛164、170及174上方也会有开口(未图示)。
该n型深S/D延伸区掺杂物会以高剂量且有明显角度方式被离子植入经过光阻952的开口、经过表面电介质948中未被覆盖的区段且抵达下方单晶硅中垂直对应部分以便定义(a)IGFET100的漏极延伸区242E的n+前驱物242EP，(b)IGFET 112的各自S/D延伸区520E与522E的一对横向分离大部分相同的n+前驱物520EP与522EP，(c)IGFET 116的各自S/D延伸区580E与582E的一对横向分离大部分相同的n+前驱物580EP与582EP，(d)IGFET124的各自S/D延伸区720E与722E的一对横向分离大部分相同的n+前驱物(未图示)，(e)IGFET 130的各自S/D延伸区810E与812E的一对横向分离大部分相同的n+前驱物(未图示)，及(f)IGFET 134的各自S/D延伸区870E与872E的一对横向分离大部分相同的n+前驱物(未图示)。光阻952会被移除。
有角度的n型深S/D延伸区植入的倾角α至少为15°，通常为20°至45°，一般为30°。因此，非对称IGFET 100的前驱物漏极延伸区242EP会明显横向延伸在其前驱物栅极电极262P下方。IGFET 112的前驱物S/D延伸区520EP与522EP同样会明显地横向延伸在其前驱物栅极电极538P下方。IGFET 116的前驱物S/D延伸区580EP与582EP会明显横向延伸在其前驱物栅极电极598P下方。IGFET 124的S/D延伸区720E与722E的前驱物、IGFET 130的S/D延伸区810E与812E的前驱物、及IGFET 134的S/D延伸区870E与872E的前驱物相对于其各自前驱物栅极电极同样如此。
该n型深S/D延伸区植入是四象限植入，其基础方位角数值β0等于20°至25°。n型深S/D延伸区掺杂物的剂量通常为2×1013至1×1014个离子/cm2，一般为5×1013至6×1013个离子/cm2。约四分之一的n型深S/D延伸区植入剂量会植入在每一个方位角数值处。该n型深S/D延伸区掺杂物通常由磷或砷组成。在典型情况中，磷构成该n型深S/D延伸区掺杂物，植入能量通常为15至45keV，一般为30keV。
光阻掩膜954形成在介电层946与948上，其在非对称n沟道IGFET 100的源极延伸区240E的位置上方以及延伸型漏极n沟道IGFET 104的源极延伸区320E的位置上方会有开口。参见图33p。光阻掩膜954会精确地对齐IGFET 100与104的前驱物栅极电极262P与346P。该n型浅源极延伸区掺杂物会以高剂量被离子植入经过关键光阻954的开口，经过表面电介质948中未被覆盖的区段，并且抵达下方单晶硅中垂直对应部分中，以便定义(a)IGFET 100的源极延伸区240E的n+前驱物240EP，以及(b)IGFET104的源极延伸区320E的n+前驱物320EP。该n型浅源极延伸区植入的倾角α约为7°。
该n型浅源极延伸区掺杂物通常为砷，其原子量百分比大于通常用于n型深S/D延伸区掺杂物的磷。请注意，非对称IGFET 100的前驱物源极延伸区240EP以及前驱物漏极延伸区242EP分别由n型浅源极延伸区植入以及有角度的n型深S/D延伸区植入来定义，用于实施此两种n型植入步骤的植入参数(包含该n型深S/D延伸区植入的倾角与方位角参数)会经过选择，使得满足前驱物漏极延伸区242EP中n型深S/D延伸区掺杂物的最大浓度会小于前驱物源极延伸区240EP中n型浅源极延伸区掺杂物的最大浓度，通常不超过一半，优选的不超过四分之一，更优选的不超过十分之一，甚至更优选的不超过二十分之一。或者阐述为，前驱物源极延伸区240EP中的n型浅源极延伸区掺杂物的最大浓度会明显大于前驱物漏极延伸区242EP中的n型深S/D延伸区掺杂物的最大浓度，通常至少为2倍，优选的至少为4倍，更优选的至少为10倍，甚至更优选的至少为20倍。
非对称IGFET 100的前驱物源极延伸区240EP中的n型浅源极延伸区掺杂物的最大浓度通常会出现在和在最终源极延伸区240E中大部分相同的位置，且因此通常在和源极延伸区240E中全部n型掺杂物的最大浓度大部分相同的位置。非对称IGFET100的前驱物漏极延伸区242EP中的n型深S/D延伸区掺杂物的最大浓度同样通常会出现在和在最终漏极延伸区242E中大部分相同的位置，并且因此通常在和最终漏极延伸区242E中全部n型掺杂物的最大浓度大部分相同的位置。
n型浅源极延伸区植入及n型深S/D延伸区植入的能量以及其它植入参数会受到控制，包含有角度的n型深S/D延伸区植入的倾角与方位角参数，因此前驱物漏极延伸区242EP中的n型深S/D延伸区掺杂物的最大浓度的位置会出现在明显深过前驱物源极延伸区240EP中的n型浅源极延伸区掺杂物的最大浓度的位置处。明确的说，前驱物漏极延伸区242EP中的n型深S/D延伸区掺杂物的最大浓度出现的位置通常会比前驱物源极延伸区240EP中的n型浅源极延伸区掺杂物的最大浓度的位置深至少10％，优选的至少20％，更优选的至少30％。
该n型深S/D延伸区植入所需要的范围会远大于n型浅源极延伸区植入所需要的范围，因为(a)前驱物漏极延伸区242EP中的n型深S/D延伸区掺杂物的最大浓度的位置通常深过前驱物源极延伸区240EP中的n型浅源极延伸区掺杂物的最大浓度的位置，及(b)实施n型深S/D延伸区植入的倾角α的数值高过实施n型浅源极延伸区植入。因此，前驱物漏极延伸区242EP的延伸深度会大于前驱物源极延伸区240EP，通常至少20％，优选的至少30％，更优选的至少50％，甚至更优选的至少100％。
对由离子植入经过表面介电层(例如表面电介质948)所定义的前驱物S/D延伸区来说，例如前驱物源极延伸区240EP与前驱物漏极延伸区242EP，假设tSd代表该表面介电层的平均厚度。如上所述，IGFET的经掺杂单晶硅区域中某一位置的平均深度是从大体上延伸穿过该IGFET的栅极介电层底部的平面处所测得的。由预期会成为前驱物源极延伸区240EP的区域的上方表面中的单晶硅所组成的薄层可能会在形成栅极介电层260之后被移除，不过，会在定义前驱物源极延伸区240EP的n型浅源极延伸区掺杂物的离子植入之前。假设ΔySE代表沿着前驱物源极延伸区(例如前驱物源极延伸区240EP)的顶端被移除的任何单晶硅的平均厚度。那么，被离子植入用以定义该前驱物源极延伸区的半导体掺杂物的范围RSE可以近似给定如下：
RSE＝(ySEPK-ΔySE+tSd)secαSE (6)
其中αSE为在离子植入定义该前驱物源极延伸区的半导体掺杂物中所使用的倾角α的数值。因为倾角数值αSE(约为7°)相当小，所以用于计算n型浅源极延伸区植入的范围RSE的公式6中的系数secαSE非常接近1。
由预期会成为前驱物漏极延伸区242EP的区域的上方表面中的单晶硅所组成的薄层同样可能会在形成栅极介电层260之后被移除，不过，会在定义前驱物漏极延伸区242EP的n型深S/D延伸区掺杂物的离子植入之前。假设ΔyDE代表沿着前驱物漏极延伸区(例如前驱物漏极延伸区242EP)的顶端被移除的任何单晶硅的平均厚度。据此，被离子植入用以定义该前驱物漏极延伸区的半导体掺杂物的范围RDE可以近似给定如下：
RDE＝(yDEPK-ΔyDE+tSd)secαDE (7)
其中αDE为在离子植入定义该前驱物漏极延伸区的半导体掺杂物中所使用的倾角α的数值。因为前驱物漏极延伸区242EP的倾角数值αDE至少为15°，通常为20°至45°，一般为30°，所以用于计算n型深S/D延伸区植入的范围RDE的公式7中的系数secαDE会明显大于1。
植入范围RSE和RDE的数值是利用符合各自S/D延伸区240E与242E中最大全部n型掺杂物浓度的位置处的平均深度ySEPK和yDEPK之间的上述百分比差异的ySEPK和yDEPK数值，由公式6与7来决定。接着，RSE和RDE范围数值便会分别用来决定该n型浅源极延伸区掺杂物和该n型深S/D延伸区掺杂物的合适的植入能量。
因为该n型浅源极延伸区植入以几乎垂直于大体上延伸平行该上方半导体表面的平面的方式来实施(倾角α通常约为7°)，所以非对称IGFET 100的前驱物源极延伸区240EP通常不会明显横向延伸在前驱物栅极电极262P下方。由于用于形成前驱物漏极延伸区242EP的n型深S/D延伸区掺杂物的有角度植入导致其明显横向延伸在前驱物栅极电极262P下方，所以相较前驱物源极延伸区240EP，前驱物漏极延伸区242EP会明显进一步横向延伸在前驱物栅极电极262P下方。所以，前驱物栅极电极262P与前驱物漏极延伸区242EP的重叠数额会明显超过前驱物栅极电极262P与前驱物源极延伸区240EP的重叠数额。前驱物漏极延伸区242EP上的前驱物栅极电极262P的重叠数额通常会比前驱物源极延伸区240EP上的前驱物栅极电极262P的重叠数额大至少10％，优选的至少15％，更优选的至少20％。
n型浅源极延伸区植入是四象限植入，其基础方位角数值β0等于20°至25°。在符合IGFET 100的前驱物源极延伸区240EP和前驱物漏极延伸区242EP间差异的上述条件下，该n型浅源极延伸区掺杂物的剂量通常为1×1014至1×1015个离子/cm2，一般为5×1014个离子/cm2。约四分之一的n型浅源极延伸区植入剂量会植入在每一个方位角数值处。在典型情况中，砷会构成该n型浅源极延伸区掺杂物，植入能量通常为3至15keV，一般为10keV。
让关键光阻掩膜954仍保持在适当位置，该p型源极晕环掺杂物会以中剂量且有明显角度方式被离子植入经过光阻954的开口，经过表面介电层948中未被覆盖的区段，并且抵达下方单晶硅中垂直对应部分中，以便定义(a)非对称IGFET 100的晕环袋部250的p前驱物250P，及(b)延伸型漏极IGFET 104的晕环袋部326的p前驱物326P。参见图33q。光阻954会被移除。
p前驱物晕环袋部250P与326P会分别延伸至比IGFET100与104的n+前驱物源极延伸区240EP与320EP更深的地方。由于p型源极晕环掺杂物的有角度植入的关系，IGFET 100的p前驱物晕环袋250P会部分横向延伸在其前驱物栅极电极262P的下方并且超出其n+前驱物源极延伸区240EP。IGFET 104的p前驱物晕环袋326P同样会部分横向延伸在其前驱物栅极电极346P的下方且超出其n+前驱物源极延伸区320EP。
有角度的p型源极晕环植入的倾角α至少为15°，通常为20°至45°，一般为30°。该有角度的p型源极晕环植入是四象限植入，其基础方位角数值β0约等于45°。该p型源极晕环掺杂物的剂量通常为1×1013至5×1013个离子/cm2，一般为2.5×1013个离子/cm2。约四分之一的p型源极晕环植入剂量会植入在每一个方位角数值处。该p型源极晕环掺杂物通常由二氟化硼形式或元素形式的硼所组成。在典型情况中，二氟化硼形式的硼会构成该p型源极晕环掺杂物，植入能量通常为50至100keV，一般为75keV。该p型源极晕环植入可在n型浅源极延伸区植入前利用光阻954来实施。
光阻掩膜956会如图33r中所示形成在介电层946与948上，其在对称p沟道IGFET 110的岛150上方会有开口。光阻掩膜956在对称p沟道IGFET 122的岛162上方也会有开口(未图示)。该p型浅S/D延伸区掺杂物会以高剂量被离子植入经过光阻956中的开口，经过表面电介质948中未被覆盖的区段，且抵达下方单晶硅中垂直对应部分中，以便定义(a)IGFET 110的各自S/D延伸区480E与482E的一对横向分离大部分相同的p+前驱物480EP与482EP，及(b)IGFET 122的各自S/D延伸区680E与682E的一对横向分离大部分相同的p+前驱物(未图示)。
该p型浅S/D延伸植入是四象限植入，其倾角α约等于7°而基础方位角数值β0等于20°至25°。该p型浅S/D延伸区掺杂物的剂量通常为5×1013至5×1014个离子/cm2，一般为1×1014至2×1014个离子/cm2。约四分之一的p型浅S/D延伸区植入剂量植入在每一个方位角数值处。该p型浅S/D延伸区掺杂物通常由二氟化硼形式或元素形式的硼组成。在典型情况中，二氟化硼形式的硼构成该p型浅S/D延伸区掺杂物，植入能量通常为2至10keV，一般为5keV。
让光阻掩膜956仍保持在适当位置，该n型S/D晕环掺杂物会以中剂量有明显角度的方式被离子植入经过光阻956的开口，经过表面介电层948中未被覆盖的区段，并且抵达下方单晶硅中垂直对应部分中，以便定义(a)IGFET 110的各自晕环袋部490与492的一对横向分离大部分相同的n前驱物490P与492P，及(b)IGFET 122的各自晕环袋部690与692的一对横向分离大部分相同的n前驱物(未图示)。参见图33s。光阻956会被移除。
n前驱物晕环袋部490P与492P及晕环袋部690与692的n前驱物会分别延伸至比p+前驱物S/D延伸区480EP与482EP及S/D延伸区680E与682E的p+前驱物更深的地方。由于n型S/D晕环掺杂物有角度的植入关系，IGFET 110的n前驱物晕环袋490P与492P会部分横向延伸在其前驱物栅极电极502P的下方，分别超出其p+前驱物S/D延伸区480EP与482EP。IGFET 122的n前驱物晕环袋同样部分横向延伸在其前驱物栅极电极的下方，分别超出其p+前驱物S/D延伸区。
有角度的n型S/D晕环植入的倾角α至少为15°，通常为20°至45°，一般为30°。该有角度的n型S/D环植入是四象限植入，其基础方位角数值β0约等于45°。该n型S/D晕环掺杂物的剂量通常为1×1013至5×1013个离子/cm2，一般为2.5×1013个离子/cm2。约四分之一的n型S/D晕环植入剂量植入在每一个方位角数值处。该n型S/D晕环掺杂物通常由砷或磷所组成。在典型的情况中，砷会构成该n型S/D晕环掺杂物，植入能量通常为100至200keV，一般为150keV。该n型S/D晕环植入会在p型浅S/D延伸区植入之前利用光阻956来实施。
光阻掩膜958会如图33t中所示般地形成在介电层946与948上，其在非对称p沟道IGFET 102的漏极延伸区282E的位置上方以及对称p沟道IGFET 114与118的岛154与158上方会有开口。光阻掩膜958会精确地对齐IGFET 102的前驱物栅极电极302P。关键光阻958在对称p沟道IGFET 126的岛166上方也会有开口(未图示)。
该p型深S/D延伸区掺杂物会以高剂量且有明显角度的方式被离子植入经过光阻958的开口、经过表面电介质948中未被覆盖的区段，且抵达下方单晶硅中垂直对应部分中，以便定义(a)IGFET 102的漏极延伸区282E的p+前驱物282EP，(b)IGFET 114的各自S/D延伸区550E与552E的一对横向分离大部分相同的p+前驱物550EP与552EP，(c)IGFET 118的各自S/D延伸区610E与612E的一对横向分离大部分相同的p+前驱物610EP与612EP，及(d)IGFET 126的各自S/D延伸区750E与752E的一对横向分离大部分相同的p+前驱物(未图示)。
有角度的p型深S/D延伸区植入的倾角α约为7°。由于该p型深S/D延伸区掺杂物植入以小数值的倾角α进行，所以非对称IGFET 102的前驱物漏极延伸区282EP会略微横向延伸在前驱物栅极电极302P下方。IGFET 114的前驱物S/D延伸区550EP与552EP同样略微横向延伸在其前驱物栅极电极568的下方。IGFET 118的前驱物S/D延伸区610EP与612EP会略微横向延伸在其前驱物栅极电极628P的下方。IGFET 126的S/D延伸区750E与752E的前驱物相对于其前驱物栅极电极同样如此。光阻958会被移除。
如下文的进一步说明，该p型S/D延伸区植入也能够以明显斜向的方式来实施，包含在足以构成有角度植入的倾斜处来实施。据此，图33t中代表该p型S/D延伸区植入的箭头会被图解成斜向垂直线，但是，倾斜程度不代表以明显倾斜方式来实施的离子植入(例如，图33o的n型深S/D延伸区植入)的箭头。
该p型深S/D延伸区植入是四象限植入，其基础方位角数值β0等于20°至25°。p型深S/D延伸区掺杂物的剂量通常为2×1013至2×1014个离子/cm2，一般为8×1013个离子/cm2。约四分之一的p型深S/D延伸区植入剂量会植入在每一个方位角数值处。该p型深S/D延伸区掺杂物通常由二氟化硼的形式或是元素形式的硼所组成。在典型的情况中，二氟化硼形式的硼会构成该p型深S/D延伸区掺杂物，植入能量通常为5至20keV，一般为10keV。
光阻掩膜960会形成在介电层946与948上，其在非对称p沟道IGFET 102的源极延伸区280E的位置上方以及延伸型漏极p沟道IGFET 106的源极延伸区360E的位置上方会有开口。参见图33u。光阻掩膜960会精确对齐IGFET 102与106的前驱物栅极电极302P与386P。该p型浅源极延伸区掺杂物会以高剂量被离子植入经过关键光阻960中的开口、经过表面介电层948中未被覆盖的区段，且抵达下方单晶硅中垂直对应部分中，以便定义(a)IGFET 102的源极延伸区280E的p+前驱物280P，以及(b)IGFET106的源极延伸区360E的p+前驱物360EP。
该p型浅源极延伸区植入通常利用和略微倾斜的p型深S/D延伸区植入相同的p型掺杂物(硼)来实施。这两种p型植入通常也在相同的粒子离子化电荷状态处利用含有相同p型掺杂物的粒子种类(二氟化硼或元素硼)来实施。
该p型浅源极延伸区植入是四象限植入，其倾角α约等于7°，而基础方位角数值β0等于20°至25°。因为该p型浅源极延伸区植入是以几乎垂直于大体上延伸平行于该上方半导体表面的平面的方式来实施，所以非对称p沟道IGFET 102的前驱物源极延伸区280EP仅会略微横向延伸在前驱物栅极电极302P的下方。
p型浅源极延伸区掺杂物的剂量通常为2×1013至2×1014个离子/cm2，一般为8×1013个离子/cm2。约四分之一的p型浅源极延伸区植入剂量会植入在每一个方位角数值处。在典型情况中，二氟化硼形式的硼构成该p型浅源极延伸区掺杂物，植入能量通常为5至20keV，一般为10keV。
该p型深S/D延伸区植入也是四象限植入，其倾角α约等于7°，而基础方位角数值β0等于20°至25°。检查前面植入剂量和能量信息表明p型浅源极延伸区植入和p型深S/D延伸区植入都运用相同植入剂量和能量典型数值。因为这两种p型植入通常是利用相同的p型半导体掺杂物原子种类并且在相同的粒子离子化电荷状态处利用含有相同p型掺杂物的粒子种类来实施，这两种p型植入一般在相同条件下实施。结果，非对称p沟道IGFET 102的前驱物漏极延伸区282EP中的p型深S/D延伸区掺杂物的最大浓度的深度yDEPK一般会与前驱物源极延伸区280EP中的p型浅源极延伸区掺杂物的最大浓度的深度ySEPK相同。
经p型植入的深S/D延伸区掺杂物及经p型植入的浅源极延伸区掺杂物在高温处实施的后续步骤期间会经历热扩散。经离子植入的半导体掺杂物的热扩散会导致其向外散开，但不明显垂直影响其最大浓度的位置。因此，p沟道IGFET 102的前驱物源极延伸区280EP中的p型浅源极延伸区掺杂物的最大浓度通常会垂直出现在和在最终源极延伸区280E中大部分相同的位置且因此通常垂直出现在和源极延伸区280E中全部p型掺杂物的最大浓度大部分相同的位置。IGFET 102的前驱物漏极延伸区282EP中的p型深S/D延伸区掺杂物的最大浓度同样通常会垂直出现在和最终漏极延伸区282E中大部分相同的位置且因此通常会垂直出现在和最终漏极延伸区282E中全部p型掺杂物的最大浓度大部分相同的位置。基于这些理由，IGFET 102的最终漏极延伸区282E中的p型深S/D延伸区掺杂物的最大浓度的深度yDEPK一般会与最终源极延伸区280E中的p型浅源极延伸区掺杂物的最大浓度的深度ySEPK相同。
让光阻掩膜960仍保持在适当位置，该n型源极晕环掺杂物会以中剂量有明显角度的方式被离子植入经过光阻960的开口、经过表面介电层948中未被覆盖的区段，并且抵达下方单晶硅中垂直对应部分之中，以便定义(a)非对称IGFET 102的晕环袋部290的n前驱物290P，以及(b)延伸型漏极IGFET 106的晕环袋部366的n前驱物366P。参见图33v。光阻960会被移除。
n前驱物晕环袋部290P与366P分别延伸至比IGFET102与106的p+前驱物源极延伸区280EP与360EP更深的地方。由于n型源极晕环掺杂物有角度的植入关系，IGFET 102的n前驱物晕环袋290P会部分横向延伸在其前驱物栅极电极302P的下方且超出其p+前驱物源极延伸区280EP。IGFET 106的n前驱物晕环袋366P同样部分横向延伸在其前驱物栅极电极386P的下方且超出其p+前驱物源极延伸区360EP。
有角度的n型源极晕环植入的倾角α至少为15°，通常为20°至45°，一般为30°。该有角度的n型源极晕环植入是四象限植入，其基础方位角数值β0约等于45°。该n型源极晕环掺杂物的剂量通常为2×1013至8×1014个离子/cm2，一般约为4×1013个离子/cm2。约四分之一的n型源极晕环植入剂量会植入在每一个方位角数值处。该n型源极晕环掺杂物通常由砷或磷所组成。在典型情况中，砷会构成该n型源极晕环掺杂物，植入能量通常为75至150keV，一般为125keV。该n型源极晕环植入可能会在p型浅源极延伸区植入之前利用光阻960来实施。
用于定义横向S/D延伸区以及晕环袋部的光阻掩膜950、952、954、956、958及960可以以任何顺序来运用。如果由光阻掩膜950、952、954、956、958及960中一特殊的光阻掩膜所定义的横向S/D延伸区或晕环袋部中没有任何一个出现在根据图33半导体制造平台实施方式所制成的任何IGFET中，便可以从该平台实施方式中删去该掩膜以及相关联的(多个)植入操作。
在最终半导体结构上会实施额外RTA以修补因所植入p型与n型S/D延伸区掺杂物和晕环袋掺杂物而造成的晶格损坏并且将S/D延伸区掺杂物和晕环袋掺杂物的原子置于能量更稳定状态。该额外RTA在900至1050℃(通常为950至1000℃)处在无电抗环境实施10至50秒(一般为25秒)。
该额外RTA会让S/D延伸区掺杂物及晕环袋部掺杂物以垂直及横向方式扩散。阱掺杂物、APT掺杂物及临界调整掺杂物(尤其空主要阱掺杂物)在该额外RTA期间以垂直及横向方式进一步扩散。图33其余部分仅显示空主要阱掺杂物的向上扩散。如果前驱物空主要阱区180P、182P、184AP、184BP、186AP、186BP、192P及194P和空主要阱204与206的前驱物在介电层946与948的热生长结束之前不会抵达该上方半导体表面，前驱物空主要阱区180P、182P、184AP、184BP、186AP、186BP、192P及194P及空主要阱204与206的前驱物通常会在该额外RTA结束之前抵达该上方半导体表面。此情形显示在图33的其余部分中。
隔离p-外延层部136P1至136P7及p-外延层136的其它隔离部分会缩小至零且不会出现在图33的其余部分中。p-外延层136P实质上变成p-基板区136。对延伸型漏极n沟道IGFET 104来说，p-基板区136的表面邻接部136A会横向分离p前驱物空主要阱区184AP和n前驱物空主要阱区184BP。对延伸型漏极p沟道IGFET 106来说，p-基板区136的表面邻接部136B则位于n前驱物空主要阱区186AP、p前驱物空主要阱区186BP及深n阱212之间。
N5.栅极侧壁间隔部和源极/漏极区带的主要部的构成
栅极侧壁间隔部264、266、304、306、348、350、388、390、464、466、504、506、540、542、570、572、600、602、630、632如图33w所示沿着前驱物多晶硅栅极电极262P、302P、346P、386P、462P、502P、538P、568P、598P、628P的横断侧壁生成。栅极侧壁间隔部664、666、704、706、740、742、770、772、800、802、830、832、860、862、890、892会沿着多晶硅栅极电极662、702、738、768、798、828、858、888的前驱物的横断侧壁同步生成。
图中所示IGFET的栅极侧壁间隔部优选地是根据上面提及的国际专利申请PCT/US2010/000897，律师档案编号第NS-7192WO号中所述程序被形成弧状三角形形状。简言之，由硅酸乙酯(tetraethyl orthosilicate)制成的介电内衬层(dielectric linerlayer)(未图示)会被沉积在介电层946与948上。另一介电材料会被沉积在该内衬层上。接着，该另一介电材料中非预期要构成该栅极侧壁间隔部的部分便会被移除，主要通过大体上垂直于该上方半导体表面所进行的各向异性蚀刻来移除。图33w中的密封介电层962是密封层946和该内衬层的上覆材料的最终组合。表面介电层964是表面层948和该内衬层的上覆材料的最终组合。
侧壁间隔部(未图示)会同步被设置在该栅极电极多晶硅层中被指定要成为多晶硅电阻器的任何部分中。
光阻掩膜970会形成在介电层962与964以及该栅极侧壁间隔部上，其在n沟道IGFET 100、104、108、112及116的岛140、144A、144B、148及152上方会有开口。参见图33×。光阻掩膜970在n沟道IGFET 120、124、128、130、132及134的岛160、164、168、170、172及174上方同样会有开口(未图示)。
n型主要S/D掺杂物会以超高剂量被离子植入经过光阻970的开口、经过表面介电层964中未被覆盖的区段且抵达下方单晶硅中垂直对应部分中，以便定义(a)非对称n沟道IGFET 100的n++主要源极部240M及n++主要漏极部242M，(b)延伸型漏极n沟道IGFET 104的n++主要源极部320M及n++漏极接点部334M，和(c)对称n沟道IGFET的n++主要S/D部440M、442M、520M、522M、580M、582M、640M、642M、720M、722M、780M、782M、810M、812M、840M、842M、870M及872M。n型主要S/D掺杂物也进入图中n沟道IGFET的前驱物栅极电极而将这些前驱物电极分别转换成n++栅极电极262、346、462、538、598、662、738、798、828、858及888。光阻970会被移除。
n型主要S/D掺杂物的剂量通常为2×1015至2×1016个离子/cm2，一般为7×1015个离子/cm2。该n型主要S/D掺杂物通常由砷或磷所组成。在典型情况中，砷会构成该n型主要S/D掺杂物，植入能量通常为50至100keV，一般为60至70keV。
此时，通常会在所生成的半导体结构上实施初始的尖峰退火，用以修补因被植入的n型主要S/D掺杂物所造成的晶格损坏并且将该n型主要S/D掺杂物的原子置于能量更稳定的状态中。该尖峰退火是通过提高该半导体结构的温度来进行，其会提高至1000至1200℃，一般为1100℃。在该初始尖峰退火期间被植入的p型掺杂物与n型掺杂物通常会明显扩散，因为尖峰退火温度相当高。该尖峰退火也会导致图中所示的n沟道IGFET的栅极电极中的n型主要S/D掺杂物向外散开。
随着初始尖峰退火的完成，前驱物区域240EP、242EP及250P中位于非对称n沟道IGFET 100的n++主要S/D部240M与242M外面的部分分别实质上构成其n+源极延伸区240E、n+漏极延伸区242E、及p源极侧晕环袋部250。p前驱物空主要阱区180P(现p型空阱主体材料180)中位于源极240、漏极242、及晕环袋部250外面的部分实质上构成IGFET 100的p型空阱主要主体材料部254。前驱物点线256P现实质上为点线256，其大体上界定主要主体材料部254中p型掺杂在向上移动时从中度降为轻度的地方。
前驱物区域320EP和326P中位于延伸型漏极n沟道IGFET 104的n++主要源极部320M外面的部分实质上构成其n+源极延伸区320E及其p源极侧晕环袋部326。p前驱物空主要阱区184AP(现为p型空阱主体材料184A)中位于晕环袋部326外面的部分实质上构成IGFET 104的p主体材料部328。n前驱物空主要阱区184BP(现为漏极184B)中位于n++外部漏极接点部334外面的部分实质上构成IGFET 104的n空阱漏极部336。前驱物点线332P与340P现实质上分别为点线332与340，分别大体上界定主体材料部328和漏极部336中净掺杂在向上移动时从中度降为轻度的地方。
前驱物区域440EP、442EP、450P及452P中位于对称n沟道IGFET 108的n++主要S/D部440M与442M外面的部分分别实质上会构成其n+S/D延伸区440E与442E及其p晕环袋部450与452。p前驱物主体材料部456P与458P中位于S/D区带440与442及晕环袋部450与452外面的部分实质上会构成IGFET 108的p主体材料部456与458。p前驱物满主要阱区188P中位于S/D区带440与442外面的部分实质上会构成由p主体材料部454、456、及458所形成的p型满主要阱区188。
前驱物区域520EP与522EP中位于对称n沟道IGFET112的n++主要S/D部520M与522M外面的部分分别实质上会构成其n+S/D延伸区520E与522E。p前驱物空主要阱区192P中位于S/D区带520与522外面的部分实质上会构成IGFET 112的p型主体材料空主要阱192。前驱物点线530P现在实质上为点线530，其会界定主体材料空主要阱192中的p型掺杂在向上移动时从中度降为轻度的地方。
前驱物区域580EP与582EP中位于对称n沟道IGFET116的n++主要S/D部580M与582M外面的部分分别实质上会构成其n+S/D延伸区580E与582E。p前驱物主体材料部592P与594P中位于S/D区带580与582外面的部分分别实质上会构成IGFET116的p主体材料部592与594。p前驱物满主要阱区196P中位于S/D区带580与582外面的部分实质上会构成由p主体材料部590、592、及594所形成的p型满主要阱区196。
区域640E、642E、650及652的前驱物中位于对称n沟道IGFET 120的n++主要S/D部640M与642M外面的部分分别实质上构成其n+S/D延伸区640E与642E及其p晕环袋部650与652。另一主体材料部656的p前驱物中位于S/D区带640与642及晕环袋650与652外面的部分实质上构成IGFET 126的p另一主体材料部656。满主要阱区200的p前驱物中位于S/D区带640与642外面的部分实质上构成由p主体材料部654以及656所形成的p型满主要阱区200。
区域720E及722E的前驱物中位于对称n沟道IGFET124的n++主要S/D部720M与722M外面的部分分别实质上会构成其n+S/D延伸区720E与722E。空主要阱区204的p前驱物中位于S/D区带720与722外面的部分实质上会构成IGFET 124的p型主体材料空主要阱204。
接着，参考对称原生n沟道IGFET 128、130、132及134，区域780E、782E、790、及792的前驱物中位于IGFET 128的n++主要S/D部780M与782M外面的部分分别实质上会构成其n+S/D延伸区780E与782E及其p晕环袋部790与792。区域810E与812E的前驱物中位于IGFET 130的n++主要S/D部810M与812M外面的部分分别实质上构成其n+S/D延伸区810E与812E。区域840E、842E、850以及852的前驱物中位于IGFET 132的n++主要S/D部840M与842M外面的部分分别实质上构成其n+S/D延伸区840E与842E及其p晕环袋部850与852。区域870E与872E的前驱物中位于IGFET 134的n++主要S/D部870M与872M外面的部分分别实质上构成其n+S/D延伸区870E与872E。
n沟道IGFET 108的前驱物S/D延伸区440EP与442EP、n沟道IGFET 120的S/D延伸区640E与642E的前驱物、n沟道IGFET 128的S/D延伸区780E与782E的前驱物、及n沟道IGFET 132的S/D延伸区840E与842E的前驱物的n型浅S/D延伸区植入的实施剂量远大于n沟道IGFET 100的前驱物漏极延伸区242EP、n沟道IGFET 112的前驱物S/D延伸区520EP与522EP、n沟道IGFET 116的前驱物S/D延伸区580EP与582EP、n沟道IGFET124的S/D延伸区720E与722E的前驱物、n沟道IGFET 130的S/D延伸区810E与812E的前驱物、及n沟道IGFET 134的S/D延伸区870E与872E的前驱物的n型深S/D延伸区植入。明确的说，n型浅S/D延伸区植入的剂量(1×1014至1×1015个离子/cm2，一般为5×1014个离子/cm2)通常落在n型深S/D延伸区植入的剂量(2×1013至1×1014个离子/cm2，一般为5×1013至6×1013个离子/cm2)的10倍附近。因此，IGFET 100的漏极延伸区242E、IGFET 112的S/D延伸区520E与522E、IGFET 116的S/D延伸区580E与582E、IGFET 124的S/D延伸区720E与722E、IGFET 130的S/D延伸区810E与812E、及IGFET 134的S/D延伸区870E与872E的掺杂程度全部轻于IGFET108的S/D延伸区440E与442E、IGFET 120的S/D延伸区640E与642E、IGFET 128的S/D延伸区780E与782E、及IGFET 132的S/D延伸区840E与842E。
n沟道IGFET 100的前驱物源极延伸区240EP及n沟道IGFET 104的前驱物源极延伸区320EP的n型浅源极延伸区植入的实施剂量远大于IGFET 100的前驱物漏极延伸区242EP、n沟道IGFET 112的前驱物S/D延伸区520EP与522EP、IGFET 116的前驱物S/D延伸区580EP与582EP、n沟道IGFET 124的S/D延伸区720E与722E的前驱物、n沟道IGFET 130的S/D延伸区810E与812E的前驱物、及n沟道IGFET 134的S/D延伸区870E与872E的前驱物的n型深S/D延伸区植入。如同n型浅S/D延伸区植入，n型浅源极延伸区植入的剂量(1×1014至1×1015个离子/cm2，一般为5×1014个离子/cm2)通常落在n型深S/D延伸区植入的剂量(2×1013至1×1014个离子/cm2，一般为5×1013至6×1013个离子/cm2)的10倍附近。结果，IGFET 100的漏极延伸区242E、IGFET 112的S/D延伸区520E与522E、IGFET 116的S/D延伸区580E与582E、IGFET124的S/D延伸区720E与722E、IGFET 130的S/D延伸区810E与812E、及IGFET 134的S/D延伸区870E与872E的掺杂程度全部轻于IGFET 100的源极延伸区240E及IGFET 104的源极延伸区320E。
如下文进一步说明，图中所示的n沟道IGFET的源极-主体结和漏极-主体结可能会垂直缓变，以便当位于适当位置时经由光阻掩膜970中的开口植入n型半导体掺杂物(本文称为n型结缓变掺杂物)来降低结电容。n型主要S/D植入或是n型结缓变S/D植入都能先被实施。在任一情况中，初始尖峰退火同样会修补因植入n型结缓变S/D掺杂物所造成的晶格损坏并且将该n型结缓变S/D掺杂物的原子置于能量更稳定的状态中。
光阻掩膜972如图33y所示形成在介电层962与964及栅极侧壁间隔部上，其在p沟道IGFET 102、106、110、114以及118的岛142、146A、146B、150、154及158上方会有开口。光阻掩膜972在p沟道IGFET 122及126的岛162及166上方同样会有开口(未图示)。
p型主要S/D掺杂物会以超高剂量被离子植入经过光阻972的开口、经过表面介电层964中未被覆盖的区段，且抵达下方单晶硅中垂直对应部分中，以便定义(a)非对称p沟道IGFET 102的p++主要源极部280M及p++主要漏极部282M，(b)延伸型漏极p沟道IGFET 106的p++主要源极部360M以及p++漏极接点部374M，及(c)图中所示对称p沟道IGFET的p++主要S/D部480M、482M、550M、552M、610M、612M、680M、682M、750M及752M。p型主要S/D掺杂物也会进入p沟道IGFET的前驱物栅极电极中，从而将这些前驱物电极分别转换成p++栅极电极302、386、502、568、628、702及768。光阻972会被移除。
p型主要S/D掺杂物的剂量通常为2×1015至2×1016个离子/cm2，一般为7×1015个离子/cm2。该p型主要S/D掺杂物通常由元素形式的硼或二氟化硼的形式所组成。在典型情况中，该p型主要S/D掺杂物为元素硼，植入能量通常为2至10keV，一般为5keV。
在沉积栅极电极多晶硅层之后，栅极电极多晶硅层中被指定要成为多晶硅电阻器的任何部分通常会在上面所述的掺杂步骤中一个或多个步骤期间被掺杂n型或p型半导体掺杂物。举例来说，多晶硅电阻器部分可能会被掺杂n型主要S/D掺杂物或是p型主要S/D掺杂物。
现在会在所生成的半导体结构上实施进一步尖峰退火，用以修补因植入p型主要S/D掺杂物造成的晶格损坏且将该p型主要S/D掺杂物的原子置于能量更稳定状态中。该进一步尖峰退火是通过提高该半导体结构的温度来进行，其会提高至900至1200℃，一般为1100℃。在进一步尖峰退火期间被植入的p型掺杂物与n型掺杂物通常会明显扩散，因为该进一步尖峰退火温度相当高。进一步尖峰退火也会导致图所示p沟道IGFET的栅极电极中的p型主要S/D掺杂物向外散开。
当作为n型主要S/D掺杂物元素(砷或磷)的原子大于硼原子，其作为p型主要S/D掺杂物的元素。因此，n型主要S/D植入可能造成的晶格损坏会大于硼p型主要S/D植入。在某种程度上，n型主要S/D植入之后立刻被实施的初始尖峰退火并不会修补因n型主要S/D掺杂物所造成的所有晶格损坏，所以进一步尖峰退火会修补因该n型主要S/D掺杂物所造成的其余晶格损坏。除此之外，硼的扩散速度较快，因此，相较作为n型主要S/D掺杂物的任一元素，在给定数额的高温扩散动力中，硼的扩散会更远。通过实施n型主要S/D植入以及相关联的尖峰退火之后实施p型主要S/D植入以及相关联的尖峰退火，不需要引发n型主要S/D掺杂物的明显的非预期的扩散便可以防止p型主要S/D掺杂物的非预期的扩散。
在完成该进一步尖峰退火时，前驱物区域280EP、282EP及290P中位于非对称p沟道IGFET 102的p++主要S/D部280M与282M外面的部分会分别构成其p+源极延伸区280E、其p+漏极延伸区282E、以及其n源极侧晕环袋部290。n前驱物空主要阱区182P(现在为n型空阱主体材料182)中位于源极280、漏极282、及晕环袋部290外面的部分会构成IGFET 102的n型空阱主要主体材料部294。前驱物点线296P现在为点线296，其大体上界定主要主体材料部294中n型掺杂在向上移动时从中度降为轻度的地方。
前驱物区域360EP及366P中位于延伸型漏极p沟道IGFET 106的p++主要源极部360M外面的部分分别会构成其p+源极延伸区360E及其n源极侧晕环袋部366。n前驱物空主要阱区186AP(现为n型空阱主体材料186A)中位于晕环袋部366外面的部分会构成IGFET 106的n主体材料部368。p前驱物空主要阱区186BP(现为空阱区186B)中位于p++外部漏极接点部374外面的部分会构成IGFET 106的p空阱漏极部376。前驱物点线372P与380P现在分别为点线372与380，它们大体上分别界定主体材料部368及漏极部376中净掺杂在向上移动时从中度降为轻度的地方。
前驱物区域480EP、482EP、490E及492E中位于对称p沟道IGFET 110的p++主要S/D部480M与482M外面的部分分别构成其p+S/D延伸区480E与482E及其n晕环袋部490与492。n前驱物主体材料部496P与498P中位于S/D区带480与482及晕环袋部490与492外面的部分会构成IGFET 110的n主体材料部496与498。n前驱物满主要阱区190P中位于S/D区带480与482外面的部分会构成由n主体材料部494、496及498所形成的n型满主要阱区190。
前驱物区域550EP与552EP中位于对称p沟道IGFET114的p++主要S/D部550M与552M外面的部分分别会构成其p+S/D延伸区550E与552E。n前驱物空主要阱区194P中位于S/D区带550与552外面的部分会构成IGFET 114的n型主体材料空主要阱194。前驱物点线560P现在为点线560，其会界定主体材料空主要阱194中的n型掺杂在向上移动时从中度降为轻度的位置。
前驱物区域610EP与612EP中位于对称p沟道IGFET118的p++主要S/D部610M与612M外面的部分分别会构成其p+S/D延伸区610E与612E。n前驱物主体材料部622P与624P中位于S/D区带610与612外面的部分分别会构成IGFET 118的n主体材料部622与624。n前驱物满主要阱区198P中位于S/D区带610与612外面的部分会构成由n主体材料部620、622及624所形成的n型满主要阱区198。
区域680E、682E、690及692的前驱物中位于对称p沟道IGFET 122的p++主要S/D部680M与682M外面的部分分别会构成其p+S/D延伸区680E与682E及其n晕环袋部690与692。另一主体材料部696的n前驱物中位于S/D区带680与682以及晕环袋690与692外面的部分会构成IGFET 122的n另一主体材料部696。满主要阱区202的n前驱物中位于S/D区带680与682外面的部分实质上会构成由n主体材料部694及696所形成的n型满主要阱区202。
区域750E以及752E的前驱物中位于对称p沟道IGFET 126的p++主要S/D部750M与752M外面的部分分别实质上会构成其p+S/D延伸区750E与752E。空主要阱区206的n前驱物中位于S/D区带750与752外面的部分会构成IGFET 126的n型主体材料空主要阱206。
p沟道IGFET 110的前驱物S/D延伸区480EP与482EP以及p沟道IGFET 122的前驱物S/D延伸区680EP与682EP的p型浅S/D延伸区植入的实施剂量大于p沟道IGFET 102的前驱物漏极延伸区282EP、p沟道IGFET 114的前驱物S/D延伸区550EP与552EP、p沟道IGFET 118的前驱物S/D延伸区610EP与612EP、及p沟道IGFET 126的前驱物S/D延伸区750EP与752EP的p型深S/D延伸区植入。更明确地说，p型浅S/D延伸区植入的剂量(5×1013至5×1014个离子/cm2，一般为1×1014至2×1014个离子/cm2)通常会落在p型深S/D延伸区植入的剂量(2×1013至2×1014个离子/cm2，一般为8×1013个离子/cm2)的两倍附近。所以，IGFET 102的漏极延伸区282E、IGFET 114的S/D延伸区550E与552E、IGFET118的S/D延伸区610E与612E、及IGFET 126的S/D延伸区750E与752E的掺杂程度全部会轻于IGFET 110的S/D延伸区480E与482E以及IGFET 122的S/D延伸区680E与682E。
p沟道IGFET 102的前驱物源极延伸区280EP及p沟道IGFET 106的前驱物源极延伸区360EP的p型浅源极延伸区植入的实施剂量会约略等于IGFET 102的前驱物漏极延伸区282EP、p沟道IGFET 114的前驱物S/D延伸区550EP与552EP、p沟道IGFET118的前驱物S/D延伸区610EP与6182EP、及p沟道IGFET 126的前驱物S/D延伸区750EP与752EP的p型深S/D延伸区植入。明确的说，p型浅源极延伸区植入的剂量(2×1013至2×1014个离子/cm2，一般为8×1013个离子/cm2)通常与p型深S/D延伸区植入的剂量(2×1013至2×1014个离子/cm2，一般为8×1013个离子/cm2)相同。不过，IGFET 102与106的源极侧晕环袋部290与366会减低p型浅源极延伸区掺杂物的扩散；而IGFET 114、118及126及IGFET 102的漏极侧没有会减低p型深S/D延伸区掺杂物的扩散的晕环袋部。因为硼同时为p型浅源极延伸区掺杂物及p型深S/D延伸区，所以净结果是IGFET 102的漏极延伸区282E、IGFET 114的S/D延伸区550E与552E、IGFET 118的S/D延伸区610E与612E、及IGFET 126的S/D延伸区750E与752E的掺杂程度全部轻于IGFET 102的源极延伸区280E以及IGFET 106的源极延伸区360E。
如下文所述，图中所示的p沟道IGFET的源极-主体结和漏极-主体结可能会垂直缓变，以便当位于适当位置时经由光阻掩膜972的开口植入p型半导体掺杂物(本文称为p型结缓变掺杂物)来降低结电容。p型主要S/D植入或是p型结缓变S/D植入都能先被实施。在任一情况中，另一尖峰退火同样会修补因植入p型结缓变S/D掺杂物所造成的晶格损坏且将该p型结缓变S/D掺杂物的原子置于能量更稳定的状态中。
N6.最终处理
介电层962与964的外露部会被移除。由介电材料(通常为硅氧化物)所制成的覆盖层(未图示)会形成在该结构的顶端。在该半导体结构上会实施通常为RTA的最终退火以取得所需的最终掺杂物分布并修补任何残留的晶格损坏。
使用(必要时)合适的光阻掩膜(未图示)，便可从该结构中选定的区域处移除该覆盖材料。明确地说，该覆盖材料会从图中所示IGFET的岛上方的区域处被移除，以便露出它们的栅极电极并且露出非对称IGFET 100与102的主要源极部240M与280M、IGFET 100与102的主要漏极部242M与282M、延伸型漏极IGFET104与106的主要源极部320M与360M、IGFET 104与106的漏极接点部334与374、及全部图中所示对称IGFET的主要S/D部。在栅极电极多晶硅层中被指定要成为多晶硅电阻器的任何部分中，大部分上方的覆盖材料通常会被保留，以防止在下一个操作期间沿着该多晶硅部中依此被覆盖的部分形成金属硅化物。在移除该覆盖材料的过程中，如上面提及的国际专利申请PCT/US2010/000897，律师档案编号第NS-7192WO号中所述，栅极侧壁间隔部优选的被转换成L形状。
图示IGFET的金属硅化物层会分别形成在该下方多晶硅区与单晶硅区的上方表面。这通常必须在该结构的上方表面上沉积合适的薄金属(通常为钴)层并且实施低温步骤以便让该金属与下方的硅进行反应。没有反应的金属则会被移除。第二低温步骤的实施用以完成该金属与下方硅的反应并且从而形成图示IGFET的金属硅化物层。
该金属硅化物的生成完成了非对称IGFET 100与102、延伸型漏极IGFET 104与106、以及图中所示对称IGFET的基本制造。最终的CIGFET结构如图11中所示。接着，会提供该CIGFET结构另一导电材料(未图示)，通常为金属，其会接触该金属硅化物层，以便完成图中所示的IGFET的电气接点。
N7.p型深源极/漏极延伸区掺杂物的明显斜向植入
如上所述，图33t阶段处的p型深S/D延伸区离子植入也能够以明显的倾斜方式来实施，用以调整非对称p沟道IGFET102的前驱物漏极延伸区282EP的形状。因此，漏极延伸区282E通常会明显横向延伸在前驱物栅极电极302P的下方。对称p沟道IGFET 114的前驱物S/D延伸区550EP和552EP的形状、对称p沟道IGFET 118的前驱物S/D延伸区610EP和612EP的形状、及对称p沟道IGFET 126的S/D延伸区750E和752E的前驱物的形状都可以相同方式进行调整。
此替代方式中的斜度可能非常大而让该p型深S/D延伸区植入是有角度的植入。因此，该有角度的p型S/D延伸区植入的倾角α至少为15°，通常为20°至45°。该p型深S/D延伸区植入也可以使用和p型浅源极延伸区植入明显不同的植入剂量及/或能量来实施。
请注意，非对称IGFET 102的前驱物源极延伸区280EP和前驱物漏极延伸区282EP分别由p型浅源极延伸区植入和p型深S/D延伸区植入来定义，用以实施此两种p型植入步骤的植入参数(包括p型深S/D植入的倾角与方位角参数)会经过选择，使得前驱物漏极延伸区282EP中p型深S/D延伸区掺杂物的最大浓度小于前驱物源极延伸区280EP中p型浅源极延伸区掺杂物的最大浓度，通常不会超过一半，优选的不会超过四分之一，更优选的不会超过十分之一，甚至更优选的不会超过二十分之一。换言之，前驱物源极延伸区280EP中的p型浅源极延伸区掺杂物的最大浓度会明显大于前驱物漏极延伸区282EP中的p型深S/D延伸区掺杂物的最大浓度，通常至少为2倍，优选的至少为4倍，更优选的至少为10倍，甚至更优选的至少为20倍。
p型浅源极延伸区植入和p型深S/D延伸区植入的能量与其它植入参数会在此替代例中受到控制，包含p型深S/D延伸区植入的倾角与方位角参数，所以前驱物漏极延伸区282EP中p型深S/D延伸区掺杂物的最大浓度的位置明显深过前驱物源极延伸区280EP中p型浅源极延伸区掺杂物的最大浓度的位置。更明确的说，前驱物漏极延伸区282EP中的p型深S/D延伸区植入的最大浓度的位置出现的地方通常会比前驱物源极延伸区280EP中的p型浅源极延伸区掺杂物的最大浓度的位置深至少10％，优选的至少20％，更优选的至少30％，甚至更优选的至少50％。因此，前驱物漏极延伸区282EP的延伸深度通常会大于前驱物源极延伸区280EP至少20％，优选的至少30％，更优选的至少50％，甚至更优选的至少100％。
p型浅源极延伸区植入和p型深S/D延伸区植入期间分别出现的植入范围RSE和RDE的数值是通过利用符合各自S/D延伸区280E与282E中最大全部p型掺杂物浓度的位置处的平均深度ySEPK和yDEPK之间的上述百分比差异的ySEPK和yDEPK数值，由公式6与7决定。接着，RSE和RDE范围数值便会分别用来决定p型浅源极延伸区掺杂物和p型深S/D延伸区掺杂物的合适的植入能量。如果前驱物S/D延伸区280EP与282EP的上方表面中的薄层单晶硅稍后被移除并分别将它们转换成最终的S/D延伸区280E与282E的话，公式6与7中的参数ΔySE与ΔyDE便会符合该薄单晶硅层的各自厚度。
p型浅源极延伸区植入的倾角α的数值αSE仍约为7°。因为p型浅源极延伸区植入是以几乎垂直于大体上延伸平行于该上方半导体表面的平面的方式来实施，所以非对称IGFET 102的前驱物源极延伸区280EP通常不会明显地横向延伸在前驱物栅极电极302P的下方。因为用于形成前驱物漏极延伸区282EP的p型深S/D延伸区掺杂物的有角度植入会让它明显地横向延伸在前驱物栅极电极302P的下方，所以前驱物漏极延伸区282EP会比前驱物源极延伸区280EP进一步明显地横向延伸在前驱物栅极电极302P的下方。因此，前驱物栅极电极302P和前驱物漏极延伸区282EP的重叠数额会明显超过前驱物栅极电极302P和前驱物源极延伸区280EP的重叠数额。前驱物漏极延伸区282EP上的前驱物栅极电极302P的重叠数额通常会比前驱物源极延伸区280EP上的前驱物栅极电极302P的重叠数额大至少10％，优选的至少15％，更优选的至少20％。
N8.非对称IGFET的源极/漏极延伸区中不同掺杂物的植入
如上所述，在图33o与33p的阶段处分别用于定义非对称n沟道IGFET 100的前驱物漏极延伸区242EP和前驱物源极延伸区240EP的有角度n型深S/D延伸区植入和n型浅源极延伸区植入的参数会经过选择，以便：
a.前驱物漏极延伸区242EP中的n型S/D延伸区掺杂物的最大浓度通常不会超过前驱物源极延伸区240EP中的n型浅源极延伸区掺杂物的最大浓度的一半，优选的不会超过四分之一，更优选的不会超过十分之一，甚至更优选的不会超过二十分之一；
b.前驱物漏极延伸区242EP中n型深S/D延伸区掺杂物的最大浓度出现的位置通常会深于前驱物源极延伸区240EP中n型浅源极延伸区掺杂物的最大浓度的位置至少10％，优选的至少20％，更优选的至少30％；
c.前驱物漏极延伸区242EP的延伸深度会大于前驱物源极延伸区240EP，通常至少20％，优选的至少30％，更优选的至少50％，甚至更优选的至少100％；及
e.前驱物漏极延伸区242EP上的前驱物栅极电极262P的重叠数额通常会比前驱物源极延伸区240EP上的前驱物栅极电极262P的重叠数额大至少10％，优选的至少15％，更优选的至少20％。
当利用和n型深S/D延伸区植入相同的n型掺杂物、含有相同掺杂物的粒子种类、及相同粒子离子化电荷状态来实施n型浅源极延伸区植入便会达成IGFET 100的前述规格。然而，要达成这些规格需要借助安排让该n型浅源极延伸区掺杂物的原子量高于该n型深S/D延伸区掺杂物。同样如上所示，该n型深S/D延伸区掺杂物通常是5a族元素，优选地是磷；而该n型浅源极延伸区掺杂物则为原子量高于该n型深S/D延伸区掺杂物的另一5a族元素，优选的为砷。5a族元素锑的原子量高于砷与磷，成为该n型浅源极延伸区掺杂物的另一候选元素。因此，该n型深S/D延伸区掺杂物的对应候选元素便为砷或磷。
当在图33u阶段处利用和在图33t阶段处的p型深S/D延伸区植入相同的p型掺杂物(也就是硼)来实施p型浅源极延伸区植入便会达成非对称p沟道IGFET 102的最终掺杂物分布。虽然硼是目前以硅为基础的半导体制程中非常优势的p型掺杂物，不过，已经有人针对以硅为基础的半导体制程研究出其它的p型掺杂物。要达成IGFET 102的最终掺杂物分布可能会借助于安排让p型浅源极延伸区掺杂物的原子量高于p型深S/D延伸区掺杂物。同样如上面所示，该p型深S/D延伸区掺杂物可能是3a族元素，优选的是硼；而该p型浅S/D延伸区掺杂物则为原子量高于作为该p型深S/D延伸区掺杂物的另一3a族元素，举例来说，镓或铟。
如上所述，在图33u阶段处用于定义非对称p沟道IGFET 102的前驱物源极延伸区280EP的p型浅源极延伸区植入的参数以及在图33t阶段处用于定义图33制造过程的上述变化例中前驱物漏极延伸区282EP的有角度p型深S/D延伸区植入的参数同样会各自经过选择，以便：
a.前驱物漏极延伸区282EP中p型深S/D延伸区掺杂物的最大浓度通常不会超过前驱物源极延伸区280EP中p型浅源极延伸区掺杂物的最大浓度的一半，优选的不会超过四分之一，更优选的不会超过十分之一，甚至更优选的不会超过二十分之一；
b.前驱物漏极延伸区282EP中p型深S/D延伸区掺杂物的最大浓度出现的位置通常会深于前驱物源极延伸区280EP中p型浅源极延伸区掺杂物的最大浓度的位置至少10％，优选的至少20％，更优选的至少30％，甚至更优选地至少50％；
c.前驱物漏极延伸区282EP的延伸深度会大于前驱物源极延伸区280EP，通常至少20％，优选的至少30％，更优选的至少50％，甚至更优选的至少100％；及
d.前驱物漏极延伸区282EP上的前驱物栅极电极302P的重叠数额通常会比前驱物源极延伸区280EP上的前驱物栅极电极302P的重叠数额大至少10％，优选的至少15％，更优选的至少20％。
要达成前述规格可能会借助于安排让p型浅源极延伸区掺杂物的原子量高于p型深S/D延伸区掺杂物。再次，该p型深S/D延伸区掺杂物可能是3a族元素；而该p型浅S/D延伸区掺杂物则为另一3a族元素。
N9.具有经特殊裁制晕环袋部的非对称IGFET的构成
在各自p晕环袋部250U与326U中的掺杂物分布经过特殊裁制用以降低关闭状态S-D漏电流的非对称n沟道IGFET100U与延伸型漏极n沟道IGFET 104U是根据图33的制程以和非对称n沟道IGFET 100与延伸型漏极n沟道IGFET 104相同的方式所制成，不同的是图33p阶段处的n型浅源极延伸区植入及图33q阶段处的p型源极晕环袋离子植入是以下述方式来实施，以便让IGFET 100U具备M个晕环掺杂物最大浓度位置PH并让IGFET104U具备分别对应M个晕环掺杂物最大浓度位置，取决于IGFET100U与104U是否分别替代IGFET 100与104或者是否IGFET 100与104同样被制造。
如果IGFET 100U与104U替代IGFET 100与104，图33p阶段处的n型浅源极延伸区植入会如上面所述般地利用关键光阻掩膜954来实施。让光阻954仍保持在适当位置，p型源极晕环掺杂物会以有明显角度的方式被离子植入经过光阻954的开口、经过表面介电层948中未被覆盖的区段且在复数M个不同掺杂物引入条件处抵达下方单晶硅中垂直对应部分中，以便定义(a)非对称IGFET 100U的晕环袋部250U的p前驱物(未图示)，及(b)延伸型漏极IGFET 104U的晕环袋部326U的p前驱物(亦未图示)。接着，光阻954便会被移除。
如果IGFET 100、100U、104及104U全部要被制造的话(或者如果IGFET 100与104中一个或两个及IGFET 100U与104U中一个或两个的任何组合要被制造)，那么IGFET 100与104的n浅前驱物源极延伸区240EP与320EP便会以上面配合图33p所述的方式，利用光阻掩膜954来定义。IGFET 100与104的p前驱物晕环袋部250P与326P接着便会以配合图33q所述方式，利用光阻954来定义。
额外光阻掩膜(未图示)会形成在介电层946与948上，其在非对称IGFET 100U的源极延伸区240E的位置上方及延伸型漏极n沟道IGFET 104U的源极延伸区320E的位置上方会有开口。该额外光阻掩膜会精确对齐IGFET 100U与104U的前驱物栅极电极262P与346P。该n型浅源极延伸区植入会重复实施而以高剂量将该n型浅源极延伸区掺杂物离子植入经过该额外光阻的开口、经过表面电介质948中未被覆盖的区段且抵达下方单晶硅中垂直对应部分中，以便定义(a)IGFET 100U的n+前驱物源极延伸区240EP，及(b)IGFET 104U的n+前驱物源极延伸区320EP。
让该额外光阻掩膜仍保持在适当位置，p型源极晕环掺杂物会以有明显角度的方式被离子植入经过该额外光阻中的开口，经过表面介电层948中未被覆盖的区段，且在复数M个不同掺杂物引入条件处抵达下方单晶硅中垂直对应部分中，以便定义(a)非对称IGFET 100U的晕环袋部250U的p前驱物(未图示)，以及(b)延伸型漏极IGFET 104U的晕环袋部326U的p前驱物(亦未图示)。该额外光阻会被移除。涉及该额外光阻的步骤能够在涉及光阻954的步骤之前或之后被实施。
IGFET 100U的M个晕环掺杂物最大浓度位置PH以及IGFET 104U的各自对应M个晕环掺杂物最大浓度位置分别由用于实施该p型源极晕环植入的每一种前述方式中的M个掺杂物引入条件来定义。在该p型源极晕环植入结束时，IGFET 100U的每一个晕环掺杂物最大浓度位置PHj都会横向延伸在其前驱物栅极电极262P的下方。IGFET 104U的每一个对应的晕环掺杂物最大浓度位置同样会横向延伸在其前驱物栅极电极346P的下方。
所植入p型源极晕环掺杂物会在后续高温CIGFET处理期间进一步横向与垂直扩散至该半导体主体中，用以将晕环袋部250U与326U的前驱物分别转换成p晕环袋部250U与326U。因此，IGFET 100U的晕环掺杂物最大浓度位置PH会进一步横向延伸在其前驱物栅极电极262P下方，以便横向延伸在其最终栅极电极262下方。IGFET 104U的对应晕环掺杂物最大浓度位置同样进一步横向延伸在其前驱物栅极电极346P下方，以便横向延伸在其最终栅极电极346下方。
用于实施IGFET 100U与104U的p型源极晕环植入的两种前述方式中的每一个M个掺杂物的引入条件都是由下面所组成的不同组合：植入能量、植入倾角αSH、植入剂量、p型源极晕环掺杂物的原子种类、p型源极晕环掺杂物的含有掺杂物的粒子种类、及p型源极晕环掺杂物的含有掺杂物的粒子种类的粒子离子化电荷状态。在关联M个掺杂物引入条件和上面配合图19a、20及21所述的M个编号的p型源极晕环掺杂物时，每个M个掺杂物的引入条件都会利用M个编号的p型源极晕环掺杂物中对应源极晕环掺杂物来实施。每一个掺杂物引入条件处的倾角αSH通常为至少为15°。
M个掺杂物引入条件处的p型源极晕环植入通常会被当成M个时间分离(timewise-separate)的离子植入来实施。不过，借由在操作期间适当地改变植入条件，该M个掺杂物引入条件处的p型源极晕环植入也能够作为单一个时间连续的操作来实施。该M个掺杂物引入条件处的p型源极晕环植入也能够作为多个时间分离操作的组合来实施，该多个时间分离操作中至少一个会在该M个掺杂物引入条件的二个或多个条件处以时间连续的方式来实施。
在每一个掺杂物引入条件处的p型源极晕环掺杂物的原子种类优选的是3a族元素硼。也就是，每个M个编号的p型源极晕环掺杂物中原子种类优选地是硼。不过，可以使用各种其它p型3a族原子种类，例如镓与铟，作为M个编号的p型源极晕环掺杂物。
即使所有M个编号的p型源极晕环掺杂物的原子种类都是硼，该p型源极晕环掺杂物的含有掺杂物的粒子种类仍可随着掺杂物引入条件而改变。更明确的说，元素硼及含硼化合物(例如二氟化硼)可能是在M个掺杂物引入条件处的含有掺杂物的粒子种类。
M个掺杂物引入条件的实施方式的特定参数通常会以下面的方式决定。先建立p晕环袋部250U与326U中p型源极晕环掺杂物在IGFET 100U与104U的一个或多个选定垂直位置处所需分布的通用特征。正如上面注意到的，该p型源极晕环掺杂物也存在于IGFET 100U与104U的n型源极240与320中。因此，通过IGFET 100U或104U的此选定垂直位置可能会通过其n型源极240或320，举例来说，沿着图19a中IGFET 100U的源极延伸区240E的垂直线274E。因为晕环袋250U与326U是利用相同步骤来形成且因此具有相同的p型源极晕环掺杂物分布，所以通用的晕环袋掺杂物分布特征通常仅会针对IGFET 100U与104U中的一个来建立。
通用的晕环袋掺杂物分布特征通常包含下面的数值：(a)M个不同掺杂物引入条件的数量，(b)p型源极晕环掺杂物的全部浓度NT的对应M个局部最大值的深度，及(c)p型源极晕环掺杂物在这些M个局部浓度最大值处的全部浓度NT。该p型源极晕环掺杂物的全部浓度NT的M个局部最大值的深度会被用来决定该M个各自掺杂物分布条件的植入能量的数值。
例如，该深度与浓度数值可能是在(a)图20a中掺杂物浓度峰值316处且因此沿着经由晕环袋部250U延伸至源极延伸区240E侧的垂直线314，或(b)图21a中掺杂物浓度峰值318处且因此沿着延伸穿过源极延伸区240E且穿过晕环袋250U的下方材料的垂直线274E。由于该p型源极晕环掺杂物的后植入(post-implatation)热扩散的关系，峰值318处沿着经由源极延伸区240E的直线274E的掺杂物浓度数值会略小于峰值318处的个别初始p型源极晕环掺杂物浓度数值。然而，该后植入热扩散并不明显改变沿着直线274E的峰值318的深度。这是因为直线274E也延伸穿过栅极电极262的源极侧。
另一方面，沿着经由晕环袋部250U抵达源极延伸区240E侧的垂直线314的峰值316的深度与掺杂物浓度两个数值在后植入热扩散期间都会因为晕环掺杂物最大浓度位置PH进一步移到栅极电极262更下方处的关系而改变。峰值316处沿着直线314的深度/浓度数据会与峰值318处沿着经由源极延伸区240E与栅极电极262的源极侧的直线274E的深度/浓度数据产生关联，以便用来决定M个掺杂物引入条件的植入能量的数值。不过，此关联计算非常耗时。据此，该p型源极晕环掺杂物的全部浓度NT中的对应M个局部最大值的深度以及该p型源极晕环掺杂物在这些M个局部浓度最大值处的全部浓度NT通常就是沿着经由栅极电极262的源极侧的直线274E的刚植入的数值。使用该些刚植入的数值通常比较简单而且不会明显影响该M个掺杂物引入条件的实施方式效用的最终决定结果。
植入倾角αSH、植入剂量、p型源极环掺杂物的原子种类、p型源极晕环掺杂物的含有掺杂物的粒子种类、及p型源极晕环掺杂物的含有掺杂物的粒子种类的粒子离子化电荷状态的选择都与针对M个掺杂物引入条件的实施方式所建立的通用晕环袋掺杂物分布特征选择一致。利用此信息便可决定该M个掺杂物引入条件的适当的植入能量。
更明确的说，在形成栅极介电层260或344之后但在进行该p型源极晕环掺杂物的离子植入之前可以移除预期要成为每一个晕环袋部250U或326U的前驱物的区域的上方表面中的薄层单晶硅。再次应该注意，IGFET的经掺杂的单晶硅区域中某个位置的平均深度是从大体上延伸穿过该IGFET的栅极介电层底部的平面处所测得，假设ΔySH代表沿着前驱物晕环袋部(例如晕环袋250U或326U的前驱物)顶端被移除的任何单晶硅的平均厚度。
对由离子植入经过表面介电层(例如表面电介质948)所定义的前驱物晕环袋部来说，例如晕环袋部250U或326U的前驱物，同样假设tSd代表该表面电介质的平均厚度。那么，被离子植入用以定义平均深度ySHj处在该前驱物晕环袋部中的第j个局部浓度最大值的第j个源极晕环掺杂物的范围RSHj可以近似给定如下：
RSHj＝(ySHj-ΔySH+tSd)secαSHj (8)
其中αSHj为倾角αSH的第j个数值。换种方式描述，αSHj为用以离子植入定义该前驱物源极晕环袋中第j个源极晕环掺杂物局部浓度最大值的第j个编号的源极晕环掺杂物的倾角。因为前驱物晕环袋250U或326U的倾角数值αSH至少为15°，所以，公式8中的系数secαSHj会明显大于1。在第j个p型源极晕环局部浓度最大值的每一个深度ySHj的数值处，都会从公式8处决定植入范围数值RSHj。接着，该RSHj范围数值便会分别被用来决定该M个编号的p型源极晕环掺杂物的适当的植入能量。
峰值318处沿着经由源极延伸区240E与栅极电极262的源极侧的直线274E的最大源极晕环掺杂物浓度的数值都为四分之一数值，因为由光阻掩膜954、IGFET 100U与104U的前驱物栅极电极262P与346P、以及密封介电层946所构成的掺杂物阻隔挡板会阻隔该p型源极晕环掺杂物中约四分之三的撞击离子进入预期要成为晕环袋部250U与326U的前驱物的区域中。对于以四个90°的方位角增额数值来离子植入该p型源极晕环掺杂物，对应于图21a中第j个峰值318的个别浓度的源极晕环掺杂物剂量会乘以四，以便取得第j个p型已编号的源极晕环掺杂物的全部剂量。
散乱度ΔRSHj为范围RSHj的标准差。散乱度ΔRSHj会随着范围RSHj增加而增加，根据公式8，RSHj会随着被离子植入用以定义晕环袋部250U中第j个局部浓度最大值的第j个p型源极晕环掺杂物的平均深度ySHj增加而增加。为适应散乱度ΔRSHj最终会随着平均深度ySHj增加而增加，该M个掺杂物引入条件的植入剂量通常会经过选择，以便以逐步增加的方式从最浅晕环掺杂物最大浓度位置PH-1处的最低平均深度ySH1的掺杂物引入条件变成最深晕环掺杂物最大浓度位置PH-M处的最高平均深度ySHM的掺杂物引入条件。
在p型源极晕环植入的M个掺杂物引入条件的一种实施方式中，植入能量会改变，而植入倾角αSHj、该p型源极晕环掺杂物的原子种类、该p型源极晕环掺杂物的含有掺杂物的粒子种类、及该p型源极晕环掺杂物的含有掺杂物的粒子种类的粒子离子化电荷状态都会保持恒定。此实施方式中的原子种类为由元素硼所组成的含有掺杂物的粒子种类中的硼。请注意，经离子植入的半导体掺杂物的含有掺杂物的粒子种类的粒子离子化电荷状态是指其离子化程度，此实施方式中被离子植入的硼大部分是单离子化，因此硼粒子离子化电荷状态便为单离子化。该M个掺杂物引入条件的植入剂量会经过选择以便以逐步增加方式从用于最浅晕环掺杂物最大浓度位置PH-1处的最低平均深度ySH1的植入变成用于最深晕环掺杂物最大浓度位置PH-M处的最高平均深度ySHM的植入。
本发明已经模拟前述实施方式的两个实施例。在一个实施例中，掺杂物引入条件的数量M为3。该三个植入能量分别为2，6及20keV。在该三个植入能量处硼源极晕环掺杂物中的三个刚被植入的局部浓度最大值的深度ySHj分别为0.010、0.028、及0.056μm。在该三个刚被植入的每一个局部浓度最大值处的硼源极晕环掺杂物的浓度NI约为8×1017个原子/cm3。
前述实施方式的另一实施例中掺杂物引入条件的数量M为4。该四个植入能量分别为0.5、2、6及20keV。在该四个植入能量处硼源极晕环掺杂物中四个刚被植入的局部浓度最大值的深度ySHj分别为0.003、0.010、0.028、及0.056μm。在该四个刚被植入的每一个局部浓度最大值处的硼源极晕环掺杂物的浓度NI约为9×1017个原子/cm3。对照第一实施例，本实施例中最低能量处的植入已明显平坦化非常接近该上方半导体表面的全部p型掺杂物的浓度NT。
在M个不同掺杂物引入处实施p型源极晕环植入的替代例中，可能会通过连续地改变下面一个或多个来实施该p型源极晕环植入：植入能量、植入倾角αSH、植入剂量、该p型源极晕环掺杂物的原子种类、该p型源极晕环掺杂物的含有掺杂物的粒子种类、及该p型源极晕环掺杂物的含有掺杂物的粒子种类的粒子离子化电荷状态。适当选择前述六项离子植入参数的连续变化值便会产生上述的第二晕环袋垂直轮廓，在从该上方半导体表面处沿着经由袋250U或326U抵达源极延伸区240E或320E侧的虚拟垂直线(例如IGFET 100U的垂直线314)移到IGFET 100U或104U的晕环袋250U或326U的深度y的至少50％(优选的至少60％)的深度y处时，该全部p型掺杂物的浓度NT的变化不会超过2倍，优选的不会超过1.5倍，更优选的不会超过1.25倍，而不必沿着袋250U或326U中垂直线部分抵达多个局部最大值。
接着移至非对称p沟道IGFET 102U与延伸型漏极p沟道IGFET 106U，在各自n晕环袋部290U与366U中的掺杂物分布经过特殊裁制以降低关闭状态S-D漏电流的IGFET 102U与106U是根据图33的制程以和p沟道IGFET 102与p沟道IGFET 106相同的方式所制成，不同的是图33u阶段处的p型浅源极延伸区植入及图33v阶段处的n型源极晕环袋离子植入是以下面的方式来实施，以便让IGFET 102U具备M个晕环掺杂物最大浓度位置NH并让IGFET 106U具备分别对应的M个晕环掺杂物最大浓度位置，其取决于IGFET 102U与106U是否分别替代IGFET 102与106或者IGFET 102与106是否同样被制造。
如果IGFET 102U与106U替代IGFET 102与106，图33u阶段处的p型浅源极延伸区植入会如上述般利用关键光阻掩膜960来实施。让光阻960仍保持在适当位置，该n型源极晕环掺杂物以有明显角度方式被离子植入经过光阻960的开口、经过表面介电层948中未被覆盖的区段且在复数M个不同掺杂物引入条件处抵达下方单晶硅中垂直对应部分中，以便定义(a)非对称IGFET 102U的晕环袋部290U的n前驱物(未图示)，及(b)延伸型漏极IGFET106U的晕环袋部366U的n前驱物(亦未图示)。接着，光阻960便会被移除。
如果IGFET 102、102U、106及106U全部要被制造(或者如果IGFET 102与106中一个或两个及IGFET 102U与102U中一个或两个的任何组合要被制造)，那么IGFET 102与106的p浅前驱物源极延伸区280EP与360EP便会以上面配合图33u所述的方式，利用光阻掩膜960来定义。IGFET 102与106的n前驱物晕环袋部290P与366P接着便会以配合图33v所述方式利用光阻960来定义。
另一光阻掩膜(未图示)会形成在介电层946与948上，其在非对称IGFET 102U的源极延伸区280E的位置上方及延伸型漏极n沟道IGFET 106U的源极延伸区360E的位置上方会有开口。该另一光阻掩膜会精确对齐IGFET 102U与106U的前驱物栅极电极302P与386P。该p型浅源极延伸区植入会重复实施而以高剂量将该p型浅源极延伸区掺杂物离子植入经过该另一光阻的开口、经过表面电介质948中未被覆盖的区段且抵达下方单晶硅中垂直对应部分中，以便定义(a)IGFET 102U的p+前驱物源极延伸区280EP，及(b)IGFET 106U的p+前驱物源极延伸区360EP。
让该另一光阻掩膜仍保持在适当位置，该n型源极晕环掺杂物以有明显角度方式被离子植入经过该另一光阻的开口、经过表面介电层948中未被覆盖的区段且在复数M个不同掺杂物引入条件处抵达下方单晶硅中垂直对应部分中，以便定义(a)非对称IGFET 102U的晕环袋部290U的n前驱物(未图示)，及(b)延伸型漏极IGFET 106U的晕环袋部366U的n前驱物(亦未图示)。该另一光阻会被移除。涉及该另一光阻的步骤能够在涉及光阻960的步骤之前或之后被实施。
IGFET 102U的M个晕环掺杂物最大浓度位置NH及IGFET 106U的各自对应M个晕环掺杂物最大浓度位置分别由用于实施该n型源极晕环植入的每一种前述方式中该M个掺杂物引入条件来定义。在该n型源极晕环植入结束时，IGFET 102U的每一个晕环掺杂物最大浓度位置NHj都会横向延伸在其前驱物栅极电极302P的下方。IGFET 106U的每一个对应的晕环掺杂物最大浓度位置同样会横向延伸在其前驱物栅极电极386P的下方。
所植入的n型源极晕环掺杂物会在后续CIGFET热处理期间进一步横向与垂直扩散至该半导体主体中，以将晕环袋部290U与366U的n前驱物分别转换成n晕环袋部290U与366U。因此，IGFET 102U的晕环掺杂物最大浓度位置NH会进一步横向延伸在其前驱物栅极电极302P下方，以便横向延伸在其最终栅极电极302下方。IGFET 106U的对应晕环掺杂物最大浓度位置也同样进一步横向延伸在其前驱物栅极电极386P下方，以便横向延伸在其最终栅极电极386下方。
除了下面所述之外，用于实施IGFET 102U与106U的n型源极晕环植入的前述两种方式中的M个掺杂物引入条件和用于实施IGFET 100U与104U的p型源极晕环植入的M个掺杂物引入条件相同，不过导电类型相反。
在每一个掺杂物引入条件处的n型源极晕环掺杂物的原子种类优选地是5a族元素砷。换言之，该M个编号的p型源极晕环掺杂物中每一个的原子种类优选的为砷。不过，其它的p型3a族原子种类例如磷与锑可以不同的被用作M个编号的n型源极晕环掺杂物。
当所有M个编号的p型源极晕环掺杂物的原子种类都是砷时，该n型源极晕环掺杂物的含有掺杂物的粒子种类通常不随着掺杂物引入条件而改变。明确的说，元素砷通常是该M个掺杂物引入条件处含有掺杂物的粒子种类。如果磷或锑作为任何该M个编号的n型源极晕环掺杂物，元素磷或元素锑便是对应的含有掺杂物的粒子种类。
n型源极晕环掺杂物的M个掺杂物引入条件的实施方式的特定参数会以和p型源极晕环掺杂物的M个掺杂物引入条件相同的方式来决定。
在n型源极晕环植入的M个掺杂物引入条件的一个实施方式中，植入能量会改变，而植入倾角αSHj、该n型源极晕环掺杂物的原子种类、该n型源极晕环掺杂物的含有掺杂物的粒子种类、及该n型源极晕环掺杂物的含有掺杂物的粒子种类的粒子离子化电荷状态都会保持恒定。此实施方式中的原子种类为由元素砷所组成的含有掺杂物的粒子种类中的砷。此实施方式中被离子植入的砷大部分是单离子化，因此，砷粒子离子化电荷状态便为单离子化。该M个掺杂物引入条件的植入剂量会经过选择，以便以逐步增加的方式从用于最浅晕环掺杂物最大浓度位置NH-1处的最低平均深度ySH1的植入变成用于最深晕环掺杂物最大浓度位置NH-M处的最高平均深度ySHM的植入。
本发明已经模拟该n型源极晕环植入的M个掺杂物引入条件的前述实施方式的两个实施例。在一个实施例中，掺杂物引入条件的数量M为3。该三个植入能量分别为7、34及125keV。在该三个植入能量处砷源极晕环掺杂物中的三个刚被植入的局部浓度最大值的深度ySHj分别为0.010、0.022及0.062μm。在该三个刚被植入的每一个局部浓度最大值处的砷源极晕环掺杂物的浓度NI约为1.4×1018个原子/cm3。
前述实施方式的第二实施例的掺杂物引入条件的数量M为4。该四个植入能量分别为0.5、10、40、125keV。在该四个植入能量处砷源极晕环掺杂物中四个刚被植入的局部浓度最大值的深度ySHj分别为0.002、0.009、0.025及0.062μm。在该四个刚被植入的每一个局部浓度最大值处的砷源极晕环掺杂物的浓度NI约为1.4×1018个原子/cm3。对照第一实施例，本实施例最低能量处的植入已明显平坦化非常接近该上方半导体表面的全部n型掺杂物的浓度NT。
和上面所述的p型源极晕环植入类似，n型源极晕环植入也能通过连续改变下面一个或多个来实施：植入能量、植入倾角αSH、植入剂量、该n型源极晕环掺杂物的原子种类、该n型源极晕环掺杂物的含有掺杂物的粒子种类、及该n型源极晕环掺杂物的含有掺杂物的粒子种类的粒子离子化电荷状态。适当选择前述六项离子植入参数的连续变化值便会产生上述的第二晕环袋垂直轮廓，在从该上方半导体表面处沿着经由袋290U或366U抵达源极延伸区280E或360E侧的虚拟垂直线移到IGFET 102U或106U的晕环袋290U或366U的深度y的至少50％(优选的至少60％)的深度y处时，该全部n型掺杂物的浓度NT的变化不会超过2.5倍，优选的不会超过2倍，更优选的不会超过1.5倍，甚至更优选的不会超过1.25倍，而不必沿着袋290U或366U中垂直线部分抵达多个局部最大值。
利用目前离子植入设备，若不中断离子植入操作便很难改变正在被离子植入的半导体掺杂物的原子种类、含有掺杂物的粒子种类、及含有掺杂物的粒子种类的粒子离子化电荷状态。所以，为获得快速生产量，此替代方式和p型源极晕环植入的对应替代方式通常都会通过连续地改变植入能量、植入倾角αSH、以及植入剂量之中的一个或多个来实施，而不必中断，或是明显地停止，植入操作。植入剂量通常会随着植入能量增加而增加，反之亦然。尽管植入操作被暂时中断以改变下面一个或多个：(a)正在被离子植入的半导体掺杂物的原子种类，(b)含有掺杂物的粒子种类，及(c)含有掺杂物的粒子种类的粒子离子化电荷状态，但是仍能连续改变植入能量、植入倾角αSH、及植入剂量之中的一个或多个。
此外，每一次源极晕环植入都可能由一个或多个固定条件掺杂物引入操作和一个或多个连续改变掺杂物引入操作的选定排列方式组成。每一个固定条件掺杂物引入操作都是在下面选定组合处来实施：植入能量、植入倾角αSH、植入剂量、源极晕环掺杂物的原子种类、源极晕环掺杂物的含有掺杂物的粒子种类、及源极晕环掺杂物的含有掺杂物的粒子种类的粒子离子化电荷状态。前述六项离子植入参数在每一个固定条件掺杂物引入操作期间实质上固定，并且通常会不同于任何其它固定条件掺杂物引入操作的参数的组合。
每一个连续改变掺杂物引入操作都是通过连续改变下面一个或多个来实施：植入能量、植入倾角αSH、植入剂量、源极晕环掺杂物的原子种类、源极晕环掺杂物的含有掺杂物的粒子种类、及源极晕环掺杂物的含有掺杂物的粒子种类的粒子离子化电荷状态。为获得快速生产量，每一个连续改变掺杂物引入操作都会通过连续地改变植入能量、植入倾角αSH、及植入剂量中一个或多个来实施而不必中断或是明显停止该项操作。再次地，植入剂量通常会随着植入能量增加而增加，反之亦然。
O.垂直缓变源极-主体结和漏极-主体结
IGFET的源极-主体pn结或漏极-主体pn结的垂直缓变大体上是指沿着通过源极或漏极的最重度掺杂材料的垂直线横越该结来降低净掺杂物浓度梯度。如上所述，图11CIGFET结构中的IGFET的源极-主体结和漏极-主体结可能依此方式垂直缓变。低结垂直掺杂物浓度梯度会降低源极-主体结和漏极-主体结中的寄生电容，从而让图中IGFET更快速地转换。
图34.1至34.3(统称图34)图示了CIGFET半导体结构的三个部分，其中非对称互补式IGFET 100与102、延伸型漏极互补式IGFET 104与106、及对称低漏电互补式IGFET 108与110的各自变化例100V、102V、104V、106V、108V及110V具备垂直缓变的源极-主体结和漏极-主体结。如下文的进一步解释，延伸型漏极IGFET 104V或106V中仅有源极-主体结324或364为垂直缓变。非对称IGFET 100V或102V的源极-主体结246或286以及漏极-主体结248或288都是垂直缓变。对称IGFET 108V或110V的S/D-主体结446与448或486与488都是垂直缓变。
除结缓变之外，图34中IGFET 100V、102V、104V、106V、108V及110V分别实质上与图11中的IGFET 100、102、104、106、108及110相同。所以，每一个IGFET 100V、102V、104V、106V、108V或110V包含对应IGFET 100、102、104、106、108或110中的所有组件，只要修正S/D结使其包含垂直结缓变即可。
非对称IGFET 100V与102V出现在对应于图11.1的图34.1中。n沟道IGFET 100V的垂直结缓变是利用重度掺杂n型下方源极部240L及重度掺杂n型下方漏极部242L来达成，其分别位于主要源极部240M及主要漏极部242M下方。虽然重度掺杂的n+下方源极部240L及n+下方漏极部242L的掺杂程度分别轻过n++主要源极部240M及n++主要漏极部242M，不过，n+下方源极部240L却垂直接续n++主要源极部240M。n+下方源极部240L的n型掺杂轻于n++主要源极部240M会造成源极-主体结246中沿着下方源极部240L延伸的部分中的垂直掺杂物浓度梯度下降。
如图11.1与12的实施例，在图34.1的实施例中，n+漏极延伸区242E会延伸在n++主要漏极部242M的下方。n+下方漏极部242L优选的是延伸在漏极延伸区242E的下方。也就是如图34.1的实施例中所示，下方漏极部242L优选的是延伸到比漏极延伸区242E更深的地方。接着，n+下方漏极部242L的n型掺杂轻于n++主要漏极部242M造成漏极-主体结248中沿着下方漏极部242L延伸的部分中的垂直掺杂物浓度梯度下降。虽然仍延伸到比主要漏极部242M更深的地方，不过，下方漏极部242L也可能延伸到比漏极延伸区242E更浅的地方。在此情况中，漏极延伸区242E会帮助下方漏极部242L降低漏极-主体结248的下方部分中的垂直掺杂物浓度梯度。
对源极含有主要部与下方较轻度掺杂的下方部以达到垂直缓变源极-主体pn结、且漏极含有主要部与下方较轻度掺杂的下方部以达到垂直缓变漏极-主体pn结的IGFET来说，假设ySL与yDL分别代表下方源极部的最大深度与下方漏极部的最大深度。因此，IGFET 100V的源极深度yS会等于其下方源极部深度ySL。在图34.1的优选实施例中，下方漏极部242L延伸到比漏极延伸区242E更深的地方，因此，IGFET 100V的漏极深度yD会等于其下方漏极部深度yDL。
应注意，IGFET 100的源极深度yS通常为0.08至0.20μm，一般为0.14μm，IGFET 100V的源极深度yS通常为0.15至0.25μm，一般为0.20μm。因此，下方源极部240L将导致源极深度yS大幅增加。同样应注意，IGFET 100的漏极深度yD通常为0.10至0.22μm，一般为0.16μm，IGFET 100V的漏极深度yD通常为0.15至0.25μm，一般为0.20μm。因此，尽管增额略小于源极深度yS，但是下方漏极部242L仍导致漏极深度yD大幅增加。在图34.1的优选实施例中，IGFET 100V的源极深度yS与漏极深度yD几乎相同。
IGFET 100V的下方源极部240L与下方漏极部242L两者都是由n型结缓变S/D掺杂物来定义。借助于图35a、35b与35c(统称图35)以及图36a、36b与36c(统称图36)有助于了解n型结缓变掺杂物如何降低非对称IGFET 100V的源极-主体结246与漏极-主体结248中的垂直掺杂物浓度梯度。图35表现了示范性掺杂物浓度和沿着穿过源极部240M与240L并且穿过空阱主要主体材料部254的垂直线274M的深度y的函数关系。图36表现了示范性掺杂物浓度和沿着穿过漏极部242M与242L(及242E)且穿过主体材料部254的垂直线278M的深度y的函数关系。
图35a与36a分别类似于IGFET 100的图14a与18a，明确显示了个别半导体掺杂物沿着垂直线274M与278M的浓度NI，该半导体掺杂物垂直地定义缓变结IGFET 100V的区域136、210、240M、240E、240L、242M、242E、242L、250以及254并且因此分别建立下面区域中的垂直掺杂物轮廓：(a)源极部240M与240L以及空阱主体材料部254的下方材料，以及(b)漏极部242M、242E与242L以及主体材料部254的下方材料。图35a与36a中的曲线240L′与242L′代表定义各自下方源极部240L与下方漏极部242L的n型结缓变S/D掺杂物的浓度NI(此处仅有垂直)。图35a与36a中的其它曲线的意义和图14a与18a中相同。
分别类似于IGFET 100的图14b与18b，图35b与36b各自显示了区域136、210、240M、240L、242M、242E、242L、250及254中全部p型掺杂物与全部n型掺杂物沿着IGFET 100V的垂直线274M与278M的浓度NT。图35b与36b中的曲线240L″与242L″分别对应于下方源极部240L与下方漏极部242L。因此，图35b中的曲线240L″代表图35a中曲线240L′、240M′及240E′中对应部分的总和；而图36b中的曲线242L″则代表图36a中曲线242L′、242M′及242E′中对应部分的总和。图35b与36b中的其它曲线与曲线段与图14b与18b中有相同含义，不同的是图35b中的曲线240M″现在代表图35a中曲线240M′、240E′及240L′中对应部分的总和；图36b中的曲线242M″代表图36a中曲线242M′、242E′及242L′中对应部分的总和；而图36b中的曲线242E″则代表图36a中曲线242E′、242M′及242L′中对应部分的总和。图35b中的组件符号240″对应于源极240且代表曲线段240M″与240L″的组合。图36b中组件符号242″对应于漏极242且代表曲线段242M″、242L″及242E″的组合。
图35c与36c分别类似于IGFET 100的图14c与18c，其表示沿着IGFET 100V的垂直线274M与278M的净掺杂物浓度NN。图35c与36c中的曲线段240L*与242L*分别代表下方源极部240L与下方漏极部242L中的净n型掺杂物的浓度NN。图35c与36c中的其它曲线与曲线段的与图14c与18c中有相同含义。图35c中的组件符号240*对应于源极240且代表曲线段240M*与240L*的组合。图36c中的组件符号242*对应于漏极242且代表曲线段242M*、242L*及242E*的组合。
如图35a中的曲线240L′与240M′所示，n型结缓变S/D掺杂物会在源极240中沿着源极240的n型主要S/D掺杂物的最大浓度位置下方的子表面位置达到最大浓度。曲线240L′与240M′还表示了源极240中n型结缓变S/D掺杂物的最大浓度小于源极240中n型主要S/D掺杂物的最大浓度。图35a中的曲线240L′与240E′显示出源极240中n型结缓变S/D掺杂物的最大浓度会沿着垂直线274M出现在比源极240中的n型浅源极延伸区掺杂物更大的深度处，且其沿着垂直线274M的数值小于源极240中的n型浅源极延伸区掺杂物。现在参考图36a中的曲线240M′与240L′，表示了该n型结缓变S/D掺杂物会在漏极242中沿着漏极242中n型主要S/D掺杂物的最大浓度位置下方的子表面位置达到最大浓度。此外，曲线242L′与242M′还表示了漏极242中n型结缓变S/D掺杂物的最大浓度小于漏极242中n型主要S/D掺杂物的最大浓度。图36a中的曲线242L′与242E′显示出，在图34.1、35及36的实施例中，漏极242中的n型结缓变S/D掺杂物的最大浓度会出现在比漏极242中的n型深S/D延伸区掺杂物更大的深度处，且其数值小于漏极242中的n型深S/D延伸区掺杂物。
参考图35b与36b，源极240与漏极242中n型结缓变S/D掺杂物的分布会受到控制，因此代表源极240与漏极242中的全部n型掺杂物的浓度NT的曲线240″与242″的形状取决于源极-主体结246与漏极-主体结248附近的n型结缓变S/D掺杂物。分别比较图35a与36a中的曲线240″与242″和图14a与18a中的曲线240″与242″便能清楚看见此结果。因为n型结缓变S/D掺杂物的最大掺杂物浓度低于源极240与漏极242的n型主要S/D掺杂物，所以在任何特殊掺杂物浓度处，n型结缓变S/D掺杂物的垂直浓度梯度都低于该n型主要S/D掺杂物。结果，该n型结缓变S/D掺杂物会在结246与248附近造成源极240与漏极242的n型垂直掺杂物梯度下降。该减小的结垂直掺杂物浓度梯度反映在图35c与36c的曲线240*与242*中。
p沟道IGFET 102V的垂直结缓变是利用重度掺杂p型下方源极部280L及重度掺杂p型下方漏极部282L来达成，分别位于主要源极部280M及主要漏极部282M的下方。再度参见图34.1。尽管为重度掺杂，但是p+下方源极部280L以及下方漏极部282L的掺杂程度分别轻于p++主要源极部280M以及p++主要漏极部282M。p+下方源极部280L垂直接续p++主要源极部280M。由于下方源极部280L较轻度p型掺杂的关系，源极-主体结286中沿着下方源极部280L延伸的部分中的垂直掺杂物浓度梯度会下降。
如图11.1与12的实施例，在图34.1的实施例中，p+漏极延伸区282E会延伸在p++主要漏极部282M的下方。p+下方漏极部282L接着延伸在漏极延伸区282E的下方。换言之，在图34.1的实施例中，下方漏极部282L延伸到比漏极延伸区282E更深的地方。下方漏极部282L的p型掺杂轻于主要漏极部282M同样造成漏极-主体结288中沿着下方漏极部282L延伸的部分的垂直掺杂物浓度梯度下降。和上面所述n沟道IGFET 100V类似，虽然仍延伸到比主要漏极部282M更深的地方，不过，p沟道IGFET 102V的下方漏极部282L可以延伸到比漏极延伸区282E更浅的地方。因此，漏极延伸区282E帮助下方漏极部282L降低漏极-主体结288的下方部分中的垂直掺杂物浓度梯度。
IGFET 102V的源极深度yS等于其下方源极部深度ySL。在图34.1的优选实施例中，下方漏极部282L延伸到比漏极延伸区282E更深的地方，因此IGFET 102V的漏极深度yD等于其下方漏极部深度yDL。应注意，IGFET 102的源极深度yS通常为0.05至0.15μm，一般为0.10μm，IGFET 102V的源极深度yS通常为0.08至0.20μm，一般为0.12μm。因此，下方源极部280L导致源极深度yS大幅增加。同样应注意，IGFET 100的漏极深度yD通常为0.08至0.20μm，一般为0.14μm，IGFET 100V的漏极深度yD通常为0.10至0.25μm，一般为0.17μm。因此，下方漏极部242L仍会导致漏极深度yD大幅增加。在图34.1的优选实施例中，IGFET 102V的漏极深度yD远大于其源极深度yS。
IGFET 102V的下方源极部280L与下方漏极部282L由p型结缓变S/D掺杂物来定义。相对于p型主要S/D掺杂物的掺杂物分布的p型缓变结S/D掺杂物的掺杂物分布受控制的方式和相对于n型主要S/D掺杂物的掺杂物分布的n型缓变结S/D掺杂物的掺杂物分布受控制的方式相同。在每个源极280与漏极282中，该p型结缓变S/D掺杂物因而会沿着该p型主要S/D掺杂物的最大浓度位置下方的一子表面位置达到最大浓度。同样，在每个源极280与漏极282中的p型结缓变S/D掺杂物的最大浓度小于该p型主要S/D掺杂物。明确地说，源极280与漏极282中的p型结缓变S/D掺杂物的分布会受到控制，以便源极280与漏极282中的全部p型掺杂物的浓度取决于源极-主体结286与漏极-主体结288附近的p型结缓变S/D掺杂物。该p型结缓变S/D掺杂物因而会在结286与288附近导致源极280与漏极282中的p型垂直掺杂物浓度梯度下降。
延伸型漏极IGFET 104V与106V出现在对应于图11.2的图34.2中。n沟道IGFET 104V的垂直源极结缓变是利用重度掺杂n型下方源极部320L来达成，其位于主要源极部320M的下方并且垂直接续该主要源极部320M。尽管为重度掺杂，但是n+下方源极部320L的掺杂程度轻于n++主要源极部320M。由于下方源极部320L的n型掺杂轻于主要源极部320M的关系，源极-主体结324中沿着下方源极部320L延伸的部分的垂直掺杂物浓度梯度会下降。提供n+下方源极部320L的副作用是IGFET 104V在岛144B中的n++漏极接点部/主要漏极部334的正下方会包含重度掺杂的n型中间部910。n+中间部910会构成漏极184B的部分但对IGFET 104V的操作并没有任何明显影响。
下方源极部320L与中间漏极部910由n型结缓变S/D掺杂物来定义。前面关于n型结缓变S/D掺杂物如何在结246与248附近造成IGFET 100V的S/D区带240与242中的n型垂直掺杂物浓度梯度下降的论述适用于在源极-主体结324附近降低IGFET104V的源极320中的n型垂直掺杂物浓度梯度。所以，IGFET 104V的源极320中的n型结缓变S/D掺杂物的分布会受到控制，以便源极320中的全部n型掺杂物的浓度取决于源极-主体结324附近的n型结缓变S/D掺杂物。因此，该n型结缓变S/D掺杂物会在源极-主体结324附近造成源极320中的n型垂直掺杂物浓度梯度下降。
p沟道IGFET 106V的垂直源极结缓变同样是利用重度掺杂p型下方源极部360L来达成，其位于主要源极部360M的下方并且垂直接续该主要源极部360M。再次参见图34.2。p+下方源极部360L的掺杂程度轻于p++主要源极部360M。因此，源极-主体结364中沿着下方源极部360L延伸的部分中的垂直掺杂物浓度梯度会下降。副作用是IGFET 106V在岛146B中的p++漏极接点部/主要漏极部374的正下方会包含重度掺杂的p型中间部912。N+中间漏极部912对IGFET 106V的操作并没有任何明显影响。
下方源极部360L与中间漏极部912由p型结缓变S/D掺杂物来定义。前面关于n型结缓变S/D掺杂物如何在源极-主体结324附近造成IGFET 104V的源极区带320中的n型垂直掺杂物浓度梯度下降的论述适用于在源极-主体结364附近降低IGFET 106V的源极360中的n型垂直掺杂物浓度梯度。也就是，IGFET 106V的源极360中的p型结缓变S/D掺杂物的分布会受到控制，因此源极360中的全部p型掺杂物的浓度取决于源极-主体结364附近的p型结缓变S/D掺杂物。该p型结缓变S/D掺杂物因而会在源极-主体结364附近造成源极360中的p型垂直掺杂物浓度梯度下降。
对称低漏电IGFET 108V与110V出现在对应于图11.3的图34.3中。n沟道IGFET 108V的垂直结缓变是利用大部分相同的重度掺杂n型下方S/D部440L与442来达成，它们分别位于主要S/D部440M与442M的下方且分别垂直接续主要S/D部440M与442M。尽管为重度掺杂，但是n+下方S/D部440L与442L的掺杂程度轻于n++主要S/D部440M与442M。下方S/D部440L与442L的掺杂轻于主要S/D部440M与442M且分别会造成S/D-主体结446与448中分别沿着下方S/D部440L与442L延伸的部分中的垂直掺杂物浓度梯度下降。
下方S/D部440L与442L由n型结缓变S/D掺杂物来定义。借助于图37a、37b与37c(统称图37)有助于了解该n型结缓变S/D掺杂物如何降低对称IGFET 108V的S/D-主体结446与448中的垂直掺杂物浓度梯度。图37表现了示范性掺杂物浓度和沿着穿过S/D部440M与440L或442M与442L且穿过下方满阱主要主体材料部456与454的垂直线474或476的深度y的函数关系。
图37a类似于IGFET 108的图31a，其明确地表示了个别半导体掺杂物沿着垂直线474或476的浓度NI，该半导体掺杂物垂直地定义缓变结IGFET 108V的区域136、440M、440E、440L、442M、442E、442L、450、452、454、456及458并且因此分别建立S/D部440M与440L或442M与442L及满阱主体材料部454与456的下方材料中的垂直掺杂物轮廓。曲线440L′或442L′代表定义下方S/D部440L或442L的n型结缓变S/D掺杂物的浓度NI(此处仅有垂直)。图37a中的其它曲线的与图31a有相同含义。由于空间限制的关系，代表S/D区带440或442中n型浅S/D延伸区掺杂物沿着直线474或476的浓度NI的曲线440E′或442E′并未标记在图37a中，但却完全位于曲线440M′或442M′的下方且可轻易辨识，尤其是通过检测标记着曲线440E′或442E′的类似的图31a。
类似于IGFET 108的图31b，图37b各自显示区域136、440M、440L、442M、442L、454及456中全部p型掺杂物与全部n型掺杂物沿着IGFET 108V的垂直线474或476的浓度NT。图37b中的曲线440L″或442L″对应于下方S/D部440L或442L。图37b中的曲线440L″或442L″因此代表图37a中曲线440L′、440M′及440E′或曲线442L′、442M′及442E′中对应部分的总和。图37b中的其它曲线与曲线段与图31b中有相同含义，不同的是图37b中的曲线440M″或442M″现在代表图37a中曲线440M′、440E′及440L′或曲线442M′、442E′及442L′中对应部分的总和。图37b中的组件符号440″或442″对应于S/D区带440或442且代表曲线段440M″与440L″或曲线段442M″与442L″的组合。
图37c类似于IGFET 108的图31a，表示沿着IGFET108V的垂直线474或476的净掺杂物浓度NN。图37c中的曲线段440L*或442L*代表下方S/D部440L或442L中的净n型掺杂物的浓度NN。图37c中的其它曲线与曲线段的与图31c中有相同含义。图37c中的组件符号440*或442*对应于S/D区带440或442且代表曲线段440M*与440L*或442M*与442L*的组合。
图37a中的曲线440L′与440M′或442L′与442M′表示了n型结缓变S/D掺杂物会在每一个S/D区带440或442中沿着该S/D区带440或442的n型主要S/D掺杂物的最大浓度位置下方的子表面位置达到最大浓度。此外，曲线440L′与440M′或442L′与442M′表示了每一个S/D区带440或442中n型结缓变S/D掺杂物的最大浓度小于该S/D区带440或442中n型主要S/D掺杂物的最大浓度。曲线440L′与440E′(图中未标记)或442L′与442E′(图中未标记)表示了S/D区带440或442中的n型结缓变S/D掺杂物的最大浓度会沿着垂直线474或476出现在比S/D区带440或442中的n型浅源极延伸区掺杂物更大的深度处，而且其沿着垂直线474或476的数值小于S/D区带440或442中的n型浅源极延伸区掺杂物。
参考图37b，S/D区带440或442中n型结缓变掺杂物的分布会受到控制，因此代表该S/D区带440或442中的全部n型掺杂物的浓度NT的曲线440″或442″的形状取决于S/D-主体结446或448附近的n型结缓变S/D掺杂物。比较图37a中的曲线440″或442″和图31a中的曲线440″或442″。因为在每个S/D区带440或442中的n型结缓变S/D掺杂物的最大掺杂物浓度低于n型主要S/D掺杂物，所以在任何特殊掺杂物浓度处，n型结缓变S/D掺杂物的垂直浓度梯度低于该n型主要S/D掺杂物。据此，该n型结缓变S/D掺杂物会在S/D-主体结446或448附近造成每一个S/D区带440或442中的n型垂直掺杂物梯度下降。该减小的结垂直掺杂物浓度梯度反映在图37c中的曲线440*或442*中。
p沟道IGFET 110V的垂直结缓变是利用大部分相同的重度掺杂p型下方S/D部480L与482来达成，分别位于主要S/D部480M与482M的下方且分别垂直接续主要S/D部480M与482M。再次参见图34.3。尽管为重度掺杂，p+下方S/D部480L与482L的掺杂程度分别轻于p++主要S/D部480M与482M。下方S/D部480L或482L中较轻度的p型掺杂造成S/D-主体结446或448中沿着下方S/D部480L或482L延伸的部分中的垂直掺杂物浓度梯度下降。
IGFET 110V的下方S/D部480L与482L由p型结缓变S/D掺杂物来定义。相对于p型主要S/D掺杂物的掺杂物分布的p型缓变结S/D掺杂物的掺杂物分布受控制的方式和相对于n型主要S/D掺杂物的掺杂物分布的n型缓变结S/D掺杂物的掺杂物分布受控制的方式相同。在每一个S/D区带480或482中，该p型结缓变S/D掺杂物因此会沿着该p型主要S/D掺杂物的最大浓度位置下方的子表面位置达到最大浓度。同样，在每一个S/D区带480或482中的p型结缓变S/D掺杂物的最大浓度小于该p型主要S/D掺杂物。更明确的说，每一个S/D区带480或482中的p型结缓变S/D掺杂物的分布会受到控制，以便该S/D区带480或482中的全部p型掺杂物的浓度取决于S/D-主体结486或488附近的p型结缓变S/D掺杂物。该p型结缓变S/D掺杂物因此会在结486或488附近导致每一个S/D区带480或482中的p型垂直掺杂物浓度梯度下降。
关于对称低漏电IGFET 108与110中垂直结缓变的处理和它们使用满主要阱区188与190无关。据此，不论是否使用p型满主要阱、p型空阱或未使用任何p型阱，每个其它图示的对称n沟道IGFET都可能具备一对重度掺杂的n型下方S/D部以获得垂直结缓变。不论是否使用n型满主要阱、n型空阱或未使用任何n型阱，每个其它图示的对称p沟道IGFET同样可能具备一对重度掺杂的p型下方S/D部以获得垂直结缓变。
如上所述，n沟道IGFET的n型结缓变植入是在进行初始尖峰退火之前当光阻掩膜970位于适当位置时结合n型主要S/D植入来实施。n型结缓变S/D掺杂物会以高剂量被离子植入经过光阻970的开口、经过表面介电层964中未被覆盖的区段且抵达下方单晶硅中垂直对应部分中以便定义(a)非对称IGFET 100的n+下方源极部240L及n+下方漏极部242L，(b)延伸型漏极IGFET 104的n+下方源极部320L及n+中间漏极部910，(c)对称n沟道IGFET108的n+下方S/D部440L与442L，及(d)其它图示每个对称n沟道IGFET的一对大部分相同的n+下方S/D部(未图示)。
n型主要S/D掺杂物及n型结缓变S/D掺杂物都会通过该上方半导体表面中实质上相同的材料，也就是，表面介电层964。为获得上述n型主要掺杂物分布及n型结缓变掺杂物分布，该n型主要S/D植入及n型结缓变S/D植入的植入能量经过选择，以便该n型结缓变S/D植入的植入范围大于该n型主要S/D植入。这使得该n型结缓变S/D掺杂物被植入到比该n型主要S/D掺杂物更大的平均深度处。此外，该n型结缓变S/D掺杂物还以低于该n型主要S/D掺杂物的合适的剂量被植入。
当该n型主要S/D掺杂物以上面给定剂量植入时，该n型结缓变S/D掺杂物的较低剂量通常为1×1013至1×1014个离子/cm2，一般为3×1013至4×1013个离子/cm2。该n型结缓变S/D掺杂物(通常由磷或砷组成)的原子量通常低于该n型主要S/D掺杂物。在典型情况中，砷构成该n型主要S/D掺杂物而原子量较低的磷则构成该n型结缓变S/D掺杂物，该n型结缓变S/D掺杂物的植入能量通常为20至100keV，一般为100keV。另或者，该n型结缓变掺杂物可由和该n型主要S/D掺杂物相同元素组成且因而有相同原子量。在这种情况下，该n型结缓变掺杂物会以高于该n型主要S/D掺杂物的适当的植入能量被植入。
同样如上所述，p沟道IGFET的p型结缓变植入同样是在进行进一步尖峰退火之前当光阻掩膜972位于适当位置时结合p型主要S/D植入来实施。该p型结缓变S/D掺杂物以高剂量被离子植入经过光阻972的开口、经过表面介电层964中未被覆盖的区段且抵达下方单晶硅中垂直对应部分以定义(a)非对称IGFET 102的p+下方源极部280L及p+下方漏极部282L，(b)延伸型漏极IGFET106的p+下方源极部360L及p+中间漏极部912，(c)对称p沟道IGFET 108的p+下方S/D部480L与482L，及(d)其它图示每个对称p沟道IGFET的一对大部分相同的p+下方S/D部(未图示)。
如同n型主要S/D掺杂物以及n型结缓变S/D掺杂物，该p型主要S/D掺杂物以及p型结缓变S/D掺杂物都会通过该上方半导体表面中实质上相同的材料，也就是，再次为表面介电层964。为获得必需的p型主要掺杂物分布以及p型结缓变掺杂物分布，该p型主要S/D植入以及p型结缓变S/D植入的植入能量会经过选择，以便该p型结缓变S/D植入的植入范围大于该p型主要S/D植入。因此，该p型结缓变S/D掺杂物会被植入到比该p型主要S/D掺杂物更大的平均深度处。该p型结缓变S/D掺杂物也会以低于该p型主要S/D掺杂物的合适的剂量被植入。
以上述给定剂量来植入该p型主要S/D掺杂物，该p型结缓变S/D掺杂物的较低剂量通常为1×1013至1×1014个离子/cm2，一般为4×1013个离子/cm2。如同该p型主要S/D掺杂物，该p型结缓变S/D掺杂物通常由元素形式的硼组成。植入能量通常为10至30keV，一般为15至20keV。
P.具有经多重植入源极延伸区的非对称IGFET
P1.具有经多重植入源极延伸区的非对称n沟道IGFET的结构
图38图示了根据本发明所组态的图11中CIGFET半导体结构的变化例的n沟道部分。图38的n沟道半导体结构包括对称低电压低漏电高VT n沟道IGFET 108、对称低电压低VT n沟道IGFET 112、及非对称高电压n沟道IGFET 100的变化例100W。除了下文所述之外，非对称高电压n沟道IGFET 100W的组态实质上会与图11.1中的IGFET 100相同。
取代n型源极240，非对称IGFET 100W具有一n型源极980，由超重度掺杂主要部980M以及较轻度掺杂横向延伸区980E所组成。尽管横向源极延伸区980E的掺杂程度轻于n++主要源极部980M，但是仍为重度掺杂。源极980的外部电触点通过主要源极部980M来达成。n+横向源极延伸区980E与n+横向漏极延伸区242E会沿着该上方半导体表面终止沟道区带244。栅极电极262会延伸在横向源极延伸区980E的部分的上方，但通常不会延伸在n++主要源极部980M的任何一部分的上方。
漏极延伸区242E的掺杂程度轻于源极延伸区980E，其和非对称IGFET 100的漏极延伸区242E的掺杂程度轻于源极延伸区240E类似。不过和IGFET 100不同的是，源极延伸区980E由在至少两个分离植入操作中离子植入n型半导体掺杂物来定义。源极延伸区植入通常在下面的条件下实施：定义源极延伸区980E的全部n型半导体掺杂物的浓度会在源极980中局部到达至少两个分别对应的子表面浓度最大值。这使得源极延伸区980E中的垂直掺杂物轮廓按照所需方式组态。
在IGFET 100W中定义源极延伸区980E的每个子表面浓度最大值通常出现在源极980中的不同子表面位置处。更明确的说，这些子表面最大浓度位置中每一个通常至少部分存在于源极延伸区980E中。这些最大浓度位置中每一个通常会完全横向延伸跨越源极延伸区980E。明确的说，位于小于主要源极部980M的深度ySM的平均深度y处的此最大浓度位置通常从晕环袋部250至少延伸到源极部980M。位于大于主要源极部980M的深度ySM的平均深度y处的另一此最大浓度位置则从源极部980M下方的晕环袋部250延伸到场绝缘区138。由于该n型半导体掺杂物通常被离子植入以定义源极延伸区980E的方式，源极延伸区980E的一个或多个最大浓度位置通常会延伸到主要源极部980M中。
IGFET 100W的主要源极部980M与主要漏极部242M由以和IGFET 100的主要源极部240M与主要漏极部242M相同的方式离子植入n型主要S/D掺杂物来定义。因此，定义IGFET 100W的主要源极部980M的n型掺杂物的浓度会局部达到源极980(明确说是主要源极部980M)中另一子表面浓度最大值。所以，定义源极980的掺杂物的浓度会局部抵达源极980中总共至少三个子表面浓度最大值，一个子表面浓度最大值在主要源极部980M中而至少其它两个子表面浓度最大值在源极延伸区980E中，源极延伸区980E中的该二个或多个最大浓度位置中的至少一个通常会延伸到主要源极部980M中。换言之，主要源极部980M是由伴随源极980(明确的说，主要源极部980M)中全部n型掺杂物的浓度中至少一个子表面最大值的掺杂物分布来定义，而源极延伸区980E则是由伴随源极980(明确的说，源极延伸区980E)中全部n型掺杂物的浓度的至少两个其它子表面最大值的掺杂物分布来定义。
用于定义源极延伸区980E的一个离子植入操作通常会用来定义漏极延伸区242E。用于定义IGFET 100W的主要源极部980M与主要漏极部242M的主要S/D离子植入操作通常会被实施以便让IGFET 100W的漏极延伸区242E延伸到比其主要漏极部242M更深的地方，方式和IGFET 100的漏极延伸区242E延伸到比其主要漏极部242M更深的地方相同。IGFET 100W的源极延伸区980E因此通常会延伸到比主要源极部980M更深的地方。
用于定义源极延伸区980E的至少一个离子植入操作不会被用来定义漏极延伸区242E。所以，IGFET 100W相对于其横向延伸区980E与242E并不对称。此外，p晕环袋部250也会沿着源极延伸区980E延伸到沟道区带244中。这会让沟道区带244相对于源极980与漏极242不对称，从而让IGFET 100W具有进一步的非对称性。
IGFET 100W的源极980的组态和非对称缓变结高电压n沟道IGFET 100V的源极240类似。如图35a所示，定义IGFET100V的源极240的个别n型半导体掺杂物的浓度会在其源极240局部抵达三个子表面浓度最大值。这三个子表面浓度最大值分别定义主要源极部240M、源极延伸区240E、及提供垂直源极-主体结缓变的下方源极部240L。沿着穿过源极980的垂直线274M的个别掺杂物分布通常会类似于沿着穿过IGFET 100V的源极240的直线274M的个别掺杂物分布，如图35a所示。同样，沿着穿过源极980的直线274M的全部掺杂物分布和净掺杂物轮廓通常类似于沿着穿过IGFET 100V的源极240的直线274M的全部掺杂物分布和净掺杂物轮廓，分别如图35b与35c所示。
缓变结IGFET 100V的源极延伸区240E与下方源极部240L的结合类似于IGFET 100W的源极延伸区980E。一个显著差别为：相较于定义IGFET 100V的下方源极部240L的n型半导体掺杂物的最大浓度的子表面位置，定义IGFET 100W的源极延伸区980E的n型半导体掺杂物的最大浓度的子表面位置中的每一个通常会进一步朝漏极242横向延伸。如下所述，这是由于在实施定义IGFET 100W的源极延伸区980E的n型离子植入中所使用的掺杂物阻隔程序所致。另一个差别为，源极延伸区980E中最深子表面浓度最大值的位置处的n型半导体掺杂物浓度可能会大于在IGFET 100V中定义下方源极部240L的子表面浓度最大值的位置处的n型半导体掺杂物浓度。
图38的n沟道结构包括隔离中度掺杂n型阱区982，其位于场绝缘区138的下方及IGFET 100W的深n阱区210和IGFET 108的n型主要阱区188之间。n阱982让IGFET 100W与108彼此电气隔离。在n沟道IGFET 100W不相邻另一n沟道IGFET的实施例中可删除n阱982。
含有图38的n沟道结构的较大型半导体结构大体上可包含上述的任何其它IGFET。除此之外，较大型半导体结构可能还包含非对称高电压p沟道IGFET 102的变化例，其p型源极组态和n型源极980相同，不过导电类型相反。
借助于图39a、39b及39c(统称图39)和图40a、40b及40c(统称图40)有助于进一步了解非对称IGFET 100W的源极980中的掺杂特征。在图39与40典型实施例中，源极延伸区980E是利用n型浅S/D延伸区掺杂物和n型深S/D延伸区掺杂物所实施的两个分离的半导体掺杂物离子植入操作来定义。如下面配合图41a至41f的讨论，因为该n型浅S/D延伸区植入是利用光阻掩膜950来实施，所以利用光阻950的p型S/D晕环植入会被用来定义IGFET100W的p晕环袋部250。图39为示范性掺杂物浓度和沿着穿过主要源极部980M的垂直线274M的深度y的函数关系图。图40为示范性掺杂物浓度和沿着穿过源极延伸区980E的垂直线274E的深度y的函数关系图。
图39a与图40a分别类似于IGFET 100的图14a与15a，其明确显示了个别半导体掺杂物沿着垂直线274M与274E的浓度NI，该半导体掺杂物垂直地定义IGFET 100W的区域136、210、980M、980E、250及254且因此分别建立主要源极部980M、源极延伸区980E、及空阱主体材料部254的下方材料中的垂直掺杂物轮廓。图39a与40a中的曲线980ES′与980ED′分别代表n型浅S/D延伸区掺杂物与n型深S/D延伸区掺杂物的浓度NI(此处仅有垂直)。类似于图14a中的曲线240M′，图39a中的曲线980M′代表用于形成主要源极部980M的n型主要S/D掺杂物的浓度NI(此处仅有垂直)。图39a与40a中的其它曲线与图14a与15a中有相同含义。由于空间限制关系，代表源极980中p型S/D晕环掺杂物沿着直线274M的浓度NI的曲线250′未标记在图39a中，但完全位于曲线980M′的下方且可轻易辨识，尤其是检测标记着曲线250′的类同似的图14a。
分别类似于IGFET 100的图14b与15b，图39b与40b各自显示了区域136、210、980M、980E、250及254中全部p型掺杂物与全部n型掺杂物沿着IGFET 100W的垂直线274M与274E的浓度NT。图39b与40b中的曲线980M″与980E″分别对应于主要源极部980M与源极延伸区980E。图39b中的组件符号980″对应于源极980且代表曲线段980M″与980E″的组合。图39b与40b中的其它曲线与曲线段与图14b与15b中有相同的含义。
图39c与40c分别类似于IGFET 100的图14c与15c，表示沿着IGFET 100W的垂直线274M与274E的净掺杂物浓度NN。图39c与40c中的曲线段980M*与980E*分别代表主要源极部980M与源极延伸区980E中的净n型掺杂物的浓度NN。图39c中的组件符号980*对应于源极980且代表曲线段980M*与980E*的组合。图39c与40c中的其它曲线的与图14c与15c中有相同的含义。
n型浅S/D延伸区掺杂物和n型深S/D延伸区掺杂物的离子植入通常会让其在各自不同的平均深度ySEPKS与ySEPKD处沿着子表面位置抵达其各自的最大浓度。图40a曲线980ES′上的小圆圈表示源极延伸区980E中n型浅S/D延伸区掺杂物的浓度NI的最大数值的深度ySEPKS。图40a曲线980ED′上的小圆圈同样表示源极延伸区980E中n型深S/D延伸区掺杂物的浓度NI的最大数值的深度ySEPKD。
相较于源极延伸区980E中任一n型S/D延伸区掺杂物的浓度NI，在小于等于源极延伸区980E的最大深度ySE的任何深度y处，源极延伸区980E中的深n阱掺杂物的浓度NI可以忽略。因此，如图40b的曲线980E″表示的源极延伸区980E中全部n型掺杂物的浓度NT实际上等于该n型浅S/D延伸区掺杂物的浓度NI和n型深S/D延伸区掺杂物的浓度NI的总和。因为该n型浅S/D延伸区掺杂物的浓度NI和n型深S/D延伸区掺杂物的浓度N1分别在平均深度ySEPKS与ySEPKD处抵达最大浓度，所以源极延伸区980E中的全部n型掺杂物的浓度NT实质上会在深度ySEPKS与ySEPKD处抵达一对局部浓度最大值。因为净浓度NN在源极-主体结246处变成零，此双最大值情况实质上反映在图40c中代表源极延伸区980E中净浓度NN的曲线980E*。
曲线980ES′与980ED′出现在图39a中且抵达各自的最大子表面浓度。尽管图39a未明确显示深度ySEPKS与ySEPKD，但是，图39a中曲线980ES′与980ED′的存在显示了该n型浅S/D延伸区掺杂物的浓度NI和n型深S/D延伸区掺杂物的浓度NI的最大值的子表面位置会延伸到主要源极部980M中。图39a的曲线980M′代表n型主要S/D掺杂物的浓度NI。如图39a所示，曲线980M′在子表面位置处抵达最大浓度。结果，n型浅S/D延伸区掺杂物、n型深S/D延伸区掺杂物、及n型主要S/D掺杂物全部出现在主要源极部980M中并在主要源极部980M中抵达各自的最大浓度。
在图39与40表示的IGFET 100W实施例中，相较于源极部980M中主要S/D掺杂物的浓度NI，在任何深度y处，主要源极部980M的n型浅S/D延伸区掺杂物的浓度NI可忽略。不过，在够大的深度y处，主要源极部980M中n型深S/D延伸区掺杂物的浓度NI则会超过源极部980M中主要S/D掺杂物的浓度NI。如图39b所示，代表主要源极部980M中全部n型掺杂物的浓度NT的曲线980″的变化仅反映该两种n型S/D延伸区掺杂物中较深者的最大浓度。因为净浓度NN在源极-主体结246处变成零，此变化实质上反映在图39c中代表主要源极部980M中净浓度NN的曲线980*。
在IGFET 100W的其它实施例中，相较源极部980M中主要S/D掺杂物的浓度NI，在任何深度y处，主要源极部980M中每一个n型浅S/D延伸区掺杂物的浓度NI都可以忽略。在这个情况下，在任何深度y处，主要源极部980M中全部n型掺杂物的浓度NT实质等于该n型主要S/D掺杂物的浓度NI。
由于要妥协以最佳化IGFET 100W与其它n沟道IGFET(包含n沟道IGFET 108与112)的性能，所以IGFET 100W的漏极延伸区242E中的掺杂物分布可能与IGFET 100的漏极延伸区242E中的掺杂物分布略有不同。除此之外，沿着穿过IGFET 100W的主要漏极部242M的直线278M的个别掺杂物分布、全部掺杂物分布、及净掺杂物轮廓通常会分别类似于沿着穿过IGFET 100的主要漏极部242M的直线278M的个别掺杂物分布、全部掺杂物分布、及净掺杂物轮廓，分别如图18a、18b及18c中所示。同样，沿着穿过IGFET 100W的漏极延伸区242E的直线278E的个别掺杂物分布、全部掺杂物分布、及净掺杂物轮廓通常会分别类似于沿着穿过IGFET 100的漏极延伸区242E的直线278E的个别掺杂物分布、全部掺杂物分布、及净掺杂物轮廓，分别如图17a、17b及17c中所示。
请注意上述IGFET 100V与100W之间的差异，非对称n沟道IGFET 100U与100V任一个都可能有变化例，源极240会被和源极980具有相同组态的n型源极取代，以便包含超重度掺杂的n型主要部及较轻度掺杂但仍为重度掺杂的n型源极延伸区，该n型源极延伸区是由在至少两个分离植入操作中离子植入n型半导体掺杂物所定义，以便定义该源极延伸区的全部n型半导体掺杂物的浓度通常会在该源极中以大体上与在源极980中相同的方式局部抵达至少两个各自对应的子表面浓度最大值，也就是，(a)定义源极延伸区的每一个子表面浓度最大值通常会出现在该源极中不同的子表面位置处，及(b)每一个这些子表面最大浓度位置通常会至少部分出现在该源极延伸区中且通常会完全横向延伸跨越该源极延伸区。
P2.具有经多重植入源极延伸区的非对称n沟道IGFET的制造
图41a至41f(统称图41)图示了根据本发明制造图38的n沟道半导体结构的部分半导体制程，其是从图331的阶段开始，在该阶段处已经分别定义n沟道IGFET 100W、108及112的前驱物栅极电极262P、462P及538P。图41a是此时的结构。IGFET 100W的制造直到图41a的阶段都与IGFET 100的制造直到图331的阶段相同。
在图33制程中用到的光阻掩膜952如图41b所示形成在介电层946与948上。光阻掩膜952现在在IGFET 100W与112的岛140与152上方会有开口。该n型深S/D延伸区掺杂物会以高剂量被离子植入经过光阻952的开口、经过表面电介质948中未被覆盖的区段且抵达下方单晶硅中垂直对应部分中，以便定义(a)IGFET 100W的源极延伸区980E的n+深部分前驱物980EDP，(b)IGFET 100W的漏极延伸区242E的n+前驱物242EP，及(c)IGFET112的各自S/D延伸区520E与522E的n+前驱物520EP与522EP。
该n型深S/D延伸区植入能够以倾角α约等于7°的略微倾斜方式来实施或以非常倾斜方式来实施以便构成有角度植入，其倾角α至少为15°，通常为20°至45°。在有角度植入情况中，IGFET 100W的深部分前驱物源极延伸区和980EDP和前驱物漏极延伸区242EP会明显横向延伸在其前驱物栅极电极262P的下方。IGFET 112的前驱物S/D延伸区520EP与522EP同样明显横向延伸在其前驱物栅极电极538P的下方。该n型深S/D延伸区植入通常会配合图33制程如上述方式来实施，其要修正植入剂量、植入能量、及在有角度植入时修正倾角α，以便最佳化IGFET 100W与112的特征。该n型深S/D延伸区掺杂物通常为砷，不过也可为磷。
光阻掩膜952实质上阻隔该n型深S/D延伸区掺杂物进入预期用于IGFET 108的单晶硅。所以该n型深S/D延伸区掺杂物实质上被阻止进入预期成为IGFET 108的S/D延伸区440E与442E的单晶硅部分中。光阻掩膜952会被移除。
在图33制程中用到的光阻掩膜950也形成在介电层946与948上，如图41c中所示。光阻掩膜950现在在IGFET 100W的源极延伸区240E的位置上方及IGFET 108的岛148上方会有开口。该n型浅S/D延伸区掺杂物会以高剂量被离子植入经过光阻950的开口、经过表面电介质948中未被覆盖的区段且抵达下方单晶硅中垂直对应部分中，以便定义(a)IGFET 100W的源极延伸区980E的n+浅部分前驱物980ESP，及(b)IGFET 108的各自S/D延伸区440E与442E的n+前驱物440EP与442EP。
该n型浅S/D延伸区植入通常会配合图33的制程如上面所述的方式来实施，其要修正植入剂量及植入能量以便最佳化IGFET 100W与108的特征。再次，在该n型浅S/D延伸区植入期间的倾角α通常约等于7°。该n型浅S/D延伸区掺杂物通常为砷，不过也可为磷。
光阻掩膜950实质上会阻隔该n型浅S/D延伸区掺杂物进入(a)IGFET 100W的前驱物漏极延伸区242EP，及(b)预期用于IGFET 112的单晶硅。该n型浅S/D延伸区掺杂物因此实质上被阻止进入(a)预期成为IGFET 100W的漏极延伸区242E的单晶硅部分中，及(b)预期成为IGFET 112的S/D延伸区520E与522E的单晶硅部分中。
该n型浅S/D延伸区植入会在和该n型深S/D延伸区植入不同的植入条件处被选择性实施。该两种n型S/D延伸区植入的条件通常经过选择以便让该两种植入的平均深度ySEPKS与ySEPKD不相同。明确的说，深度ySEPKD会超过深度ySEPKS。该n型浅S/D延伸区植入被实施的剂量通常不同于而一般会大于该n型深S/D延伸区植入。所以下面三组前驱物S/D延伸区的特征(例如垂直掺杂物分布)，全部会选择性地互不相同：(a)前驱物源极延伸区980EP，其会接收两种n型S/D延伸区掺杂物，(b)前驱物漏极延伸区242EP及前驱物S/D延伸区520EP与522EP，它们仅会接收n型深S/D延伸区掺杂物，及(c)前驱物S/D延伸区440EP与442EP，它们仅会接收n型浅S/D延伸区掺杂物。
让光阻掩膜950仍保持在适当位置，该p型S/D晕环掺杂物会以中剂量被离子植入经过光阻950的开口、经过表面介电层948中未被覆盖的区段且抵达下方单晶硅中垂直对应部分中以便定义(a)IGFET 100W的源极侧晕环袋部250的p前驱物250P，及(b)IGFET 108的各自晕环袋部450与452的p前驱物450P与452P。参见图41d。该p型S/D晕环植入通常会配合图33的制程如上所述的以明显有角度方式来实施。光阻950会被移除。
利用光阻掩膜950所实施的操作可能会在利用光阻掩膜952所实施的n型深S/D延伸区植入之前被实施。在任一情况中，IGFET制造的其余部分都会配合图33的制程如上所述的方式来实施。图41e显示了当介电栅极侧壁间隔部264、266、464、466、540及542被形成时该结构如何出现在图33w的阶段处。此时，前驱物空主要阱区180P与192P通常已经抵达该上方半导体表面。先前出现在图41中的隔离p-外延层部136P5至136P7已经缩减至零且不会出现在图41的其余部分中。
图41f表示了在图33的制程中在图33x的阶段处所实施的n型主要S/D植入。光阻掩膜970会形成在介电层962与964上，其在IGFET 100W、108及112的岛140、148及152上方会有开口。因为仅有IGFET 100W、108及112出现在图41f中，所以尽管光阻970没有出现在图41f中，但是该n型主要S/D掺杂物仍会以超高剂量被离子植入经过光阻970的开口、经过表面介电层964中未被覆盖的区段且抵达下方单晶硅中垂直对应部分中，以便定义(a)IGFET 100W的n++主要源极部980M以及n++主要漏极部242M，(b)IGFET 108的n++主要S/D部440M与442M，及(c)IGFET112的n++主要S/D部520M与522M。
如图33x的阶段中，该n型主要S/D掺杂物同样会进入IGFET 100W、108及112的前驱物栅极电极262P、462P及538P中，从而将前驱物栅极电极262P、462P及538P分别转换成n++栅极电极262、462及538。该n型主要S/D植入会配合图33的制程如上面所述方式并且在上面所述的条件下来实施。光阻970会被移除。
在该n型主要S/D植入之后直接实施初始尖峰退火，前驱物区域980EPS与980EPD中位于IGFET 100W的主要S/D部980M外面的部分实质上会构成n+源极延伸区980E。前驱物晕环袋部250P中位于主要源极部980M外面的部分实质上会构成IGFET100W的p源极侧晕环袋部250。最终的n沟道半导体结构呈现如图38中所示。
如上所述，下面三组前驱物S/D延伸区的特征全部会选择性互不相同：(a)前驱物源极延伸区980EP，其接收两种n型S/D延伸区掺杂物，(b)前驱物漏极延伸区242EP及前驱物S/D延伸区520EP与522EP，其仅接收n型深S/D延伸区掺杂物，及(c)前驱物S/D延伸区440EP与442EP，其仅接收n型浅S/D延伸区掺杂物。据此，下面三组最终S/D延伸区的特征全部会选择性互不相同：(a)IGFET 100W的源极延伸区980E，(b)IGFET 100W的漏极延伸区242E及IGFET 112的S/D延伸区520E与522E，及(c)IGFET 108的S/D延伸区440E与442E。所以，图41的制造程序仅利用两种n型S/D延伸区掺杂操作便有效定义具有三种不同特征的n型S/D延伸区。此外，一个IGFET(即IGFET 100W)具两种不同特征的S/D延伸区(也就是源极延伸区980E和漏极延伸区242E)以便让该IGFET因为不同S/D延伸区特征的关系而变成非对称装置。
在利用图41制造程序的半导体制程的实施方式中，图33p的n型浅源极延伸区植入基本上会被合并至图33m的n型浅S/D延伸区植入，且图33q的相关联p型源极晕环植入基本上则被合并至图33n的p型S/D晕环植入。非对称n沟道IGFET 100W因此取代非对称n沟道IGFET 100。此制程实施方式的净结果主要是以图41b至41d的三个S/D延伸区与晕环袋离子植入步骤取代图33m至33q的五个S/D延伸区与晕环袋离子植入步骤。在裁制IGFET 100W的特征时的弹性虽然略小于IGFET 100，不过换来的是相较图33制程，此制程实施方式少用一个光阻掩蔽步骤及两个离子植入操作。
利用图41制造程序的半导体制程的另一实施方式会保留图33p的n型浅源极延伸区植入以及图33q的相关联的p型源极环植入。非对称n沟道IGFET 100与100W两者因而都可在此另外制程实施方式中取得。
如果半导体制程是要提供其p型源极280的组态方式和n型源极980相同但是导电类型相反的非对称高电压p沟道IGFET 102的变化例，通过利用类似于图41b至41d的三个S/D延伸区与晕环袋离子植入步骤取代图33制程中图33r至33v的五个S/D延伸区与晕环袋离子植入步骤，但是导电类型相反，便可以实施此修正制程。图33u的p型浅源极延伸区植入基本上会被合并至图33r的p型浅S/D延伸区植入，而图33v的相关联的n型源极晕环植入基本上则会被合并至图33s的n型S/D晕环植入。该IGFET102变化例因而会取代IGFET 102。相较于图33制程，最终制程实施方式少用两个光阻掩蔽步骤以及四个离子植入操作；不过，在非对称IGFET裁制时的弹性却略小。
利用图41制造程序及图41的p沟道版本制造程序的半导体制程的进一步实施方式会保留图33p的n型浅源极延伸区植入及图33q相关联的p型源极晕环植入。非对称n沟道IGFET 100与100W、非对称p沟道IGFET 102、及IGFET 102的对应变化例都可在此进一步制程实施方式中获得。
在非对称n沟道IGFET 100的其它变化例中，由在三个或多个分离植入操作中(例如等同于图33m、33o、及33p的三个阶段植入操作，n型S/D延伸区的n型半导体掺杂物会在图33的制程中被离子植入)离子植入n型半导体掺杂物定义的n型源极延伸区来取代源极延伸区240E。类似的论述适用于非对称p沟道IGFET102。因此，由在三个或多个分离的植入操作中(例如等同于图33r、33t、及33u的三个阶段的植入操作，p型S/D延伸区的p型半导体掺杂物会被离子植入)离子植入p型半导体掺杂物定义的p型源极延伸区来取代其源极延伸区280E。在IGFET 100或102的此变化例中定义源极延伸区的三种或多种n型或p型掺杂物的最大浓度的深度通常全部不相同。
Q.源极-主体结和漏极-主体结下面的低突变(hypoabrupt)垂直掺杂物轮廓
探讨由下面所组成的IGFET：沟道区带；一对S/D区带；位于该沟道区带上方的介电层；以及位于该沟道区带上的介电层上方的栅极电极。该IGFET可能是对称或非对称的，是由具有第一导电类型的主体材料的半导体主体所构成。该沟道区带是主体材料的部分，因此也为第一导电类型。该S/D区带沿着其上方表面位于该半导体主体中并且被该沟道区带横向分离。每一个S/D区带都是与该第一导电类型相反的第二导电类型，以便与该主体材料构成pn结。
该主体材料的阱部会延伸在该IGFET的S/D区带下方。该阱部由第一导电类型的半导体阱掺杂物来定义而且重度掺杂程度大于该主体材料的上方部与下方部，以致于该阱掺杂物的浓度NI会沿着该上方半导体表面下方不超过该S/D区带中一指定位置10倍深(优选的不超过5倍深)的位置处达到子表面最大值。如上所示，当该S/D区带下方的主体材料部分中第一导电类型的全部掺杂物的浓度NT在从该阱掺杂物的最大浓度的子表面位置处沿着从该阱掺杂物的最大浓度的子表面位置处延伸经过该指定S/D区带的虚拟垂直线向上移到该指定S/D区带减小到该阱掺杂物最大浓度的最多1/10时，该指定S/D区带下方的垂直掺杂物轮廓便为低突变。
该指定S/D区带下方的主体材料部分中第一导电类型的全部掺杂物的浓度NT在从该阱掺杂物的最大浓度的位置处沿着该垂直线向上移到该指定S/D区带时优选会减小到该阱掺杂物最大浓度的最多1/20，更优选的最多1/40，甚至更优选的最多1/80。此外，该指定S/D区带下方的主体材料部分中第一导电类型的全部掺杂物的浓度NT在从该阱掺杂物的最大浓度的位置处沿着该垂直线向上移到该指定S/D区带时通常会以渐进方式减小。
换种方式描述，该主体材料中第一导电类型的全部掺杂物的浓度在从该指定S/D区带处沿着该垂直线向下移到该上方半导体表面下方不超过该S/D区带10倍深(优选的不超过5倍深)的主体材料位置时会增加到至少10倍，优选的至少20倍，更优选的至少40倍，甚至更优选的至少80倍。此子表面主体材料位置通常会主要落在所有沟道区带与S/D区带中每一个的下方。让该主体材料具有此低突变掺杂物分布，该主体材料与该指定S/D区带之间的pn结中的寄生电容会比较低。
在其一个或两个S/D区带下方具有低突变垂直掺杂物轮廓的IGFET已在美国专利案第7,419,863号及美国专利公开案第2008/0311717号和第2008/0308878号中作过说明，上述专利案本文以引用的方式将它们全部并入。美国专利公开案第2008/0308878号现为美国专利案第7,642,574B2号。
非对称高电压n沟道IGFET 100可在变化例100X中被提供，其组态和IGFET 100相同，不同的是p型空主要阱区180被p型空主要阱区180X取代，其被排列成让该p型空主要阱180X中位于n型源极240与n型漏极242中一个或两个下方的部分中的垂直掺杂物轮廓为低突变。主要只是深过IGFET 100的p型空主要阱180的p型空主要阱180X会构成非对称高电压n沟道IGFET100X的p型主体材料。但因源极240或漏极242正下方的垂直掺杂物轮廓为低突变，所以IGFET 100X实质上看来与图11.1与12中的IGFET 100相同。因此，在图中不会分开显示IGFET 100X。
借助于图42a至42c(统称图42)、图43a至43c(统称图43)、图44a至44c(统称图44)可以更进一步了解IGFET 100X的源极240或漏极242正下方的低突变垂直掺杂物轮廓。图42至44是IGFET 100X的示范性垂直掺杂物浓度信息。图42表示了示范性掺杂物浓度和沿着穿过主要源极部240M与空阱主要主体材料部254的虚拟垂直线274M的深度y的函数关系。图43表示了示范性掺杂物浓度和沿着穿过沟道区带244与主要主体材料部254的虚拟垂直线276的深度y的函数关系。图44表示了示范性掺杂物浓度和沿着穿过主要漏极部242M与主体材料部254的虚拟垂直线278M的深度y的函数关系。
图42a、43a及44a明确地显示了个别半导体掺杂物沿着虚拟垂直线274M、276及278M的浓度NI，该半导体掺杂物垂直定义区域136、210、240M、242M、250及254并且因此分别建立下面区域中的垂直掺杂物轮廓：(a)主要源极部240M及空阱主体材料部254的下方材料，(b)沟道区带244及主要主体材料部254的下方材料，也就是，晕环袋部250的外面，及(c)主要漏极部242M以及主体材料部254的下方材料。图42a、43a及44a中的曲线136′、210′、240M′、240E′、242M′、242E′、250′及254′和IGFET 100的分别对应的图14a、16a及18a有相同的含义。
图42b、43b及44b中显示了区域136、210、240M、242M、250及254中全部p型掺杂物与全部n型掺杂物沿着垂直线274M、276及278M的浓度NT。图42b、43b及44b中曲线段136″、210″、240″、240M″、242″、242M″、242E″、250″及254″和IGFET 100的分别对应的图14b、16b及18b有相同含义。组件符号180X″对应空阱主体材料180X。
图42c、43c及44c中显示了沿着垂直线274M、276以及278M的净掺杂物浓度NN。图42c、43c及44c中的曲线与曲线段210*、240*、240M*、242*、242M*、242E*、250*及254*和IGFET 100的分别对应的图14c、16c及18c有相同含义。组件符号180X*对应空阱主体材料180X。
在图42实施例中，IGFET 100X的主要源极部240M的深度ySM远小于p空阱主体材料180X中全部p型掺杂物最大浓度的深度yPWPK的5倍。因为IGFET 100X的源极深度yS等于其主要源极部深度ySM，所以IGFET 100X的源极深度yS会远小于主体材料180X中全部p型掺杂物最大浓度的深度yPWPK的5倍。
在图44实施例中，IGFET 100X的漏极延伸区242E的深度yDE远小于p空阱主体材料180X中全部p型掺杂物最大浓度的深度yPWPK的5倍。若横向延伸区242E延伸在主要漏极部242M的下方，IGFET 100X的漏极深度yD会等于其漏极延伸区深度yDE。据此，IGFET 100X的漏极深度yD会远小于主体材料180X中全部p型掺杂物最大浓度的深度yPWPK的5倍。
参考图42b，曲线180X″表示了p型空阱主体材料180X中位于源极240的主要部240M下方的部分中的全部p型掺杂物的浓度NT在从主体材料180X中全部p型掺杂物最大浓度的深度yPWPK处沿着垂直线274M向上移到主要源极部240M时以低突变方式减小。图44b中曲线180X″同样表示了空阱主体材料部180X中位于漏极242下方(明确地说，位于漏极延伸区242E下方)的部分中的全部p型掺杂物的浓度NT在从主体材料180X中全部p型掺杂物最大浓度的深度yPWPK处沿着垂直线278M向上移到漏极延伸区242E时以低突变方式减小。在图42b与44b实施例中，这些浓度NT的减小在1/100附近。此外，主体材料180X中的全部p型掺杂物的浓度NT在从主体材料180X中全部p型掺杂物最大浓度的深度yPWPK处沿着垂直线274M或278M向上移到源极240或漏极242时以渐进方式减小。
在变化例102X中具有非对称高电压p沟道IGFET102(未图示)，其组态和IGFET 102相同，不同的是n型空主要阱区182被n型空主要阱区182X取代，其被排列成让该n型空主要阱182X中位于p型源极280与p型漏极282中一个或两个下方的部分中的垂直掺杂物轮廓为低突变。非对称高电压p沟道IGFET 102X的n型主体材料由n型空主要阱182X与深n阱区210构成。IGFET102X实质上看来与图11.1中的IGFET 102相同，源极280或漏极282正下方的垂直掺杂物轮廓为低突变。因为深n阱210为IGFET102X的n型主体材料的部分，所以和IGFET 100X有关的所有论述都适用于IGFET 102X，不过各自对应区域的导电类型会相反。
IGFET 100X或102X的源极240或280下方的低突变垂直掺杂物轮廓会大幅地降低源极-主体结246或286中的寄生电容。IGFET 100X或102X的漏极-主体结248或288中的寄生电容同样会因为漏极242或282下方的低突变垂直掺杂物浓度轮廓而大幅地降低。因此，IGFET 100X与102X会有大幅提升的转换速度。
源极侧晕环袋部250或290的存在会导致IGFET 100X或102X的源极240或280下方的垂直掺杂物轮廓的低突变程度小于漏极242或282下方的垂直掺杂物轮廓，尤其是在晕环袋部250或290延伸在源极240或280下方的IGFET 100X或102X的变化例中。在此变化例中，晕环袋部250或290甚至被掺杂成重度p型或n型，而让源极240或漏极280下方的垂直掺杂物轮廓停止低突变。然而，漏极242或282下方的垂直掺杂物轮廓却继续为低突变。漏极-主体结248或288中的寄生电容仍会大幅下降，使得IGFET100X或102X的变化例有大幅提升的转换速度。
对称低电压低漏电IGFET 112与114以及对称高电压低漏电IGFET 124与126同样可在各自的变化例112X、114X、124X及126X中被提供(未图示)，它们的组态分别和IGFET 112、114、124及126相同，不同的是空主要阱区192、194、204及206分别被相同导电类型的各自中度掺杂空主要阱区192X、194X、204X及206X取代，它们会被排列成让空主要阱区192X、194X、204X及206X中各自位于S/D区带520、522、550、552、720、722、750及752下方的部分中的垂直掺杂物轮廓为低突变。p型空主要阱192X与p-基板区136的组合会构成n沟道IGFET 112的p型主体材料。n沟道IGFET 124的p型主体材料同样由p型空主要阱204X与p-基板区136的组合所构成。n型空主要阱区194X与206X则会分别构成p沟道IGFET 114X与126X的n型主体材料。
对称IGFET 112X、114X、124X及126X实质上看来分别与图11.4与11.7的IGFET 112、114、124及126相同，S/D区带520、522、550、552、720、722、750及752正下方的垂直掺杂物轮廓为低突变。每一个S/D区带520、522、550、552、720、722、750或752的横向延伸区520E、522E、550E、552E、720E、722E、750E或752E延伸在主要S/D部520M、522M、550M、552M、720M、722M、750M或752M的下方。因为IGFET 100X的漏极242的横向延伸区242E延伸在其主要漏极部242M的下方，所以和IGFET 100X的漏极242下方的垂直掺杂物轮廓的低突变特性的有关论述都适用于IGFET 112X、114X、124X及126X，不过p沟道IGFET 114X以及126X的各自对应区域的导电类型会相反。
IGFET 112X、114X、124X及126X的S/D区带520、522、550、552、720、722、750及752下方的低突变垂直掺杂物轮廓会导致其各自S/D-主体结526、528、556、558、726、728、756及758的寄生电容大幅降低。IGFET 112X、114X、124X及126X因而有大幅提升的转换速度。
n沟道IGFET 100X、112X及124X以和n沟道IGFET100、112及124相同的方式根据图33制程制造，不同的是图33e的阶段处用于离子植入该p型空主要阱掺杂物的条件经过调整以便构成p型空主要阱区180X、192X及204X，而不是p型空主要阱区180、192及204。延伸型漏极IGFET 104与106的p型空主要阱区184A与186B是用和p型空主要阱100、112及124相同的步骤所构成。如果p型空主要阱180X、192X及204X的特征不适合IGFET104与106及/或如果IGFET 100、112及124中的一个或多个同样被形成，在阱掺杂物的离子植入期间的选定点处，在屏蔽氧化物层924之上形成IGFET 100X、112X及124X的分离光阻掩膜，它们的组态和IGFET 100、112及124的光阻掩膜932相同。另一p型半导体掺杂物会被离子植入经过分离的光阻掩膜，用以定义p型空主要阱180X、192X及204X。该分离的光阻掩膜会被移除。
同样地，p沟道IGFET 102X、114X及126X以和p沟道IGFET 102、114及126相同的方式根据图33制程制造，不同的是图33d的阶段处用于离子植入该n型空主要阱掺杂物的条件经过调整以便构成n型空主要阱区182X、194X及206X，而不是n型空主要阱区182、194及206。n型空主要阱区184B与186A是用和IGFET 102、114以及126相同的步骤所构成。如果n型空主要阱182X、194X及206X的特征不适合IGFET 104与106及/或如果IGFET 102、114及126中一个或多个同样被形成，在阱掺杂物的离子植入期间的选定点处，在屏蔽氧化物层924上形成IGFET 102X、114X及126X的分离光阻掩膜，它们的组态和IGFET 102、114及126的光阻掩膜930相同。另一n型半导体掺杂物会被离子植入经过分离的光阻掩膜，用以定义n型空主要阱182X、194X及206X。之后该分离的光阻掩膜被移除。
R.氮化栅极介电层
R1.氮化栅极介电层中的垂直氮浓度轮廓
P沟道IGFET 102、106、110、114、118、122及126的制造通常包含利用硼将它们各自的栅极电极302、386、502、568、628、702及768掺杂成超重度p型，与此同时硼以超高剂量被离子植入该半导体主体中作为用以定义它们各自主要S/D部280M与282M、360M(及374)、480M与482M、550M与552M、610M与612M、680M与682M、以及750M与752M的p型主要掺杂物。硼扩散非常快速。若没有某些硼扩散禁止机制的话，栅极电极302、386、502、568、628、702及768中的硼可能会在该p型主要S/D植入后面的高温制造步骤期间扩散穿过各自的下方栅极介电层300、384、500、566、626、700及766而进入该半导体主体之中。
渗入该半导体主体中的硼会造成各种类型的IGFET损坏。临界电压VT可能随着IGFET的操作时间漂移。出现在IGFET中的低频噪声通常被称为“1/f”噪声，因为该低频噪声通常略与IGFET转换频率的倒数成比例。此硼渗入作用可能沿着该上方半导体表面在栅极电介质/单晶硅界面产生陷阱。该界面陷阱可能造成超额1/f噪声。
p沟道IGFET 110、114及122的栅极介电层500、566及700都是低厚度tGdL。因此，IGFET 110、114及122的栅极电极502、568及702比p沟道IGFET 102、106、118及126(其栅极介电层300、384、626及766为高厚度tGdH)的栅极电极302、386、628及768更接近下方半导体主体。关于在栅极电极302、386、502、568、628、702及768中扩散穿过各自下方栅极介电层300、384、500、566、626、700及766而进入该半导体主体中的硼以便导致IGFET损坏在IGFET 110、114及122中特别关键。
氮会禁止硼扩散经过硅氧化物。为达此目的，氮会被并入图示IGFET的栅极介电层中，明确的说，氮会被并入p沟道IGFET 102、106、110、114、118、122及126的栅极介电层300、384、500、566、626、700及766中，以禁止图示IGFET的栅极电极中的硼扩散经过其栅极电极且进入半导体主体中而导致IGFET损坏。
半导体主体中氮的存在可能会造成损坏，取决于半导体主体中氮的数额与分布。所以，并入图中所示的IGFET的栅极介电层中(尤其是p沟道IGFET 110、114及122的低厚度栅极介电层500、566及700)的氮会受到控制，以便使其有垂直掺杂物轮廓，该轮廓可能会造成非常少量的因氮造成的IGFET损坏。每个低厚度栅极介电层500、566及700的氮的质量百分比为6至12％，优选的是9至11％，一般为10％。
p沟道IGFET 102、106、118以及126的高厚度栅极介电层300、384、626及766含有的氮的质量百分比低于低厚度栅极介电层500、566及700。高厚度栅极介电层300、384、626及766中氮的质量百分比约等于低厚度栅极介电层500、566及700中氮的质量百分比乘以低电介质厚度数值tGdL与高电介质厚度数值tGdH的小于一的比值tGdL/tGdH。对低电介质厚度tGdL为2nm而高电介质厚度tGdH为6至6.5nm的典型情况来说，低电介质厚度与高电介质厚度比值tGdL/tGdH为0.30至0.33。因此，每个高厚度栅极介电层300、384、626及766的氮的质量百分比约略为2至4％，一般为3％。
图45表现了氮浓度NN2如何随着正规化栅极电介质深度改变。正规化栅极电介质深度为(i)从其上方表面处所测得的栅极介电层(例如栅极介电层500、566或700)中的真实深度y′除以(ii)平均栅极电介质厚度tGd，例如，栅极介电层500、566或700的低厚度数值tGdL。所以，正规化栅极电介质深度y′/tGd会从该上方栅极电介质表面处的0变成该栅极介电层的下方表面处的1。该下方栅极电介质表面和该上方半导体表面的部分相同，因为该栅极介电层毗邻该半导体主体的单晶硅。
正规化栅极电介质高度也显示在图45的顶端。该正规化栅极电介质深度为(i)从该下方栅极电介质表面处所测得的真实高度y″除以(ii)平均栅极电介质厚度tGd。真实深度y′与真实高度y″的总和等于平均栅极电介质厚度tGd。因此，正规化栅极电介质高度y″/tGd为正规化栅极电介质深度y′/tGd的补数。也就是，正规化栅极电介质高度y″/tGd等于1-y′/tGd。针对正规化栅极电介质深度y′/tGd所述的任何参数都可以以等同的方式用于说明正规化栅极电介质高度y″/tGd。举例来说，在y′/tGd正规化栅极电介质深度数值为0.7的特殊数值处的某个参数会与在y″/tGd正规化栅极电介质高度数值为0.3处具有相同的数值。
栅极介电层(例如p沟道IGFET 110、114或122的低厚度栅极介电层500、566或700)中垂直氮浓度轮廓由数个参数来特征化，每一个数值都落在指定最大参数范围中及一个或多个优选较小的子范围中。图45是代表栅极介电层中氮浓度NN2变化的七条垂直轮廓曲线和正规化栅极电介质深度y′/tGd或正规化栅极电介质高度y″/tGd的函数关系。
谨记前述，当栅极电介质深度y′在该上方栅极电介质表面下方的平均最大氮浓度深度数值y′N2max处时，氮浓度NN2便会沿着该栅极介电层中的最大氮浓度位置达到2×1021至6×1021个原子/cm3的最大数值NN2max。如图45的实施例中所示，在该栅极介电层中的该最大氮浓度位置处的正规化深度y′/tGd的数值y′N2max/tGd通常不会超过0.2，优选地是0.05至0.15，一般为0.1。应该注意的事实是，低平均栅极电介质厚度数值tGdL通常为1至3nm，优选地是1.5至2.5nm，一般为2nm，这意谓着在p沟道IGFET 110、114以及122的低厚度栅极介电层500、566以及700的栅极电介质厚度数值tGdL的2nm典型数值处，最大氮浓度深度数值y′N2max通常不会超过0.4nm，优选地是0.1至0.3nm，一般为0.2nm。
图45中在最大氮浓度NN2max的最低数值2×1021个原子/cm3处的NN2垂直轮廓曲线标记为“下限NN2轮廓”，用以表示最低氮浓度垂直轮廓。图45中在最大氮浓度NN2max的最高数值6×1021个原子/cm3处的NN2垂直轮廓曲线同样标记为“上限NN2轮廓”，用以表示最高氮浓度垂直轮廓。若在2×1021至6×1021个原子/cm3的范围中，最大氮浓度NN2max优选地是至少3×1021个原子/cm3，更优选的是至少4×1021个原子/cm3，甚至更优选的是至少4.5×1021个原子/cm3。另外，如图45中标记着“典型NN2轮廓”的NN2垂直轮廓曲线所示，最大氮浓度NN2max优选地不超过5.5×1021个原子/cm3，一般为5×1021个原子/cm3。
该栅极介电层中氮的质量百分比随着最大氮浓度NN2max增加而增加。所以，图45中下限氮浓度轮廓、典型氮浓度轮廓、及上限氮浓度轮廓会分别约略对应该栅极介电层中氮的最低质量百分比6％、典型质量百分比10％、及最高电质量百分比12％。
当正规化深度y′/tGd从正规化最大氮浓度深度数值y′N2max/tGd处增加到下方栅极电介质表面处的1时，氮浓度NN2则会从最大氮浓度NN2max下降到非常小的数值。更明确地说，该栅极介电层中的浓度NN2在与该下方栅极电介质表面相隔约一个单层原子的距离处优选地实质上为零且因此在该下方栅极电介质表面中实质上为零。
此外，当深度y′为介于最大氮浓度深度y′N2max与该下方栅极电介质表面之间的中间数值y′N2low时，氮浓度NN2会达到1×1020个原子/cm3的NN2low低数值。据此，当正规化深度y′/tGd在正规化最大氮浓度深度y′N2max/tGd与1之间的正规化中间数值y′N2low/tGd时，浓度NN2则会在低数值NN2low。在1×1020个原子/cm3的NN2low低氮浓度处的正规化中间深度数值y′N2low/tGd的范围通常从0.9的高数值到0.6的低数值。在此范围中，正规化中间氮浓度深度y′N2low/tGd优选地是至少0.65，更优选的至少0.7，甚至更优选的至少0.75。如图45中典型氮浓度垂直轮廓所示，正规化中间深度y′N2low/tGd优选地不超过0.85，一般为0.8。
当最大氮浓度NN2max增加时，正规化中间氮浓度深度数值y′N2low/tGd会随着增加。在图45的实施例中，0.6、0.65、0.7、0.75、0.8、0.85以及0.9的y′N2low/tGd正规化中间氮浓度深度数值会分别出现在2×1021、3×1021、4×1021、4.5×1021、5×1021、5.5×1021以及6×1021个原子/cm3的最大氮浓度数值NN2max处的氮浓度垂直轮廓曲线上。氮浓度NN2在从正规化最大氮浓度深度y′N2max/tGd处的最大氮浓度数值NN2max移到正规化中间氮浓度深度y′N2low/tGd处的低氮浓度数值NN2low时通常会以大部分单调方式减小。
氮浓度NN2在该上方栅极电介质表面处的数值NN2top略低于在最大氮浓度NN2max的深度y′N2max处。应注意，最大氮浓度数值NN2max的范围从2×1021至6×1021个原子/cm3，上方表面氮浓度数值NN2top的范围从1×1021至5×1021个原子/cm3。在此范围中，上方表面氮浓度NN2top优选的至少为2×1021个原子/cm3，更优选的至少3×1021个原子/cm3，甚至更优选的至少3.5×1021个原子/cm3。如图45中典型NN2轮廓所示，上方表面氮浓度NN2top优选地不超过4.5×1021个原子/cm3，一般为4×1021个原子/cm3。在图45中氮浓度垂直轮廓曲线的实施例中，1×1021、2×1021、3×1021、3.5×1021、4×1021、4.5×1021及5×1021个原子/cm3的NN2top上方表面氮浓度数值会分别出现在2×1021、3×1021、4×1021、4.5×1021、5×1021、5.5×1021及6×1021个原子/cm3的最大氮浓度数值NN2max处的氮浓度垂直轮廓曲线上。
根据图45描绘的氮浓度轮廓特征曲线，数项因素会影响特殊氮浓度轮廓的选择。图45中的上限氮浓度轮廓通常会最有效防止该栅极电极的硼通过该栅极介电层且进入下方单晶硅(明确的说该IGFET的沟道区带)中，且防止IGFET损坏。因为该上限轮廓对应于该栅极介电层中氮最高质量百分比，所以，因负偏压温度不稳定性所造成的p沟道IGFET中因氮诱发而随操作时间漂移的临界电压漂移的风险会提高。另外，该上限轮廓让更多氮更靠近在沟道区带与栅极介电层相交的上方半导体表面。这会提高因该栅极电介质/沟道区带界面处高陷阱密度的关系所造成的低电荷迁移率的风险。
图45中的下限氮浓度轮廓会降低氮所诱发的临界电压漂移的风险以及沟道区带中低电荷迁移率的风险。不过，栅极介电层中伴随的最低的氮质量百分比会降低防止栅极电极中的硼通过该栅极介电层并且进入沟道区带中的效用。一个良好的折衷方式是选择特征曲线接近图45中典型氮浓度轮廓的垂直氮浓度轮廓，例如，从典型氮浓度轮廓下方的氮浓度轮廓处延伸到典型氮浓度轮廓上方的氮浓度轮廓处的优选范围之间的特征曲线。其它考虑因素可能会导致垂直氮浓度轮廓的选择，其特征曲线远离该典型氮浓度轮廓，不过仍落在图45中上限氮浓度轮廓与下限氮浓度轮廓所定义的特征曲线的范围里面。
借由将该栅极介电层中(尤其是每一个p沟道IGFET110、114或122的低厚度栅极介电层500、566或700)氮的浓度安排成具有前述垂直浓度特征曲线，尤其是，接近图45中典型氮浓度轮廓的浓度特征曲线的垂直浓度特征曲线，IGFET 110、114或122的临界电压VT在IGFET操作时间中便会非常稳定。其实质上避免了出现临界电压漂移。IGFET 110、114以及122引发非常小的低频1/f噪声。IGFET 110、114以及122的可靠度和性能则会大幅提高。
如下所述，在栅极电介质成形期间将氮引入p沟道IGFET 102、106、110、114、118、122及126的栅极介电层300、384、500、566、626、700及766中会沿着介电层300、384、500、566、626、700及766的上方表面来进行。所以，每一个高厚度栅极介电层300、384、626或766都包含一上方部，该上方部的垂直氮浓度轮廓约略和低厚度栅极介电层500、566或700相同。举例来说，IGFET 102、106、118及126的高厚度栅极介电层300、384、626及766的最大氮浓度NN2max的深度y′N2max通常会与IGFET 110、114及122的低厚度栅极介电层500、566及700中的最大氮浓度NN2max的深度y′N2max约略相同。
和低厚度栅极介电层500、566或700具有约略相同垂直氮浓度轮廓的每一个高厚度栅极介电层300、384、626或766的上方部会从栅极介电层300、384、626或766的上方表面延伸到层300、384、626或766中约等于低栅极电介质厚度tGdL的深度y′处。因为高厚度栅极介电层300、384、626以及766的栅极电介质厚度tGd为高数值tGdH，而低厚度栅极介电层500、566以及700的栅极电介质厚度tGd为低数值tGdL，所以在正规化y′/tGd深度数值处出现在高厚度栅极介电层300、384、626或766中的氮浓度特征曲线会约等于低厚度栅极介电层500、566、或700中该氮浓度特征曲线的正规化y′/tGd深度数值乘以低栅极电介质厚度与高栅极电介质厚度的比值tGdL/tGdH。
前述深度正规化符号的一实施例为：高厚度栅极介电层300、384、626或766中最大氮浓度NN2max的正规化深度y′N2max/tGd约等于低厚度栅极介电层500、566或700中最大氮浓度NN2max的正规化深度y′N2max/tGd乘以低栅极电介质厚度与高栅极电介质厚度的比值tGdL/tGdH。另一实施例在最大氮浓度NN2max的特殊数值中，高厚度栅极介电层300、384、626或766中1×1020个原子/cm3的低氮浓度NN2low处的正规化深度y′N2low/tGd约等于低厚度栅极介电层500、566或700中低氮浓度NN2low的正规化深度y′N2low/tGd乘以低栅极电介质厚度与高栅极电介质厚度的比值tGdL/tGdH。由于高厚度栅极介电层300、384、626及766中的增加的栅极电介质厚度及前述垂直氮浓度轮廓的关系，IGFET 102、106、118及126会引发非常小的临界电压漂移及1/f噪声。它们的可靠度及性能同样会大幅提高。
R2.氮化栅极介电层的制造
图46a至46g(统称图46)是用以让图中所示IGFET具备氮化栅极介电层的步骤，以便让p沟道IGFET 110、114及122的低厚度栅极介电层500、566及700达到具有图45中所示特征曲线的垂直氮浓度轮廓的目的。为简化起见，图46仅显示对称低电压p沟道IGFET 114的低厚度栅极介电层566及对称高电压p沟道IGFET 118的高厚度栅极介电层626的氮化作用。对称低电压p沟道IGFET 110与122的低厚度栅极介电层500与700的氮化作用可以和IGFET 114的低厚度栅极介电层566的氮化作用相同方式来达成且具有实质上相同垂直特征。同样，p沟道IGFET 102、106及126的高厚度栅极介电层300、384及766的氮化作用可以和IGFET118的高厚度栅极介电层626的氮化作用相同方式来达成且具有实质上相同垂直特征。
图46的氮化步骤从图33i.4与33i.5阶段后面立刻存在的结构开始。图46a显示整体CIGFET结构中预期要成为p沟道IGFET 114与118的部分如何出现在此时。屏蔽氧化物层924覆盖IGFET 114与118的岛154与158。隔离中度掺杂p阱区990位于场绝缘区138的下方并且位于IGFET 114与118的前驱物n型主要阱区194P与198P之间，以便让IGFET 114与118彼此电气隔离。在IGFET 114与118彼此不相邻的实施例中，p阱区990会被删除。
屏蔽氧化物层924会被移除。现参考图46b，含有栅极电介质的厚介电层942通常会以上面配合图33j所述方式被热生长在该上方半导体表面中。厚介电层942的部分在p沟道IGFET 118的高厚度栅极介电层626的横向位置且稍后构成高厚度栅极介电层626的部分。厚介电层942实质上仅由硅氧化物构成。层942的厚度略小于预期tGdH厚度，通常为4至8nm，优选的为5至7nm，一般为6至6.5nm。
上述光阻掩膜(未图示)会形成在厚介电层942上，其在图中所示的低电压IGFET的单晶硅岛上会有开口。介电层942中未被覆盖的材料会被移除以露出图中所示的低电压IGFET的岛，包含p沟道IGFET 114的岛154。参考图46c，符号942R再次为厚的含栅极电介质的介电层942的剩余部分。在移除图中所示的低电压IGFET的每一个单晶硅岛的上方表面中的薄硅层(未图示)之后，该光阻便会被移除。
上面配合图33k所述的湿式氧化热生长操作在热生长反应室中在该半导体结构上实施，以在图示低电压IGFET的单晶硅岛(包含p沟道IGFET 114的岛154)上的上方半导体表面中热生长含栅极电介质的薄介电层944。参见图46c。薄介电层944的部分稍后会构成IGFET 114的低厚度栅极介电层566。此时，层944实质上仅由硅氧化物构成。图46c中的组件符号992与994分别表示薄介电层944的下方表面与上方表面。组件符号996与998分别表示厚电介质剩余部分942R的下方表面与上方表面。
上述等离子体氮化操作会在该半导体结构上实施，用以将氮引入薄介电层944与厚电介质剩余部分942R之中。参见图46d。等离子体氮化会以在完成IGFET制造时让p沟道IGFET 114的低厚度栅极介电层566达到具有图45中所示特征曲线的垂直氮浓度轮廓的目的这样的方式实施。明确的说，该等离子体氮化通常会被实施，以便在结束IGFET制造时，让栅极介电层566中的氮浓度接近图45中典型垂直氮浓度轮廓。
该等离子体氮化通常大部分由惰性气体与氮所组成。该惰性气体优选地是氦。在此情况中，氦通常会构成该等离子体80％以上的体积百分比。
该等离子体氮化会在5至20毫托的压力处，一般为10毫托，在200至400瓦的有效等离子体功率处，一般为300瓦，在等离子体生成反应室中进行60至90秒，一般为75秒。在5至25％的脉冲占空比(pulsing duty cycle)处，一般为10％，等离子体脉冲频率为5至15kHz，一般为10kHz。最终的氮离子通常会以大部分垂直方式撞击在薄介电层944的上方表面994上以及厚电介质剩余部分942R的上方表面998上。该氮离子剂量为1×1015至5×1015个离子/cm2，优选的2.5×1015至3.5×1015个离子/cm2，一般为3×1015个离子/cm2。
已部分完成的CIGFET结构会从该等离子体生成反应室处移除且转移到热生长反应室中，以在氧中进行上述的中间RTA。在转移操作期间，部分氮会从薄介电层944的上方表面994及厚电介质剩余部分942R的上方表面998处脱气(outgas)，如图46e所示。被脱气的氮(称为不相关的氮)大部分由没有和薄介电层944及厚电介质剩余部分942R的硅及/或氧形成有显著结合的氮原子组成。在进行脱气前，该不相关的被脱气的氮原子大部分位于上方栅极电介质表面994与998中或接近上方栅极电介质表面994与998。
如上所述，该中间RTA会导致薄介电层944的厚度略微增加。在该中间RTA结束时，薄介电层944的厚度实质上为1至3nm的tGdL低栅极电介质数值，优选的为1.5至2.5nm，一般为2nm。主要因为下述关系，层944中的氮会沿着上方栅极电介质表面994略微下方的最大氮浓度位置达到最大浓度：(i)薄介电层944的厚度在中间RTA期间会略微增加，及(ii)在转移操作期间，氮会从介电层944的上方表面994处被脱气。薄介电层944中最大氮浓度位置处的正规化深度y′/tGd通常不会超过0.2，优选的0.05至0.15，一般为0.1，同时栅极电介质厚度tGd等于tGdL。
同样如上所述，用于形成薄介电层944的热生长步骤同样会导致厚电介质剩余部分942R的厚度略微增加。在该中间RTA结束时，电介质剩余部分942R的厚度实质上为4至8nm的tGdL高栅极电介质数值，优选的5至7nm，一般为6至6.5nm。主要因为下述关系，厚电介质剩余部分942R中的氮会沿着电介质剩余部分942R的上方表面998略微下方的最大氮浓度位置达到最大浓度：(i)电介质剩余部分942R的厚度在中间RTA期间会略微增加，及(ii)在转移操作期间，氮会从上方栅极电介质表面998处被脱气。
厚电介质剩余部分942R与薄介电层944中最大氮浓度NN2max的深度y′N2max通常约为相同。因为厚电介质剩余部分942R的栅极电介质厚度tGd为高数值tGdH，而薄介电层944的栅极电介质厚度tGd为低数值tGdL，所以厚电介质剩余部分942R的较大厚度会导致厚电介质剩余部分942R中的最大氮浓度NN2max的正规化深度y′N2max/tGd小于薄介电层944中的最大氮浓度NN2max的正规化深度y′N2max/tGd。明确地说，厚电介质剩余部分942R中的正规化最大氮浓度深度y′N2max/tGd会约等于薄介电层944中的正规化最大氮浓度深度y′N2max/tGd乘以低栅极电介质厚度与高栅极电介质厚度的比值tGdL/tGdH。
因为在等离子体氮化操作与中间RTA之间会进行氮脱气，薄介电层944与厚电介质剩余部分942R中垂直氮浓度轮廓的形状大部分取决于该中间RTA期间所使用的中间RTA的条件(包含环境气体，优选的是氧)及下面的等离子体氮化参数：有效功率、压力、剂量注入时间、脉冲频率、占空比、剂量、及气体选区(gasconstituency)。各自提高有效等离子体功率、剂量注入时间、脉冲频率、以及剂量会导致薄介电层944与厚电介质剩余部分942R中氮质量浓度提高。降低等离子体压力会导致介电层944与电介质剩余部分942R中氮质量浓度提高。前述等离子体氮化与中间RTA条件会经过选择，以便在薄介电层944中达到所需的垂直氮浓度轮廓，其通常会接近图45中典型氮浓度轮廓。
该IGFET处理的剩余部分会以上面配合图33所述方式进行。图46f显示图46的结构如何出现在图331的阶段处，在该图中已分别定义p沟道IGFET 114与118的前驱物栅极电极568P与628P。薄介电层944与厚电介质剩余部分942R中未被前驱物栅极电极(包含前驱物栅极电极568P与628P)覆盖的部分已被移除。IGFET 114的栅极介电层566由薄介电层944中位于前驱物栅极电极568P下方的部分构成。同样，IGFET 118的栅极介电层626由厚电介质剩余部分942R中位于前驱物栅极电极628P下方的部分构成。
图46f中的组件符号992R构成薄介电层944的下方表面992中位于前驱物栅极电极568P下方的部分。组件符号994R构成介电层944的上方表面994中位于栅极电极568P下方的部分。据此，组件符号992R与994R分别为p沟道IGFET 114的栅极介电层566的下方表面与上方表面。组件符号996R构成厚电介质剩余部分942R的下方表面996中位于前驱物栅极电极628P下方的部分。组件符号998R构成电介质剩余部分942R的上方表面998中位于栅极电极628P下方的部分。因此，组件符号996R与998R分别为p沟道IGFET 118的栅极介电层626的下方表面与上方表面。
图46g显示在以超高剂量利用硼来实施p型主要S/D离子植入时，图46的结构如何出现在图33y的阶段处。光阻掩膜972会形成在介电层962与964上，其在p沟道IGFET 114与118的岛154与158上方会有开口。光阻972虽然没有出现在图46g中，因为仅有IGFET 104与118出现在图46g中，但是，p型主要S/D掺杂物会以超高剂量被离子植入经过光阻972的开口、经过表面介电层964中未被覆盖的区段且抵达下方单晶硅中垂直对应部分中，以便定义(a)IGFET 114的p++主要S/D部550M与552M，及(b)IGFET 118的p++主要S/D部610M与612M。
如图33y的阶段中，p型主要S/D掺杂物中的硼也会进入IGFET 114与118的前驱物栅极电极568P与628P中，从而将前驱物电极568P与628P分别转换成p++栅极电极568与628。该p型主要S/D植入以配合图33制程在上面所述方式及条件处来实施，而后光阻972便会被移除。
重要的是：IGFET 114的栅极介电层566中的氮实质上会防止植入栅极电极568中的硼通过栅极电介质566进入下方的单晶硅中，明确的说，进入n型沟道区带554中。结合IGFET 118的栅极介电层626中的氮和栅极电介质626的增大的厚度实质上会防止被植入至栅极电极628中的硼通过栅极电介质626进入下方的单晶硅中，明确地说，进入n型沟道区带614中。此外，在将硼离子植入至栅极电极568与628之前会先将氮引入栅极介电层566与626中。所以，在阻止硼的氮被引入栅极介电层566与626以前硼并无法通过它们。
在完成上面所述进一步尖峰退火及后续处理步骤(包含形成金属硅化物)时，p沟道IGFET 114的低厚度栅极介电层566中的氮具有图45中特征曲线的垂直浓度轮廓，一般会具有接近图45中所示典型垂直氮浓度轮廓的特征曲线。这同样适用于p沟道IGFET 110与122的低厚度栅极介电层500与700中的氮。各自IGFET 110、114及122的栅极介电层500、566及700下方的单晶硅(明确的说，沟道区带484、554及684的单晶硅)大部分是无氮。
p沟道IGFET 118的高厚度栅极介电层626的上方部中的氮具有接近IGFET 110、114或122的低厚度栅极介电层500、566或700中所示垂直氮浓度轮廓的特征曲线的垂直浓度轮廓。栅极介电层626的下方部含有非常少的氮。明确的说，下方栅极电介质表面996R中的氮浓度实质上为零。这同样适用于p沟道IGFET102、106及126的高厚度栅极介电层300、384及766中的氮。各自IGFET 102、106、118及126的栅极介电层300、384、626及766下方的单晶硅(明确说，沟道区带284、362、614、及754的单晶硅)同样大部分是无氮。
S.变化例
虽然本发明通过参考特殊实施例来描述，但是，此描述仅为说明目的，而不应被视为限制下文主张的本发明的范畴。举例来说，半导体主体及/或栅极电极中的硅可被其它半导体材料取代。取代候选物包括：锗；硅锗合金；及3a族-5a族合金，例如砷化镓。由经掺杂的多晶硅栅极电极以及各自上覆的金属硅化物层所构成的合成栅极电极可以用下面实质上完全由耐火金属或实质上完全由金属硅化物(举例来说，硅化钴、硅化镍、或是硅化铂)所组成的栅极电极来取代，该硅化物栅极电极中所提供的掺杂物用以控制它们的功函数。
多晶硅是一种非单结晶硅(非单晶硅)的类型。上述栅极电极优选地是由经掺杂的多晶硅所组成。另或者，该栅极电极由另一种类型的经掺杂的非单晶硅所组成，例如，经掺杂的非晶硅或经掺杂的多结晶硅。即使当该栅极电极由经掺杂的多晶硅所组成，该栅极电极的前驱物仍可被沉积为非晶硅或不同于多晶硅的另一种类型非单晶硅。在沉积该前驱物栅极电极之后的高温步骤期间的高温会让栅极电极中的硅转换成多晶硅。
另或者，图中所示IGFET的栅极介电层能够利用高介电常数的材料来形成，例如氧化铪。在此情况中，栅极电介质厚度的典型tGdL低数值与tGdH高数值通常会分别略高于上面给定的典型tGdL与tGdH数值。
n型深S/D延伸区掺杂物的n型掺杂物和n型浅源极延伸区掺杂物相同的替代例中，可在下述情况之间有选择的实施退火(i)用于n型深S/D延伸区植入的图33o的阶段及(ii)用于n型浅源极延伸区植入的图33p的阶段，以让该n型深S/D延伸区掺杂物扩散，而不让n型浅源极延伸区掺杂物扩散，因为n型浅源极延伸区掺杂物的植入尚未实施。这有助于让非对称n沟道IGFET 100达到图15与17的掺杂物分布。
每一个非对称高电压IGFET 100或102都能在具有下面任何二个或多个的变化例中被提供：(a)非对称高电压IGFET100U或102U的经特殊裁制袋部250U或290U，(b)非对称高电压IGFET 100V或102V的垂直结缓变，(c)非对称高电压IGFET 100X或102X的下方漏极低突变垂直掺杂物轮廓，及(d)非对称高电压IGFET 100X或102X的下方源极低突变垂直掺杂物轮廓。请注意非对称n沟道IGFET 100V与100W之间的上述差异，非对称n沟道IGFET 100也能在具有前述四项特征中一个或多个及和源极980有相同组态的n型源极的变化例中被提供，以便包含超重度掺杂的n型主要部及较轻度掺杂但仍为重度掺杂的n型源极延伸区，该n型源极延伸区由在至少两个分离的植入操作中离子植入n型半导体掺杂物所定义，以便具有源极延伸区980E的上述多种浓度最大值特征。这同样适用于非对称p沟道IGFET 102，不过导电类型要相反。
每一个延伸型漏极IGFET 104U或106U都能在具有延伸型漏极IGFET 104V或106V的源极-结垂直缓变的变化例中被提供。每一个对称IGFET 112、114、124或126都能在具有上述对称IGFET(包含对称IGFET 112、114、124或126)的垂直结缓变以及IGFET 112X、114X、124X、或126X的下方S/D区带低突变垂直掺杂物轮廓的变化例中被提供。一般的说，以三个数字开头的组件符号所表示的每一个图中所示的IGFET都能够在具有以相同三个数字开头的组件符号所表示二个或多个其它IGFET的特征的变化例中被提供，只要该特征适宜即可。
在延伸型漏极n沟道IGFET 104的变化例中，p晕环袋部326从n型源极320处完全延伸跨越p型主要阱区184A抵达该上方半导体表面的位置。因此，p型主要阱184A可能不再符合下述p型空阱的要求：主要阱184A中的p型半导体掺杂物的浓度在从阱184A中深p型浓度最大值的子表面位置处沿着选定垂直位置(例如垂直线330)经由阱184A向上移到该上方半导体表面时会减小到阱184A中该深p型浓度最大值的最多1/10。因此，p型主要阱184A会变成满p型阱区，阱184A中的p型掺杂物的浓度在从阱184A中深p型浓度最大值的子表面位置处沿着任何垂直位置经由阱184A移到该上方半导体表面时会增大，或减小至大于阱184A中该深p型浓度最大值的1/10。
同样，在延伸型漏极p沟道IGFET 106的变化例中，N晕环袋部366从p型源极360处完全延伸跨越n型主要阱区186A抵达该上方半导体表面的位置。因此，N型主要阱186A可能不再符合下述n型空阱的要求：主要阱186A的n型半导体掺杂物的浓度在从阱186A中深n型浓度最大值的子表面位置处沿着选定垂直位置(例如垂直线370)经由阱186A向上移到该上方半导体表面时会减小到阱186A中该深n型浓度最大值的最多1/10。如果这样，n型主要阱186A会变成满n型阱区，阱186A中的n型掺杂物的浓度在从阱186A中深n型浓度最大值的子表面位置处沿着任何垂直位置经由阱186A移到该上方半导体表面时会增大，或减小至大于阱186A中该深n型浓度最大值的1/10。
在延伸型漏极IGFET 104或106的另一变化例中，最小阱至阱分隔距离LWW会经过选择，使其够大足以让击穿电压VBD在其最大数值VBDmax处饱和。IGFET 104或106的单晶硅中的电场的峰值数值虽然因而出现在该上方半导体表面处或非常靠近该上方半导体表面处，但是，IGFET 104的漏极184B或IGFET 106的漏极部186B的空阱特性仍会让IGFET 104或106的单晶硅中的电场的峰值数值降低。延伸型漏极IGFET 104或106的此变化例具有最大可达到数值VBDmax的击穿电压且高可靠度与长寿命接近IGFET104或106的高可靠度与长寿命。
n沟道IGFET可能会有p型硼掺杂的多晶硅栅极电极而不是如具有低厚度栅极介电层460、536或660的n沟道IGFET108、112或120中所出现的n型栅极电极。在此情况中，该n沟道IGFET的栅极介电层可通过具备有上述氮浓度垂直轮廓特征曲线的氮来提供，用以防止该p型硼掺杂多晶硅栅极电极中的硼通过栅极介电层进入该n沟道IGFET的沟道区带之中。因此，本技术领域的技术人员可以在不脱离随附申请专利范围所定义的本发明的真实范畴下进行各式各样的修正。
权利要求书(按照条约第19条的修改)
1.一种结构，其包括沿着具有第一导电类型主体材料的半导体主体的上方表面设置的场效应晶体管，该晶体管包括：
该主体材料的沟道区带；
第一与第二源极/漏极(S/D)区带，其沿着该半导体主体的上方表面位于该半导体主体中，被该沟道区带横向分离且掺杂与第一导电类型相反的第二导电类型的半导体掺杂物，使得该S/D区带为第二导电类型以便与该主体材料形成各自的pn结，该主体材料中掺杂程度重过该主体材料的横向邻接材料的袋部主要仅沿着第一S/D区带延伸至沟道区带，使得该沟道区带相对于该S/D区带非对称；
栅极介电层，其上覆该沟道区带；以及
栅极电极，其上覆该沟道区带上方的该栅极介电层，该第一S/D区带包括第一主要S/D部及较轻度掺杂的第一横向S/D延伸区，该较轻度掺杂的第一横向S/D延伸区会横向接续该第一主要S/D部且横向延伸在该栅极电极的下方，该第二导电类型的掺杂物的浓度会在该第一S/D区带中局部达到至少三个子表面最大浓度，使得(i)该第一S/D区带中至少一个该子表面最大浓度会伴随大部分定义该第一主要S/D部的掺杂物分布，和(ii)该第一S/D区带中至少两个子表面最大浓度会伴随大部分定义该第一S/D延伸区的掺杂物分布。
2.根据权利要求1所述结构，其中所述第二S/D区带包括第二主要S/D部和较轻度掺杂的第二横向S/D延伸区，该较轻度掺杂的第二横向S/D延伸区横向接续该第二主要S/D部并横向延伸在该栅极电极下方，使得该S/D延伸区沿着该主体的上方表面终止该沟道区带。
3.根据权利要求1或2所述结构，其中所述第二S/D延伸区的掺杂程度轻于该第一S/D延伸区。
4.根据权利要求3所述结构，其中所述第二导电类型的掺杂物浓度在第二S/D区带中局部达到至少两个子表面最大浓度，使得(i)该第二S/D区带中至少一个子表面最大浓度会伴随大部分定义该第二主要S/D部的掺杂物分布，和(ii)该第二S/D区带中仅一个子表面最大浓度会伴随大部分定义该第二S/D延伸区的掺杂物分布。
5.一种结构，其包括沿着具有第一导电类型主体材料的半导体主体的上方表面设置的场效应晶体管，该晶体管包括：
该主体材料的沟道区带；
源极与漏极，其沿着该半导体主体的上方表面位于该半导体主体中，被该沟道区带横向分离且掺杂与第一导电类型相反的第二导电类型的复合半导体掺杂物，使得该源极与漏极为第二导电类型以便与该主体材料形成各自的pn结，主体材料中掺杂程度重过该主体材料的横向邻接材料的袋部主要沿着源极延伸至沟道区带中；
栅极介电层，其上覆该沟道区带；以及
栅极电极，其上覆该沟道区带上方的栅极介电层，该源极包括主要源极部及较轻度掺杂的横向源极延伸区，该较轻度掺杂的横向源极延伸区会横向接续该主要源极部且横向延伸在该栅极电极的下方，该第二导电类型的掺杂物的浓度会在该源极中局部达到至少三个子表面最大浓度，使得(i)该源极中至少一个子表面最大浓度会伴随大部分定义该主要源极部的掺杂物分布，和(ii)该源极中至少两个子表面最大浓度会伴随大部分定义该源极延伸区的掺杂物分布。
6.根据权利要求5所述结构，其中所述伴随定义该源极延伸区的掺杂物分布的子表面最大浓度中每一个实质上会完全横向延伸跨越该源极延伸区。
7.根据权利要求5所述结构，其中所述源极延伸区会延伸在该主要源极部的下方。
8.根据权利要求5所述结构，其中所述袋部使得该沟道区带相对于该源极和漏极非对称。
9.根据权利要求5所述结构，其中：
该主体材料包括第一导电类型的半导体掺杂物；
该第一导电类型的掺杂物会出现在该源极与该漏极两者中且浓度会(i)在子表面最大浓度位置处局部达到子表面最大浓度，该子表面最大浓度位置会横向延伸在大部分所有的沟道区带、源极及漏极中每一个的下方(ii)从该子表面最大浓度位置处沿着选定垂直位置经由该漏极向上移到该主体的上方表面时减小到该子表面最大浓度的最多1/10，和(iii)从该子表面最大浓度位置处沿着该选定垂直位置移到该漏极的pn结时以基本上单调方式减小；以及
相较于该漏极的pn结的最大深度，该子表面浓度最大值位置出现在该主体的上方表面下方不超过10倍深的地方。
10.根据权利要求9所述结构，其中所述第一导电类型的掺杂物的浓度从所述子表面最大浓度位置处沿着该选定垂直位置经由该漏极移到该主体的上方表面时减小到该子表面最大浓度的最多1/20。
11.根据权利要求9所述结构，其中相较于该漏极pn结的最大深度，所述子表面最大浓度位置会出现在该主体的上方表面下方不超过5倍深的地方。
12.根据权利要求5至11项中任一所述结构，其中所述漏极包括主要漏极部及较轻度掺杂的横向漏极延伸区，该较轻度掺杂的横向漏极延伸区会横向接续该主要漏极部且横向延伸在该栅极电极的下方，使得该横向延伸区沿着该主体的上方表面终止该沟道区带。
13.根据权利要求12所述结构，其中所述漏极延伸区的掺杂程度会轻于该源极延伸区。
14.根据权利要求13所述结构，其中所述第二导电类型的掺杂物浓度在漏极中局部达到至少两个子表面最大浓度，使得(i)该漏极中至少一个子表面最大浓度会伴随大部分定义该主要漏极部的掺杂物分布，和(ii)该漏极中仅一个子表面最大浓度会伴随大部分定义该漏极延伸区的掺杂物分布。
15.一种在具有第一导电类型主体材料的半导体主体中制造包括场效应晶体管的结构的方法，该方法包括：
定义栅极电极，该栅极电极在预期成为沟道区带的部分主体材料的上方，并借由栅极介电层与该部分的主体材料垂直分离；以及
随后将(1)与第一导电类型相反的第二导电类型的复合半导体掺杂物引入该半导体主体中，使得(a)该第二导电类型的复合掺杂物构成该第二导电类型的第一与第二源极/漏极(S/D)区带，该S/D区带会被该沟道区带横向分离，(b)该第一S/D区带包括第一主要S/D部及较轻度掺杂的第一横向S/D延伸区，该较轻度掺杂的第一横向S/D延伸区会横向接续该第一主要S/D部且横向延伸在该栅极电极的下方，及(c)该第二导电类型的复合掺杂物的浓度会在该第一S/D区带中局部达到至少三个子表面最大浓度，使得(i)该第一S/D区带中至少一个子表面最大浓度会伴随大部分定义该第一主要S/D部的掺杂物分布，和(ii)该第一S/D区带中至少两个子表面最大浓度会伴随大部分定义该第一S/D延伸区的掺杂物分布，和(2)第一导电类型的半导体掺杂物引入主体材料中以至少部分定义该主体材料的袋部，其掺杂程度重过该主体材料的横向邻接材料且大部分仅沿着S/D区带中第一S/D区带延伸到沟道区带中，使得该沟道区带相对于该S/D区带非对称。
16.根据权利要求15所述方法，其中所述引入第二导电类型的复合掺杂物包括引入该第二导电类型的复合掺杂物使得该第二S/D区带包括第二主要S/D部和较轻度掺杂的第二横向S/D延伸区，该较轻度掺杂的第二横向S/D延伸区横向接续该第二主要S/D部，并横向延伸在该栅极电极的下方，使得该S/D延伸区在该栅极介电层正下方终止该沟道区带。
17.根据权利要求15或16所述方法，其中所述引入第二导电类型的复合掺杂物包括引入该第二导电类型的复合掺杂物使得该第二S/D延伸区的掺杂程度轻于该第一S/D延伸区。
18.根据权利要求17所述方法，其中所述引入第二导电类型的复合掺杂物包括引入该第二导电类型的复合掺杂物，使得该第二导电类型的复合掺杂物的浓度在该第二S/D区带中局部达到至少两个子表面最大浓度，使得(i)该第二S/D区带中至少一个子表面最大浓度会伴随大部分定义该第二主要S/D部的掺杂物分布，和(ii)该第二S/D区带中仅一个子表面最大浓度会伴随大部分定义该第二S/D延伸区的掺杂物分布。
19.一种在具有第一导电类型主体材料的半导体主体中制造包括场效应晶体管的结构的方法，该方法包括：
定义栅极电极，该栅极电极在预期成为沟道区带的部分主体材料的上方，且借由栅极介电层与该部分的主体材料垂直分离；以及
随后将(1)与第一导电类型相反的第二导电类型的复合半导体掺杂物引入该半导体主体中，使得(a)该第二导电类型的复合掺杂物会构成该第二导电类型的源极与漏极，该源极与漏极被该沟道区带横向分离，(b)该源极包括主要源极部及较轻度掺杂的横向源极延伸区，该较轻度掺杂的横向源极延伸区会横向接续该主要源极部且横向延伸在该栅极电极的下方，及(c)该第二导电类型的复合掺杂物的浓度会在该源极中局部达到至少三个子表面最大浓度，使得(i)该源极中至少一个子表面最大浓度中会伴随大部分定义该主要源极部的掺杂物分布，和(ii)该源极中至少两个子表面最大浓度会伴随大部分定义该源极延伸区的掺杂物分布，和(2)将第一导电类型的袋部半导体掺杂物引入该主体材料中以至少部分定义该主体材料的袋部，其掺杂程度重过该主体材料的横向邻接材料且沿着该源极延伸到沟道区带中。
20.根据权利要求19所述方法，其中所述伴随定义该源极延伸区的掺杂物分布的子表面最大浓度中每一个实质上会完全横向延伸跨越该源极延伸区。
21.根据权利要求19所述方法，其中所述源极延伸区会延伸在该主要源极部的下方。
22.根据权利要求19所述方法，其中：
定义该栅极电极的行为前，所述方法进一步包括将第一导电类型的主体半导体掺杂物引入预期要成为该主体材料的半导体主体材料中，使得该主体材料为第一导电类型；以及
完成该结构的制造后，(a)该第一导电类型的主体掺杂物出现在该源极与漏极中，(b)该半导体主体具有上方表面，(c)该漏极在该主体的上方表面下方达到最大深度，(d)该半导体主体中第一导电类型的全部半导体掺杂物的浓度会(d1)在子表面最大浓度位置处局部达到子表面最大浓度，该子表面最大浓度位置横向延伸在大部分所有的沟道区带、源极和漏极中每一个的下方(d2)从该子表面最大浓度位置处沿着选定垂直位置经由该漏极向上移到该主体的上方表面时减小到该子表面最大浓度的最多1/10，及(d3)从该子表面最大浓度位置处沿着该选定垂直位置移到该漏极的pn结时以基本上单调方式减小，及(e)相较于该漏极的最大深度，该子表面浓度最大值位置会出现在该主体的上方表面下方不超过10倍深的地方。
23.根据权利要求18至22项中任一所述方法，其中所述引入第二导电类型的复合掺杂物包括引入该第二导电类型的复合掺杂物，使得该漏极包括主要漏极部及较轻度掺杂的横向漏极延伸区，该较轻度掺杂的横向漏极延伸区会横向接续该主要漏极部且横向延伸在该栅极电极的下方。
24.根据权利要求23所述方法，其中所述引入第二导电类型的复合掺杂物包括引入该第二导电类型的复合掺杂物使得该漏极延伸区的掺杂程度轻于该源极延伸区。
25.根据权利要求24所述方法，其中所述引入第二导电类型的复合掺杂物包括引入该第二导电类型的复合掺杂物，使得该第二导电类型的复合掺杂物的浓度在该漏极中局部达到至少两个子表面最大浓度，使得(i)该漏极中至少一个子表面最大浓度会伴随大部分定义该主要漏极部的掺杂物分布，和(ii)该漏极中仅一个子表面最大浓度会伴随大部分定义该漏极延伸区的掺杂物分布。
26.一种在具有第一导电类型主体材料的半导体主体中制造包括复数个同极性场效应晶体管(FET)的结构的方法，该方法包括：
定义每一个FET的栅极电极，使得该栅极电极位于预期要成为该FET的沟道区带的部分主体材料的上方，且借由栅极介电层与该部分的主体材料垂直分离；以及
将与第一导电类型相反的第二导电类型的复合半导体掺杂物引入该半导体主体中，为每一个FET形成第二导电类型的一对源极/漏极(S/D)区带，其被该FET的沟道区带横向分离，使得每一个S/D区带与该主体材料形成pn结，且包括主要S/D部及较轻度掺杂的横向S/D延伸区，该较轻度掺杂的横向S/D延伸区会横向接续该主要S/D部且横向延伸在该栅极电极下方，且使得在该FET的栅极介电层正下方通过该S/D延伸区终止该沟道区带，其中该引入第二导电类型复合掺杂物的行为包括(a)以实质同步方式将该第二导电类型的第一半导体掺杂物引入分别预期要成为该FET中第一FET的S/D区带中一S/D区带的S/D延伸区和该FET中第二FET的S/D区带中一S/D区带的S/D延伸区的半导体主体的第一部分和第二部分中；且(b)将第二导电类型的第二半导体掺杂物引入该主体的第一部分中，同时实质上防止该第二掺杂物进入该主体的第二部分中。
27.根据权利要求26所述方法，其中所述第二掺杂物的引入会经由掩膜来选择性实施，该掩膜会让第二掺杂物进入该主体的第一部分中，同时实质上会阻止该第二掺杂物进入该主体的第二部分中。
28.根据权利要求26所述方法，其中所述第一掺杂物的引入包括以和将该第一掺杂物引入该主体的第一部分与第二部分中实质同步的方式将该第一掺杂物引入分别预期要成为该第一FET的S/D区带中另一个S/D区带的S/D延伸区以及该第二FET的S/D区带中另一个S/D区带的S/D延伸区的半导体主体的第三部分和第四部分中。
29.根据权利要求28所述方法，其中所述第二掺杂物的引入包括实质上防止该第二掺杂物进入该主体的第三部分与第四部分中。
30.根据权利要求29所述方法，其中所述第二掺杂物的引入会经由掩膜来选择性实施，该掩膜会让该第二掺杂物进入该主体的第一部分中，同时实质上会阻止该第二掺杂物进入该主体的第二部分、第三部分及第四部分中。
31.根据权利要求29所述方法，其中所述第一FET的S/D区带会分别构成源极与漏极，从而让该第一FET中S/D区带的S/D延伸区会分别构成源极延伸区与漏极延伸区，该源极延伸区会接收该第一掺杂物与第二掺杂物，该漏极延伸区实质上仅会接收该第一掺杂物。
32.根据权利要求26所述方法，其中：
该第一掺杂物的引入包括实质上阻止该第一掺杂物进入预期要成为该FET的第三FET的S/D区带中一个S/D区带的S/D延伸区的半导体主体的第三部分中；以及
该第二掺杂物的引入包括以和将该第二掺杂物引入该主体的第一部分中实质同步的方式将该第二掺杂物引入该主体的第三部分中。
33.根据权利要求26所述方法，其中所述第二掺杂物的引入会以和该第一掺杂物的引入不同的掺杂物引入条件来实施。
34.根据权利要求33所述方法，其中所述第二掺杂物的引入会以和该第一掺杂物的引入不同的剂量来实施。
35.根据权利要求32所述方法，其中：
该第一掺杂物的引入会经由掩膜来选择性实施，该掩膜会让该第一掺杂物进入该主体的第一部分与第二部分中，同时实质上会阻止该第一掺杂物进入该主体的第三部分中；以及
该第二掺杂物的引入会经由另一掩膜来选择性实施，该另一掩膜会让该第二掺杂物进入该主体的第一部分与第三部分中，同时实质上会阻止该第二掺杂物进入该主体的第二部分中。
36.根据权利要求32所述方法，其中所述第一掺杂物的引入包括以和将该第一掺杂物引入该主体的第一部分与第二部分中实质同步的方式将该第一掺杂物分别引入预期要成为该第一FET的S/D区带中另一个S/D区带的S/D延伸区以及该第二FET的S/D区带中另一个S/D区带的S/D延伸区的半导体主体的第四部分和第五部分中，同时实质上会阻止该第一掺杂物进入该主体的第三部分中以及预期要成为该第三FET的S/D区带中另一个S/D区带的S/D延伸区的半导体主体的第六部分中。
37.根据权利要求36所述方法，其中所述第二掺杂物的引入包括以和将该第二掺杂物引入该主体的第一部分和第三部分中实质同步的方式将该第二掺杂物引入该主体的第六部分中，同时实质上会阻止该第二掺杂物进入该主体的第二部分、第四部分及第五部分中。
38.根据权利要求37所述方法，其中：
该第一掺杂物的引入会经由掩膜来选择性实施，该掩膜会让该第一掺杂物进入该主体的第一部分、第二部分、第四部分及第五部分中，同时实质上会阻止该第一掺杂物进入该主体的第三部分与第六部分中；以及
该第二掺杂物的引入会经由另一掩膜来选择性实施，该另一掩膜会让该第二掺杂物进入该主体的第一部分、第三部分及第六部分中，同时实质上会阻止该第二掺杂物进入该主体的第二部分、第四部分及第五部分中。
39.根据权利要求37所述方法，其中所述第二掺杂物的引入会以和该第一掺杂物的引入不同的掺杂物引入条件来实施。
40.根据权利要求39所述方法，其中所述第二掺杂物的引入会以和该第一掺杂物的引入不同的剂量来实施。
41.一种结构，其包括沿着具有第一导电类型主体材料的半导体主体的上方表面设置的场效应晶体管，该晶体管包括：
该主体材料的沟道区带；
第一与第二源极/漏极(S/D)区带，其沿着该半导体主体的上方表面位于该半导体主体中，被该沟道区带横向分离且掺杂与第一导电类型相反的第二导电类型的半导体掺杂物，使得该S/D区带为第二导电类型以便与该主体材料形成各自的pn结；
栅极介电层，其上覆该沟道区带；以及
栅极电极，其上覆该沟道区带上方的栅极介电层，该第一S/D区带包括第一主要S/D部及较轻度掺杂的第一横向S/D延伸区，该较轻度掺杂的第一横向S/D延伸区会横向接续该第一主要S/D部且横向延伸在该栅极电极的下方，该第二导电类型的掺杂物的浓度会在该第一S/D区带中局部达到至少三个子表面最大浓度，使得(i)该第一S/D区带中至少一个子表面最大浓度会伴随大部分定义该第一主要S/D部的掺杂物分布，和(ii)该第一S/D区带中至少两个子表面最大浓度会伴随大部分定义该第一S/D延伸区的掺杂物分布，该第二S/D区带包括第二主要S/D部和较轻度掺杂的第二横向S/D延伸区，该较轻度掺杂的第二横向S/D延伸区横向接续该第二主要S/D部，并横向延伸在该栅极电极的下方，使得该S/D延伸区沿着该主体的上方表面终止该沟道区带，且掺杂程度轻于该第一S/D延伸区。
42.根据权利要求41所述结构，其中所述第二导电类型的掺杂物浓度在第二S/D区带中局部达到至少两个子表面最大浓度，使得(i)该第二S/D区带中至少一个子表面最大浓度会伴随大部分定义该第二主要S/D部的掺杂物分布，和(ii)该第二S/D区带中仅一个子表面最大浓度会伴随大部分定义该第二S/D延伸区的掺杂物分布。
43.一种结构，其包括沿着具有第一导电类型主体材料的半导体主体的上方表面设置的场效应晶体管，该晶体管包括：
该主体材料的沟道区带；
源极和漏极，其沿着该半导体主体的上方表面位于该半导体主体中，被该沟道区带横向分离且掺杂与第一导电类型相反的第二导电类型的复合半导体掺杂物，使得该源极和漏极为第二导电类型以便与该主体材料形成各自的pn结；
栅极介电层，其上覆该沟道区带；以及
栅极电极，其上覆该沟道区带上方的栅极介电层，该源极包括主要源极部及较轻度掺杂的横向源极延伸区，该较轻度掺杂的横向源极延伸区会横向接续该主要源极部且横向延伸在该栅极电极的下方，该第二导电类型的掺杂物的浓度会在该源极中局部达到至少三个子表面最大浓度，使得(i)该源极中至少一个子表面最大浓度会伴随大部分定义该主要源极部的掺杂物分布，和(ii)该源极中至少两个子表面最大浓度会伴随大部分定义该源极延伸区的掺杂物分布，该漏极包括主要漏极部和较轻度掺杂的横向漏极延伸区，该较轻度掺杂的横向漏极延伸区横向接续该主要漏极部，并横向延伸在该栅极电极的下方，使得该横向延伸区沿着该主体的上方表面终止该沟道区带，且掺杂程度轻于该源极延伸区。
44.根据权利要求43所述结构，其中所述伴随定义该源极延伸区的掺杂物分布的子表面最大浓度中每一个实质上会完全横向延伸跨越该源极延伸区。
45.根据权利要求43所述结构，其中所述源极延伸区延伸在主要源极部的下方。
46.根据权利要求43所述结构，其中：
该主体材料包括第一导电类型的半导体掺杂物；
该第一导电类型的掺杂物会出现在该源极与该漏极中且浓度会(i)在子表面最大浓度位置处局部达到子表面最大浓度，该子表面最大浓度位置横向延伸在大部分所有的沟道区带、源极及漏极中每一个的下方，(ii)从该子表面最大浓度位置处沿着选定垂直位置经由该漏极向上移到该主体的上方表面时减小到该子表面最大浓度的最多1/10，和(iii)从该子表面最大浓度位置处沿着该选定垂直位置移到该漏极的pn结时以基本上单调方式减小；以及
相较于该漏极的pn结的最大深度，该子表面浓度最大值位置出现在该主体的上方表面下方不超过10倍深的地方。
47.根据权利要求46所述结构，其中所述第一导电类型的掺杂物的浓度从子表面最大浓度位置处沿着该选定垂直位置经由该漏极移到该主体的上方表面时减小到该子表面最大浓度的最多1/20。
48.根据权利要求46所述结构，其中相较于该漏极pn结的最大深度，所述子表面最大浓度位置会出现在该主体的上方表面下方不超过5倍深的地方。
49.根据权利要求43至48项中任一所述结构，其中所述第二导电类型的掺杂物浓度在漏极中局部达到至少两个子表面最大浓度，使得(i)该漏极区域中至少一个子表面最大浓度会伴随大部分定义该主要漏极部的掺杂物分布，和(ii)该漏极中仅一个子表面最大浓度会伴随大部分定义该漏极延伸区的掺杂物分布。
50.一种在具有第一导电类型主体材料的半导体主体中制造包括场效应晶体管的结构的方法，该方法包括：
定义栅极电极，使得该栅极电极位于预期要成为沟道区带的部分主体材料的上方，且借由栅极介电层与该部分的主体材料垂直分离；以及
随后将与第一导电类型相反的第二导电类型的复合半导体掺杂物引入该半导体主体中，使得(a)该第二导电类型的复合掺杂物会构成该第二导电类型的第一源极/漏极(S/D)区带和第二源极/漏极(S/D)区带，其被该沟道区带横向分离，(b)该第一S/D区带包括第一主要S/D部及较轻度掺杂的第一横向S/D延伸区，该较轻度掺杂的第一横向S/D延伸区会横向接续该第一主要S/D部且横向延伸在该栅极电极的下方，及(c)该第二S/D区带包括第二主要S/D部及较轻度掺杂的第二横向S/D延伸区，该较轻度掺杂的第二横向S/D延伸区会横向接续该第二主要S/D部且横向延伸在该栅极电极的下方，使得该S/D延伸区在该栅极介电层正下方终止该沟道区带，(d)该第二S/D延伸区的掺杂程度轻于该第一S/D延伸区，及(e)该第二导电类型的复合掺杂物的浓度会在该第一S/D区带中局部达到至少三个子表面最大浓度，使得(i)该第一S/D区带中至少一个子表面最大浓度会伴随大部分定义该第一主要S/D部的掺杂物分布，和(ii)该第一S/D区带中至少两个子表面最大浓度会伴随大部分定义该第一S/D延伸区的掺杂物分布。
51.根据权利要求50所述方法，其中所述引入第二导电类型的复合掺杂物包括引入该第二导电类型的复合掺杂物，使得该第二导电类型复合掺杂物的浓度在漏极中局部达到至少两个子表面最大浓度，使得(i)该漏极中至少一个子表面最大浓度会伴随大部分定义该主要漏极部的掺杂物分布，和(ii)该漏极中仅一个子表面最大浓度会伴随大部分定义该漏极延伸区的掺杂物分布。
52.一种在具有第一导电类型主体材料的半导体主体中制造包括场效应晶体管的结构的方法，该方法包括：
定义栅极电极，使得该栅极电极位于预期要成为沟道区带的部分主体材料的上方，且借由栅极介电层与该部分的主体材料垂直分离；以及
随后将与第一导电类型相反的第二导电类型的复合半导体掺杂物引入该半导体主体中，使得(a)该第二导电类型的复合掺杂物会构成该第二导电类型的源极和漏极，该源极和漏极被该沟道区带横向分离，(b)该源极包括主要源极部及较轻度掺杂的横向源极延伸区，该较轻度掺杂的横向源极延伸区会横向接续该主要源极部且横向延伸在该栅极电极的下方，及(c)该漏极包括主要漏极部及较轻度掺杂的第二横向漏极延伸区，该较轻度掺杂的第二横向漏极延伸区会横向接续该主要源极部且横向延伸在该栅极电极的下方，使得该横向延伸区在该栅极介电层正下方终止该沟道区带，(d)该漏极延伸区的掺杂程度轻于该源极延伸区，及(e)该第二导电类型的复合掺杂物的浓度会在该源极中局部达到至少三个子表面最大浓度，使得(i)该源极中至少一个子表面最大浓度中会伴随大部分定义该主要源极部的掺杂物分布，和(ii)该源极中至少两个子表面最大浓度会伴随大部分定义该源极延伸区的掺杂物分布。
53.根据权利要求52所述方法，其中所述伴随定义该源极延伸区的掺杂物分布的子表面最大浓度中每一个实质上会完全横向延伸跨越该源极延伸区。
54.根据权利要求52所述方法，其中所述源极延伸区延伸在主要源极部下方。
55.根据权利要求52所述方法，其中：
在定义该栅极电极的行为前，所述方法进一步包括将第一导电类型的半导体掺杂物引入预期要成为该主体材料的半导体主体材料中，使得该主体材料为第一导电类型；以及
完成该结构的制造后，(a)该第一导电类型的掺杂物出现在该源极与漏极中，(b)该半导体主体具有上方表面，(c)该漏极在该主体的上方表面下方达到最大深度，(d)该半导体主体中第一导电类型的全部半导体掺杂物的浓度会(d1)在子表面最大浓度位置处局部达到子表面最大浓度，该子表面最大浓度位置横向延伸在大部分所有的沟道区带、源极和漏极中每一个的下方(d2)从该子表面最大浓度位置处沿着选定垂直位置经由该漏极向上移到该主体的上方表面时减小到该子表面最大浓度的最多1/10，及(d3)从该子表面最大浓度位置处沿着该选定垂直位置移到该漏极的pn结时以基本上单调方式减小，及(e)相较于该漏极的最大深度，该子表面浓度最大值位置会出现在该主体的上方表面下方不超过10倍深的地方。
56.根据权利要求52至55项中任一所述方法，其中所述引入第二导电类型的复合掺杂物包括引入该第二导电类型的复合掺杂物，使得该第二导电类型复合掺杂物的浓度在漏极中局部达到至少两个子表面最大浓度，使得(i)该漏极中至少一个子表面最大浓度会伴随大部分定义该主要漏极部的掺杂物分布，和(ii)该漏极中仅一个子表面最大浓度会伴随大部分定义该漏极延伸区的掺杂物分布。
Claims (40)
1.一种结构，其包括沿着具有第一导电类型主体材料的半导体主体的上方表面设置的场效应晶体管，该晶体管包括：
该主体材料的沟道区带；
第一与第二源极/漏极(S/D)区带，其沿着该半导体主体的上方表面位于该半导体主体中，被该沟道区带横向分离且掺杂与第一导电类型相反的第二导电类型的半导体掺杂物，使得该S/D区带为第二导电类型以便与该主体材料形成各自的pn结；
栅极介电层，其上覆该沟道区带；以及
栅极电极，其上覆该沟道区带上方的该栅极介电层，该第一S/D区带包括第一主要S/D部及较轻度掺杂的第一横向S/D延伸区，该较轻度掺杂的第一横向S/D延伸区会横向接续该第一主要S/D部且横向延伸在该栅极电极的下方，该第二导电类型的掺杂物的浓度会在该第一S/D区带中局部达到至少三个子表面最大浓度，使得(i)该第一S/D区带中至少一个该子表面最大浓度会伴随大部分定义该第一主要S/D部的掺杂物分布，和(ii)该第一S/D区带中至少两个子表面最大浓度会伴随大部分定义该第一S/D延伸区的掺杂物分布。
2.根据权利要求1所述结构，其中所述主体材料中掺杂程度重过该主体材料的横向邻接材料的袋部主要仅会沿着该S/D区带中的第一S/D区带延伸且延伸到沟道区带中，使得该沟道区带相对于该S/D区带非对称。
3.根据权利要求1或2所述结构，其中所述第二S/D区带包括第二主要S/D部及较轻度掺杂的第二横向S/D延伸区，该较轻度掺杂的第二横向S/D延伸区会横向接续该第二主要S/D部且横向延伸在该栅极电极的下方，使得该S/D延伸区沿着该主体的上方表面终止该沟道区带。
4.根据权利要求3所述结构，其中所述第二S/D延伸区的掺杂程度轻于该第一S/D延伸区。
5.一种结构，其包括沿着具有第一导电类型主体材料的半导体主体的上方表面设置的场效应晶体管，该晶体管包括：
该主体材料的沟道区带；
源极与漏极，其沿着该半导体主体的上方表面位于该半导体主体中，被该沟道区带横向分离且掺杂与第一导电类型相反的第二导电类型的复合半导体掺杂物，使得该源极与漏极为第二导电类型以便与该主体材料形成各自的pn结；
栅极介电层，其上覆该沟道区带；以及
栅极电极，其上覆该沟道区带上方的栅极介电层，该源极包括主要源极部及较轻度掺杂的横向源极延伸区，该较轻度掺杂的横向源极延伸区会横向接续该主要源极部且横向延伸在该栅极电极的下方，该第二导电类型的掺杂物的浓度会在该源极中局部达到至少三个子表面最大浓度，使得(i)该源极中至少一个子表面最大浓度会伴随大部分定义该主要源极部的掺杂物分布，和(ii)该源极中至少两个子表面最大浓度会伴随大部分定义该源极延伸区的掺杂物分布。
6.根据权利要求5所述结构，其中所述伴随定义该源极延伸区的掺杂物分布的子表面最大浓度中每一个实质上会完全横向延伸跨越该源极延伸区。
7.根据权利要求5所述结构，其中所述源极延伸区会延伸在该主要源极部的下方。
8.根据权利要求5所述结构，其中所述主体材料中掺杂程度重过该主体材料的横向邻接材料的袋部会沿着该源极延伸且延伸到沟道区带中。
9.根据权利要求8所述结构，其中所述袋部会让该沟道区带相对于该源极与漏极非对称。
10.根据权利要求5所述结构，其中：
该主体材料包括该第一导电类型的半导体掺杂物；
该第一导电类型的掺杂物会出现在该源极与该漏极两者中且浓度会(i)在子表面最大浓度位置处局部达到子表面最大浓度，该子表面最大浓度位置会横向延伸在大部分所有的沟道区带、源极及漏极中每一个的下方(ii)从该子表面最大浓度位置处沿着选定垂直位置经由该漏极向上移到该主体的上方表面时减小到该子表面最大浓度的最多1/10，和(iii)从该子表面最大浓度位置处沿着该选定垂直位置移到该漏极的pn结时以基本上单调方式减小；以及
相较于该漏极的pn结的最大深度，该子表面浓度最大值位置出现在该主体的上方表面下方不超过10倍深的地方。
11.根据权利要求10所述结构，其中所述第一导电类型的掺杂物的浓度从所述子表面最大浓度位置处沿着该选定垂直位置经由该漏极移到该主体的上方表面时减小到该子表面最大浓度的最多1/20。
12.根据权利要求10所述结构，其中相较于该漏极pn结的最大深度，所述子表面最大浓度位置会出现在该主体的上方表面下方不超过5倍深的地方。
13.根据权利要求5至12项中任一所述结构，其中所述漏极包括主要漏极部及较轻度掺杂的横向漏极延伸区，该较轻度掺杂的横向漏极延伸区会横向接续该主要漏极部且横向延伸在该栅极电极的下方，使得该横向延伸区沿着该主体的上方表面终止该沟道区带。
14.根据权利要求13所述结构，其中所述漏极延伸区的掺杂程度会轻于该源极延伸区。
15.一种在具有第一导电类型主体材料的半导体主体中制造包括场效应晶体管的结构的方法，该方法包括：
定义栅极电极，该栅极电极在预期成为沟道区带的部分主体材料的上方，并借由栅极介电层与该部分的主体材料垂直分离；以及
随后将与第一导电类型相反的第二导电类型的复合半导体掺杂物引入该半导体主体中，使得(a)该第二导电类型的复合掺杂物构成该第二导电类型的第一与第二源极/漏极(S/D)区带，该S/D区带会被该沟道区带横向分离，(b)该第一S/D区带包括第一主要S/D部及较轻度掺杂的第一横向S/D延伸区，该较轻度掺杂的第一横向S/D延伸区会横向接续该第一主要S/D部且横向延伸在该栅极电极的下方，及(c)该第二导电类型的复合掺杂物的浓度会在该第一S/D区带中局部达到至少三个子表面最大浓度，使得(i)该第一S/D区带中至少一个子表面最大浓度会伴随大部分定义该第一主要S/D部的掺杂物分布，和(ii)该第一S/D区带中至少两个子表面最大浓度会伴随大部分定义该第一S/D延伸区的掺杂物分布。
16.根据权利要求15所述方法，其中进一步包括将该第一导电类型的半导体掺杂物引入该主体材料中以至少部分定义该主体材料的袋部，其掺杂程度重过该主体材料的横向邻接材料且大部分仅沿着S/D区带中第一S/D区带延伸到沟道区带中，使得该沟道区带相对于该S/D区带非对称。
17.根据权利要求15或16所述方法，其中所述引入复合掺杂物的行为包括引入该复合掺杂物，使得该第二S/D区带包括第二主要S/D部及较轻度掺杂的第二横向S/D延伸区，该较轻度掺杂的第二横向S/D延伸区会横向接续该第二主要S/D部且横向延伸在该栅极电极的下方，使得该S/D延伸区在该栅极介电层的正下方终止该沟道区带。
18.根据权利要求17所述方法，其中所述引入复合掺杂物的行为包括引入该复合掺杂物，使得该第二S/D延伸区的掺杂程度轻于该第一S/D延伸区。
19.一种在具有第一导电类型主体材料的半导体主体中制造包括场效应晶体管的结构的方法，该方法包括：
定义栅极电极，该栅极电极在预期成为沟道区带的部分主体材料的上方，且借由栅极介电层与该部分的主体材料垂直分离；以及
随后将与第一导电类型相反的第二导电类型的复合半导体掺杂物引入该半导体主体中，使得(a)该第二导电类型的复合掺杂物会构成该第二导电类型的源极与漏极，该源极与漏极被该沟道区带横向分离，(b)该源极包括主要源极部及较轻度掺杂的横向源极延伸区，该较轻度掺杂的横向源极延伸区会横向接续该主要源极部且横向延伸在该栅极电极的下方，及(c)该第二导电类型的复合掺杂物的浓度会在该源极中局部达到至少三个子表面最大浓度，使得(i)该源极中至少一个子表面最大浓度中会伴随大部分定义该主要源极部的掺杂物分布，和(ii)该源极中至少两个子表面最大浓度会伴随大部分定义该源极延伸区的掺杂物分布。
20.根据权利要求19所述方法，其中所述伴随定义该源极延伸区的掺杂物分布的子表面最大浓度中每一个实质上会完全横向延伸跨越该源极延伸区。
21.根据权利要求19所述方法，其中所述源极延伸区会延伸在该主要源极部的下方。
22.根据权利要求19所述方法，进一步包括将第一导电类型的半导体掺杂物引入该主体材料中以至少部分定义该主体材料的袋部，其掺杂程度重过该主体材料的横向邻接材料且沿着该源极延伸到沟道区带中。
23.根据权利要求19所述方法，其中：
定义该栅极电极的行为前，所述方法进一步包括将第一导电类型的半导体掺杂物引入预期要成为该主体材料的半导体主体材料中，使得该主体材料为第一导电类型；以及
完成该结构的制造后，(a)该第一导电类型的掺杂物出现在该源极与漏极中，(b)该半导体主体具有上方表面，(c)该漏极在该主体的上方表面下方达到最大深度，(d)该半导体主体中第一导电类型的全部半导体掺杂物的浓度会(d1)在子表面最大浓度位置处局部达到子表面最大浓度，该子表面最大浓度位置横向延伸在大部分所有沟道区带、源极和漏极中每一个的下方(d2)从该子表面最大浓度位置处沿着选定垂直位置经由该漏极向上移到该主体的上方表面时减小到该子表面最大浓度的最多1/10，及(d3)从该子表面最大浓度位置处沿着该选定垂直位置移到该漏极的pn结时以基本上单调方式减小，及(e)相较于该漏极的最大深度，该子表面浓度最大值位置会出现在该主体的上方表面下方不超过10倍深的地方。
24.根据权利要求19至23项中任一所述方法，其中所述引入复合掺杂物的行为包括引入该复合掺杂物，使得该漏极包括主要漏极部及较轻度掺杂的横向漏极延伸区，该较轻度掺杂的横向漏极延伸区会横向接续该主要漏极部且横向延伸在该栅极电极的下方。
25.根据权利要求24所述方法，其中所述引入复合掺杂物的行为包括引入该复合掺杂物，使得该漏极延伸区的掺杂程度轻于该源极延伸区。
26.一种在具有第一导电类型主体材料的半导体主体中制造包括复数个同极性场效应晶体管(FET)的结构的方法，该方法包括：
定义每一个FET的栅极电极，使得该栅极电极位于预期要成为该FET的沟道区带的部分主体材料的上方，且借由栅极介电层与该部分的主体材料垂直分离；以及
将与第一导电类型相反的第二导电类型的复合半导体掺杂物引入该半导体主体中，为每一个FET形成第二导电类型的一对源极/漏极(S/D)区带，其被该FET的沟道区带横向分离，使得每一个S/D区带与该主体材料形成pn结，且包括主要S/D部及较轻度掺杂的横向S/D延伸区，该较轻度掺杂的横向S/D延伸区会横向接续该主要S/D部且横向延伸在该栅极电极下方，且使得在该FET的栅极介电层正下方通过该S/D延伸区终止该沟道区带，其中该引入第二导电类型复合掺杂物的行为包括(a)以实质同步方式将该第二导电类型的第一半导体掺杂物引入分别预期要成为该FET中第一FET的S/D区带中一S/D区带的S/D延伸区和该FET中第二FET的S/D区带中一S/D区带的S/D延伸区的半导体主体的第一部分和第二部分中；且(b)将第二导电类型的第二半导体掺杂物引入该主体的第一部分中，同时实质上防止该第二掺杂物进入该主体的第二部分中。
27.根据权利要求26所述方法，其中所述第二掺杂物的引入会经由掩膜来选择性实施，该掩膜会让第二掺杂物进入该主体的第一部分中，同时实质上会阻止该第二掺杂物进入该主体的第二部分中。
28.根据权利要求26所述方法，其中所述第一掺杂物的引入包括以和将该第一掺杂物引入该主体的第一部分与第二部分中实质同步的方式将该第一掺杂物引入分别预期要成为该第一FET的S/D区带中另一个S/D区带的S/D延伸区以及该第二FET的S/D区带中另一个S/D区带的S/D延伸区的半导体主体的第三部分和第四部分中。
29.根据权利要求28所述方法，其中所述第二掺杂物的引入包括实质上防止该第二掺杂物进入该主体的第三部分与第四部分中。
30.根据权利要求29所述方法，其中所述第二掺杂物的引入会经由掩膜来选择性实施，该掩膜会让该第二掺杂物进入该主体的第一部分中，同时实质上会阻止该第二掺杂物进入该主体的第二部分、第三部分及第四部分中。
31.根据权利要求29所述方法，其中所述第一FET的S/D区带会分别构成源极与漏极，从而让该第一FET中S/D区带的S/D延伸区会分别构成源极延伸区与漏极延伸区，该源极延伸区会接收该第一掺杂物与第二掺杂物，该漏极延伸区实质上仅会接收该第一掺杂物。
32.根据权利要求26所述方法，其中：
该第一掺杂物的引入包括实质上阻止该第一掺杂物进入预期要成为该FET的第三FET的S/D区带中一个S/D区带的S/D延伸区的半导体主体的第三部分中；以及
该第二掺杂物的引入包括以和将该第二掺杂物引入该主体的第一部分中实质同步的方式将该第二掺杂物引入该主体的第三部分中。
33.根据权利要求26所述方法，其中所述第二掺杂物的引入会以和该第一掺杂物的引入不同的掺杂物引入条件来实施。
34.根据权利要求33所述方法，其中所述第二掺杂物的引入会以和该第一掺杂物的引入不同的剂量来实施。
35.根据权利要求32所述方法，其中：
该第一掺杂物的引入会经由掩膜来选择性实施，该掩膜会让该第一掺杂物进入该主体的第一部分与第二部分中，同时实质上会阻止该第一掺杂物进入该主体的第三部分中；以及该第二掺杂物的引入会经由另一掩膜来选择性实施，该另一掩膜会让该第二掺杂物进入该主体的第一部分与第三部分中，同时实质上会阻止该第二掺杂物进入该主体的第二部分中。
36.根据权利要求32所述方法，其中所述第一掺杂物的引入包括以和将该第一掺杂物引入该主体的第一部分与第二部分中实质同步的方式将该第一掺杂物分别引入预期要成为该第一FET的S/D区带中另一个S/D区带的S/D延伸区以及该第二FET的S/D区带中另一个S/D区带的S/D延伸区的半导体主体的第四部分和第五部分中，同时实质上会阻止该第一掺杂物进入该主体的第三部分中以及预期要成为该第三FET的S/D区带中另一个S/D区带的S/D延伸区的半导体主体的第六部分中。
37.根据权利要求36所述方法，其中所述第二掺杂物的引入包括以和将该第二掺杂物引入该主体的第一部分和第三部分中实质同步的方式将该第二掺杂物引入该主体的第六部分中，同时实质上会阻止该第二掺杂物进入该主体的第二部分、第四部分及第五部分中。
38.根据权利要求37所述方法，其中：
该第一掺杂物的引入会经由掩膜来选择性实施，该掩膜会让该第一掺杂物进入该主体的第一部分、第二部分、第四部分及第五部分中，同时实质上会阻止该第一掺杂物进入该主体的第三部分与第六部分中；以及
该第二掺杂物的引入会经由另一掩膜来选择性实施，该另一掩膜会让该第二掺杂物进入该主体的第一部分、第三部分及第六部分中，同时实质上会阻止该第二掺杂物进入该主体的第二部分、第四部分及第五部分中。
39.根据权利要求37所述方法，其中所述第二掺杂物的引入会以和该第一掺杂物的引入不同的掺杂物引入条件来实施。
40.根据权利要求39所述方法，其中所述第二掺杂物的引入会以和该第一掺杂物的引入不同的剂量来实施。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US12/382,974 | 2009-03-27 | ||
| US12/382,974 US20100244151A1 (en) | 2009-03-27 | 2009-03-27 | Structure and fabrication of field-effect transistor having source/drain extension defined by multiple local concentration maxima |
| PCT/US2010/000896 WO2010110900A1 (en) | 2009-03-27 | 2010-03-25 | Structure and fabrication of field-effect transistor having source/drain extension defined by multiple local concentration maxima |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN102365732A true CN102365732A (zh) | 2012-02-29 |
Family
ID=42781344
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN2010800138562A Pending CN102365732A (zh) | 2009-03-27 | 2010-03-25 | 具有由多重局部浓度最大值所定义的源极/漏极延伸区的场效应晶体管的结构和制造 |
Country Status (7)
| Country | Link |
|---|---|
| US (1) | US20100244151A1 (zh) |
| EP (1) | EP2412014A1 (zh) |
| JP (1) | JP2012522367A (zh) |
| KR (1) | KR20120003468A (zh) |
| CN (1) | CN102365732A (zh) |
| TW (1) | TW201101494A (zh) |
| WO (1) | WO2010110900A1 (zh) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8638594B1 (en) * | 2009-12-02 | 2014-01-28 | Altera Corporation | Integrated circuits with asymmetric transistors |
| US8710627B2 (en) * | 2011-06-28 | 2014-04-29 | Alpha And Omega Semiconductor Incorporated | Uni-directional transient voltage suppressor (TVS) |
| US10797171B2 (en) * | 2018-06-19 | 2020-10-06 | Globalfoundries Singapore Pte. Ltd. | Laterally diffused mosfet with locos dot |
| US11004940B1 (en) * | 2020-07-31 | 2021-05-11 | Genesic Semiconductor Inc. | Manufacture of power devices having increased cross over current |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5113237A (en) * | 1988-09-20 | 1992-05-12 | Siemens Aktiengesellschaft | Planar pn-junction of high electric strength |
| US7419863B1 (en) * | 2005-08-29 | 2008-09-02 | National Semiconductor Corporation | Fabrication of semiconductor structure in which complementary field-effect transistors each have hypoabrupt body dopant distribution below at least one source/drain zone |
| US20080311717A1 (en) * | 2005-08-29 | 2008-12-18 | Constantin Bulucea | Fabrication of semiconductor architecture having field-effect transistors especially suitable for analog applications |
Family Cites Families (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5650340A (en) * | 1994-08-18 | 1997-07-22 | Sun Microsystems, Inc. | Method of making asymmetric low power MOS devices |
| US5744372A (en) * | 1995-04-12 | 1998-04-28 | National Semiconductor Corporation | Fabrication of complementary field-effect transistors each having multi-part channel |
| JP3714995B2 (ja) * | 1995-07-05 | 2005-11-09 | シャープ株式会社 | 半導体装置 |
| US6127700A (en) * | 1995-09-12 | 2000-10-03 | National Semiconductor Corporation | Field-effect transistor having local threshold-adjust doping |
| US5793090A (en) * | 1997-01-10 | 1998-08-11 | Advanced Micro Devices, Inc. | Integrated circuit having multiple LDD and/or source/drain implant steps to enhance circuit performance |
| JPH1167786A (ja) * | 1997-08-25 | 1999-03-09 | Mitsubishi Electric Corp | 半導体装置及びその製造方法 |
| US5952693A (en) * | 1997-09-05 | 1999-09-14 | Advanced Micro Devices, Inc. | CMOS semiconductor device comprising graded junctions with reduced junction capacitance |
| US6413824B1 (en) * | 1999-06-11 | 2002-07-02 | Texas Instruments Incorporated | Method to partially or completely suppress pocket implant in selective circuit elements with no additional mask in a cmos flow where separate masking steps are used for the drain extension implants for the low voltage and high voltage transistors |
| US6579751B2 (en) * | 1999-09-01 | 2003-06-17 | Micron Technology, Inc. | Semiconductor processing methods of forming integrated circuitry |
| US6548842B1 (en) * | 2000-03-31 | 2003-04-15 | National Semiconductor Corporation | Field-effect transistor for alleviating short-channel effects |
| US6566204B1 (en) * | 2000-03-31 | 2003-05-20 | National Semiconductor Corporation | Use of mask shadowing and angled implantation in fabricating asymmetrical field-effect transistors |
| US7145191B1 (en) * | 2000-03-31 | 2006-12-05 | National Semiconductor Corporation | P-channel field-effect transistor with reduced junction capacitance |
| US7642574B2 (en) * | 2005-08-29 | 2010-01-05 | National Semiconductor Corporation | Semiconductor architecture having field-effect transistors especially suitable for analog applications |
-
2009
- 2009-03-27 US US12/382,974 patent/US20100244151A1/en not_active Abandoned
-
2010
- 2010-03-24 TW TW099108668A patent/TW201101494A/zh unknown
- 2010-03-25 EP EP10756491A patent/EP2412014A1/en not_active Withdrawn
- 2010-03-25 JP JP2012502015A patent/JP2012522367A/ja active Pending
- 2010-03-25 CN CN2010800138562A patent/CN102365732A/zh active Pending
- 2010-03-25 KR KR1020117025428A patent/KR20120003468A/ko not_active Application Discontinuation
- 2010-03-25 WO PCT/US2010/000896 patent/WO2010110900A1/en active Application Filing
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5113237A (en) * | 1988-09-20 | 1992-05-12 | Siemens Aktiengesellschaft | Planar pn-junction of high electric strength |
| US7419863B1 (en) * | 2005-08-29 | 2008-09-02 | National Semiconductor Corporation | Fabrication of semiconductor structure in which complementary field-effect transistors each have hypoabrupt body dopant distribution below at least one source/drain zone |
| US20080311717A1 (en) * | 2005-08-29 | 2008-12-18 | Constantin Bulucea | Fabrication of semiconductor architecture having field-effect transistors especially suitable for analog applications |
Also Published As
| Publication number | Publication date |
|---|---|
| WO2010110900A8 (en) | 2011-07-28 |
| US20100244151A1 (en) | 2010-09-30 |
| WO2010110900A1 (en) | 2010-09-30 |
| EP2412014A1 (en) | 2012-02-01 |
| TW201101494A (en) | 2011-01-01 |
| JP2012522367A (ja) | 2012-09-20 |
| KR20120003468A (ko) | 2012-01-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN102365749A (zh) | 使用空阱及满阱来组态及制造的半导体结构 | |
| CN102439726A (zh) | 组态及制造具有沿着源极/漏极区带的带有经裁制袋部的非对称场效应晶体管的半导体结构 | |
| CN102365728A (zh) | 组态及制造其中以不同掺杂物定义场效应晶体管的源极和漏极延伸区的半导体结构 | |
| CN102369592A (zh) | 组态及制造具有延伸漏极场效应晶体管的半导体结构 | |
| CN102365729A (zh) | 使用空阱结合源极/漏极延伸区及/或晕环袋的场效应晶体管的结构和制造 | |
| CN102365730A (zh) | 对源极/漏极延伸区、晕环袋和栅极电介质厚度具有不同组态的类极性场效应晶体管的结构和制造 | |
| CN102365731A (zh) | 具有不对称沟道区带及不同配置的源极/漏极延伸区的不对称场效晶体管的结构及其制造 | |
| CN102388447A (zh) | 使用l形间隔部之非对称场效晶体管的制造和结构 | |
| CN102365727A (zh) | 具有带着经裁制垂直氮浓度轮廓的氮化栅极介电层的场效应晶体管的结构和制造 | |
| CN102365732A (zh) | 具有由多重局部浓度最大值所定义的源极/漏极延伸区的场效应晶体管的结构和制造 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C02 | Deemed withdrawal of patent application after publication (patent law 2001) | ||
| WD01 | Invention patent application deemed withdrawn after publication |
Application publication date: 20120229 |