具体实施方式
下面结合附图和具体实施例对本发明的射频识别读写器的具体实施方式做详细的说明。
请参考图1,其显示了本发明所应用的射频识别RFID读写器的系统硬件结构。所述射频识别RFID读写器用于处理接收到的射频信号,并输出射频信号。其包括射频收发器前端模块10、接收机11、发射机12、频率合成器13、数字信号处理器14。可选的,还包括能源管理器15。
射频收发器前端模块10分别与接收机11、发射机12耦接。接收机11的第一端与射频收发器前端模块10耦接,第二端与数字信号处理器14耦接,第三端与频率合成器13耦接。发射机12的第一端与射频收发器前端模块10耦接,第二端与数字信号处理器14耦接,第三端与频率合成器13耦接。频率合成器13的一端与数字信号处理器14耦接,另一端分别与接收机11、发射机12耦接。数字信号处理器14的一端与接收机11耦接,另一端与发射机12耦接。能源管理器15分别与接收机11、发射机12、频率合成器13、数字信号处理器14耦接。
所述射频收发器前端模块10,用于接收和发射射频信号。其是耦合电感或是天线。在接收、发射0.135-13.56MHz频率信号时,使用耦合电感;在接收、发射非0.135-13.56MHz频段信号时使用天线。
所述数字信号处理器14,用于处理数字化的所述射频收发器前端模块10接收的射频信号,输出待对外发射的数字信号。
所述频率合成器13,用于在至少一个工作频段向所述接收机11或发射机12提供混频信号;所述混频信号是根据所述射频收发器前端模块10的接收信号的频率或所述数字信号处理器14的输出信号对应的频率生成的。当射频信号输入到所述接收机11时,所述频率合成器13对所有频段进行搜索后锁定最强信号频率,确定为当前工作频段,并输出与当前工作频段相应的混频信号。
比如,频率合成器13首先输出工作频段为13.56MHz时对应的本振混频信号,后,由数字信号处理器14判断是否能通过接收机11接收到13.56MHz的射频信号,如果能接收到所述对应频段的接收信号,则由发射机12输出同一信号进行接收和发射通讯;如果数字信号处理器14判断没有13.56MHz的射频信号,则通过频率合成器13输出下一频段对应的本振混频信号,比如433MHz,并由数字信号处理器14判断是否能通过接收机11接收到对应频段的射频信号,直到能收到所述对应频段的射频信号为止。
所述接收机11,用于处理所述射频收发器前端模块10接收到的各种频段的射频信号,将处理后的信号输出到所述数字信号处理器14。特定频率的射频信号,通过对应的低噪声放大后与所述频率合成器13输出的对应的混频信号下变频混频,滤波去除干扰并数字化后,输出至数字信号处理器14。
所述发射机12,用于处理所述数字信号处理器14输出的与各种频率相对应的数字信号,将处理后的信号输出到所述射频收发器前端模块10。特定频率的数字信号从数字信号处理器14输出后,转换成模拟信号再滤波去除干扰,当发射信号对应为433MHz及以上频率时,与频率合成器13输出的对应混频信号一起上变频混频,然后功率驱动放大并输出到对应的射频收发器前端模块10;当发射信号对应为0.135-13.56MHz频率时,转化成模拟信号并滤波后,直接功率驱动放大后输入射频收发器前端模块10。
可选的,所述能源管理器15,负责给接收机11、发射机12、频率合成器13、数字信号处理器14提供能源。
所述射频识别RFID读写器工作原理是:
接收并处理各频段信号时,其通过射频收发器前端模块10接收的各种频段的信号,按频率低噪声放大后,与频率合成器13输出的相应的混频信号下变频混频,随后滤波消除干扰,将模拟信号转换成数字信号,输入数字信号处理器14。
处理并发射各频段信号时,其通过数字信号处理器14输出待发射特定频率数字信号,转换成模拟信号后,滤波去除干扰,当发射频段是433MHz及以上频段时,按频率与频率合成器13输出的相应混频信号上变频混频后,按频率功率驱动放大,最后输出到射频收发器前端模块10;当发射频段是0.135-13.56MHz时,因为调制信号的载波波形由数字信号处理器14直接合成,所以模拟信号滤波后直接进行功率驱动放大,最后输出到射频收发器前端模块10。
可选的,不同频率信号不同时接收、发射及处理,在确保性能的前提下最大限度的共享。
参考图2,本发明所应用的多频段射频识别读写器的频率合成器硬件结构。所述频率合成器13用于根据所述射频收发器前端模块的接收信号的频率或所述数字信号处理器的输出信号对应的频率,生成相应的混频信号,并至少在一种频率信号的接收、发射模式下向接收机11、发射机12提供混频信号,其包括压控振荡器132、小数分频频率合成器131、本振除法器134、本振混频器133和除法器135。
小数分频频率合成器131的输入端与数字信号处理器14的输出端耦接,小数分频频率合成器131的输出端与压控振荡器132的输入端耦接,压控振荡器132的输出端分别与本振混频器133、本振除法器134的输入端耦接,本振除法器134的输出端与本振混频器133耦接,本振混频器133的输出端与除法器135的输入端耦接,除法器135的输出端分别与接收机混频器112,发射机混频器123的耦接。
所述的压控振荡器132和小数分频频率合成器131用于配合以产生本振信号。
所述本振除法器134,用于分频或缓冲所述本振信号。
所述本振混频器133,用于混频或缓冲所述本振信号和所述本振除法器134分频或缓冲后的信号。
所述除法器135,用于分频或缓冲所述本振混频器133混频或缓冲后的信号,产生所述频率合成器13输出的混频信号。
以下参考图5详细说明各接收/发射波段情况下频率合成器13的工作原理:
当接收/发射波段为5800MHz,压控振荡器132的频率设置为3867MHz。相应,本振除法器134设置为2分频,除法器135设置为缓冲,本振混频器133设置为混频。其本振信号产生方法为压控振荡器132的输出与自己的2分频上变频混频。
当接收/发射波段为2450MHz,压控振荡器132的频率设置为3267MHz。相应,本振除法器134设置为2分频,除法器135设置为2分频,本振混频器133设置为混频。其本振信号产生方法为压控振荡器132的输出与自己的2分频上变频混频,然后2分频。
当接收/发射波段为900MHz,压控振荡器132的频率设置为3600MHz。相应,本振除法器134设置为2分频,除法器135设置为6分频,本振混频器133设置为混频。其本振信号产生方法为压控振荡器132的输出与自己的2分频上变频混频,然后6分频。
当接收/发射波段为433MHz,压控振荡器132的频率设置为3464MHz。相应,本振除法器134设置为2分频,除法器135设置为12分频,混频器133设置为混频。其本振信号产生方法为压控振荡器132的输出与自己的2分频上变频混频,然后12分频。
当接收/发射波段为13.56MHz,压控振荡器132的频率设置为3471MHz。相应,本振除法器134设置为2分频,混频器设置为缓冲,除法器设置为128分频。其本振信号产生方法为压控振荡器132的输出2分频,然后128分频。
当接收/发射波段为0.135MHz,压控振荡器132不工作。
请参考图3,其显示了本发明所应用的多频段射频识别读写器的接收机硬件结构。所述接收机11,用于处理所述射频收发器前端模块接10收到的各种频段的射频信号,将处理后的信号输出到所述数字信号处理器14。其包括低噪声放大器111、接收机混频器112、接收机滤波器113、模数转换器114。
低噪声放大器111的输入端与射频收发器前端模块10的输出端耦接,低噪声放大器111的输出端与接收机混频器112输入端耦接,接收机混频器112另一输入端与频率合成器13的输出端耦接,接收机混频器112输出端与接收机滤波器113的输入端耦接,接收机滤波器113的输出端与模数转换器114的输入端耦接,模数转换器114的输出端与数字信号处理器14的输入端耦接。
所述低噪声放大器111,用于放大所述射频收发器前端模块10接收到的各频段的射频信号。低噪声放大器一般位于放大链路的输入端,针对给定的增益要求,引入尽可能小的内部噪声,并在输出端获得最大可能的信噪比。不同频段的射频信号,通过各自的低噪声放大器放大后输出到接收器混频器112。
参考附图5,在本实施例中,所述低噪声放大器111包括,第一低噪声放大器1115、第二低噪声放大器1114,第三低噪声放大器1113、第四低噪声放大器1112、第五低噪声放大器1111。
第一低噪声放大器1115的输入端与耦合电感耦接,第二低噪声放大器1114,第三低噪声放大器1113、第四低噪声放大器1112、第五低噪声放大器1111的输入端与天线接口耦接,以上各低噪声放大器的输出端均与接收机滤波器的输入端耦接。
所述第一低噪声放大器1115,用于放大0.135-13.56MHz频段的接收信号。
所述第二低噪声放大器1114,用于放大433MHz频段的接收信号。
所述第三低噪声放大器1113,用于放大900MHz频段的接收信号。
所述第四低噪声放大器1112,用于放大2450MHz频段的接收信号。
所述第五低噪声放大器1111,用于放大5800MHz频段的接收信号。
在本实施例中选用了5个低噪声放大器,在其它实施方式中,可以根据实际的频段数需求调整低噪声放大器的个数。
所述接收机混频器112,用于将放大后的射频信号与所述频率合成器13生成的混频信号混频或缓冲放大后的射频信号。
所述接收机滤波器113,用于对混频后的信号去除干扰。接收频段的不同,用于获得与特定接收频段相同的特定频率而滤除其它频率,接收信号被进一步放大和滤除干扰,而且由于自阻塞、自混频以及不对称引起的直流偏置也可被抑制,输出正交信号I和Q。
所述模数转换器114,用于将去除干扰后的信号数字化,并将数字化后的信号输出到所述数字信号处理器。
所述接收机的工作原理是,低噪声放大器111将放大后的信号的输出到接收机混频器112。接收机混频器112根据频率合成器锁定的频率设置模式,当接收到的信号为0.135MHz时,接收机混频器112设置为缓冲模式,不混频直接输出信号;当接收到的信号为非0.135MHz时,接收机混频器112根据频段与相应的频率合成器13输出混频信号混频后,将输入信号转换成低频信号输出。接收机混频器112将处理后的信号输出到接收机滤波器113。接收机滤波器的参数根据频率合成器13锁定的频率设置。经过低通滤波器后,信号同时被进一步放大和滤除干扰,而且由于自阻塞、自混频以及不对称引起的直流偏置也可被抑制。接收机滤波器113输出正交信号I和Q,经由模数转换器转114换成数字信号后发送到数字信号处理器14。模数转换器114的参数根据频率合成器13锁定的频率设置。
请参考图4,是本发明所应用的多频段射频识别读写器的发射机硬件结构。所述发射机用于处理来自数字信号处理器14的信号,并向射频收发器前端模块10提供输入信号。其包括数模转换器121、发射机滤波器122、发射机混频器123与驱动功率放大器124。
数模转换器121的输入端与数字信号处理器14的输出端耦接,数模转换器121的输出端与发射机滤波器122输入端耦接,发射机滤波器122另一输入端与频率合成器13耦接,发射机滤波器122输出端与发射机混频器123输入端耦接,发射机混频器123输出端与发射功率驱动放大器124的输入端耦接。发射功率驱动放大器125的输出端与射频收发器前端模块10耦接。
所述发射机功率驱动器124,用于将待发射的信号放大到与所述数字信号处理器输出的数字信号内容相应的功率值,并将放大后的信号输出到所述射频收发器前端模块。当要求发射信号频段为0.135-13.56MHz时,接收从发射机滤波器122直接输出的信号;当要求发射信号频段为433MHz频段时,接收从第四发射机混频器1234输出的信号;当要求发射信号频段为900MHz频段时,接收从第三发射机混频器1233输出的信号;当要求发射信号频段为2450MHz频段时,接收从第二发射机混频器1232输出的信号;当要求发射信号频段为5800MHz频段时,接收从第一发射机混频器1231输出的信号。
所述发射机混频器123,用于将滤波消除干扰后的信号与所述频率合成器13生成的混频信号混频,并将混频后的信号输出到所述功率驱动放大器。用于根据发射频率的频段指令要求,将发射机滤波器122的输出频率与频率合成器13输出的相应的频率混频后,向发射功率驱动放大器124输出该信号。
所述发射机滤波器122,用于对数模转换后的模拟信号消除干扰,并向发射极混频器123输出该信号,或直接向发射功率驱动放大器124输出该信号。当发射频率的频段为0.135-13.56MHz时,直接向发射功率驱动放大器124输出该信号;当发射频率的频段为433MHz及以上时,向发射极混频器123输出该信号。
所述模数转化器121,用于将所述数字信号处理器14输出的数字信号转化成模拟信号,并输出到所述发射机滤波器122。
参考图5,在本发明的应用中,所述发射机混频器123,包括第一发射机混频器1231,第二发射机混频器1232,第三发射机混频器1233,第四发射机混频器1234。
上述发射机混频器的输入端均与发射机滤波器122耦接,输出端与发射机功率驱动器124耦接。
所述第一发射机混频器1231,用于5800MHz发射信号频段的混频。
所述第二发射机混频器1232,用于2450MHz发射信号频段的混频。
所述第三发射机混频器1233,用于900MHz发射信号频段的混频。
所述第四发射机混频器1234,用于433MHz发射信号频段的混频。
在本实施例中,选用了4个发射机混频器,在其它实施例中,可以根据频段数的要求调整发射机混频器的个数。
所述发射机的工作原理是,待对外发射的数字信号,从由数字信号处理器14输出到所述数模转换器121,将该数字信号转换成的相应的模拟信号输出到发射机滤波器122,针对该频段滤波,消除干扰。当发射频段为433MHz及以上时,发射机混频器123将发射机滤波器122的输出信号与频率合成器输出的相应频段的混频信号上变频混频后,由功率驱动放大器124将该频段的信号功率放大,并向射频收发器前端模块10的输出该频段的发射信号;当发射频段要求为0.135-13.56MHz时,因为调制信号的载波波形由数字信号处理器14直接合成,所以发射机滤波器122将处理后的信号直接输出到功率驱动放大器124。功率驱动放大后的信号输出到射频收发器前端模块10。
图6是本发明的低噪声放大器的实施例一。
所述低噪声放大器,包括第一输入端A,第一输入选择端母端A1,第一输出端B;还包括第一低通电流镜1,第一放大电路2和选择电路3。
所述第一输入端A,可用于输入直流偏置信号;所述第一输入选择端母端A1,可用于输入射频信号;所述第一输出端B,用于输出处理后的信号。
所述第一低通电流镜1,用于处理第一输入端A输入的直流偏置信号;其第一端是所述第一输入端A,第二端接地。
所述第一放大电路2,用于与所述第一低通电流镜1配合,放大所述第一输入选择端母端A1输入的射频信号;其第一端与所述第一低通电流镜第三端,并与所述第一输入选择端母端A1连接,其第二端是第一输出端B。
所述第一放大电路2至少包括第一子放大电路和第二子放大电路,所述第一子放大电路和第二子放大电路的第一端连接并与所述第一输入选择端母端A1连接,第二端连接并与第一输出端B连接。
所述选择电路3,用于使所述子放大电路适于处理所述第一输入选择端母端A1输入的射频信号;其第一端与所述第一放大电路2连接,第二端接地;
所述选择电路3与所述第一放大电路2连接的第一端,包括至少两个子端,所述子端分别与所述第一子放大电路和第二子放大电路的第三端单独连接。
实施例一中,所述低噪声放大器可用于放大13.56MHz以上各频段单端射频信号。第一输入端A输入直流偏置信号,第一输入选择端母端A1输入射频信号。第一放大电路20至少包括第一子放大电路和第二子放大电路,所述第一子放大电路和第二子放大电路分别适于与第一低通电流镜10配合放大两种不同频段的射频信号,由选择电路30的参数决定其适用的频段。进而使得低噪声放大器适于放大多频段射频信号。
图7是本发明的低噪声放大器的实施例二。
所述低噪声放大器,包括第一输入端A,第一输入选择端母端A1,第一输出端B;还包括第一低通电流镜1,第一放大电路2和选择电路3;还包括第一低频放大电路4。
所述第一输入端A,可用于输入直流偏置信号,还可用于输入低频信号;所述第一输入选择端母端A1,可用于输入射频信号;所述第一输出端B,用于输出处理后的信号。
所述第一低通电流镜1,用于处理第一输入端A输入的直流偏置信号;其第一端是所述第一输入端A,第二端接地。
所述第一放大电路2,用于与所述第一低通电流镜1配合,放大所述第一输入选择端母端A1输入的射频信号;其第一端与所述第一低通电流镜第三端,并与所述第一输入选择端母端A1连接,其第二端是第一输出端B。
所述第一放大电路2至少包括第一子放大电路和第二子放大电路,所述第一子放大电路和第二子放大电路的第一端连接并与所述第一输入选择端母端A1连接,第二端连接并与第一输出端B连接。
所述选择电路3,用于使所述子放大电路适于处理所述第一输入选择端母端A1输入的射频信号;其第一端与所述第一放大电路2连接,第二端接地;
所述选择电路3与所述第一放大电路2连接的第一端,包括至少两个子端,所述子端分别与所述第一子放大电路和第二子放大电路的第三端单独连接。
所述第一低频放大电路4,用于与所述第一低通电流镜1配合,放大所述第一输入端A输入的射频信号;其第一端与所述第一低通电流镜1连接,第二端接地,第三端是所述第一输出端B。
实施例二中,所述低噪声放大器不但可用于放大13.56MHz以上各频段单端射频信号,还可用于放大13.56MHz及以下频段单端射频信号。
当射频信号是13.56MHz以上频段时,第一输入端A输入直流偏置信号,第一输入选择端母端A1输入射频信号。第一放大电路20至少包括第一子放大电路和第二子放大电路,所述第一子放大电路和第二子放大电路分别适于与第一低通电流镜10配合放大两种不同频段的射频信号,由选择电路30的参数决定其适用的频段。进而使得低噪声放大器适于放大多频段射频信号。
当射频信号是13.56MHz及以下频段时,第一输入端A输入直流偏置信号和射频信号。选择电路30的参数决定第一放大电路20不处理13.56MHz及以下频段的信号。此时,第一低频放大电路4与第一低通电流镜1配合,放大所述第一输入端A输入的13.56MHz及以下频段射频信号。
图8是本发明的低噪声放大器的实施例三。
实施例三中的低噪声放大器按差分对称结构设计,包括第一输入端A,第一输入选择端母端A1,第一输出端B;还包括第一低通电流镜1,第一放大电路2和选择电路3。
差分对称的,还包括第二输入端D,第二输入选择端母端D1,第二输出端E;第二低通电流镜5和第二放大电路6。
所述第一输入端A,可用于输入直流偏置信号;所述第一输入选择端母端A1,可用于输入射频信号;所述第一输出端B,用于输出处理后的信号。
所述第一低通电流镜1,用于处理第一输入端A输入的直流偏置信号;其第一端是所述第一输入端A,第二端接地。
所述第一放大电路2,用于与所述第一低通电流镜1配合,放大所述第一输入选择端母端A1输入的射频信号;其第一端与所述第一低通电流镜第三端,并与所述第一输入选择端母端A1连接,其第二端是第一输出端B。
所述第一放大电路2至少包括第一子放大电路和第二子放大电路,所述第一子放大电路和第二子放大电路的第一端连接并与所述第一输入选择端母端A1连接,第二端连接并与第一输出端B连接。
所述选择电路3,用于使所述子放大电路适于处理所述第一输入选择端母端A1输入的射频信号;其第一端与所述第一放大电路2连接,第二端接地;
所述选择电路3与所述第一放大电路2连接的第一端,包括至少两个子端,所述子端分别与所述第一子放大电路和第二子放大电路的第三端单独连接。
所述第二输入端D,可用于输入与所述第一输入端A相应的直流偏置信号;所述第二输入选择端母端D1,可用于输入与所述第一输入选择端母端A1极性相反数值相等的射频信号;所述第二输出端E,用于输出处理后的信号。
所述第二低通电流镜5,用于处理直流偏置信号;其第一端是所述第二输入端D,第二端接地。
所述第二放大电路6,用于与所述第二低通电流镜5配合,按所述第一放大电路2相应的倍数,放大所述第一输入选择端母端D1输入的射频信号;其第一端与所述第二低通电流镜5第三端连接,并与所述第二输入选择端母端D1连接,其第二端是第二输出端E。
所述第二放大电路6至少包括第三子放大电路和第四子放大电路,所述第三子放大电路和第四子放大电路的第一端并联并与所述第二输入选择端母端D1连接,第二端并联并与第一输出端E连接。
所述选择电路3的第三端与所述第二放大电路6的第三端连接,所述选择电路3的第三端包括至少两个子端,所述子端分别与所述第三子放大电路和第四子放大电路的第三端单独连接。
实施例三中,所述低噪声放大器可用于放大13.56MHz以上各频段全差分射频信号。第一输入端A输入直流偏置信号,第一输入选择端母端A1输入正极射频信号。第一放大电路20至少包括第一子放大电路和第二子放大电路,所述第一子放大电路和第二子放大电路分别适于与第一低通电流镜10配合放大两种不同频段的正极射频信号,由选择电路30的参数决定其适用的频段。进而使得低噪声放大器适于放大多频段射频信号。
差分对称的,第二输入端D输入直流偏置信号,第二输入选择端母端D1输入负极射频信号。第二放大电路6至少包括第三子放大电路和第四子放大电路所述第三子放大电路和第四子放大电路分别适于与第一低通电流镜10配合放大两种不同频段的负极射频信号,由选择电路30的参数决定其适用的频段。使得第二输出端E输出与第一输出端B极性相反,数值相等的信号。进而使得低噪声放大器适于放大多频段全差分射频信号,抑制共模的噪声和干扰。
图9是本发明的低噪声放大器的实施例四。
实施例四中的低噪声放大器按差分对称结构设计,包括第一输入端A,第一输入选择端母端A1,第一输出端B;还包括第一低通电流镜1,第一放大电路2和选择电路3。
差分对称的,还包括第二输入端D,第二输入选择端母端D1,第二输出端E;第二低通电流镜5和第二放大电路6。
还包括第一低频放大电路4,和与所述第一低频放大电路4差分对称的第二低频放大电路5。
实施例四的低噪声放大器不但可用于放大13.56MHz以上各频段全差分射频信号,还可用于放大13.56MHz及以下频段全差分射频信号。
当射频信号是13.56MHz以上频段时,第一输入端A输入直流偏置信号,第一输入选择端母端A1输入正极射频信号。第一放大电路20至少包括第一子放大电路和第二子放大电路,所述第一子放大电路和第二子放大电路分别适于与第一低通电流镜10配合放大两种不同频段的射频信号,由选择电路30的参数决定其适用的频段。进而使得低噪声放大器适于放大多频段射频信号。
差分对称的,第二输入端D输入直流偏置信号,第二输入选择端母端D1输入负极射频信号。第二放大电路6至少包括第三子放大电路和第四子放大电路所述第三子放大电路和第四子放大电路分别适于与第一低通电流镜10配合放大两种不同频段的负极射频信号,由选择电路30的参数决定其适用的频段。使得第二输出端E输出与第一输出端B极性相反,数值相等的信号。进而使得低噪声放大器适于放大多频段全差分射频信号,抑制共模的噪声和干扰。
当射频信号是13.56MHz及以下频段时,第一输入端A输入直流偏置信号和正极射频信号。选择电路30的参数决定第一放大电路20不处理13.56MHz及以下频段的信号。此时,第一低频放大电路4与第一低通电流镜1配合,放大所述第一输入端A输入的13.56MHz及以下频段射频信号。
差分对称的,第二输入端D输入直流偏置信号和负极射频信号。选择电路30的参数决定第二放大电路60不处理13.56MHz及以下频段的信号。此时,第二低频放大电路7与第二低通电流镜5配合,放大所述第二输入端D输入的13.56MHz及以下频段负极射频信号。进而使得第二输出端E输出与第一输出端B极性相反,数值相等的信号。进而使得低噪声放大器适于放大多频段全差分射频信号,抑制共模的噪声和干扰。
图10是本发明实施例四的低噪声放大器的电路实现图。
为了有效地稳定静态工作点,以放大差模信号抑制共模信号,所述低噪声放大器,设计为全差分对称结构。
包括第一输入端A,第一输入选择端母端A1,第一输出端B;还包括第一低通电流镜1,第一放大电路2和选择电路3;还包括第一低频放大电路4。
差分对称的,还包括第二输入端D,第二输入选择端母端D1,第二输出端E;第二低通电流镜5和第二放大电路6和第二低频放大电路5。
所述第一输入端A,可用于输入直流偏置信号,还可用于输入低频信号;所述第一输入选择端母端A1,可用于输入射频信号;所述第一输出端B,用于输出处理后的信号。
所述第一低通电流镜1,用于处理第一输入端A输入的直流偏置信号;其第一端是所述第一输入端A,第二端接地。
所述第一低通电流镜1,包括第一组第一NMOS管N1,第一电阻R1和第一电容C1。
所述第一放大电路2,用于与所述第一低通电流镜1配合,放大所述第一输入选择端母端A1输入的射频信号;其第一端与所述第一低通电流镜第三端,并与所述第一输入选择端母端A1连接,其第二端是第一输出端B。
所述第一放大电路2至少包括第一子放大电路和第二子放大电路,所述第一子放大电路和第二子放大电路的第一端连接并与所述第一输入选择端母端A1连接,第二端连接并与第一输出端B连接。
图10中的第一放大电路2,包括第一子放大电路,第二子放大电路,第五子放大电路和第六子放大电路。
所述第一子放大电路,包括第一输入选择端第二子端A12和第一组第三NMOS管N3。
所述第二子放大电路,包括第一输入选择端第三子端A13和第一组第四NMOS管N4。
所述第五子放大电路,包括第一输入选择端第四子端A14和第一组第五NMOS管N5。
所述第六子放大电路,包括第一输入选择端第五子端A15和第一组第六NMOS管N6。
所述第一低频放大电路4,用于与所述第一低通电流镜1配合,放大所述第一输入端A输入的射频信号;其第一端与所述第一低通电流镜1连接,第二端接地,第三端是所述第一输出端B。
所述第一低频放大电路4,包括第一输入选择端第一子端A1和第一组第一NMOS管N1。
所述第二输入端D,可用于输入与所述第一输入端A相应的直流偏置信号;所述第二输入选择端母端D1,可用于输入与所述第一输入选择端母端A1极性相反数值相等的射频信号;所述第二输出端E,用于输出处理后的信号。
所述第二低通电流镜5,用于处理直流偏置信号;其第一端是所述第二输入端D,第二端接地。
所述第二低通电流镜5,包括第二组第一NMOS管N11,第二电阻R11,第二电容C11。
所述第二放大电路6,用于与所述第二低通电流镜5配合,按所述第一放大电路2相应的倍数,放大所述第一输入选择端母端D1输入的射频信号;其第一端与所述第二低通电流镜5第三端连接,并与所述第二输入选择端母端D1连接,其第二端是第二输出端E。
所述第二放大电路6至少包括第三子放大电路和第四子放大电路,所述第三子放大电路和第四子放大电路的第一端并联并与所述第二输入选择端母端D1连接,第二端并联并与第一输出端E连接。
图10所示第二放大电路6包括第三子放大电路,第四子放大电路,第六子放大电路和第七子放大电路。
所述第三子放大电路,包括第二输入选择端第二子端D12和第二组第三NMOS管N33。
所述第四子放大电路,包括第二输入选择端第三子端D13和第二组第四NMOS管N34。
所述第六子放大电路,包括第二输入选择端第四子端D14和第二组第五NMOS管N35。
所述第七子放大电路,包括第二输入选择端第五子端D15和第二组第六NMOS管N36。
所述选择电路3的第三端与所述第二放大电路6的第三端连接,所述选择电路3的第三端包括至少两个子端,所述子端分别与所述第三子放大电路和第四子放大电路的第三端单独连接。
所述第二低频放大电路7,用于与所述第二低通电流镜5配合,按所述第一放大所述第二输入端D输入的射频信号;其第一端与所述第二低通电流镜5连接,第二端接地,第三端是所述第二输出端E。
所述第二低频放大电路7,包括第二输入选择端第一子端D11,第二组第二NMOS管N12。
所述选择电路3,用于使所述子放大电路适于处理所述第一输入选择端母端A1和第二输入选择端母端D1输入的射频信号;其第一端与所述第一放大电路2连接,第二端接地,第三端与所述第二放大电路6连接;
所述选择电路3与所述第一放大电路2连接的第一端,包括至少两个子端,所述子端分别与所述第一子放大电路和第二子放大电路的第三端单独连接。
所述选择电路3是9端差分对称电感H。所述9端差分对称电感H,包括第一端,第二端,第三端。
所述第一端包括4个子端,分别是第一端第一子端H1,第一端第二子端H2,第一端第三子端H3,第一端第四子端H4。
所述,第一端第一子端H1与第一组第三NMOS管N3的源极连接,;第一端第二子端H2与第一组第四NMOS管N4的源极连接;第一端第三子端H3与第一组第五NMOS管N5的源极连接;第一端第四子端H4与第一组第六NMOS管N6的源极连接。
所述第二端H20,接地。
所述第三端,包括4个子端,分别是第三端第一子端H31,第三端第二子端H32,第三端第三子端H33,第三端第四子端H34。
所述第三端第一子端H31与第二组第三NMOS管N13的源极连接,;第三端第二子端H32与第二组第四NMOS管N14的源极连接,第三端第三子端H33与第二组第五NMOS管N15的源极连接,第三端第四子端H34与第二组第六NMOS管N16的源极连接。
所述9端差分对称电感H,其第一端和第三端的各子端与第二端间的关系可以等效为8个独立电感。因接收机10的工作频段每次只能锁定一个频率,所以将8个独立电感设计为9端对称差分电感,以节省芯片物理面积。
所述第一组第一NMOS管N1的漏极是第一输入端A,源极接地,栅极与第一电阻R1连接。
所述第一组第二NMOS管N2的栅极是第一输入选择端第一子端A11,源极接地,漏极是第一输出端B。
所述第一组第三NMOS管N3的栅极是第一输入选择端第二子端A12,源极与9端差分对称电感H的H1端连接,漏极是第一输出端B。
所述第一组第四NMOS管N4的栅极是第一输入选择端第三子端A13,源极与9端差分对称电感H的H2端连接,漏极是第一输出端B。
所述第一组第五NMOS管N5的栅极是第一输入选择端第四子端A14,源极与9端差分对称电感H的H3端连接,漏极是第一输出端B。
所述第一组第六NMOS管N6的栅极是第一输入选择端第五子端A15,源极与9端差分对称电感H的H4端连接,漏极是第一输出端B。
所述第二组第一NMOS管N11的漏极是第二输入端D,源极接地,栅极与第二电阻R2连接。
所述第二组第二NMOS管N12的栅极是第二输入选择端第一子端D11,源极接地,漏极是第二输出端E。
所述第二组第三NMOS管N13的栅极是第二输入选择端第二子端D12,源极与9端差分对称电感H的H31端连接,漏极是第二输出端E。
所述第二组第四NMOS管N14的栅极是第二输入选择端第三子端D13,源极与9端差分对称电感H的H32端连接,漏极是第二输出端E。
所述第二组第五NMOS管N15的栅极是第二输入选择端第四子端D14,源极与9端差分对称电感H的H33端连接,漏极是第二输出端E。
所述第二组第六NMOS管N16的栅极是第二输入选择端第五子端D15,源极与9端差分对称电感H的H34端连接,漏极是第二输出端E。
所述第一电阻R1的一端与第一组第一NMOS管N1的栅极连接,另一端与第一电容C1连接,同时也是第一输入选择端母端A1。
所述第二电阻R11的一端与第二组第一NMOS管N11的栅极连接,另一端与第二电容C11连接,同时也是第二输入选择端母端A2。
所述第一电容C1与所述第一电阻R1和所述第一组第一NMOS管N1的源极并联。
所述第二电容C11与所述第二电阻R11和所述第二组第一NMOS管N11的源极并联。
当射频收发器10输出的信号在13.56MHz及以下时,所述低噪声放大器111的第一输入端A和第二输入端D输入全差分射频信号,同时输入直流偏置信号,端口B和端口E输出经处理的全差分信号。通过调整第一电容C1的电容值,使得所述低噪声放大器111适于放大13.56MHz及以下频段的各频率。
当射频收发器10输出的信号在13.56MHz以上时,第一输入选择端母端A1和第二输入选择端母端D1输入全差分射频信号,第一输入端A和第二输入D输入直流偏置信号,第一输出B和第二输出端E输出经处理的全差分信号。13.56MHz以上频段中的不同的频率的信号通过9端差分电感的不同接口输入,实现相应频率的信号的处理。
参考图5,第一低噪声放大器1115,用于放大所述射频收发器10输出的13.56MHz及以下频段射频信号。参考图10,所述第一低噪声放大器1115包括,第一低通电流镜1,第一低频放大电路4,第二低通电流镜5和第二低频放大电路7。
13.56MHz及以下频段正极射频信号和直流偏置信号通过第一输入端A输入第一低噪声放大器1115,处理后的信号通过第一输出端B输出。所述第一电容C1的电容值能根据频段调整,使第一低噪声放大器1115适于接收13.56MHz及以下频段正极射频信号。通过选择所述第一组第一NMOS管N1和第一组第二NMOS管N2的跨导系数(Gm),使第一低噪声放大器1115适于放大13.56MHz及以下频段正极射频信号和保证噪声性能。
差分对称的,13.56MHz及以下频段负极射频信号和直流偏置信号通过第二输入端D输入第一低噪声放大器1115,处理后的信号通过第二输出端E输出。所述第二电容C11的电容值能根据频段调整,使第一低噪声放大器1115适于接收与所述第一输入端A输入的全差分对称射频信号。通过选择所述第二组第一NMOS管N11和第二组第二NMOS管N12的跨导系数(Gm),使第一低噪声放大器1115适于放大第二输入端D输入的,与所述第一输入端A输入的全差分对称射频信号并保证噪声性能。
参考图5,所述第二低噪声放大器1111-1114,用于放大所述射频收发器10输出的13.56MHz以上频段信号。其包括第一低通电流镜1,第一放大电路2,第二低通电流镜5,第二放大电路6和选择电路3。
所述低噪声放大器1111-1114工作原理相同,以下以所述低噪声放大器1114以433MHz频段射频信号为工作频段时为例。
所述低噪声放大器1114从第一输入选择端母端A1输入433MHz正极射频信号,从第一输入端A输入直流偏置信号,并从第一输入端B输出处理后的信号。9端差分电感第一端第四子端H4口到第二端H20间可以等效为一个独立的片内电感(Ls),使所述低噪声放大器适于处理433MHz正极射频信号。所述低噪声放大器114,对所述射频收发器10输入的433MHz的射频信号的放大倍数(Gmeff)和噪声性能(NF),通过设置第一组第一NMOS管N1和第二组第六NMOS管N6的参数gm和Cgs实现。
差分对称的,所述低噪声放大器1114从第二输入选择端母D1输入433MHz负极射频信号,从第二输入端D输入直流偏置信号,并从第二输出E输出处理后的信号。9端差分电感第三端第四子端H34口到第二端H20口可以等效为一个独立的片内电感,电感值与第一端第四子端H4口到第二端H20口间的电感值相同(Ls),使所述低噪声放大器适于处理433MHz负极射频信号。所述低噪声放大器1114对433MHz负极射频信号的放大倍数(Gmeff)和噪声性能(NF),通过设置第二组第一NMOS管N11和第二组第六NMOS管N16的参数gm和Cgs实现。
放大倍数的公式是,
噪声性能的公式是,
图11,是所述低噪声放大器1111-1114之一的等效电路图。以低噪声放大器1114为例。等效电感(LS)是所述低噪声放大器1114中的9端对称差分电感中第一端第四子端H4到第二端H20,或第三端第四子端H34到第二端H20的等效电感。9端对称差分电感封装在芯片内。
电感(Lg)是芯片外元件。电感(Lg)一端与等效NMOS管N耦接,另一端与等效电阻RS耦接。
等效MOS管N在所述低噪声放大器1114中等效于第一组第六NMOS管N6,或第二组第六NMOS管N16。
等效电阻RS为片外收发器前端天线或耦合电感的等效电阻。
所述等效电感(LS)与片外电感(Lg)配合,使得所述低噪声放大器1111-1114阻抗匹配适于处理所述射频收发器10输入的射频信号。其中公式是,
图12是低噪声放大器111在接收各频段信号时的传递函数示意图。其中,F1为频段为工作频段为0.135MHz时B端E端的输出波形;F2为工作频段为13.56MHz时B端E端的输出波形;F3为工作频段为433MHz时B端E端的输出波形;F4为工作频段为900MHz时B端E端的输出波形;F5为工作频段为2450MHz时B端E端的输出波形;F6为工作频段为5800MHz时B端E端的输出波形。
本实施例技术方案的射频读写器在接收、发射和频率合成技术中提供了多频段兼容的技术方案,尤其在低噪声放大器的设计上采用了多端口对称差分电感的设计,在集成芯片内缩小芯片使用面积,并减少片外器件数,从而简化设计、缩短开发时间、节约开发和设计成本。
以上公开了本发明的多个方面和实施方式,本领域的技术人员会明白本发明的其它方面和实施方式。本发明中公开的多个方面和实施方式只是用于举例说明,并非是对本发明的限定,本发明的真正保护范围和精神应当以权利要求书为准。