发明内容
本发明解决的问题是,提供一种多频段选择射频识别读写器,以简化设计、缩短开发时间、节约开发和设计成本。
为解决上述问题,本发明提供一种射频识别读写器,包括:
射频收发器前端模块,用于接收和发射射频信号;
数字信号处理器,用于处理数字化的所述射频收发器前端模块接收的射频信号,输出待对外发射的数字信号;其特征在于,还包括:
接收机,用于处理所述射频收发器前端模块接收到的各种频段的射频信号,将处理后的信号输出到所述数字信号处理器;
发射机,用于处理所述数字信号处理器输出的与各种频率相对应的数字信号,将处理后的信号输出到所述射频收发器前端模块;
频率合成器,用于在至少一个工作频段向所述接收机或发射机提供本振混频信号;所述本振混频信号是根据所述射频收发器前端模块的接收信号的频率或所述数字信号处理器的输出信号对应的频率锁定的。
可选的,所述接收机、发射机和数字信号处理器集成于射频识别读写器芯片组。
可选的,所述频率合成器包括:用于配合以产生本振信号的压控振荡器和小数分频频率合成器;本振除法器,用于分频或缓冲所述本振信号;本振混频器,用于混频或缓冲所述本振信号和所述本振除法器分频或缓冲后的信号;除法器,用于分频或缓冲所述本振混频器混频或缓冲后的信号,产生并输出所述频率合成器输出的混频信号。
可选的,所述压控振荡器和小数分频频率合成器联合生成本振信号的频率范围是3200MHz-3900MHz。
可选的,所述本振除法器、本振混频器和除法器能编程,适于处理与各接收、发射频率信号对应的信号。
可选的,所述接收机包括:低噪声放大器,用于放大所述射频收发器前端模块接收到各频段的射频信号;接收机混频器,用于将放大后的射频信号与所述频率合成器生成的本振信号进行混频后产生低频基带信号;接收机滤波器,用于对混频后的信号去除干扰;数模转换器,用于将去除干扰后的信号数字化,并将数字化后的信号输出到所述数字信号处理器。
可选的,所述低噪声放大器包括,0.135-13.56MHz低噪声放大器、433MHz低噪声放大器、900MHz低噪声放大器、2450MHz低噪声放大器或5800MHz低噪声放大器。
可选的,接收机混频器、接收机滤波器和数模转换器能编程,适于处理与各频率相对应的信号。
可选的,所述发射机包括:数模转换器,用于将所述数字信号处理器输出的数字信号转化成模拟信号;发射机滤波器,用于对数模转换后的模拟信号消除干扰;功率驱动放大器,用于将待发射的信号放大到与所述数字信号处理器输出的数字信号内容相应的功率值,并将放大后的信号输出到所述射频收发器前端模块。
可选的,所述发射机还包括发射机混频器,用于将滤波消除干扰后的信号与所述频率合成器生成的混频信号混频,并将混频后的信号输出到所述功率驱动放大器。
可选的,所述功率驱动放大器包括,5800MHz功率驱动放大器、2450MHz功率驱动放大器、900MHz功率驱动放大器、433MHz功率驱动放大器或0.135-13.56MHz功率驱动发放大器。
可选的,所述射频收发器前端模块包括:天线和/或耦合电感。
可选的,还包括能源管理器,用于向所述接收机、发射机和频率合成器提供能源。
与现有技术相比,上述技术方案的射频读写器在接收、发射和频率合成技术中提供了多频段兼容的技术方案,在集成芯片中缩小芯片面积,并减少外围器件数,从而简化设计、缩短开发时间、节约开发和设计成本。
具体实施方式
下面结合附图和具体实施例对本发明的射频识别读写器的具体实施方式做详细的说明。
请参考图1,其显示了本发明一个实施例的射频识别RFID读写器的系统硬件结构。所述射频识别RFID读写器用于处理接收到的射频信号,并输出射频信号。其包括射频收发器前端模块10、接收机11、发射机12、频率合成器13、数字信号处理器14。可选的,还包括能源管理器15。
射频收发器前端模块10分别与接收机11、发射机12耦接。接收机11的第一端与射频收发器前端模块10耦接,第二端与数字信号处理器14耦接,第三端与频率合成器13耦接。发射机12的第一端与射频收发器前端模块10耦接,第二端与数字信号处理器14耦接,第三端与频率合成器13耦接。频率合成器13的一端与数字信号处理器14耦接,另一端分别与接收机11、发射机12耦接。数字信号处理器14的一端与接收机11耦接,另一端与发射机12耦接。能源管理器15分别与接收机11、发射机12、频率合成器13、数字信号处理器14耦接。
所述射频收发器前端模块10,用于接收和发射射频信号。其是耦合电感或是天线。在接收、发射0.135-13.56MHz频率信号时,使用耦合电感;在接收、发射非0.135-13.56MHz频段信号时使用天线。
所述数字信号处理器14,用于处理数字化的所述射频收发器前端模块10接收的射频信号,输出待对外发射的数字信号。
所述频率合成器13,用于在至少一个工作频段向所述接收机11或发射机12提供混频信号;所述混频信号是根据所述射频收发器前端模块10的接收信号的频率或所述数字信号处理器14的输出信号对应的频率生成的。当射频信号输入到所述接收机11时,所述频率合成器13对所有频段进行搜索后锁定最强信号频率,确定为当前工作频段,并输出与当前工作频段相应的混频信号。
比如,频率合成器13首先输出工作频段为13.56MHz时对应的本振混频信号,后,由数字信号处理器14判断是否能通过接收机11接收到13.56MHz的射频信号,如果能接收到所述对应频段的接收信号,则由发射机12输出同一信号进行接收和发射通讯;如果数字信号处理器14判断没有13.56MHz的射频信号,则通过频率合成器13输出下一频段对应的本振混频信号,比如433MHz,并由数字信号处理器14判断是否能通过接收机11接收到对应频段的射频信号,直到能收到所述对应频段的射频信号为止。
所述接收机11,用于处理所述射频收发器前端模块10接收到的各种频段的射频信号,将处理后的信号输出到所述数字信号处理器14。特定频率的射频信号,通过对应的低噪声放大后与所述频率合成器13输出的对应的混频信号下变频混频,滤波去除干扰并数字化后,输出至数字信号处理器14。
所述发射机12,用于处理所述数字信号处理器14输出的与各种频率相对应的数字信号,将处理后的信号输出到所述射频收发器前端模块10。特定频率的数字信号从数字信号处理器14输出后,转换成模拟信号再滤波去除干扰,当发射信号对应为433MHz及以上频率时,与频率合成器13输出的对应混频信号一起上变频混频,然后功率驱动放大并输出到对应的射频收发器前端模块10;当发射信号对应为0.135-13.56MHz频率时,转化成模拟信号并滤波后,直接功率驱动放大后输入射频收发器前端模块10。
可选的,所述能源管理器15,负责给接收机11、发射机12、频率合成器13、数字信号处理器14提供能源。
所述射频识别RFID读写器工作原理是:
接收并处理各频段信号时,其通过射频收发器前端模块10接收的各种频段的信号,按频率低噪声放大后,与频率合成器13输出的相应的混频信号下变频混频,随后滤波消除干扰,将模拟信号转换成数字信号,输入数字信号处理器14。
处理并发射各频段信号时,其通过数字信号处理器14输出待发射特定频率数字信号,转换成模拟信号后,滤波去除干扰,当发射频段是433MHz及以上频段时,按频率与频率合成器13输出的相应混频信号上变频混频后,按频率功率驱动放大,最后输出到射频收发器前端模块10;当发射频段是0.135-13.56MHz时,因为调制信号的载波波形由数字信号处理器14直接合成,所以模拟信号滤波后直接进行功率驱动放大,最后输出到射频收发器前端模块10。
可选的,不同频率信号不同时接收、发射及处理,在确保性能的前提下最大限度的共享。
参考图2,本发明实施例的射频识别读写器的频率合成器硬件结构。所述频率合成器13用于根据所述射频收发器前端模块的接收信号的频率或所述数字信号处理器的输出信号对应的频率,生成相应的混频信号,并至少在一种频率信号的接收、发射模式下向接收机11、发射机12提供混频信号,其包括压控振荡器132、小数分频频率合成器131、本振除法器134、本振混频器133和除法器135。
小数分频频率合成器131的输入端与数字信号处理器14的输出端耦接,小数分频频率合成器131的输出端与压控振荡器132的输入端耦接,压控振荡器132的输出端分别与本振混频器133、本振除法器134的输入端耦接,本振除法器134的输出端与本振混频器133耦接,本振混频器133的输出端与除法器135的输入端耦接,除法器135的输出端分别与接收机混频器112,发射机混频器123的耦接。
所述的压控振荡器132和小数分频频率合成器131用于配合以产生本振信号。
所述本振除法器134,用于分频或缓冲所述本振信号。
所述本振混频器133,用于混频或缓冲所述本振信号和所述本振除法器134分频或缓冲后的信号。
所述除法器135,用于分频或缓冲所述本振混频器133混频或缓冲后的信号,产生所述频率合成器13输出的混频信号。
以下参考图5详细说明各接收/发射波段情况下频率合成器13的工作原理:
当接收/发射波段为5800MHz,压控振荡器132的频率设置为3867MHz。相应,本振除法器134设置为2分频,除法器135设置为缓冲,本振混频器133设置为混频。其本振信号产生方法为压控振荡器132的输出与自己的2分频上变频混频。
当接收/发射波段为2450MHz,压控振荡器132的频率设置为3267MHz。相应,本振除法器134设置为2分频,除法器135设置为2分频,本振混频器133设置为混频。其本振信号产生方法为压控振荡器132的输出与自己的2分频上变频混频,然后2分频。
当接收/发射波段为900MHz,压控振荡器132的频率设置为3600MHz。相应,本振除法器134设置为2分频,除法器135设置为6分频,本振混频器133设置为混频。其本振信号产生方法为压控振荡器132的输出与自己的2分频上变频混频,然后6分频。
当接收/发射波段为433MHz,压控振荡器132的频率设置为3464MHz。相应,本振除法器134设置为2分频,除法器135设置为12分频,混频器133设置为混频。其本振信号产生方法为压控振荡器132的输出与自己的2分频上变频混频,然后12分频。
当接收/发射波段为13.56MHz,压控振荡器132的频率设置为3471MHz。相应,本振除法器134设置为2分频,混频器设置为缓冲,除法器设置为128分频。其本振信号产生方法为压控振荡器132的输出2分频,然后128分频。
当接收/发射波段为0.135MHz,压控振荡器132不工作。
请参考图3,其显示了本发明实施例的射频识别读写器的接收机硬件结构。所述接收机11,用于处理所述射频收发器前端模块接10收到的各种频段的射频信号,将处理后的信号输出到所述数字信号处理器14。其包括低噪声放大器111、接收机混频器112、接收机滤波器113、模数转换器114。
低噪声放大器111的输入端与射频收发器前端模块10的输出端耦接,低噪声放大器111的输出端与接收机混频器112输入端耦接,接收机混频器112另一输入端与频率合成器13的输出端耦接,接收机混频器112输出端与接收机滤波器113的输入端耦接,接收机滤波器113的输出端与模数转换器114的输入端耦接,模数转换器114的输出端与数字信号处理器14的输入端耦接。
所述低噪声放大器111,用于放大所述射频收发器前端模块10接收到的各频段的射频信号。低噪声放大器一般位于放大链路的输入端,针对给定的增益要求,引入尽可能小的内部噪声,并在输出端获得最大可能的信噪比。不同频段的射频信号,通过各自的低噪声放大器放大后输出到接收器混频器112。
参考附图5,在本实施例中,所述低噪声放大器111包括,第一低噪声放大器1115、第二低噪声放大器1114,第三低噪声放大器1113、第四低噪声放大器1112、第五低噪声放大器1111。
第一低噪声放大器1115的输入端与耦合电感耦接,第二低噪声放大器1114,第三低噪声放大器1113、第四低噪声放大器1112、第五低噪声放大器1111的输入端与天线接口耦接,以上各低噪声放大器的输出端均与接收机滤波器的输入端耦接。
所述第一低噪声放大器1115,用于放大0.135-13.56MHz频段的接收信号。
所述第二低噪声放大器1114,用于放大433MHz频段的接收信号。
所述第三低噪声放大器1113,用于放大900MHz频段的接收信号。
所述第四低噪声放大器1112,用于放大2450MHz频段的接收信号。
所述第五低噪声放大器1111,用于放大5800MHz频段的接收信号。
在本实施例中选用了5个低噪声放大器,在其它实施方式中,可以根据实际的频段数需求调整低噪声放大器的个数。
所述接收机混频器112,用于将放大后的射频信号与所述频率合成器13生成的混频信号混频或缓冲放大后的射频信号。
所述接收机滤波器113,用于对混频后的信号去除干扰。接收频段的不同,用于获得与特定接收频段相同的特定频率而滤除其它频率,接收信号被进一步放大和滤除干扰,而且由于自阻塞、自混频以及不对称引起的直流偏置也可被抑制,输出正交信号I和Q。
所述模数转换器114,用于将去除干扰后的信号数字化,并将数字化后的信号输出到所述数字信号处理器。
所述接收机的工作原理是,低噪声放大器111将放大后的信号的输出到接收机混频器112。接收机混频器112根据频率合成器锁定的频率设置模式,当接收到的信号为0.135MHz时,接收机混频器112设置为缓冲模式,不混频直接输出信号;当接收到的信号为非0.135MHz时,接收机混频器112根据频段与相应的频率合成器13输出混频信号混频后,将输入信号转换成低频信号输出。接收机混频器112将处理后的信号输出到接收机滤波器113。接收机滤波器的参数根据频率合成器13锁定的频率设置。经过低通滤波器后,信号同时被进一步放大和滤除干扰,而且由于自阻塞、自混频以及不对称引起的直流偏置也可被抑制。接收机滤波器113输出正交信号I和Q,经由模数转换器转114换成数字信号后发送到数字信号处理器14。模数转换器114的参数根据频率合成器13锁定的频率设置。
请参考图4,是本发明实施例的射频识别读写器的发射机硬件结构。所述发射机用于处理来自数字信号处理器14的信号,并向射频收发器前端模块10提供输入信号。其包括数模转换器121、发射机滤波器122、发射机混频器123与驱动功率放大器124。
数模转换器121的输入端与数字信号处理器14的输出端耦接,数模转换器121的输出端与发射机滤波器122输入端耦接,发射机滤波器122另一输入端与频率合成器13耦接,发射机滤波器122输出端与发射机混频器123输入端耦接,发射机混频器123输出端与发射功率驱动放大器124的输入端耦接。发射功率驱动放大器125的输出端与射频收发器前端模块10耦接。
所述发射机功率驱动器124,用于将待发射的信号放大到与所述数字信号处理器输出的数字信号内容相应的功率值,并将放大后的信号输出到所述射频收发器前端模块。当要求发射信号频段为0.135-13.56MHz时,接收从发射机滤波器122直接输出的信号;当要求发射信号频段为433MHz频段时,接收从第四发射机混频器1234输出的信号;当要求发射信号频段为900MHz频段时,接收从第三发射机混频器1233输出的信号;当要求发射信号频段为2450MHz频段时,接收从第二发射机混频器1232输出的信号;当要求发射信号频段为5800MHz频段时,接收从第一发射机混频器1231输出的信号。
所述发射机混频器123,用于将滤波消除干扰后的信号与所述频率合成器13生成的混频信号混频,并将混频后的信号输出到所述功率驱动放大器。用于根据发射频率的频段指令要求,将发射机滤波器122的输出频率与频率合成器13输出的相应的频率混频后,向发射功率驱动放大器124输出该信号。
所述发射机滤波器122,用于对数模转换后的模拟信号消除干扰,并向发射极混频器123输出该信号,或直接向发射功率驱动放大器124输出该信号。当发射频率的频段为0.135-13.56MHz时,直接向发射功率驱动放大器124输出该信号;当发射频率的频段为433MHz及以上时,向发射极混频器123输出该信号。
所述模数转化器121,用于将所述数字信号处理器14输出的数字信号转化成模拟信号,并输出到所述发射机滤波器122。
参考图5,在本实施例中,所述发射机混频器123,包括第一发射机混频器1231,第二发射机混频器1232,第三发射机混频器1233,第四发射机混频器1234。
上述发射机混频器的输入端均与发射机滤波器122耦接,输出端与发射机功率驱动器124耦接。
所述第一发射机混频器1231,用于5800MHz发射信号频段的混频。
所述第二发射机混频器1232,用于2450MHz发射信号频段的混频。
所述第三发射机混频器1233,用于900MHz发射信号频段的混频。
所述第四发射机混频器1234,用于433MHz发射信号频段的混频。
在本实施例中,选用了4个发射机混频器,在其它实施例中,可以根据频段数的要求调整发射机混频器的个数。
所述发射机的工作原理是,待对外发射的数字信号,从由数字信号处理器14输出到所述数模转换器121,将该数字信号转换成的相应的模拟信号输出到发射机滤波器122,针对该频段滤波,消除干扰。当发射频段为433MHz及以上时,发射机混频器123将发射机滤波器122的输出信号与频率合成器输出的相应频段的混频信号上变频混频后,由功率驱动放大器124将该频段的信号功率放大,并向射频收发器前端模块10的输出该频段的发射信号;当发射频段要求为0.135-13.56MHz时,因为调制信号的载波波形由数字信号处理器14直接合成,所以发射机滤波器122将处理后的信号直接输出到功率驱动放大器124。功率驱动放大后的信号输出到射频收发器前端模块10。
本实施例技术方案的射频读写器在接收、发射和频率合成技术中提供了多频段兼容的技术方案,在集成芯片内缩小芯片使用面积,并减少片外器件数,从而简化设计、缩短开发时间、节约开发和设计成本。
以上公开了本发明的多个方面和实施方式,本领域的技术人员会明白本发明的其它方面和实施方式。本发明中公开的多个方面和实施方式只是用于举例说明,并非是对本发明的限定,本发明的真正保护范围和精神应当以权利要求书为准。