CN102456144B

CN102456144B - Rfid读写器的解调器电路

Info

Publication number: CN102456144B
Application number: CN201010514585.0A
Authority: CN
Inventors: 杜涛; 朱红卫; 彭敏
Original assignee: Shanghai Huahong Grace Semiconductor Manufacturing Corp
Current assignee: Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority date: 2010-10-21
Filing date: 2010-10-21
Publication date: 2014-12-10
Anticipated expiration: 2030-10-21
Also published as: CN102456144A

Abstract

本发明公开了一种RFID读写器的解调器电路，包括依次相连的接收天线；混频、滤波和放大模块；积分模块；采样、保持模块；位解码模块。其中接收天线接收来自标签的调制信号，并生成所述解调器电路的输入信号Vr。混频、滤波和放大模块对接收天线发来的13.56MHz的信号Vr下变频到847KHz，并整形、放大为847Khz载波信号Vmix。积分模块对每一个847KHz载波信号Vmix进行积分输出信号为Vint。采样、保持模块对积分信号Vint进行采样、保持，前半周期采样结果保持一个周期得到电压VL，后半周期采样结果保持半个周期得到电压VR。位解码模块对VL和VR数据进行比较处理，得到最终解调信号Vdata。

Description

RFID读写器的解调器电路

技术领域

本发明涉及一种符合ISO/IEC14443标准的TYPE A型卡的读写器，特别是涉及所述读写器的解调器电路。

背景技术

RFID（Radio Frequency Identification，射频识别）技术具有很大的市场，已经深入到人们的日常生活中，使用RFID技术的通讯系统包括一个读写器（Reader）和若干标签（Tag）。RFID系统最常用的载波工作频率是13.56MHz，用来传输能量和信号，这时工作距离通常在0～10cm之间，标签一般放在读写器上。这种距离通讯的好处在于标签可以从磁场中耦合产生很大的能量来进行数据处理和发送，而不用内置电源。

ISO/IEC14443协议是工作在近场（通讯距离小于10cm）的标准协议，涉及PCD（邻近耦合设备）与PICC（邻近卡）之间的双向通信。根据信号发送和接收方式的不同，ISO/IEC14443-3定义了TYPE A、TYPE B两种卡型，它们的不同主要在于载波的调制深度及二进制数的编码方式。

TYPE A型卡在PCD向PICC传送信号时，是通过13.56MHz的射频载波传送信号。其采用方案为同步、改进的Miller编码方式，通过100%ASK传送。在PICC向PCD传送信号时，通过调制载波传送信号，使用847KHz的副载波传送Manchester编码。

TYPE B型卡在PCD向PICC传送信号时，也是通过13.56MHz的射频载波信号，但采用的是异步、NRZ编码方式，通过用10%ASK传送的方案。在PICC向PCD传送信号时，则是采用的BPSK编码进行调制。

请参阅图1，这是一个符合ISO/IEC14443标准的RFID系统的示意图，主要包括PCD（相当于读写器）和PICC（相当于标签）两部分。其中PCD中解调器电路包括天线线圈、解调电路、放大滤波模块、解码器等。所述天线线圈接收PICC的载波信号，所述解调电路采用下变频电路消除接收信号的载波，所述放大滤波模块直接进行信号的放大，所述解码器对信号包络进行检测解码。这种电路结构简单，但是容易受到外界噪声的干扰，灵敏度较低。

发明内容

本发明所要解决的技术问题是提供一种符合ISO/IEC14443协议中的TYPE A型卡标准的读写器的解调器电路，

为解决上述技术问题，本发明RFID读写器的解调器电路包括依次相连的接收天线；混频、滤波和放大模块；积分模块；采样、保持模块；位解码模块；

所述接收天线包括电感和电容，该电感和电容组成谐振频率为13.56MHz的LC接收电路，该LC接收电路接收来自标签的调制信号，并生成所述解调器电路的输入信号Vr，Vr是载波频率为13.56MHz的调制信号；

所述混频、滤波和放大模块包括混频器、两个滤波器和可变增益放大器；该模块对接收天线发来的13.56MHz的信号Vr下变频到847KHz，并整形、放大；13.56MHz载波信号Vr先经过第一低通滤波器，该低通滤波器的截止频率高于13.56MHz的载波频率，用于滤除信号Vr中的高次谐波；信号再经过混频器之后，下变频为带有调制信号的847KHz的子载波；847KHz载波信号再经过第二高通滤波器，该高通滤波器的截止频率低于847KHz，用于滤除低频无用信号；信号最后经过两级放大电路，放大为847KHz载波信号Vmix；

所述积分模块包括一个积分器，对于每一个847KHz载波信号Vmix，积分模块采用调制信号在共模电平一侧时正向积分，在另一侧时反向积分的方法，输出信号为Vint；有调制信号时，Vint是从共模电平开始的积分信号；没有调制信号的时候，Vint是一个与共模电平相同的直流电平；

所述采样、保持模块包括两路采样保持电路，所述两路采样保持电路对积分信号Vint进行采样、保持，采样频率为216KHz；其中，前半周期采样结果保持一个周期得到电压VL，后半周期采样结果保持半个周期得到电压VR；

所述位解码模块包括数字逻辑电路，对VL和VR数据进行比较处理，还原标签调制的数据，得到最终解调信号Vdata。

本发明RFID读写器的解调器电路采用了新颖的设计思路，通过积分器结构对信号进行处理，可以有效的提高电路的灵敏度和抗干扰能力。

附图说明

图1是RFID系统的结构示意图；

图2是本发明RFID读写器的解调器电路的结构示意图；

图3是本发明RFID读写器的解调器电路的各级信号示意图；

图4是积分模块的示意图。

具体实施方式

请参阅图2，这是本发明RFID读写器的解调器电路的结构示意图。该解调器电路包括依次相连的接收天线；混频、滤波和放大模块；积分模块；采样、保持模块；位解码模块。

所述接收天线包括电感和电容，该电感和电容组成谐振频率为13.56MHz的LC接收电路，该LC接收电路接收来自标签的调制信号，并生成所述解调器电路的输入信号Vr，Vr是载波频率为13.56MHz的调制信号。

所述混频、滤波和放大模块包括混频器、两个滤波器和可变增益放大器。该模块对接收天线发来的13.56MHz的信号Vr下变频到847KHz，并整形、放大。13.56MHz载波信号Vr先经过第一低通滤波器，该低通滤波器的截止频率略微高于13.56MHz的载波频率，例如截止频率为14MHz～16MHz之间的任意数值，用于滤除信号Vr中的高次谐波。信号再经过混频器之后，下变频为带有调制信号的847KHz的子载波。847Khz载波信号再经过第二高通滤波器，该高通滤波器的截止频率略微低于847KHz，例如截止频率为700KHz～800KHz之间的任意数值，用来滤除低频无用信号。最后经过两级放大电路，将信号放大为847Khz载波信号Vmix。

所述积分模块包括一个积分器，对于每一个847KHz载波信号Vmix，积分模块采用调制信号在共模电平一侧时正向积分，在另一侧时反向积分的方法，输出信号为Vint。所以，有调制信号时，Vint是从共模电平开始的积分信号；没有调制信号的时候，Vint是一个近似共模电平的直流电平。当共模电平为2.5V时，所述近似共模电平的直流电平例如为2.3～2.7V。

所述采样、保持模块包括两路采样保持电路。根据ISO/IEC14443协议规定，传输数据的比特率为106Kbps。1bit数据表示的意义由前半周期和后半周期是否有调制信号决定，所以采样、保持电路对积分信号Vint进行采样、保持，采样频率为216KHz。其中，前半周期采样结果保持一个周期得到电压VL，后半周期采样结果保持半个周期得到电压VR。

所述位解码模块包括数字逻辑电路，根据ISO/IEC14443协议规定，对VL和VR数据进行比较处理，还原标签调制的数据，从而完成解调过程，得到最终解调信号Vdata。

请参阅图3，这是本申请RFID读写器的解调器电路的各级信号示意图，其中自上到下依次为Vr、Vmix、Vint、VL、VR、Vdata信号。根据ISO/IEC14443协议TTPE A规定，图中13.56MHz载波信号Vr中的调制信号序列为10010001，和解调信号Vdata相吻合。

请参阅图4，这是图2中的积分模块的结构示意图。其中包括四个开关电容Switch1、Switch2、Switch3、Switch4，这四个开关电容和一个运算放大器AMP1、一个积分电容C1共同组成积分器。

其中，第一开关电容Switch1由第一PMOS晶体管P1、第一NMOS晶体管N1和第一反相器（非门）I1组成。第一PMOS晶体管P1的漏极和第一NMOS晶体管N1的漏极相连，作为第一开关电容Switch1的输入端。第一反相器I1的输入端与第一NMOS晶体管N1的栅极相连接。第一反相器I1的输出端与第一PMOS晶体管P1的栅极相连接。第一PMOS晶体管P1的源极和第一NMOS晶体管N1的源极相连接，作为第一开关电容Switch1的输出端。第三时钟信号CLK3连接第一NMOS晶体管N1的栅极，控制第一开关电容Switch1是正向积分还是反向积分。

第二开关电容Switch2由第二PMOS晶体管P2、第二NMOS晶体管N2和第二反相器I2组成。第二PMOS晶体管P2的漏极和第二NMOS晶体管N2的漏极相连，作为第二开关电容Switch2的接入端。第二反相器I2的输入端与第二NMOS晶体管N2的栅极相连。第二反相器I2的输出端与第二PMOS晶体管P2的栅极相连。第二PMOS晶体管P2的源极和第二NMOS晶体管N2的源极相连，并接地。第四时钟信号CLK4连接第二NMOS晶体管的栅极，控制第二开关电容Switch2是正向积分还是反向积分。

第三开关电容Switch3由第三PMOS晶体管P3、第三NMOS晶体管N3和第三反相器I3组成。其连接关系、信号传递关系均与第二开关电容Switch4相同。只是第五时钟信号CLK5连接第三NMOS晶体管的栅极，控制第三开关电容Switch3是正向积分还是反向积分。

第四开关电容Switch4由第四PMOS晶体管P4、第四NMOS晶体管N4和第四反相器I4组成。其连接关系、信号传递关系均与第一开关电容Switch1相同。只是第六时钟信号CLK6连接第四NMOS晶体管的栅极，控制第四开关电容Switch4是正向积分还是反向积分。

整个积分器的信号输入端输入847KHz子载波信号Vmix，该信号Vmix首先接到第一开关电容Switch1的输入端。第一开关电容Switch1的输出端连接第二开关电容Switch2的接入端。第二开关电容Switch2的接入端通过一个电容连接到第三开关电容Switch3的接入端。第三开关电容Switch3的接入端连接第四开关电容Switch4的输入端。第四开关电容Switch4的输出端连接运算放大器AMP1的负输入端。运放AMP1的正输入端通过一电阻接地。积分电容C1的两端分别连接运放AMP1的负输入端和输出端。运放AMP1的输出端输出积分信号Vint。

整个积分器的复位信号输入端输入复位信号Reset1，该信号Reset1接到第五NMOS晶体管N5的栅极。第五NMOS晶体管N5的漏极与运放AMP1的负输入端相连接。第五NMOS晶体管N5的源极与运放AMP1的输出端相连接。

图4中，积分器以子载波频率847KHz的8倍频积分，当调制信号高于共模电压2.5V时，进行4次正向积分，这时CLK3、CLK5是相同的时钟，CLK4和CLK6是相同的时钟，开关电容等效为正电阻；当调制信号低于共模信号2.5V时，进行4次负向积分，这时CLK3、CLK4是相同的时钟，CLK5和CLK6是相同的时钟，开关电容等效为负电阻。

请参阅图3，在每次积分结束，下一次采样、保持之后的时候，对积分器进行复位，输出Vint变为共模电平2.5V，复位信号Reset1的频率为212KHz。所以，有调制信号的时候，积分器输出Vint是一个2.5V开始的积分信号；没有调制信号的时候，积分器输出Vint是一个近似2.5V的直流电平，例如为2.3～2.7V之间。

综上所述，本发明RFID读写器的解调器电路，遵循ISO/IEC14443标准的TYPE A类型，对读写器的13.56MHz载波信号的解调器电路进行设计。该设计经过工艺的进一步优化，并进行版图设计，可以提供单芯片13.56MHzRFID读写器的核心部分射频模拟前端电路的IP核（Intellectual Propertycore），并广泛用于电子标签读卡器和目前应用广泛的近场通信（NFC）收发器中。

Claims

1.一种RFID读写器的解调器电路，其特征是，包括依次相连的接收天线；混频、滤波和放大模块；积分模块；采样、保持模块；位解码模块；

所述混频、滤波和放大模块包括混频器、两个滤波器和可变增益放大器；该模块对接收天线发来的13.56MHz的信号Vr下变频到847KHz，并整形、放大；13.56MHz载波信号Vr先经过第一低通滤波器，该低通滤波器的截止频率高于13.56MHz的载波频率，用于滤除信号Vr中的高次谐波；信号再经过混频器之后，下变频为带有调制信号的847KHz的子载波；847KHz载波信号再经过第二高通滤波器，该高通滤波器的截止频率低于847KHz，用来滤除低频无用信号；信号最后经过两级放大电路，放大为847KHz载波信号Vmix；

2.根据权利要求1所述的RFID读写器的解调器电路，其特征是，所述积分模块包括四个开关电容、一个运算放大器、一个积分电容、四个时钟输入、一个信号输入端、一个积分信号输出端、一个复位信号输入端；

其中，第一开关电容由第一PMOS晶体管、第一NMOS晶体管和第一反相器组成；第一PMOS晶体管的漏极和第一NMOS晶体管的漏极相连，作为第一开关电容的输入端；第一反相器的输入端与第一NMOS晶体管的栅极相连接；第一反相器的输出端与第一PMOS晶体管的栅极相连接；第一PMOS晶体管的源极和第一NMOS晶体管的源极相连接，作为第一开关电容Switch2的输出端；第三时钟信号连接第一NMOS晶体管的栅极，控制第一开关电容是正向积分还是反向积分；

第二开关电容由第二PMOS晶体管、第二NMOS晶体管和第二反相器组成；第二PMOS晶体管的漏极和第二NMOS晶体管的漏极相连，作为第二开关电容的接入端；第二反相器的输入端与第二NMOS晶体管的栅极相连；第二反相器的输出端与第二PMOS晶体管的栅极相连；第二PMOS晶体管的源极和第二NMOS晶体管的源极相连，并接地；第四时钟信号连接第二NMOS晶体管的栅极，控制第二开关电容是正向积分还是反向积分；

第三开关电容由第三PMOS晶体管、第三NMOS晶体管和第三反相器组成；第三PMOS晶体管的漏极和第三NMOS晶体管的漏极相连，作为第三开关电容的接入端；第三反相器的输入端与第三NMOS晶体管的栅极相连；第三反相器的输出端与第三PMOS晶体管的栅极相连；第三PMOS晶体管的源极和第三NMOS晶体管的源极相连，并接地；第五时钟信号连接第三NMOS晶体管的栅极，控制第三开关电容是正向积分还是反向积分；

第四开关电容由第四PMOS晶体管、第四NMOS晶体管和第四反相器组成；第四PMOS晶体管的漏极和第四NMOS晶体管的漏极相连，作为第四开关电容的输入端；第四反相器的输入端与第四NMOS晶体管的栅极相连接；第四反相器的输出端与第四PMOS晶体管的栅极相连接；第四PMOS晶体管的源极和第四NMOS晶体管的源极相连接，作为第四开关电容Switch2的输出端；第六时钟信号连接第四NMOS晶体管的栅极，控制第四开关电容是正向积分还是反向积分；

信号输入端接到第一开关电容的输入端；第一开关电容的输出端连接第二开关电容的接入端；第二开关电容的接入端通过一个电容连接到第三开关电容的接入端；第三开关电容的接入端连接第四开关电容的输入端；第四开关电容的输出端连接运算放大器的负输入端；运算放大器的正输入端通过一电阻接地；积分电容的两端分别连接运算放大器的负输入端和输出端；运算放大器的输出端接到积分信号输出端；

复位信号输入端接到第五NMOS晶体管的栅极；第五NMOS晶体管的漏极与运算放大器的负输入端相连接；第五NMOS晶体管的源极与运算放大器的输出端相连接。

3.根据权利要求1所述的RFID读写器的解调器电路，其特征是，所述第一低通滤波器的截止频率在14MHz～16MHz之间，所述第二高通滤波器的截止频率在700KHz～800KHz之间。