CN102348957A - 用于将阻抗数字化的设备和方法 - Google Patents

Abstract

描述了一种用于将阻抗数字化的设备，所述设备包括：第一阻抗元件(22；122)，所述第一阻抗元件具有随着待测量特性变化的第一阻抗(C1；A1)；和第二阻抗元件(24；124)，所述第二阻抗元件具有第二阻抗(C2；A2)。该设备还包括驱动信号发生器(26，30)，所述驱动信号发生器用于向所述第一阻抗元件(22；122)施加第一交变驱动信号(44)并且向所述第二阻抗元件(24；124)施加第二交变驱动信号(46)。模数转换器ADC(42；142)用于接收合成信号(41；52；141)，所述合成信号包括通过向所述第一阻抗元件(22，24)和所述第二阻抗元件(122，124)施加所述第一交变驱动信号(44)和所述第二交变驱动信号(46)而产生的信号的组合。所述第一交变驱动信号(44)相对于所述第二交变驱动信号(46)相移，使得由所述ADC(42；142)接收并采样的所述合成信号(41；52；141)顺次与所述第一阻抗和所述第二阻抗的和以及所述第一阻抗和所述第二阻抗之间的差有关。所述设备还包括信号分离器(56；156A，156B)，所述信号分离器从所述ADC(42；142)接收采样值并由此产生和通道(58；158A)和差通道(60；160A)。

Description

用于将阻抗数字化的设备和方法

技术领域

本发明涉及一种用于将阻抗数字化的设备和方法，更具体地说，涉及一种用于将位移响应型差动电容换能器的电容数字化的设备和方法。

背景技术

已知多种不同类型的换能器，这些换能器具有关于被测性质或量变化的阻抗。例如，在WO02/061378中描述了一种测量探针，所述测量探针结合有用于测量位移的差动电容换能器。还已知用于将这种换能器的阻抗转换成与该阻抗有关的数字输出值的各种闭环调节电路。在WO89/09927中描述了供多路电容位移换能器使用的这种电路的一个示例。

在WO89/09927的一个实施方式中，通过由相关的驱动信号调制器产生的三个不同频率的方波来驱动三个差动电容换能器。在被各自的方波驱动时每个差动电容换能器产生的信号被施加至电荷放大器的公共输入端。电荷放大器的输出由三个相敏整流器解调，所述三个相敏整流器均以方波驱动频率中的一个频率驱动。每个相敏整流器因而产生输出，所述输出表明与其相关的差动换能器的驱动相关的任何电流不均衡。为每个差动电容换能器设置闭环反馈电路，这对应于用于相应换能器的任何测量的电流不均衡，并且将电压信号反馈到对应的驱动信号调制器，所述驱动信号调制器往往使得所述电荷放大器的输入无效。每个反馈电压信号都是利用单独的数字模拟转换器从计数器的数字输出生成的，所述计数器还提供数字化的换能器输出。

发明内容

根据本发明的第一方面，提供了一种用于将阻抗数字化的设备，所述设备包括：

第一阻抗元件，所述第一阻抗元件具有随着待测量特性变化的第一阻抗；

第二阻抗元件，所述第二阻抗元件具有第二阻抗；

驱动信号发生器，所述驱动信号发生器用于向所述第一阻抗元件施加第一交变驱动信号并且向所述第二阻抗元件施加第二交变驱动信号；以及

模数转换器，即ADC，所述模数转换器用于接收合成信号并且将所述合成信号数字化，所述合成信号包括通过向所述第一阻抗元件和所述第二阻抗元件施加所述第一交变驱动信号和所述第二交变驱动信号而产生的信号的组合，

其中所述第一交变驱动信号相对于所述第二交变驱动信号相移，使得由所述模数转换器接收并采样的所述合成信号顺次与所述第一阻抗和所述第二阻抗的和以及所述第一阻抗和所述第二阻抗之间的差有关，

其特征在于，所述设备包括信号分离器，所述信号分离器从所述ADC接收采样值并提供和通道和差通道，所述和通道包括与所述第一阻抗和所述第二阻抗的和有关的一系列值，所述差通道包括与所述第一阻抗和所述第二阻抗之间的差有关的一系列值。

因此，本发明提供了一种开环电路，所述开环电路用于将第一阻抗元件的第一阻抗数字化，所述第一阻抗可关于待测量特性(例如位移)变化。如以下更详细地描述的，第二阻抗也可以关于待测量特征(例如位移)变化，或者其可以基本上不随着该特性变化。所述驱动信号发生器向所述第一阻抗元件和所述第二阻抗元件施加诸如一对正交相位方波之类的第一和第二交变驱动信号。通过驱动所述第一阻抗和所述第二阻抗产生的信号被组合(可选地与一个或更多个其他信号组合，如下所述)，并且所述合成信号由所述ADC采样。

所述第一交变驱动信号和所述第二交变驱动信号相对于彼此相移。向所述第一阻抗和第二阻抗施加诸如正交相位方波之类的相移驱动信号使得能够从由所述ADC获得的所述合成信号的样本中提取关于这些阻抗的和和差的信息。具体地说，由所述模数转换器接收并采样的所述合成信号顺次与所述第一阻抗和所述第二阻抗的和以及所述第一阻抗和所述第二阻抗之间的差有关。因此，所述ADC能够产生与和值或差值有关的一系列采样(即数字)值。例如，可以与所述第一交变驱动信号和所述第二交变驱动信号同步地对所述ADC进行适当的时钟控制，以输出依次代表所述第一阻抗和所述第二阻抗的和和差的一个或更多个数字采样值。

所述设备还包括信号分离器，所述信号分离器从所述ADC接收(数字)采样值并且生成和通道和差通道。所述信号分离器可以包括相敏检测器(PSD)装置，并且还可以接收所述第一驱动信号和所述第二驱动信号。所述和通道或数据流可以包括与所述第一阻抗和所述第二阻抗的和有关的一系列值。所述差通道或数据流可以包括与所述第一阻抗和所述第二阻抗之间的差有关的一系列值。所述信号分离器可以被布置成包括所述和通道和/或所述差通道中的重复值，例如用于确保能够向相关的滤波器供应恒定的数据比特流。如果和值和/或差值具有不同符号(例如取负值和正值)，则必要时可以将一个值的符号取反。可以对包含在所述和通道和所述差通道中的值进行处理以推导出关于所述第一阻抗和所述第二阻抗的相对值的变化的信息。如下所述，该信息可以用于提供待测量特性(例如位移)的可靠测量。

已经发现本发明的开环构造减轻了上述现有技术的闭环系统的至少一些缺点。例如，本发明使用了ADC，相比于现有技术系统的DAC，ADC通常引入较低噪声并且具有低功耗。不像现有技术的闭环系统那样，开环结构在启动之后不需要特定时间来进行稳定，因此可以仅在需要时启动，由此节省了更多电能。

可以有利地与所述信号分离器相结合地设置除法器，所述除法器用所述和通道中的值除所述差通道中的值，由此产生输出值流。所述输出值因而可以与所述第一阻抗和所述第二阻抗之间的差与所述第一阻抗和所述第二阻抗的和的比有关。有利地，包含在所述和通道和所述差通道中的值被校准，使得每个分割都是唯一的。

所述设备优选包括至少一个数字滤波器。如果来自所述设备的测量的输出速率不重要，则所述数字滤波器可以进行抽取(十取一)采样。可以收集由所述ADC产生的多个和采样值和多个差采样值，并且通过所述数字滤波器求平均值以产生输出值。如果提供信号分离器是为了产生如上所述的和通道和差通道，则所述至少一个数字滤波器可以位于用于组合这种通道的除法器之后或之前。所述至少一个数字滤波器可以包括有限冲击响应(FIR)数字滤波器。这可以应用于由上述类型的除法器产生的差值/和值的流。也可以使用数字滤波，可选地与ADC过采样相组合，以提高所述设备的信噪比性能。

所述驱动信号发生器可以是任何合适类型。施加至所述第一阻抗和所述第二阻抗的第一交变驱动信号和所述第二交变驱动信号可以采取任何形式。例如，所述第一交变驱动信号和/或所述第二交变驱动信号可以包括方波、正弦波形、三角波等。优选地，所述第一交变驱动信号的形式基本上与所述第二交变驱动信号的形式相同。优选地，所述第一交变驱动信号的幅值和所述第二交变驱动信号的幅值的比在使用过程中近似恒定或基本恒定。有利地，所述第一交变驱动信号的幅值与所述第二交变驱动信号的幅值近似相同或基本上相同。如上所述，所述第二交变驱动信号相对于所述第一交变驱动信号相移，优选地，所述第一交变驱动信号和所述第二交变驱动信号之间的相移在使用过程中近似不变或基本上不变。有利的是，所述第二交变驱动信号相对于所述第一交变驱动信号相移基本90°，即优选的是所述第一交变驱动信号和所述第二交变驱动信号处于正交相位。所述第一交变驱动信号和所述第二交变驱动信号或由它们产生的定时信号还可以传送至所述信号分离器以在利用相敏检测将所述和值和所述差值分离成和流和差流的过程中使用。

在所述设备内使用的各种信号(例如，所述交变驱动信号和/或用于任何相敏检测的信号)可以从信号源获得。例如，所述设备可以包括主振荡器。所述驱动信号发生器可以包括所述主振荡器，或者可以具有用于从这种主振荡器接收时钟信号的输入端。

优选地，所述设备包括差动换能器，所述差动换能器包括所述第一阻抗元件和所述第二阻抗元件。因此，所述第一阻抗和所述第二阻抗都可以随着待测量特性(例如位移)变化。在这种布置中，所述第一阻抗元件和所述第二阻抗元件可以包括用于接收所述第一交变驱动信号和所述第二交变驱动信号的单独输入端和公共拾取电极或传感器输出端。

然而，本发明还可以通过提供单独的(例如基本上不变的)第二阻抗而应用于所谓的单端换能器。在这种实施例中，可以设置包括所述第一阻抗元件的换能器。所述第二电阻元件因而可以与所述换能器分离，例如，所述第二阻抗元件可以具有不随着由所述换能器测量的特性变化的第二阻抗。

所述设备可以用于将任何类型的阻抗，例如电感、电阻或电容数字化。优选地，所述第一阻抗元件仅具有一个阻抗分量，该阻抗分量关于待测量特性变化。有利地，所述第一阻抗元件和所述第二阻抗元件包括第一电容元件和第二电容元件。例如，所述电容元件可以形成位移换能器的部件，诸如在WO89/9927和WO02/061378中描述的那些部件。

所述设备优选包括电荷放大器。方便地，所述电荷放大器具有用于从所述第一阻抗(例如电容)元件和所述第二阻抗(例如电容)元件中的每个接收信号的公共输入端，并且由此产生用于施加至所述模数转换器的所述合成信号。所述电荷放大器可以包括反馈阻抗(例如反馈电容)。

所述设备可以包括第一阻抗元件，该第一阻抗元件形成换能器的部件，用于测量任何需要的特性。有利地，所述设备包括位移响应换能器，所述位移响应换能器包括至少所述第一阻抗元件，其中所述第一阻抗元件的所述第一阻抗随着所述位移响应换能器的部件的位移而变化。如上所述，如果设置差动换能器，则所述第二阻抗也可以随着所述位移响应换能器的部件的位移变化(例如以与第二阻抗相反的意义)。

本发明还可以提供多通道或多路传输操作。有利地，所述设备可以因此包括第三阻抗元件和第四阻抗元件，所述第三阻抗元件具有随着待测量的第二特性变化的第三阻抗，所述第四阻抗元件具有第四阻抗。所述第四阻抗也可以随着待测量的第二特性变化或者可以不随着该第二特性变化。有利地，所述驱动信号发生器向所述第三阻抗元件施加第三交变驱动信号并且向所述第四阻抗元件施加第四交变驱动信号。有利地，所述模数转换器接收合成信号，所述合成信号也包括通过向所述第三阻抗元件和所述第四阻抗元件施加所述第三交变驱动信号和所述第四交变驱动信号产生的信号。

可以使用时分和/或频分多路传输技术以允许与所述第一阻抗元件和所述第二阻抗元件相关的阻抗特性与所述第三阻抗元件和所述第四阻抗元件的阻抗特性分离。

为了执行频分多路传输，所述第一交变驱动信号和所述第二交变驱动信号可以具有第一频率，所述第三交变驱动信号和所述第四交变驱动信号可以具有第二(不同)频率。有利地，所述第一频率和所述第二频率是谐波相关的，但是优选没有任何奇次谐波重合。所述第一交变驱动信号和所述第二交变驱动信号的优选特性(例如，形状、幅值、相对相位等)类似于所述第三交变驱动信号和所述第四交变驱动信号的优选特性。在优选实施方式中，所述第一交变驱动信号和所述第二交变驱动信号可以包括一对第一频率(例如f)的正交相位驱动信号，并且所述第三交变驱动信号和所述第四交变驱动信号可以包括一对第二频率(例如2f)的正交相位驱动信号。

在频分多路传输设备中，所述ADC可以接收合成信号，在每个时间点，所述合成信号都包括通过向所述第一、第二、第三和第四阻抗元件施加第一、第二、第三和第四驱动信号而产生的信号的组合。然后，可以对来自所述ADC的适当一组样本进行分析，以提出与第一和第二阻抗以及第三和第四阻抗有关的分离信息。可以再次使用相敏检测(PSD)以从不同频率的通道分离出信息。

还可以实现时分多路传输布置。在这种系统中，可以通过向所述第一阻抗元件和所述第二阻抗元件施加所述第一交变驱动信号和所述第二交变驱动信号而产生第一合成分量信号。还可以通过向所述第三阻抗元件和所述第四阻抗元件施加所述第三交变驱动信号和所述第四交变驱动信号产生第二合成分量信号。由所述ADC接收的合成信号因而可以由交替地与所述第一阻抗和所述第二阻抗以及所述第三阻抗和所述第四阻抗有关的一系列区段形成。例如，可以设置开关，所述开关将所述第一合成分量信号和所述第二合成分量信号依次施加至所述ADC的输入端。

这样，可以看出多路传输设备包括：第一传感器通道，所述第一传感器通道包括所述第一阻抗元件和所述第二阻抗元件；以及第二传感器通道，所述第二传感器通道包括所述第三阻抗元件和所述第四阻抗元件。所述第一传感器通道和所述第二传感器通道因而可以包括用于测量第一特性和第二特性的第一换能器和第二换能器。例如，所述第一传感器通道和所述第二传感器通道可以分别测量沿着第一轴线和第二轴线的位移。

尽管这里详细地描述了两个通道的实施方案，应注意的是，可以实现任意等级的多路传输。换句话说，可以根据需要增加第三、第四、第五传感器通道等。例如，所述设备可以包括至少一个另外一对阻抗元件，其中每对的至少一个阻抗元件具有关于待测量的另外特性变化的阻抗。这些另外一对阻抗元件中的每个都可以由另外的交变驱动信号驱动。由所述ADC接收的合成信号因而可以包括(利用上述时分和/或频分多路传输)通过向另外的阻抗元件施加另外的驱动信号产生的信号。

可以看出，与其中每个传感器通道都需要单独的DAC的现有技术的闭环系统不同，本发明允许利用单个ADC进行多路传输。因而可以看出，当使用本发明实现多数传输布置时本发明提供了另外的节能优点。

本发明还提供了一种供坐标定位设备(例如机床或坐标测量机器)使用的尺寸度量装置，所述尺寸度量装置包括上述类型的用于将阻抗数字化的设备。有利地，所述度量装置被布置成测量沿着至少一个轴线的位移。方便地，所述度量装置被布置成测量沿着至少两个或更多个轴线优选三个轴线的位移。所述度量装置可以有利地包括测量探针或球杆(ball-bar)。

根据本发明的第二方面，提供了一种用于将阻抗数字化的方法，所述方法包括如下步骤：(i)向第一阻抗元件施加第一交变驱动信号，并且向第二阻抗元件施加第二交变驱动信号，所述第一阻抗元件具有随着待测量特性变化的第一阻抗，所述第二阻抗元件具有第二阻抗，其中所述第一交变驱动信号相对于所述第二交变驱动信号相移；(ii)通过将向所述第一阻抗元件施加所述第一交变驱动信号产生的信号与向所述第二阻抗元件施加所述第二交变驱动信号产生的信号组合而产生合成信号；(iii)利用模数转换器将所述合成信号数字化以产生采样值；其特征在于如下步骤(iv)：根据所述采样值产生和通道和差通道，所述和通道包括与所述第一阻抗和所述第二阻抗的和有关的一系列值，所述差通道包括与所述第一阻抗和所述第二阻抗之间的差有关的一系列值。

根据本发明的第三方面，提供了一种供坐标定位设备使用的尺寸度量装置，所述尺寸度量装置包括：位移响应换能器，所述位移响应换能器包括第一阻抗元件，所述第一阻抗元件具有随着待测量位移变化的第一阻抗；具有第二阻抗的第二阻抗元件；驱动信号发生器，所述驱动信号发生器用于向所述第一阻抗元件施加第一交变驱动信号并且向所述第二阻抗元件施加第二交变驱动信号；以及模数转换器，即ADC，所述模数转换器用于接收合成信号并且将所述合成信号数字化，所述合成信号包括通过向所述第一阻抗元件和所述第二阻抗元件施加所述第一交变驱动信号和所述第二交变驱动信号而产生的信号的组合。

所述位移响应换能器有利地包括差动换能器，所述差动换能器包括所述第一阻抗元件和所述第二阻抗元件，其中所述第一阻抗和所述第二阻抗均随着所述待测量位移变化。优选地，所述装置包括第三阻抗元件和第四阻抗元件，所述第三阻抗元件具有随着待测量特性变化的第三阻抗，所述第四阻抗元件具有第四阻抗，其中所述驱动信号发生器向所述第三阻抗元件施加第三交变驱动信号并且向所述第四阻抗元件施加第四交变驱动信号，其中所述模数转换器接收合成信号，所述合成信号包括通过向所述第三阻抗元件和所述第四阻抗元件施加所述第三驱动信号和所述第四驱动信号产生的信号。方便地，所述第一交变驱动信号和所述第二交变驱动信号是正交相位方波信号。所述第一阻抗元件和所述第二阻抗元件有利地包括第一电容元件和第二电容元件。

根据本发明的第四方面，提供了一种用于将至少一个具有可变阻抗的换能器的输出数字化的开环电路，所述开环电路包括驱动器，所述驱动器用于产生第一交变驱动信号和第二交变驱动信号，所述第一交变驱动信号用于施加至相关换能器的第一阻抗元件，所述第二交变驱动信号用于施加至第二阻抗元件，其中所述电路包括模数转换器，所述模数换能器具有输入端，所述输入端用来接收合成信号，所述合成信号由向所述第一阻抗元件和所述第二阻抗元件施加所述第一驱动信号和所述第二驱动信号时产生的信号的组合产生。

还描述了一种用于将阻抗数字化的设备，所述设备包括：第一阻抗元件，所述第一阻抗元件具有随着待测量特性变化的第一阻抗；第二阻抗元件，所述第二阻抗元件具有第二阻抗；以及驱动信号发生器，所述驱动信号发生器用于向所述第一阻抗元件施加第一交变驱动信号并且向所述第二阻抗元件施加第二交变驱动信号；所述设备包括模数转换器，即ADC，所述模数转换器用来接收合成信号并且将所述合成信号数字化，所述合成信号由通过向所述第一阻抗元件和所述第二阻抗元件施加所述第一交变驱动信号和所述第二交变驱动信号而产生的信号的组合产生。这种设备可以额外包括这里所描述的本发明的第一方面的任意一个或更多个特征。

重要的是注意，描述设备中包含的各种元件并不是为了限制本发明实际实现的方式。例如，上述设备的用来生成和分析信号的各种元件可以利用分立电路元件提供，并且/或者可以利用基于适当的编程软件和/或硬件的装置来实现。例如，可以利用现场可编程门阵列(FPGA)、数字信号处理器(DSP)或利用适当编程的处理器执行信号生成和/或分析。本领域技术人员将更清楚可用来实际实现本发明的各种不同选择方案。

附图说明

下面将参照附图仅仅以实施例的方式描述本发明，在附图中：

图1是示出了用于将差动电容换能器数字化的现有技术闭环反馈电路的一般工作原理的框图；

图2示出了本发明的用于将差动电容换能器数字化的开环电路；

图3示出了图2的电路的驱动信号和合成信号；

图4示出了样本保持的过程；

图5示出了本发明的用于将一对差动电容换能器数字化的开环电路；

图6示出了图5的电路的各种信号；以及

图7示出了一组合适的交变驱动信号。

具体实施方式

参照图1，提供了简化框图，以示出在WO89/09927中所描述类型的现有技术设备的工作原理，该设备利用闭环或反馈电路将差动电容换能器的电容数字化。

差动电容换能器2包括公共板4、第一驱动板6和第二驱动板8。因而在公共板与第一驱动板6和第二驱动板8之间分别存在第一电容C1和第二电容C2。在使用时，换能器的第一和第二驱动板能相对于公共板4移动，由此改变电容C1和C2。电容C1和C2的变化提供了换能器沿着轴线的位移的测量。

为了测量电容C1和C2，调制器装置10向第一驱动板6施加方波，并且向第二驱动板8施加倒置方波。所述方波和倒置方波分别具有幅值+V_ref和-V_ref，并且均偏移DC反馈电压V_F。

公共板4处的合成信号由电荷放大器12接收和放大。电荷放大器12因而输出合成电压信号V_res，所述合成电压信号与差动电容换能器2的两个被驱动的电容C1和C2之间的任何电流不均衡有关。

合成电压信号V_res被传送至具有数字输出16的计数器装置14。数字输出16也被传送至数模转换器(DAC)18并且被转换成模拟直流反馈电压信号V_F，该模拟直流反馈电压信号被反馈至调制器装置10。

计数器装置14使用其接收到的合成电压信号V_res来增加或减小数字输出值，使得合成电压信号V_res趋近于零，由此减少与两个被驱动的电容C1和C2相关的任何电流不平衡。提供闭环反馈系统，其中数字输出16与C1-C2与C1+C2的比成比例，该比又与换能器的第一和第二驱动板相对于公共板4的位移成比例。

应该注意的是，以上仅仅是在WO89/09927中描述的闭环电路的原理的简单描述。还应注意的是，在WO89/09927中还详细地描述了基于以上概述的相同原理的多通道系统。在WO02/061378中还可以发现适合于包含在测量探针中的差动换能器的更多信息。WO89/09927和WO02/061378的内容，特别是其中发现的差动换能器的描述通过引用结合在本文中。

尽管上述类型的闭环系统通常表现很好，本发明人已经发现它们具有严重缺陷。例如，DAC通常是非常消耗功率的，并且在电池操作的设备中会占用相当大的功率消耗，对于每个换能器通道都需要一个DAC的多路传输系统来说尤其如此。另外，闭环系统在上电之后需要一定时间间隔进行稳定，由此降低了通过在不获取测量的期间关闭电路节省功率的可能。

参照图2至4，将描述根据本发明的用于将电容数字化的开环电路。具体地说，图2示出了电路设计，而图3和4示出了由该电路在使用中产生的各种信号。

如图2所示，该电路包括差动电容换能器20，所述差动电容换能器20具有电容分别为C1和C2的第一电容元件22和第二电容元件24。差动电容换能器20可以是上述的已知类型，例如其可以是测量探针的位移响应型换能器。

设置了驱动信号发生器，该驱动信号发生器包括第一驱动信号发生器部分26和第二驱动信号发生器部分30。第一驱动信号发生器部分26向第一电容元件22的驱动板28施加第一方波驱动信号。第二驱动信号发生器部分30向第二电容元件24的驱动板32施加第二方波驱动信号。第一和第二方波驱动信号包括移动一对正交相位方波信号。换言之，第二方波驱动信号从第一方波驱动信号相移大约90°。

第一和第二电容元件22和24的拾取板34和36均连接至电荷放大器40的公共输入端38。合成信号41从电荷放大器40输出并传送至模数转换器或ADC 42。在电荷放大器的输出端和输入端之间还设置了反馈电容C_f。

如上所述，用于驱动电容C1和C2的第一和第二方波驱动信号是正交相位信号。使用正交相位信号是优选的，但绝不是必须的，这是因为正交相位信号使得电荷放大器40和ADC 42中的直流偏移和其他这种误差(例如，载波幅值差)最小。图3和图4示出了施加至第一电容元件22的同相(I)信号44以及施加至第二电容元件24的正交相位(Q)信号46。电容C1和C2的交变驱动在电荷放大器40的输出端产生了合成(电压)信号41，该合成信号包括电容C1和C2的一系列交替的负的和正的和和差。在图4中以波形47示出了由电荷放大器40输出的合成信号41的一个示例。由这些和值和差值提供的电容信息通常由图3中所示的数据流48图示。

ADC 42被布置成对其从电荷放大器40接收到的合成信号41进行采样。由ADC 42使用的采样点的示例在图4中由相对于合成信号41的表示52定位的箭头50指示。

如图4所示，可以看出采样点与一系列交替的和和差有关。具体地说，图4的合成信号表示52示出了由ADC输出的一序列数据值。该序列包括第一和值(+∑C₁)、第一差值(-ΔC₁)、第二和值(-∑C₂)、第二差值(+ΔC₂)、第三和值(+∑C₃)、第三差值(-ΔC₃)、第四和值(-∑C₄)、第四差值(+ΔC₄)和第五和值(+∑C₅)。应注意的是，和值和差值的交替符号是任意的，并且对在这些信号中包含信息没有任何影响。

再次参照图2，由ADC 42产生的采样点值的流被传送至信号分析电路54。信号分析电路54在本实施方式中利用现场可编程门阵列(FPGA)形成，但是应该认识到，该信号分析电路54可以以任何其他适当的方式(例如，利用DSP或适当编程的微处理器)实现。信号分析电路54包括正交相敏逆变器56，该逆变器56被布置成将和值和差值的交替序列逆变并分离成和流58和差流60。ADC 42和正交相敏逆变器56的组合执行相敏检测功能。设置除法器62，用于将差流60分成和流68。除法器62因而输出每个都描述电容(C1-C2)之间的差与电容(C1+C2)的和的比的一系列输出值。

除法器62的输出被传送至数字滤波器64(注意，该数字滤波器可以另选地位于除法器之前)。在该实施例中，数字滤波器64是有限冲击响应(FIR)类型的滤波器，以使得进行快速信号获取。数字滤波器64基于升余弦n函数。这种函数实现起来相对简单，并且确保对阶跃变化零过冲。而且，改变“n”值使得可以容易地控制频率响应和阻带衰减。在该实施例中，数字滤波器64被布置成对于20比特的分辨率来说具有100dB的阻带衰减。数字滤波器64还引入了最小延迟，以这种方式使滤波器延迟最小确保了换能器系统的响应的等待时间最小(这对于位移敏感的换能器系统例如测量探针来说经常是十分重要的)并且降低了逻辑设计的复杂性。还应注意，信号获取时间也通过采样填充数字滤波器64所需要的采样或阶的数量来设定，之后所有读数都是有效的。本实施例的数字滤波器64具有15阶或25阶。数字滤波器64通过增加产生信号的连续平均值还增加了系统的分辨率，并且还设置了系统带宽。

上述数字滤波器64被设计成接收来自除法器62的连续的数值流。该连续的数值流是通过重复和输出和差输出中的一些而获得的。因而通过将分割区间重叠而保持了采样率并使信息损失最小。具体地说，在图4的表示66中所示的和流58包括在每个ADC采样点处的和值。这是通过在随后的采样点(即在尚没有任何新的和值可用的地方)中重复每个和值。类似地，在图4的表示68中所示的差流60包括在每个ADC采样点处的差值，这也是通过在随后的采样点处重复每个差值而获得的。还应注意，在图4的表示66和68中，向下箭头表示倒置采样，而向上箭头表示非倒置采样。除法器62因而接收均是利用重复采样形成的和流和差流，但是每个分割都是唯一的。除法器输出的表示70也在图4中提供了。来自除法器62的输出值的连续流也呈现能够由数字滤波器64容易地接收并起作用的格式。

应注意的是，任何DC偏移误差都将导致在每个四个采样上达到平均的零位偏移和比例因子变化。尽管上述类型的FIR数字滤波器具有奇数阶，然后它们仍然极大地降低了这种误差。例如，15阶滤波器将误差减少多于两个的数量级。一个典型的16位ADC的1.6mV或20位误差因而能够被减小到小于18中的1位。

应注意的是，除法器62可以被构造成实现其他可能的更复杂的除法运算。例如可以使用如下表达式(1)中概括的更复杂的运算，该方案完全消除了任何潜在的DC偏移误差，同时还维持了采样率并产生唯一分割。

$...\frac{\mathrm{\Σ}{C}_1-\mathrm{\Σ}{C}_2}{-\mathrm{\Δ}{C}_1+\mathrm{\Δ}{C}_2},\frac{\mathrm{\Σ}{C}_3-\mathrm{\Σ}{C}_2}{-\mathrm{\Δ}{C}_1+\mathrm{\Δ}{C}_2},\frac{\mathrm{\Σ}{C}_3-\mathrm{\Σ}{C}_2}{-\mathrm{\Δ}{C}_3+\mathrm{\Δ}{C}_2},\frac{\mathrm{\Σ}{C}_3-\mathrm{\Σ}{C}_4}{-\mathrm{\Δ}{C}_3+\mathrm{\Δ}{C}_2},\frac{\mathrm{\Σ}{C}_3-\mathrm{\Σ}{C}_4}{-\mathrm{\Δ}{C}_3+\mathrm{\Δ}{C}_4}...\left(1\right)$

本发明的开环电路的另一个潜在误差源是由于正交相位信号的幅值的变化引起的。具体地说，已经发现载波幅值变化导致与下式成比例的误差：

${\left[\frac{C1-C2}{C1+C2}\right]}^2*e/2...\left(2\right)$

其中e是幅值之间的分数差。这种载波幅值变化并不能通过在数字滤波器中求平均值而显著减小，但是可是通过校准过程消除。除非两个载波幅度利用时间和温度跟踪，否则可能需要重复校准过程。例如，可以通过利用ADC使用内部校准循环监测载波幅度来维持校准。在本实施例中使用了用于驱动电容的方波信号，这是因为更容易产生相同幅度的正交相位信号载波，并且它们更容易采样。然而，重要的是应该注意到，可以使用其他类型的波形(例如正弦波或三角波形)。

应该注意，在图4中示出了每个驱动象限一个采样点，这是能够使用的最小数量的采样点，并且也是最简单的。然而，以更高的采样率进行采样也将是可能的，当可选地与适当的数字滤波相结合时，更高的采样率能够增加超过ADC 42的分辨率的可获得的分辨率。还应该注意的是，以这种方式进行的过采样还需要适当地调节和值/差值的任何交错，例如以便仍然提供唯一分割。

尽管本发明的开环构造增加了所需的数字信号处理的复杂性，但是已经发现其价值已经超过了其他益处。例如，本发明的技术相比于参照图1描述类型的现有技术系统的优点是消除了DAC，并且相应地节省了电能并降低了噪音。ADC通常比DAC具有更好的线性度。而且闭环系统总是在启动之后忠实地遵循输入信号之前需要一定的时间量(即允许环建立)。相反，本发明的开环系统按照要求工作(即滤波器一被填充就可以读数，例如在15或25个采样之后)，由此节省更多电能。另外，本发明允许使用更高的驱动电压，由此进一步提高了信噪比，并且通过提高ADC等级可以容易地改进系统的分辨率。

还应该注意的是，本发明的开环结构并不是必须利用上述的高速、重叠或交错方案来实现。来自设备的较低速率的输出值也是可接收的，则可以对由ADC产生的和值和差值进行低复杂性(例如，抽取采样)分析。例如，可以将四组相邻的和值/差值收集在一起，并据此计算出平均的和/差比。换言之，可以在更慢的时间中存储和处理各种ADC采样，以获得表示阻抗和/差比的输出值。该更简单但更慢的技术还消除了对较高功率消耗的FIR滤波器等的需要。

参照图5和图6，现在将描述本发明的另一个实施方式，该实施方式用于将多个换能器多路传输到单个电荷放大器和ADC。

图5中所示的电路包括第一差动电容换能器120和第二差动电容换能器220。第一差动电容换能器120包括电容为A1和A2的第一和第二电容元件122和124。第二差动电容换能器220包括电容为B1和B2的第三和第四电容元件222和224。还设置了驱动信号发生器，该驱动信号发生器具有用于分别向第一、第二、第三和第四电容元件122、124、222和224施加方波的第一、第二、第三和第四驱动信号部分126、130、226和230。

通过向第一、第二、第三和第四电容元件122、124、222和224施加驱动信号而获得的信号被馈送至电荷放大器140的公共输入端138。合成信号141从电荷放大器140输出并传送至ADC 142。在电荷放大器的输出端和输入端之间还设置了反馈电容器C_f。

因而，图5的多路传输电路可以被看作是将信号从四个电容元件中的每个馈送至单个电荷放大器140。与将来自仅两个电容元件的信号馈送至电荷放大器140相比，这产生了一些额外噪声，但是这种影响可以忽略不计。尽管图5中示出了单个电荷放大器，但另选的是可以包括用于每个换能器的单独放大器。从每个电荷放大器来的合成分量信号可以并行地施加至ADC的输入端，或者每个合成分量信号可以依次施加至ADC。

图6示出了分别施加至第一和第二电容元件122和124的第一频率2f的第一和第二正交相位方波驱动信号144和146。图6中还示出了分别施加至第三和第四电容元件222和224的第二较低频率f的第三和第四正交相位方波驱动信号244和246。由电荷放大器140产生的合成信号141被传送至ADC 142并由ADC 142采样。

ADC 142被布置成在最高频率(2f)方波的每四分之一周期处进行采样。ADC采样点在图6中由箭头150表示，并且还示出了由ADC 142产生的采样值的流或序列152。采样值的序列152包括由A1和A2电容的第一(负)和(称为-∑CA₁)与B1和B2电容的第一(负)和(-∑CB₁)的组合产生的第一采样值。第二采样值由A1和A2电容之间的第一(正)差(+ΔCA₁)与B1和B2电容的第二(负)和(-∑CB₂)的组合产生。第三采样值由A1和A2电容的的第二(正)和(+∑CA₂)与B1和B2电容之间的第一(正)差(+ΔCB₁)的组合产生。该模式图6中所示那样继续。

应注意的是，与非多路传输系统相比，这种多路传输结构对ADC的动态范围具有影响。对于上述参照图2描述的单个换能器电路，方波驱动电压和反馈电容Cf的幅值被选择成使得ADC被驱动成对于+C1+C2接近最小，而对于-C1-C2接近最大。如果使用多于一个的载波，ADC对于和的合成信号的正、负或和来说优选不饱和。如果有两个载波，则ADC的有效范围将至全范围的一半。如果有三个载波，则ADC的有效范围将下降至全范围的三分之一，这意味着16位ADC将减小到14.4位的有用范围。为了恢复丢失的范围，可以增加采样率和/或增加ADC精度。

设置了一对正交相敏逆变器156A和156B，用于将ADC采样分割成用于第一换能器120(通道A)的和流158A和差流160A以及用于第二换能器220(通道B)的和流158B和插柳160B。这些正交相敏逆变器156A和156B还通过接收第一、第二、第三和第四方波驱动信号(或由此产生的信号)并执行基于相敏检测分离过程而提供分割功能。四个和值和差值158A、160A、158B和160B中的每个随后均被馈送至平均单元159A至159D中的相应一个。平均单元159A至159D将每个流在时间周期或循环时间P上平均，所述循环时间P被设置为消除了从通道A到通道B以及从通道B到通道A的信号的影响的值，如下所述。

图6还包括包含在用于通道A的和流中的值的第一表示166A和用于通道B的和流的第二表示166B。为了提供连续的数据比特流，对于更高频率(通道A)载波来说提供单次重复，而对于较低频率(通道B)载波提供双重复模式。虽然图6中仅仅示出了和流，但差流160A和160B以类似方式形成。重要的是还应该注意，在一个循环上，来自第二换能器(即通道B)的和分量和差分量在通道A的和流和差流中增加零。类似地，在一个循环上，来自第一换能器的和分量和差分量在通道B的和流和差流中增加零。

用于通道A的(平均的)和流和差流被传送至第一除法器162A和第一数字滤波器164A以产生第一数字输出。类似地，用于通道B的(平均的)和流和差流被传送至第二除法器162B和第二数字滤波器164B以产生第二数字输出。第一和第二数字输出因而分别与第一和第二差动电容换能器120和220的电容值相关。

这里所描述类型的换能器多数传输能够用于节省多个换能器系统所需的电能和电子元件的数量。例如，电荷放大器通常是包括一个或更多个较昂贵且功率消耗大的放大器元件的复杂电路。类似地，ADC也是较昂贵且功率消耗大的元件。因而可以采用多路传输结构来极大地降低多路传输换能器系统的成本和复杂性。

尽管上述实施例证明了利用频率为f和2f的两个方波载波多路传输两个差动电容换能器，应注意可以采用更高阶的多路传输。例如，来自更多(例如第三、第四、第五等)的差动电容换能器的信号可以被馈送至电荷放大器140的公共输入端。为了以这种方式进行多路传输，施加至各个通道的差动电容换能器的不同载波优选是正交的。对于使用相敏检测的系统来说，如果频率谐波相关且没有奇次谐波重合，则可以确保正交性。在下表1中列出了合适的正交组的若干示例。

序列	最小的ADC采样率
		1f，2f，4f，8f...	最高采样频率的四倍(例如32f)
2f，3f，4f	最高频率的十二倍(例如48f)
		3f，4f，6f	最高频率的八倍(48f)
3f，4f，6f，8f	最高频率的十二倍(96f)

表1：垂直正交载波组的实施例

表1中还列出了用于具体载波组中的每个的ADC的优选最小采样率。所示出的最小采样率是对于每个频率来说确保每个载波半循环具有足够数量的样本的第一倍数。例如，在上述表1中概括出的3f，4f，6f，8f序列中，3f载波每半个循环包括16个样本，8f载波每半个循环包括6个样本。所示的倍数还设定了最小积累(或积分)时间周期(P)；例如，由上述平均单元159A至159D使用的平均时间。对该数量的样本进行积累或积分，例如在和值和差值的分割之前，确保有害频率和为零。

参照图7，利用正弦波载波作为实施例示出了正交载波组3f、4f、6f、8f。图7中还示出了其中所有载波具有整数周期的最小检测或平均周期(P)。使用这种平均周期(P)确保了来自不同频率通道的信号分量能够利用上述相敏检测而被基本彼此分离。

尽管上面描述了频分多数传输，本发明还可以利用时分多路传输实现。在这种实施例中，每个换能器可以利用单个I-Q脉冲序列顺序驱动。然而仍然可以使用单个电荷放大器和ADC，而不会减小任何动态范围或平均化滤波器需要。然而信噪比将转而通过附加无源换能器的附加偏移电容来减小。

上述实施例涉及具有两个电容值(例如C1和C2)的差动电容换能器，所述电容值关于正被测量的量(例如位移)一起变化。然而，本发明还可以应用于单端电容传感器。例如，可以使用电容传感器，其具有单个电容(例如C1)，该电容关于被测特性而变化。在这种实施例中，可以采用第二电容(例如固定电容C2)来代替可变电容。

尽管上述实施例描述了基于电容的系统，重要的是还应注意到可以使用本发明将任何阻抗数字化。例如，本领域技术人员将意识到以上概括的原理将如何(通过对所需电路进行略微修改而)应用到电阻或电感换能器。

Claims (20)

1.一种用于将阻抗数字化的设备，所述设备包括：

第一阻抗元件，所述第一阻抗元件具有随着待测量特性变化的第一阻抗；

第二阻抗元件，所述第二阻抗元件具有第二阻抗；

驱动信号发生器，所述驱动信号发生器用于向所述第一阻抗元件施加第一交变驱动信号并且向所述第二阻抗元件施加第二交变驱动信号；以及

模数转换器，即ADC，所述模数转换器用于接收合成信号并且将所述合成信号数字化，所述合成信号包括通过向所述第一阻抗元件和所述第二阻抗元件施加所述第一交变驱动信号和所述第二交变驱动信号而产生的信号的组合，

其中所述第一交变驱动信号相对于所述第二交变驱动信号相移，使得由所述模数转换器接收并采样的所述合成信号顺次与所述第一阻抗和所述第二阻抗的和以及所述第一阻抗和所述第二阻抗之间的差有关，

其特征在于，所述设备包括信号分离器，所述信号分离器从所述ADC接收采样值并提供和通道和差通道，所述和通道包括与所述第一阻抗和所述第二阻抗的和有关的一系列值，所述差通道包括与所述第一阻抗和所述第二阻抗之间的差有关的一系列值。

2.根据权利要求1所述的设备，所述设备还包括除法器，其中所述除法器用所述和通道中的值除所述差通道中的值，由此产生输出值流，所述输出值与所述第一阻抗和所述第二阻抗之间的差与所述第一阻抗和所述第二阻抗的和的比有关。

3.根据前述权利要求中任一项所述的设备，所述设备包括至少一个数字滤波器。

4.根据前述权利要求中任一项所述的设备，其中所述第一交变驱动信号和所述第二交变驱动信号是正交相位方波信号。

5.根据前述权利要求中任一项所述的设备，所述设备包括差动换能器，所述差动换能器包括所述第一阻抗元件和所述第二阻抗元件，其中所述第一阻抗和所述第二阻抗都随着待测量特性变化。

6.根据权利要求1至4中任一项所述的设备，所述设备包括换能器，所述换能器包括所述第一阻抗元件，其中所述第二阻抗元件具有不随着所述换能器测量的特性变化的第二阻抗。

7.根据前述权利要求中任一项所述的设备，其中所述第一阻抗元件和所述第二阻抗元件包括第一电容元件和第二电容元件。

8.根据前述权利要求中任一项所述的设备，所述设备包括电荷放大器，其中所述电荷放大器具有用于从所述第一阻抗元件和所述第二阻抗元件中的每个接收信号的公共输入端，并且产生用于施加至所述模数转换器的所述合成信号。

9.根据前述权利要求中任一项所述的设备，所述设备包括位移响应换能器，所述位移响应换能器包括至少所述第一阻抗元件，其中所述第一阻抗元件的所述第一阻抗随着所述位移响应换能器的部件的位移而变化。

10.根据前述权利要求中任一项所述的设备，所述设备包括第三阻抗元件和第四阻抗元件，所述第三阻抗元件具有随着待测量特性变化的第三阻抗，所述第四阻抗元件具有第四阻抗，其中所述驱动信号发生器向所述第三阻抗元件施加第三交变驱动信号并且向所述第四阻抗元件施加第四交变驱动信号。

11.根据权利要求10所述的设备，其中所述模数转换器接收合成信号，所述合成信号包括通过向所述第三阻抗元件和所述第四阻抗元件施加所述第三驱动信号和所述第四驱动信号产生的信号。

12.根据权利要求10或11所述的设备，其中所述第一交变驱动信号和所述第二交变驱动信号具有第一频率，并且所述第三交变驱动信号和所述第四交变驱动信号具有第二频率。

13.一种供坐标定位设备使用的尺寸度量装置，所述尺寸度量装置包括根据前述任一权利要求所述的用于将阻抗数字化的设备。

14.一种用于将阻抗数字化的方法，所述方法包括如下步骤：

(i)向第一阻抗元件施加第一交变驱动信号，并且向第二阻抗元件施加第二交变驱动信号，所述第一阻抗元件具有随着待测量特性变化的第一阻抗，所述第二阻抗元件具有第二阻抗，其中所述第一交变驱动信号相对于所述第二交变驱动信号相移；

(ii)通过将向所述第一阻抗元件施加所述第一交变驱动信号产生的信号与向所述第二阻抗元件施加所述第二交变驱动信号产生的信号组合而产生合成信号；

(iii)利用模数转换器将所述合成信号数字化以产生采样值；

其特征在于如下步骤(iv)：根据所述采样值产生和通道和差通道，所述和通道包括与所述第一阻抗和所述第二阻抗的和有关的一系列值，所述差通道包括与所述第一阻抗和所述第二阻抗之间的差有关的一系列值。

15.一种供坐标定位设备使用的尺寸度量装置，所述尺寸度量装置包括：

位移响应换能器，所述位移响应换能器包括第一阻抗元件，所述第一阻抗元件具有随着待测量位移变化的第一阻抗；

具有第二阻抗的第二阻抗元件；

驱动信号发生器，所述驱动信号发生器用于向所述第一阻抗元件施加第一交变驱动信号并且向所述第二阻抗元件施加第二交变驱动信号；以及

模数转换器，即ADC，所述模数转换器用于接收合成信号并且将所述合成信号数字化，所述合成信号包括通过向所述第一阻抗元件和所述第二阻抗元件施加所述第一交变驱动信号和所述第二交变驱动信号而产生的信号的组合。

16.根据权利要求15所述的装置，其中所述位移响应换能器包括差动换能器，所述差动换能器包括所述第一阻抗元件和所述第二阻抗元件，其中所述第一阻抗和所述第二阻抗均随着所述待测量位移变化。

17.根据权利要求15所述的装置，所述装置包括第三阻抗元件和第四阻抗元件，所述第三阻抗元件具有随着待测量特性变化的第三阻抗，所述第四阻抗元件具有第四阻抗，其中所述驱动信号发生器向所述第三阻抗元件施加第三交变驱动信号并且向所述第四阻抗元件施加第四交变驱动信号，其中所述模数转换器接收合成信号，所述合成信号包括通过向所述第三阻抗元件和所述第四阻抗元件施加所述第三驱动信号和所述第四驱动信号产生的信号。

18.根据权利要求15所述的装置，其中所述第一交变驱动信号和所述第二交变驱动信号是正交相位方波信号。

19.根据权利要求15所述的装置，其中所述第一阻抗元件和所述第二阻抗元件包括第一电容元件和第二电容元件。

20.一种用于将至少一个具有可变阻抗的换能器的输出数字化的开环电路，所述开环电路包括驱动器，所述驱动器用于产生第一交变驱动信号和第二交变驱动信号，所述第一交变驱动信号用于施加至相关换能器的第一阻抗元件，所述第二交变驱动信号用于施加至第二阻抗元件，其中所述电路包括模数转换器，所述模数换能器具有输入端，所述输入端用来接收合成信号，所述合成信号由向所述第一阻抗元件和所述第二阻抗元件施加所述第一驱动信号和所述第二驱动信号时产生的信号的组合产生。

Images