BRPI1009572B1

BRPI1009572B1 - aparelho e método para digitalizar uma impedância, e, dispositivo de metrologia dimensional

Info

Publication number: BRPI1009572B1
Application number: BRPI1009572A
Authority: BR
Inventors: Kenneth Thomas David
Original assignee: Renishaw Plc
Priority date: 2009-03-11
Filing date: 2010-03-01
Publication date: 2019-09-10
Also published as: EP2406584A1; RU2499226C2; BRPI1009572A2; CN102348957B; US20110316566A1; JP2012520453A; US8890546B2; CN102348957A; JP5632398B2; GB0904180D0; WO2010103258A1; EP2406584B1; RU2011140929A

Abstract

aparelho e método para digitalizar uma impedância, e, dispositivo de metrologia dimensional é descrito um aparelho para digitalização de uma impedância que compreende um primeiro elemento de impedância (22; 122) com uma primeira impedância (c1; a1) que varia com uma propriedade a ser medida e um segundo elemento de impedância (24; 124) com uma segunda impedância (c2; a2). o aparelho também inclui um gerador de sinal de acionamento (26, 30) para aplicar um primeiro sinal de acionamento alternado (44) no primeiro elemento de impedância (22; 122) e, ainda, um segundo sinal de acionamento alternado (46) no segundo elemento de impedância (24; 124). um conversor de analógico para digital, adc (42; 142), recebe um sinal resultante (41; 52; 141) que compreende a combinação dos sinais produzidos pela aplicação dos primeiro e segundo sinais de acionamento alternados (44, 46) nos primeiro e segundo elementos de impedância (22, 24; 122, 124). o primeiro sinal de acionamento alternado (44) é deslocado em fase em relação ao segundo sinal de acionamento alternado (46), de maneira tal que o sinal resultante (41; 52; 141) recebido e amostrado pelo adc (42; 142) diga sequencialmente respeito à soma das primeira e segunda impedâncias, e à diferença entre as mesmas. o aparelho também compreende um separador de sinal (56; 156a, 156b) que recebe valores de amostra do adc (42; 142) e gera um canal de soma (58; 158a) e um canal de diferença (60; 160a) a partir deles.

Description

“APARELHO E MÉTODO PARA DIGITALIZAR UMA IMPEDÂNCIA, E, DISPOSITIVO DE METROLOGIA DIMENSIONAL” [001] A presente invenção diz respeito a um aparelho e a um método para a digitalização de impedância, e, mais em particular, para a digitalização da capacitância de um transdutor capacitivo diferencial que seja responsivo de deslocamento.

[002] São conhecidos vários diferentes tipos de transdutores que têm uma impedância que varia em relação a uma propriedade ou a uma quantidade a ser medida. Por exemplo, uma sonda de medição que incorpora transdutores capacitivos diferenciais para medir deslocamento está descrita no documento do estado da técnica WO02/061378. Também são conhecidos vários circuitos de condicionamento de laço (“loop ”) fechado para converter a impedância de tais transdutores num valor de saída digital que seja relacionado à impedância. Um exemplo de um circuito como esse para o uso com múltiplos transdutores de deslocamento capacitivos está descrito no documento do estado da técnica WO89/09927.

[003] Em uma modalidade do referido documento WO89/09927, três transdutores capacitivos diferenciais são acionados por ondas quadradas de três diferentes frequências que são geradas mediante moduladores de sinais de acionamentos associados. Os sinais produzidos por cada um dos transdutores capacitivos diferenciais, quando acionados pelas respectivas ondas quadradas, são aplicados na entrada comum de um amplificador de carga. A saída do dito amplificador de carga é demodulada por retificadores sensíveis a trifásico que são, cada qual, acionados numa de ditas frequências de acionamento em onda quadrada. Assim, cada um dos retificadores sensíveis a fase produz uma saída que indica todo e qualquer desequilíbrio de corrente associado ao acionamento de seu transdutor diferencial associado. Um circuito de realimentação em laço fechado é provido para cada um dos transdutores capacitivos diferenciais; isso responde a todo e qualquer desequilíbrio de

Petição 870190079081, de 15/08/2019, pág. 8/41 / 29 corrente medido para o respectivo transdutor e realimenta um sinal de voltagem no correspondente modulador de sinal de acionamento que tende a anular a entrada no amplificador de carga. Cada sinal de voltagem de realimentação é gerado, usando um conversor digital para analógico separado, a partir da saída digital de um contador que também provê a saída do transdutor digitalizada.

[004] De acordo com um primeiro aspecto da presente invenção, é provido um aparelho para digitalização de uma impedância que compreende: um primeiro elemento de impedância com uma primeira impedância que varia com uma propriedade a ser medida;

um segundo elemento de impedância com uma segunda impedância;

um gerador de sinal de acionamento para aplicar um primeiro sinal de acionamento alternado no primeiro elemento de impedância e um segundo sinal de acionamento alternado no segundo elemento de impedância; e um conversor analógico para digital (ADC) para receber e digitalizar um sinal resultante, o sinal resultante compreendendo a combinação dos sinais produzidos pela aplicação dos primeiro e segundo sinais de acionamento alternados nos primeiro e segundo elementos de impedância, em que o primeiro sinal de acionamento alternado é deslocado em fase em relação ao segundo sinal de acionamento alternado, de maneira tal que o sinal resultante recebido e amostrado pelo conversor analógico para digital diga respeito sequencialmente à soma das primeira e segunda impedâncias, e à diferença entre elas, em que o aparelho compreende um separador de sinal que recebe valores de amostra a partir do ADC e provê um canal de soma e um canal de diferença, o canal de soma compreendendo uma série de valores

Petição 870190079081, de 15/08/2019, pág. 9/41 / 29 relacionados à soma das primeira e segunda impedâncias e o canal de diferença compreendendo uma série de valores relacionados à diferença entre as primeira e segunda impedâncias.

[005] Assim, a presente invenção provê um circuito de laço aberto para digitalização da primeira impedância de um primeiro elemento de impedância, a primeira impedância sendo variável em relação a uma propriedade (por exemplo, deslocamento) que deve ser medida. Da forma esboçada com mais detalhes a seguir, a segunda impedância também pode ser variável em relação à propriedade (por exemplo, deslocamento) que deve ser medida ou ela pode ser substancialmente invariante com essa propriedade. O gerador de sinal de acionamento aplica primeiro e segundo sinais de acionamento alternados, tal como um par de ondas quadradas de fase de quadratura, nos primeiro e segundo elementos de impedância. Os sinais resultantes do acionamento das primeira e segunda impedâncias são combinados (opcionalmente, com um ou mais sinais adicionais, da forma descrita a seguir), e o sinal resultante é amostrado pelo ADC.

[006] Os primeiro e segundo sinais de acionamento alternados são deslocados em fase um em relação ao outro. A aplicação de sinais de acionamento deslocados em fase, tais como ondas quadradas de fase de quadratura, nas primeira e segunda impedâncias permite que informação sobre a soma e a diferença dessas impedâncias seja extraída das amostras do sinal resultante tomado pelo ADC. Em particular, o sinal resultante recebido e amostrado pelo conversor analógico para digital diz respeito sequencialmente à soma das primeira e segunda impedâncias e à diferença entre elas. Assim, o ADC pode produzir uma série de valores de amostra (isto é, digital) que dizem respeito a valores tanto de soma quanto de diferença. Por exemplo, o ADC pode ser apropriadamente sincronizado em sincronismo com os primeiro e segundo sinais de acionamento alternados para emitir um ou mais valores de amostra digitais que, por sua vez, representam a soma e a diferença

Petição 870190079081, de 15/08/2019, pág. 10/41 / 29 das primeira e segunda impedâncias.

[007] O aparelho também compreende um separador de sinal que recebe os valores de amostra (digitais) provenientes do ADC e gera um canal de soma e um canal de diferença. O separador de sinal pode compreender um arranjo detector sensível a fase (PSD) e também pode receber os primeiro e segundo sinais de acionamento. O canal ou fluxo contínuo de dados de soma pode compreender uma série de valores relacionados à soma das primeira e segunda impedâncias. O canal ou fluxo contínuo de dados de diferença pode compreender uma série de valores relacionados à diferença entre as primeira e segunda impedâncias. O separador de sinal pode ser arranjado para incluir valores repetidos nos canais de soma e/ou de diferença, por exemplo, para garantir que um fluxo contínuo de bits de dados constante possa ser suprido a um filtro associado. Se os valores de soma e/ou de diferença forem de sinais diferentes (por exemplo, tomarem valores negativos e positivos) um sinal dos valores também pode ser invertido, conforme necessário. Os valores contidos nos canais da soma e da diferença podem ser processados para derivar informação sobre mudanças nos valores relativos das primeira e segunda impedâncias. Da forma descrita a seguir, essa informação pode ser usada para prover uma medição confiável de uma propriedade (por exemplo, deslocamento) que deve ser medida.

[008] Descobriu-se que a configuração de laço aberto da presente invenção mitiga pelo menos parte da desvantagem dos supramencionados sistemas de laço fechado da tecnologia anterior. Por exemplo, a presente invenção usa um ADC que, tipicamente, introduzirá menos ruído e terá um consumo de energia inferior àquele dos DACs de sistemas da tecnologia anterior. O arranjo de laço aberto também não precisa, diferente dos sistemas de laço fechado da tecnologia anterior, de um certo tempo para estabilizar depois de ser ativado e, assim, pode ser ativado apenas quando exigido, desse modo, economizando energia adicional.

Petição 870190079081, de 15/08/2019, pág. 11/41 / 29 [009] Um divisor também pode ser vantajosamente provido em combinação com o separador de sinal para dividir valores no canal de diferença por valores no canal de soma, desse modo, produzindo um fluxo contínuo de valores de saída. Assim, os valores de saída podem dizer respeito à razão da diferença entre as primeira e segunda impedâncias pela soma das primeira e segunda impedâncias. Vantajosamente, os valores contidos nos canais da soma e da diferença são alinhados, de maneira tal que cada divisão seja exclusiva.

[0010] Preferivelmente, o aparelho compreende pelo menos um filtro digital. Se a taxa de saída das medições do aparelho não for crítica, o filtro digital pode implementar amostragem por decimação. Por exemplo, uma pluralidade de valores de amostra de soma e de diferença gerados pelo ADC podem ser coletados e ter média calculada pelo filtro digital para gerar um valor de saída. Se um separador de sinal for provido para produzir canais da soma e da diferença, como exposto, o pelo menos um filtro digital pode ficar localizado antes ou depois do divisor, que é usado para combinar tais canais. O pelo menos um filtro digital pode compreender um filtro digital (FIR) de resposta ao impulso finita. Esse pode ser aplicado no fluxo contínuo de valores de diferença / soma gerado por um divisor do tipo supramencionado. Filtragem digital, opcionalmente combinada com sobreamostragem do ADC, também pode ser usada para melhorar o desempenho sinal por ruído do aparelho.

[0011] O gerador de sinal de acionamento pode ser de qualquer tipo adequado. Os primeiro e segundo sinais de acionamento alternados aplicados nas primeira e segunda impedâncias podem tomar qualquer forma. Por exemplo, os primeiro e/ou segundo sinais de acionamento alternados podem compreender ondas quadradas, formas de onda senoidais, ondas triangulares, etc. Preferivelmente, a forma do primeiro sinal de acionamento alternado é substancialmente igual à forma do segundo sinal de acionamento alternado.

Petição 870190079081, de 15/08/2019, pág. 12/41 / 29

Preferivelmente, a razão das amplitudes dos primeiro e segundo sinais de acionamento alternados é, de forma aproximada ou substancial, constante durante o uso. Vantajosamente, a amplitude do primeiro sinal de acionamento alternado é, de forma aproximada ou substancial, igual à amplitude do segundo sinal de acionamento alternado. Da forma supramencionada, o segundo sinal de acionamento alternado é deslocado em fase em relação ao primeiro sinal de acionamento alternado, e é preferível que o deslocamento de fase entre os primeiro e segundo sinais de acionamento alternados seja, de forma aproximada ou substancial, invariante durante o uso. Vantajosamente, o segundo sinal de acionamento alternado é deslocado em fase em substancialmente 90 ° em relação ao primeiro sinal de acionamento alternado. Isto é, é preferível que os primeiro e segundo sinais de acionamento alternados sejam em fase de quadratura. Os primeiro e segundo sinais de acionamento alternados, ou sinais de sincronismo gerados a partir deles, também podem ser passados para o separador de sinal para uso no processo de separação dos valores da soma e da diferença em fluxos contínuos da soma e da diferença usando detecção sensível a fase.

[0012] Os vários sinais usados no aparelho (por exemplo, os sinais de acionamento alternados e/ou os sinais usados para qualquer detecção sensível a fase) podem ser derivados de uma única fonte. Por exemplo, o aparelho pode compreender um oscilador mestre. O gerador de sinal de acionamento pode incluir o oscilador mestre ou pode ter uma entrada para receber um sinal de relógio a partir de um oscilador mestre como esse.

[0013] Preferivelmente, o aparelho compreende um transdutor diferencial que inclui os primeiro e segundo elementos de impedância. Então, tanto a primeira impedância quanto a segunda impedância podem variar com a propriedade (por exemplo, deslocamento) a ser medida. Em um arranjo como esse, os primeiro e segundo elementos de impedância podem incluir entradas separadas para receber os primeiro e segundo sinais de acionamento

Petição 870190079081, de 15/08/2019, pág. 13/41 / 29 alternados e um eletrodo de captação ou saída do sensor comuns.

[0014] Entretanto, a presente invenção também pode ser aplicada em assim denominados transdutores de terminal único pela provisão de uma segunda impedância separada, por exemplo, substancialmente invariante. Em um exemplo como esse, pode ser provido um transdutor que inclui o primeiro elemento de impedância. Então, o segundo elemento de impedância pode ser separado do transdutor. Por exemplo, o segundo elemento de impedância pode ter uma segunda impedância que é invariante com a propriedade medida pelo transdutor.

[0015] O aparelho pode ser usado para digitalizar qualquer tipo de impedância, por exemplo, indutância, resistência ou capacitância. Preferivelmente, o primeiro elemento de impedância tem apenas um componente de impedância que varia em relação à propriedade a ser medida. Vantajosamente, os primeiro e segundo elementos de impedância compreendem primeiro e segundo elementos capacitivos. Por exemplo, os elementos capacitivos podem formar parte de um transdutor de deslocamento, tal como aquele previamente descrito em WO89/09927 e WO02/061378.

[0016] Preferivelmente, o aparelho compreende um amplificador de carga. Convenientemente, o amplificador de carga tem uma entrada comum para receber um sinal a partir de cada um dos primeiro e segundo elementos de impedância (por exemplo, capacitivos) e produzir, a partir deles, um sinal resultante que é suprido ao ADC. O amplificador de carga pode compreender uma impedância de realimentação (por exemplo, uma capacitância de realimentação).

[0017] O aparelho pode incluir um primeiro elemento de impedância que forma parte de um transdutor para medir qualquer propriedade exigida. Vantajosamente, o aparelho compreende um transdutor responsivo de deslocamento que inclui pelo menos o primeiro elemento de impedância, em que a primeira impedância do primeiro elemento de impedância varia com o

Petição 870190079081, de 15/08/2019, pág. 14/41 / 29 deslocamento de uma parte do transdutor responsivo de deslocamento. Da forma supramencionada, se um transdutor diferencial for provido, a segunda impedância também pode variar (por exemplo, em um sentido oposto ao da primeira impedância) com o deslocamento da parte do transdutor responsivo de deslocamento.

[0018] A presente invenção também pode prover operação multicanais ou multiplexada. Vantajosamente, assim, o aparelho pode compreender um terceiro elemento de impedância que tem uma terceira impedância que varia com uma segunda propriedade a ser medida e um quarto elemento de impedância com uma quarta impedância. A quarta impedância também pode variar com a segunda propriedade a ser medida ou pode ser invariante com ela. Vantajosamente, o gerador de sinal de acionamento aplica um terceiro sinal de acionamento alternado no terceiro elemento de impedância e um quarto sinal de acionamento alternado no quarto elemento de impedância. Vantajosamente, o conversor analógico para digital recebe um sinal resultante que também compreende os sinais produzidos pela aplicação dos terceiro e quarto sinais de acionamento alternados nos terceiro e quarto elementos de impedância.

[0019] Técnicas de multiplexação por tempo e/ou por frequência podem ser usadas para permitir que as propriedades de impedância associadas com os primeiro e segundo elementos de impedância sejam separadas das propriedades de impedância dos terceiro e quarto elementos de impedância.

[0020] Para implementar multiplexação por frequência, os primeiro e segundo sinais de acionamento alternados podem ter uma primeira frequência e os terceiro e quarto sinais de acionamento alternados podem ter uma segunda frequência (diferente). Vantajosamente, as primeira e segunda frequências são harmonicamente relacionadas, mas, preferivelmente, nenhum dos harmônicos ímpares coincide. As propriedades preferidas (por exemplo, forma, amplitude, fases relativas, etc.) dos primeiro e segundo sinais de

Petição 870190079081, de 15/08/2019, pág. 15/41 / 29 acionamento alternados são análogas às propriedades preferidas dos terceiro e quarto sinais de acionamento alternados. Em uma modalidade preferida, os primeiro e segundo sinais de acionamento alternados podem compreender um par de sinais de acionamento de fase de quadratura de uma primeira frequência (por exemplo, f) e os terceiro e quarto sinais de acionamento alternados podem compreender um par de sinais de acionamento de fase de quadratura de uma segunda frequência (por exemplo, 2f).

[0021] Em um aparelho multiplexado por frequência, o ADC pode receber um sinal resultante que, em cada momento, compreende a combinação dos sinais produzidos pela aplicação dos primeiro, segundo, terceiro e quarto sinais de acionamento nos primeiro, segundo, terceiro e quarto elementos de impedância. Então, conjuntos de amostras apropriados do ADC podem ser analisados para extrair informação separada relacionada às primeira e segunda impedâncias e às terceira e quarta impedâncias. Detecção sensível a fase (PSD) pode ser novamente usada para separar informação dos canais de frequência diferente.

[0022] Um arranjo de multiplexação por tempo também pode ser implementado. Em um sistema como esse, um primeiro sinal componente resultante pode ser produzido pela aplicação dos primeiro e segundo sinais de acionamento alternados nos primeiro e segundo elementos de impedância. Um segundo sinal componente resultante também pode ser produzido pela aplicação dos terceiro e quarto sinais de acionamento alternados nos terceiro e quarto elementos de impedância. Assim, o sinal resultante recebido pelo ADC pode ser formado a partir de uma série de segmentos que dizem respeito alternadamente às primeira e segunda impedâncias e às terceira e quarta impedâncias. Por exemplo, por sua vez, pode ser provido um comutador que aplica os primeiro e segundo sinais componentes resultantes na entrada do ADC.

[0023] Dessa maneira, pode ser visto o aparelho multiplexado que

Petição 870190079081, de 15/08/2019, pág. 16/41 / 29 compreende um primeiro canal sensor que compreende os primeiro e segundo elementos de impedância e um segundo canal sensor que compreende os terceiro e quarto elementos de impedância. Assim, os primeiro e segundo canais sensores podem incluir primeiro e segundo transdutores para medir as primeira e segunda propriedades. Por exemplo, os primeiro e segundo canais sensores podem medir o deslocamento ao longo dos primeiro e segundo eixos geométricos, respectivamente.

[0024] Embora uma implementação de dois canais seja aqui descrita com detalhes, deve-se notar que qualquer nível de multiplexação pode ser implementado. Em outras palavras, terceiro, quarto, quinto, etc. canais sensores podem ser adicionados, conforme exigido. Por exemplo, o aparelho pode compreender pelo menos um par de elementos de impedância adicional, em que pelo menos um elemento de impedância de cada par tem uma impedância que varia em relação a uma propriedade adicional a ser medida. Cada um desses pares de elementos de impedância adicionais pode ser acionado por sinais de acionamento alternados adicionais. Então, o sinal resultante recebido pelo ADC também pode incluir, usando multiplexação por tempo e/ou por frequência, como exposto, os sinais produzidos pela aplicação dos sinais de acionamento adicionais nos elementos de impedância adicionais. [0025] Pode-se ver que, diferente dos sistemas de laço fechado da tecnologia anterior, nos quais cada canal sensor exige um DAC separado, a presente invenção permite que multiplexação seja realizada usando um único ADC. Assim, pode-se ver que a presente invenção oferece benefícios de economia de energia ainda adicionais quando usada para implementar um arranjo de multiplexação.

[0026] A presente invenção também provê um dispositivo de metrologia dimensional para uso com o aparelho de posicionamento por coordenadas (por exemplo, uma ferramenta de máquina ou máquina de medição de coordenadas), o dispositivo compreendendo o aparelho para

Petição 870190079081, de 15/08/2019, pág. 17/41 / 29 digitalização de uma impedância do tipo supradescrito. Vantajosamente, o dispositivo de metrologia é arranjado para medir deslocamento ao longo de pelo menos um eixo geométrico. Convenientemente, o dispositivo de metrologia é arranjado para medir deslocamento ao longo de pelo menos dois ou, mais preferivelmente, três eixos geométricos. O dispositivo de metrologia pode compreender vantajosamente uma sonda de medição ou uma barra de esferas.

[0027] De acordo com um segundo aspecto da presente invenção, é provido um método para digitalização de uma impedância que compreende as etapas de: (i) aplicar um primeiro sinal de acionamento alternado em um primeiro elemento de impedância com uma primeira impedância que varia com uma propriedade a ser medida e aplicar um segundo sinal de acionamento alternado em um segundo elemento de impedância com uma segunda impedância, em que o primeiro sinal de acionamento alternado é deslocado em fase em relação ao segundo sinal de acionamento alternado, (ii) gerar um sinal resultante pela combinação do sinal produzido pela aplicação do primeiro sinal de acionamento alternado no primeiro elemento de impedância com o sinal produzido pela aplicação do segundo sinal de acionamento alternado no segundo elemento de impedância, (iii) usar um conversor analógico para digital para digitalizar o sinal resultante para gerar valores de amostra, em que compreende a etapa (iv) de produzir um canal de soma e um canal de diferença dos valores de amostra, o canal de soma compreendendo uma série de valores relacionados à soma das primeira e segunda impedâncias e o canal de diferença compreendendo uma série de valores relacionados à diferença entre as primeira e segunda impedâncias.

[0028] De acordo com um terceiro aspecto da presente invenção, é provido um dispositivo de metrologia dimensional para uso com o aparelho de posicionamento por coordenadas que compreende: um transdutor responsivo de deslocamento que compreende um primeiro elemento de

Petição 870190079081, de 15/08/2019, pág. 18/41 / 29 impedância com uma primeira impedância que varia com um deslocamento a ser medido, um segundo elemento de impedância com uma segunda impedância, um gerador de sinal de acionamento para aplicar um primeiro sinal de acionamento alternado no primeiro elemento de impedância e um segundo sinal de acionamento alternado no segundo elemento de impedância, e um conversor analógico para digital (ADC) para receber e digitalizar um sinal resultante, o sinal resultante compreendendo a combinação dos sinais produzidos pela aplicação dos primeiro e segundo sinais de acionamento alternados nos primeiro e segundo elementos de impedância.

[0029] Vantajosamente, o transdutor responsivo de deslocamento compreende um transdutor diferencial que compreende os primeiro e segundo elementos de impedância, em que tanto a primeira impedância quanto a segunda impedância variam com o deslocamento a ser medido. Preferivelmente, o dispositivo compreende um terceiro elemento de impedância que tem uma terceira impedância que varia com uma propriedade a ser medida e um quarto elemento de impedância com uma quarta impedância, em que o gerador de sinal de acionamento aplica um terceiro sinal de acionamento alternado no terceiro elemento de impedância e um quarto sinal de acionamento alternado no quarto elemento de impedância, em que o conversor analógico para digital recebe um sinal resultante que compreende os sinais produzidos pela aplicação dos terceiro e quarto sinais de acionamento nos terceiro e quarto elementos de impedância. Convenientemente, os primeiro e segundo sinais de acionamento alternados são sinais de onda quadrada de fase de quadratura. Vantajosamente, os primeiro e segundo elementos de impedância compreendem primeiro e segundo elementos capacitivos.

[0030] De acordo com um quarto aspecto da presente invenção, é provido um circuito de laço aberto para digitalização da saída de pelo menos um transdutor com uma impedância variável, o circuito compreendendo: um

Petição 870190079081, de 15/08/2019, pág. 19/41 / 29 acionador para gerar primeiro e segundo sinais de acionamento alternados, o primeiro sinal de acionamento alternado para aplicação no primeiro elemento de impedância de um transdutor associado e o segundo sinal de acionamento alternado para aplicação em um segundo elemento de impedância, em que o circuito compreende um conversor analógico para digital com uma entrada para receber um sinal resultante produzido a partir da combinação dos sinais produzidos quando os primeiro e segundo sinais de acionamento forem aplicados nos primeiro e segundo elementos de impedância.

[0031] Também é descrito o aparelho para digitalização de uma impedância que compreende um primeiro elemento de impedância com uma primeira impedância que varia com uma propriedade a ser medida, um segundo elemento de impedância com uma segunda impedância e um gerador de sinal de acionamento para aplicar um primeiro sinal de acionamento alternado no primeiro elemento de impedância e um segundo sinal de acionamento alternado no segundo elemento de impedância, o aparelho compreendendo um conversor analógico para digital (ADC) para receber e digitalizar um sinal resultante, o sinal resultante sendo produzido a partir da combinação dos sinais produzidos pela aplicação dos primeiro e segundo sinais de acionamento nos primeiro e segundo elementos de impedância. Tal aparelho pode incluir adicionalmente quaisquer um ou mais dos recursos do primeiro aspecto da invenção que são aqui descritos.

[0032] É importante notar que não pretende-se que a descrição aqui exposta dos vários componentes contidos no aparelho limite a maneira na qual a invenção é implementada na prática. Por exemplo, os vários componentes do aparelho supramencionado para gerar e analisar sinais podem ser providos usando elementos de circuito discretos e/ou podem ser implementados usando dispositivos com base em software e/ou hardware apropriadamente programados. Por exemplo, geração e/ou análise de sinal podem ser realizadas usando um arranjo de portas programável no campo

Petição 870190079081, de 15/08/2019, pág. 20/41 / 29 (FPGA), um processador de sinal digital (DSP) ou usando um processador apropriadamente programado. Versados na técnica estão cientes das várias diferentes opções que estão disponíveis para a implementação prática da invenção.

[0033] A invenção será agora descrita, a título de exemplo apenas, em relação aos desenhos anexos, nos quais:

a figura 1 é um diagrama de blocos que ilustra o princípio de operação geral de um circuito de realimentação em laço fechado da tecnologia anterior para digitalização de um transdutor de capacitância diferencial;

a figura 2 ilustra um circuito de laço aberto da presente invenção para digitalização de um transdutor de capacitância diferencial;

a figura 3 ilustra os sinais de acionamento e resultante do circuito da figura 2;

a figura 4 ilustra o processo de dobramento de amostra;

a figura 5 ilustra um circuito de laço aberto da presente invenção para digitalização de um par de transdutores de capacitância diferencial;

a figura 6 ilustra os vários sinais do circuito da figura 5; e a figura 7 mostra um conjunto adequado de sinais de acionamento ortogonais.

[0034] Em relação à figura 1, é provido um diagrama de blocos simplificado para ilustrar o princípio de operação por trás do aparelho da tecnologia anterior do tipo descrito em WO89/09927, que digitaliza a capacitância de um transdutor capacitivo diferencial usando um circuito de laço fechado ou de realimentação.

[0035] O transdutor capacitivo diferencial 2 compreende uma placa comum 4, uma primeira placa de acionamento 6 e uma segunda placa de acionamento 8. Assim, existe uma primeira capacitância C1 e uma segunda capacitância C2 entre a placa comum e as primeira e segunda placas de

Petição 870190079081, de 15/08/2019, pág. 21/41 / 29 acionamento 6 e 8, respectivamente. Em uso, as primeira e segunda placas de acionamento do transdutor podem ser deslocadas em relação à placa comum 4, desse modo, alterando as capacitâncias C1 e C2. A variação nas capacitâncias C1 e C2 provê uma medida do deslocamento do transdutor ao longo de um eixo geométrico.

[0036] Para medir as capacitâncias C1 e C2, um dispositivo modulador 10 aplica uma onda quadrada na primeira placa de acionamento 6 e uma onda quadrada invertida na segunda placa de acionamento 8. A onda quadrada e a onda quadrada invertida têm amplitudes +Vref e -Vref, respectivamente, e são, ambas, deslocadas em uma voltagem de realimentação CC Vf.

[0037] O sinal resultante na placa comum 4 é recebido e amplificado por um amplificador de carga 12. Assim, o amplificador de carga 12 transmite um sinal de voltagem resultante Vres que é relacionado com todo desequilíbrio na corrente entre as duas capacitâncias acionadas C1 e C2 do transdutor capacitivo diferencial 2.

[0038] O sinal de voltagem resultante Vres é passado a um dispositivo contador 14 que tem uma saída digital 16. A saída digital 16 também é passada a um conversor digital para analógico (DAC) 18 e convertida em sinal de voltagem de realimentação CC analógico VF que é realimentado no dispositivo modulador 10.

[0039] O dispositivo contador 14 usa o sinal de voltagem resultante Vres que ele recebe para aumentar ou diminuir o valor da saída digital de uma maneira tal que o sinal de voltagem resultante Vres tenda a zero, desse modo, reduzindo todo desequilíbrio na corrente associado com as duas capacitâncias acionadas C1 e C2. É provido um sistema de realimentação em laço fechado no qual a saída digital 16 é proporcional à razão de C1 - C2 por C1 + C2. Essa razão, por sua vez, é proporcional ao deslocamento das primeira e segunda placas de acionamento do transdutor em relação à placa comum 4.

Petição 870190079081, de 15/08/2019, pág. 22/41 / 29 [0040] Deve-se notar que o exposto é uma descrição simplificada dos princípios do sistema de circuitos de laço fechado descrito em WO89/09927. Deve-se notar adicionalmente que sistemas multicanais com base nos mesmos princípios expostos também são descritos com detalhes em WO89/09927. Mais informação sobre transdutores diferenciais adequados para inclusão em sondas de medição também pode ser encontrada em WO02/061378. Os conteúdos de WO89/09927 e WO02/061378, em particular, a descrição dos transdutores diferenciais nelas encontradas, são aqui incorporados pela referência.

[0041] Embora, tipicamente, sistemas de laço fechado do tipo supradescrito desempenhem adequadamente, os presentes inventores descobriram que eles sofrem de inúmeros significativos inconvenientes. Por exemplo, tipicamente, DACs são grandes consumidores de energia e podem agir como um considerável dreno de energia no aparelho operado por bateria. Esse é especialmente o caso para sistemas multiplexados que exigem um DAC por canal transdutor. Além do mais, sistemas de laço fechado exigem um certo intervalo de tempo para estabilizar depois de serem energizados, desse modo, reduzindo a possibilidade de realizar economias de energia pelo desligamento do sistema de circuitos durante períodos nos quais nenhuma medição precisar ser adquirida.

[0042] Em relação às figuras 2 até 4, um circuito de laço aberto para digitalização da capacitância de acordo com a presente invenção será descrito. Em particular, a figura 2 ilustra o esquema do circuito, enquanto que as figuras 3 e 4 ilustram os vários sinais gerados pelo circuito em uso.

[0043] Da forma mostrada na figura 2, o circuito compreende um transdutor capacitivo diferencial 20 com primeiro e segundo elementos capacitivos 22 e 24 de capacitâncias C1 e C2, respectivamente. O transdutor capacitivo diferencial 20 pode ser do tipo conhecido supramencionado, por exemplo, ele pode ser um transdutor responsivo de deslocamento de uma

Petição 870190079081, de 15/08/2019, pág. 23/41 / 29 sonda de medição.

[0044] E provido um gerador de sinal de acionamento que inclui uma primeira parte do gerador de sinal de acionamento 26 e uma segunda parte do gerador de sinal de acionamento 30. A primeira parte do gerador de sinal de acionamento 26 aplica um primeiro sinal de acionamento de onda quadrada em uma placa de acionamento 28 do primeiro elemento capacitivo 22. A segunda parte do gerador de sinal de acionamento 30 aplica um segundo sinal de acionamento de onda quadrada em uma placa de acionamento 32 do segundo elemento capacitivo 24. Os primeiro e segundo sinais de acionamento de onda quadrada compreendem um par de sinais de onda quadrada de fase de quadratura. Em outras palavras, o segundo sinal de acionamento de onda quadrada é deslocado em fase em aproximadamente 90 ° em relação ao primeiro sinal de acionamento de onda quadrada.

[0045] Ambas as placas de captação 34 e 36 dos primeiro e segundo elementos capacitivos 22 e 24 são conectadas na entrada comum 38 de um amplificador de carga 40. Um sinal resultante 41 é transmitido pelo amplificador de carga 40 e passado a um conversor analógico para digital ou ADC 42. Uma capacitância de realimentação Cf também é provida entre a saída e a entrada do amplificador de carga.

[0046] Da forma supramencionada, os primeiro e segundo sinais de acionamento de onda quadrada usados para acionar capacitâncias C1 e C2 são sinais de fase de quadratura. O uso de sinais de fase de quadratura é preferido, mas, de nenhuma maneira, essencial, já que eles minimizam os efeitos de deslocamentos CC e outros tais erros (por exemplo, diferenças da amplitude portadora) no amplificador de carga 40 e no ADC 42. As figuras 3 e 4 ilustram o sinal em fase (I) 44 que é aplicado no primeiro elemento capacitivo 22 e o sinal de fase de quadratura (Q) 46 que é aplicado no segundo elemento capacitivo 24. Esse acionamento de quadratura das capacitâncias C1 e C2 produz um sinal resultante (voltagem) 41 na saída do amplificador de carga

Petição 870190079081, de 15/08/2019, pág. 24/41 / 29 que inclui uma série de somas e diferenças negativas e positivas alternadas das capacitâncias C1 e C2. Um exemplo do sinal resultante 41 transmitido pelo amplificador de carga 40 é ilustrado como a forma de onda 47 da figura

4. No geral, a informação de capacitância provida por esses valores de soma e diferença é ilustrada pelo fluxo contínuo de dados 48 mostrado na figura 3.

[0047] O ADC 42 é arranjado para amostrar o sinal resultante 41 que ele recebe do amplificador de carga 40. Um exemplo dos pontos de amostra usados pelo ADC 42 é indicado na figura 4 pelas setas 50 localizadas em relação à representação 52 do sinal resultante 41.

[0048] Da forma ilustrada na figura 4, pode-se ver que os pontos de amostra dizem respeito a uma série de somas e diferenças alternadas. Em particular, a representação do sinal resultante 52 da figura 4 mostra uma sequência de valores de dados transmitidos pelo ADC. A sequência compreende um primeiro valor de soma (+£C1), um primeiro valor de diferença (-AC1), um segundo valor de soma (-£C2), um segundo valor de diferença (+AC2), um terceiro valor de soma (+ZC3), um terceiro valorde diferença (-AC3), um quarto valor de soma (-ZC4), um quarto valorde diferença (+AC4) e um quinto valor de soma (+ECs). Deve-se notar queos sinais alternados dos valores de soma e diferença são arbitrários e não têm efeito na informação contida em tais sinais.

[0049] Novamente, em relação à figura 2, o fluxo contínuo de valores de ponto amostrados gerados pelo ADC 42 é passado ao sistema de circuitos de análise de sinal 54. O sistema de circuitos de análise de sinal 54 é formado usando um arranjo de portas programável no campo (FPGA) na presente modalidade, embora deva se reconhecer que ele pode ser implementado de qualquer outra maneira adequada (por exemplo, usando um DSP ou um microprocessador adequadamente programado). O sistema de circuitos de análise de sinal 54 inclui um inversor sensível a quadratura 56 que é arranjado para inverter e separar a sequência alternada de valores de soma e diferença

Petição 870190079081, de 15/08/2019, pág. 25/41 / 29 em um fluxo contínuo de soma 58 e um fluxo contínuo de diferença 60. A combinação do ADC 42 e do inversor sensível a quadratura 56 realiza uma função de detecção sensível a fase. Um divisor 62 é provido para dividir o fluxo contínuo de diferença 60 no fluxo contínuo de soma 58. Assim, o divisor 62 gera uma série de valores de saída que, cada qual, descrevem a razão da diferença entre as capacitâncias (C1 - C2) pela soma das capacitâncias (C1 + C2).

[0050] A saída do divisor 62 é passada a um filtro digital 64 (note que o filtro digital pode ficar alternativamente localizado antes do divisor). Nesse exemplo, o filtro digital 64 é do tipo resposta ao impulso finita (FIR) para habilitar rápida aquisição de sinal. O filtro digital 64 é baseado em uma função de cosseno elevada. Uma função como essa é relativamente simples de implementar, e garante zero erro em uma mudança de etapa. Além do mais, mudar o valor de n permite que a resposta de frequência e a atenuação da banda de parada sejam prontamente controladas. Nesse exemplo, o filtro digital 64 é arranjado para ter uma atenuação da banda de parada de 100 dB para uma resolução de 20 bits. O filtro digital 64 também introduz um mínimo atraso. Minimizar o atraso do filtro dessa maneira garante que a latência na resposta do sistema transdutor seja minimizada (o que é frequentemente importante para sistemas transdutores sensíveis a deslocamento, tais como sondas de medição) e também reduz a complexidade do desenho da lógica. Também deve-se notar que o tempo de aquisição de sinal também é definido pelo número de amostras ou derivações que leva para encher o filtro digital 64. Depois disso, todas as leituras são válidas. O filtro digital 64 do presente exemplo tem 15 ou 25 derivações. O filtro digital 64 também aumenta a resolução do sistema pela produção de uma média móvel do sinal e também define a largura de banda do sistema.

[0051] O filtro digital 64 supradescrito é desenhado para receber um fluxo contínuo de valores a partir do divisor 62. Esse fluxo contínuo de

Petição 870190079081, de 15/08/2019, pág. 26/41 / 29 valores é alcançado pela repetição de parte das saídas de soma e diferença. Assim, a taxa de amostragem é mantida e perda de informação é minimizada dobrando as divisões, em particular, o fluxo contínuo de soma 58 ilustrado na representação 66 da figura 4 compreende um valor de soma em cada ponto de amostra ADC. Isso é alcançado pela repetição de cada valor de soma no ponto de amostra subsequente (isto é, quando nenhum novo valor de soma ainda estiver disponível). Similarmente, o fluxo contínuo de diferença 60 ilustrado na representação 68 da figura 4 compreende um valor diferente em cada ponto de amostra ADC, o que é novamente alcançado pela repetição de cada valor de diferença no ponto de amostra subsequente. Também deve-se notar que nas representações 66 e 68 da figura 4, setas para baixo indicam amostras invertidas, enquanto que setas para cima indicam amostras não invertidas. Assim, o divisor 62 recebe fluxos contínuos de soma e de diferença que são, ambos, formados usando amostras repetidas, mas cada divisão é exclusiva. Uma representação 70 do divisor transmitida também é provida na figura 4. O fluxo contínuo de valores de saída do divisor 62 também é em um formato que pode ser prontamente recebido e manipulado pelo filtro digital 64.

[0052] Percebe-se que todos os erros de deslocamento CC resultarão em zero deslocamento e uma mudança de fator de escala, para ambos os quais se calcula média a cada quatro amostras. Embora filtros digitais FIR do tipo supramencionado tenham um número ímpar de derivações, eles ainda reduzem enormemente tais erros. Por exemplo, um filtro de 15 derivações reduz os erros em mais de duas ordens de magnitude. Assim, o erro de 1,6 mV ou 20 bit de um típico ADC de 16 bits pode ser reduzido para menos de 1 bit em 18.

[0053] Deve-se notar que o divisor 62 pode ser configurado para implementar outros, possivelmente mais complexos, regimes de divisão. Por exemplo, o regime mais complexo esboçado na expressão (1) a seguir pode ser usado. Esse esquema remove completamente todos os erros de

Petição 870190079081, de 15/08/2019, pág. 27/41 / 29 deslocamento CC em potencial, ainda também mantendo a taxa de amostra e produzindo divisões exclusivas.

LÇ] — LÇ; — SÇ; Sç₃ - Σ(7₂ Σ(7₃ ~ Σ£ι £Ç₃--ZC4 ‘-ACi + ACjJ-ACr+ ACz ’-ÁC3 + AC2’ --AC₃ + AC2 '--ACj + ACí [0054] Uma outra fonte de erro em potencial no circuito de laço aberto da presente invenção surge das variações na amplitude dos sinais de fase de quadratura. Em particular, descobriu-se que variações na amplitude portadora ocasionam um erro que é proporcional a:

C1-C2

C1+C2 *e/2 (2) em que e é a diferença fracionária entre as amplitudes. Variações na amplitude portadora deste tipo são não significativamente reduzidas pelo cálculo da média no filtro digital, mas podem ser removidas por um processo de calibração. Então, a menos que as duas amplitudes portadoras rastreiem com tempo e temperatura, o processo de calibração pode precisar ser repetido. Por exemplo, calibração pode ser mantida pelo uso do ADC para monitorar a amplitude das portadoras usando um ciclo de calibração interna. Sinais de onda quadrada para acionamento das capacitâncias são usados no presente exemplo em virtude de ser mais fácil produzir portadoras de sinal de fase de quadratura de amplitudes idênticas e em virtude de eles serem mais fáceis de amostras. Entretanto, é importante notar que outros tipos de forma de onda (por exemplo, formas de onda senoidal ou triangular) podem ser usados.

[0055] Deve-se notar que um ponto de amostra por quadrante de acionamento é ilustrado na figura 4. Esse é o número mínimo de pontos de amostra que pode ser usado e também é o mais simples. Entretanto, será possível amostrar em uma taxa mais alta que, quando opcionalmente combinada com filtragem digital apropriada, pode aumentar a resolução alcançável além daquela da resolução do ADC 42. Também deve-se notar que

Petição 870190079081, de 15/08/2019, pág. 28/41 / 29 sobreamostragem dessa maneira também exige que alguma intercalação de valores de soma / diferença seja apropriadamente ajustada, por exemplo, para ainda prover divisões exclusivas.

[0056] Embora a configuração de laço aberto da presente invenção aumente a complexidade do processamento de sinal digital que é exigido, descobriu-se que isso é mais que decisivo para outros benefícios. Por exemplo, uma vantagem da técnica da presente invenção em relação aos sistemas da tecnologia anterior do tipo descrito em relação à figura 1 é a eliminação do DAC com consequentes economia de energia e redução de ruído. Tipicamente, um ADC também tem melhor linearidade que um DAC. Além do mais, sistemas de laço fechado sempre exigem uma certa quantidade de tempo depois da ligação antes de eles seguirem o sinal de entrada de maneira confiável (isto é, para permitir estabilização do laço). Ao contrário, o sistema de laço aberto da presente invenção pode ser operado sob demanda (isto é, uma leitura é válida assim que o filtro ficar cheio, por exemplo, depois de 15 ou 25 amostras), desse modo, economizando ainda mais energia. Além do mais, a presente invenção permite o uso de voltagens de acionamento mais altas, desse modo, aumentando adicionalmente a razão de sinal por ruído, e a resolução do sistema também pode aumentar facilmente pela classificação superior do ADC.

[0057] Também nota-se que o arranjo de laço aberto da presente invenção não precisa ser necessariamente implementado usando a abordagem de alta velocidade, dobrada ou intercalada que é supradescrita. Se uma taxa mais lenta de valores de saída do aparelho for aceitável, uma análise de complexidade inferior (por exemplo, amostragem por decimação) pode ser realizada nos valores de soma e diferença gerados pelo ADC. Por exemplo, conjuntos de quatro valores de soma / diferença adjacentes podem ser coletados e uma razão de soma / diferença média subsequentemente calculada a partir deles. Em outras palavras, as várias amostras do ADC podem ser

Petição 870190079081, de 15/08/2019, pág. 29/41 / 29 armazenadas e processadas em menor tempo para obter valores de saída que indicam uma razão de soma / diferença da impedância. Essa técnica mais simples, mas mais lenta, também removerá a necessidade de um filtro FIR de consumo de energia relativamente alto ou congêneres.

[0058] Em relação às figuras 5 e 6, uma modalidade adicional da invenção será agora descrita para multiplexação de múltiplos transdutores em um único amplificador de carga e ADC.

[0059] O circuito mostrado na figura 5 compreende um primeiro transdutor capacitivo diferencial 120 e um segundo transdutor capacitivo diferencial 220. O primeiro transdutor capacitivo diferencial 120 compreende primeiro e segundo elementos capacitivos 122 e 124 de capacitâncias Al e A2. O segundo transdutor capacitivo diferencial 220 compreende terceiro e quarto elementos capacitivos 222 e 224 de capacitâncias B1 e B2. Um gerador de sinal de acionamento também é provido com primeira, segunda, terceira e quarta partes de sinal de acionamento 126, 130, 226 e 230 para aplicar ondas quadradas nos primeiro, segundo, terceiro e quarto elementos capacitivos 122, 124, 222 e 224, respectivamente.

[0060] Um sinal derivado da aplicação dos sinais de acionamento nos primeiro, segundo, terceiro e quarto elementos capacitivos 122, 124, 222 e 224 é alimentado na entrada comum 138 de um amplificador de carga 140. Um sinal resultante 141 é transmitido pelo amplificador de carga 140 e passado a um ADC 142. Uma capacitância de realimentação Cf também é provida entre a saída e a entrada do amplificador de carga.

[0061] Assim, pode-se ver o circuito de multiplexação da figura 5 alimentando sinais a partir de cada um dos quatro elementos capacitivos em um único amplificador de carga 140. Isso produz algum ruído adicional, se comparado com a alimentação do amplificador de carga 140 com sinais provenientes de apenas dois elementos capacitivos, mas um efeito como esse pode se tornar insignificante. Embora um único amplificador de carga seja

Petição 870190079081, de 15/08/2019, pág. 30/41 / 29 mostrado na figura 5, será alternativamente possível incluir um amplificador de carga separado para cada transdutor. Sinais componentes resultantes provenientes de cada amplificador de carga podem ser aplicados na entrada do ADC em paralelo ou, por sua vez, cada sinal componente resultante pode ser aplicado no ADC.

[0062] A figura 6 ilustra os primeiro e segundo sinais de acionamento de onda quadrada de fase de quadratura 144 e 146 de uma primeira frequência 2f que são aplicados nos primeiro e segundo elementos capacitivos 122 e 124, respectivamente. Também são mostrados na figura 6 os terceiro e quarto sinais de acionamento de onda quadrada de fase de quadratura 244 e 246 de uma segunda frequência inferior f que são aplicados nos terceiro e quarto elementos capacitivos 222 e 224, respectivamente. O sinal resultante 141 gerado pelo amplificador de carga 140 é passado ao ADC 142 e amostrado por ele.

[0063] O ADC 142 é arranjado para tomar uma amostra em cada quarto de período da onda quadrada de frequência mais alta (2f). Os pontos de amostra do ADC são ilustrados na figura 6 pelas setas 150 e também são mostrados o fluxo contínuo ou sequência de valores amostrados 152 gerados pelo ADC 142. A sequência de valores amostrados 152 compreende um primeiro valor amostrado resultante da combinação da primeira soma (negativa) das capacitâncias A1 e A2 (chamada de -£CA1) com a primeira soma (negativa) das capacitâncias B1 e B2 (chamada de -£CB1). O segundo valor amostrado resulta da combinação da primeira diferença (positiva) entre as capacitâncias A1 e A2 (+ACA1) com a segunda soma (negativa) das capacitâncias B1 e B2 (-£CB2). O terceiro valor amostrado resulta da combinação da segunda soma (positiva) das capacitâncias A1 e A2 (+ECA2) com a primeira diferença (positiva) entre as capacitâncias B1 e B2 (+ACB1). Esse padrão continua da forma mostrada na figura 6.

[0064] Deve-se notar que um arranjo de multiplexação desse tipo tem

Petição 870190079081, de 15/08/2019, pág. 31/41 / 29 um efeito na faixa dinâmica do ADC, se comparado com um sistema não multiplexado. Para o circuito de único transdutor supradescrito em relação à figura 2, as amplitudes das voltagens de acionamento de onda quadrada e a capacitância de realimentação Cf são selecionadas de forma que o ADC seja acionado próximo do mínimo para +C1 + C2 e próximo do máximo para -C1 -C2. Se mais de uma portadora for usada, preferivelmente, o ADC não satura para o positivo, o negativo ou a soma dos sinais resultantes das somas. Se houver duas portadoras, a faixa efetiva do ADC cairá até a metade da escala completa. Se houver três portadoras, a faixa efetiva do ADC cairá até um terço da escala completa, o que significará que um ADC de 16 bits será reduzido para 14,4 bits de faixa útil. Para recuperar a faixa perdida, a taxa de amostragem pode ser elevada e/ou a resolução do ADC aumentada.

[0065] Um par de inversores sensíveis a quadratura 156A e 156B é provido para dividir as amostras do ADC em um fluxo contínuo de soma 158A e um fluxo contínuo de diferença 160A para o primeiro transdutor 120 (canal A) e, também, em um fluxo contínuo de soma 158B e um fluxo contínuo de diferença 160B para o segundo transdutor 220 (canal B). Esses inversores sensíveis a quadratura 156A e 156B provêem a função de divisão, também, pela recepção dos primeiro, segundo, terceiro e quarto sinais de acionamento de onda quadrada (ou sinais derivados a partir deles) e implementação de um processo de separação com base em detecção sensível a fase. Então, cada um dos quatro fluxos contínuos de soma e de diferença 158A, 160A, 158B e 160B é alimentado em uma respectiva unidade das unidades de cálculo de média 159A-159D. As unidades de cálculo de média 159A-159D calculam a média de cada um dos fluxos contínuos durante um período de tempo ou tempo de ciclo P, o tempo de ciclo P sendo definido, da forma descrita a seguir, em um valor que remove a contribuição de sinais do canal A para o canal B e vice-versa.

[0066] A figura 6 também inclui uma primeira representação 166A

Petição 870190079081, de 15/08/2019, pág. 32/41 / 29 dos valores contidos no fluxo contínuo de soma para o canal A e uma segunda representação 166B do fluxo contínuo de soma para o canal B. Para prover um fluxo contínuo de bits de dados, é provida uma única repetição para a portadora de frequência mais alta (canal A) e um padrão de repetição dupla é usado para a portadora mais lenta (canal B). Embora apenas os fluxos contínuos de soma sejam mostrados na figura 6, os fluxos contínuos de diferença 160A e 160B são formados de uma maneira análoga. Também é importante notar novamente que, durante um ciclo, os componentes da soma e da diferença do segundo transdutor (isto é, canal B) adicionam em zero nos fluxos contínuos de soma e de diferença do canal A. Similarmente, durante um ciclo, os componentes da soma e da diferença do primeiro transdutor adicionam em zero nos fluxos contínuos de soma e de diferença do canal B. [0067] Os fluxos contínuos de soma e de diferença (com média calculada) para o canal A são passados a um primeiro divisor 162A e a um primeiro filtro digital 164A para gerar uma primeira saída digital.

[0068] Similarmente, os fluxos contínuos de soma e de diferença (com média calculada) para o canal B são passados a um segundo divisor 162B e a um segundo filtro digital 164B para gerar uma segunda saída digital. Assim, as primeira e segunda saídas digitais dizem respeito aos valores de capacitância dos primeiro e segundo transdutores capacitivos diferenciais 120 e 220, respectivamente.

[0069] A multiplexação do transdutor do tipo aqui descrito pode ser usada para economizar tanto energia quanto o número de componentes eletrônicos exigidos para um sistema de múltiplos transdutores. Por exemplo, normalmente, amplificadores de carga são circuitos complexos que compreendem um ou mais componentes amplificadores relativamente onerosos e grandes consumidores de energia. Similarmente, um ADC também é um componente relativamente oneroso e grande consumidor de energia. Assim, um arranjo de multiplexação pode ser usado para reduzir

Petição 870190079081, de 15/08/2019, pág. 33/41 / 29 enormemente o custo e a complexidade de um sistema de múltiplos transdutores.

[0070] Embora o exemplo exposto demonstre a multiplexação de dois transdutores capacitivos diferenciais usando duas portadoras de onda quadrada de frequência f e 2f, deve-se notar que ordens de multiplexação superiores podem ser empregadas. Por exemplo, os sinais provenientes de transdutores capacitivos diferenciais adicionais (por exemplo, terceiro, quarto, quinto, etc.) podem ser alimentados na entrada comum do amplificador de carga 140. A fim de realizar multiplexação de uma maneira como essa, as diferentes portadoras aplicadas em cada um dos transdutores capacitivos diferenciais dos vários canais são, preferivelmente, ortogonais. Para sistemas que usam detecção sensível a fase, ortogonalidade pode ser garantida se as frequências forem harmonicamente relacionadas e nenhum dos harmônicos ímpares coincidir. Uns poucos exemplos de conjuntos ortogonais adequados são listados na tabela 1 a seguir.

Sequência	Taxa de amostragem mínima do ADC
1f, 2f, 4f, 8f, ...	Quatro vezes a frequência mais alta (por exemplo, 32f)
2f, 3f, 4f.	Doze vezes a frequência mais alta (por exemplo, 48f)
3f, 4f, 6f.	Oito vezes a frequência mais alta (por exemplo, 48f)
3f, 4f, 6f, 8f.	Doze vezes a frequência mais alta (por exemplo, 96f)

Tabela 1 - Exemplos de conjuntos de portadora de quadratura ortogonal [0071] Também é listada na tabela 1 a taxa de amostragem mínima preferida do ADC para cada um dos conjuntos de portadora especificados. A taxa de amostragem mínima indicada é o primeiro múltiplo para garantir que, para cada uma das frequências, cada meio ciclo da portadora tenha um número igual de amostras. Por exemplo, nas sequências 3f, 4f, 6f, 8f esboçadas na tabela 1 exposta, a portadora 3f compreende 16 amostras por meio ciclo e a portadora 8f compreende 6 amostras por meio ciclo. O múltiplo indicado também define o período de tempo de acúmulo (ou integração) mínimo (P), por exemplo, o tempo de cálculo de média usado pelas unidades

Petição 870190079081, de 15/08/2019, pág. 34/41 / 29 de cálculo de média 159A-159D supradescritas. Acúmulo ou integração para esse número de amostras, por exemplo, antes da divisão dos valores de soma e diferença, garante que as frequências indesejadas somem em zero.

[0072] Em relação à figura 7, um conjunto de portadora ortogonal 3f,

4f, 6f, 8f é ilustrado usando portadoras de onda seno como um exemplo. Também é mostrado na figura 7 o período mínimo de detecção ou de cálculo de média (P) no qual todas as portadoras têm um número inteiro de ciclos. O uso de um período de cálculo de média (P) como esse garante que os componentes de sinal provenientes de diferentes canais de frequência possam ser substancialmente separados uns dos outros usando detecção sensível a fase, como exposto.

[0073] Embora multiplexação por divisão de frequência seja supradescrita, a presente invenção também pode ser implementada usando multiplexação por divisão de tempo. Em um exemplo como esse, por sua vez, cada transdutor pode ser acionado com uma única sequência de pulso I-Q. Então, ainda será possível usar um único amplificador de carga e ADC sem nenhuma redução de faixa dinâmica ou exigência de filtro de cálculo de média. Entretanto, em vez disso, a razão de sinal por ruído será reduzida pelas capacitâncias perdidas extras dos transdutores passivos.

[0074] Os exemplos expostos são relacionados aos transdutores capacitivos diferenciais que têm dois valores de capacitância (por exemplo, C1 e C2) que variam em conjunto em relação a uma quantidade (por exemplo, deslocamento) que está sendo medida. Entretanto, a invenção também pode ser aplicada em sensores de capacitância de terminal único. Por exemplo, pode ser usado um sensor de capacitância que tem uma única capacitância (por exemplo, C1) que varia em relação à propriedade que está sendo medida. Em um exemplo como esse, uma segunda capacitância (por exemplo, uma capacitância C2 fixa) pode ser empregada no lugar da capacitância variável.

[0075] Embora os exemplos expostos descrevam sistemas com base

Petição 870190079081, de 15/08/2019, pág. 35/41 / 29 capacitiva, também é importante notar que a invenção pode ser usada para digitalizar qualquer impedância. Por exemplo, versados na técnica percebem como os princípios expostos também podem ser aplicados (com poucas mudanças pequenas no sistema de circuitos exigido) em transdutores resistivos ou indutivos.

Claims

REIVINDICAÇÕES

1. Aparelho para digitalizar uma impedância, compreendendo:

um primeiro elemento de impedância (22; 122) possuindo uma primeira impedância (C1; A1) que varia com uma propriedade a ser medida, um segundo elemento de impedância (24; 124) possuindo uma segunda impedância (C2; A2), um gerador de sinal de acionamento (26; 30) para aplicar um primeiro sinal de acionamento alternado (44) no primeiro elemento de impedância (22; 122) e um segundo sinal de acionamento alternado (46) no segundo elemento de impedância (24; 124), e um conversor de analógico para digital (ADC) (42; 142) para receber e digitalizar um sinal resultante (41; 52; 141), o referido sinal resultante compreendendo a combinação daqueles sinais produzidos pela aplicação dos primeiro e segundo sinais de acionamento alternados (44; 46) nos primeiro e segundo elementos de impedância, em que o primeiro sinal de acionamento alternado (44) é deslocado em fase em relação ao segundo sinal de acionamento alternado (46), de tal maneira que o sinal resultante recebido e amostrado pelo conversor de analógico para digital (ADC) (42; 142) diga respeito, sequencialmente, à soma das primeira e segunda impedâncias, e à diferença entre elas, caracterizado pelo fato de que o dito aparelho compreende um separador de sinal (56; 156A; 156B) que recebe valores de amostra do ADC (42; 142) e provê um canal de soma (58; 158A) e um canal de diferença (60; 160A), o canal de soma (58; 158A) compreendendo uma série de valores relacionados à soma das primeira e segunda impedâncias e o canal de diferença (60; 160A) compreendendo uma série de valores relacionados à diferença entre as primeira e segunda impedâncias.

2 / 4 compreender um divisor (62; 162A, 162B), em que o divisor (62; 162A, 162B) divide valores no canal de diferença por valores no canal de soma, assim, produzindo fluxo contínuo de valores de saída, os valores de saída relacionados à razão da diferença entre as primeira e segunda impedâncias e a soma das primeira e segunda impedâncias.

2. Aparelho de acordo com a reivindicação 1, caracterizado por

Petição 870190079081, de 15/08/2019, pág. 37/41

3 / 4 deslocamento (20) que inclui pelo menos o primeiro elemento de impedância, em que a primeira impedância do primeiro elemento de impedância varia com um deslocamento de uma parte do transdutor responsivo de deslocamento.

10. Aparelho de acordo com qualquer uma das reivindicações 1 a 9, caracterizado por compreender um terceiro elemento de impedância (222) que possui uma terceira impedância que varia com uma propriedade a ser medida e um quarto elemento de impedância (224) possuindo uma quarta impedância, em que dito gerador de sinal de acionamento aplica um terceiro sinal de acionamento alternado (226) no terceiro elemento de impedância e um quarto sinal de acionamento alternado (230) no quarto elemento de impedância.

11. Aparelho de acordo com a reivindicação 10, caracterizado pelo fato de o conversor de analógico para digital (42; 142) receber um sinal resultante, o qual compreende os sinais produzidos pela aplicação dos terceiro e quarto sinais de acionamento nos terceiro e quarto elementos de impedância.

12. Aparelho de acordo com a reivindicação 10 ou 11, caracterizado pelo fato de que os primeiro e segundo sinais de acionamento alternados apresentam uma primeira frequência (2f) e os terceiro e quarto sinais de acionamento alternados apresentam uma segunda frequência (f).

13. Dispositivo de metrologia dimensional para o uso com um aparelho de posicionamento por coordenadas, caracterizado pelo fato de que o dispositivo compreende o aparelho para digitalizar uma impedância conforme definido em qualquer uma das reivindicações 1 a 12.

14. Método para digitalizar uma impedância, compreendendo as etapas de:

(i) aplicar um primeiro sinal de acionamento alternado (44) em um primeiro elemento de impedância (22; 122) que apresenta uma primeira impedância (C1; A1) que varia com uma propriedade a ser medida e aplicar um segundo sinal de acionamento alternado (46) em um segundo elemento de

Petição 870190079081, de 15/08/2019, pág. 39/41

3, caracterizado pelo fato de que os primeiro e segundo sinais de acionamento alternados são sinais de onda quadrada de fase de quadratura (I, Q).

5. Aparelho de acordo com qualquer uma das reivindicações 1 a

4, caracterizado pelo fato de compreender um transdutor diferencial (20) que inclui os primeiro e segundo elementos de impedância, em que tanto a dita primeira impedância quanto a dita segunda impedância variam com a propriedade a ser medida.

6. Aparelho de acordo com qualquer uma das reivindicações 1 a 4, caracterizado por compreender um transdutor que inclui o primeiro elemento de impedância, em que o segundo elemento de impedância possui uma segunda impedância que é invariante com a propriedade medida pelo transdutor.

7. Aparelho de acordo com qualquer uma das reivindicações 1 a

6, caracterizado pelo fato de que primeiro e segundo elementos de impedância compreendem primeiro e segundo elementos capacitivos.

8. Aparelho de acordo com qualquer uma das reivindicações 1 a

7, caracterizado pelo fato de compreender um amplificador de carga (40), em que o amplificador de carga possui uma entrada comum para receber um sinal a partir de cada um dos primeiro e segundo elementos de impedância, e produz o sinal resultante para suprir ao conversor de analógico para digital.

9. Aparelho de acordo com qualquer uma das reivindicações 1 a

8, caracterizado pelo fato de que compreende um transdutor responsivo de

Petição 870190079081, de 15/08/2019, pág. 38/41

3. Aparelho de acordo com a reivindicação 1 ou 2, caracterizado por compreender pelo menos um filtro digital (64; 164A, 164B).

4. Aparelho de acordo com qualquer uma das reivindicações 1 a

4 / 4 impedância (24; 124) que apresenta uma segunda impedância (C2; A2), em que o primeiro sinal de acionamento alternado (44) é deslocado em fase em relação ao segundo sinal de acionamento alternado (46), (ii) gerar um sinal resultante (41; 52; 141) por combinação do sinal produzido pela aplicação do primeiro sinal de acionamento alternado no primeiro elemento de impedância com o sinal produzido pela aplicação do segundo sinal de acionamento alternado no segundo elemento de impedância, (iii) usar um conversor de analógico para digital (42; 142) para digitalizar o sinal resultante (41; 52; 141) para gerar valores de amostra, caracterizado por compreender ainda etapa (iv) de produzir um canal de soma (58; 158A) e um canal de diferença (60; 160A) a partir dos valores de amostra, o canal de soma compreendendo uma série de valores relacionados à soma das primeira e segunda impedâncias e o canal de diferença compreendendo uma série de valores relacionados à diferença entre as primeira e segunda impedâncias.