CN102347345A - 三维发光器件及其制作方法 - Google Patents

三维发光器件及其制作方法 Download PDF

Info

Publication number
CN102347345A
CN102347345A CN2010105341767A CN201010534176A CN102347345A CN 102347345 A CN102347345 A CN 102347345A CN 2010105341767 A CN2010105341767 A CN 2010105341767A CN 201010534176 A CN201010534176 A CN 201010534176A CN 102347345 A CN102347345 A CN 102347345A
Authority
CN
China
Prior art keywords
platform
layer
type layer
substrate
led
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN2010105341767A
Other languages
English (en)
Inventor
闫春辉
张剑平
刘颖
赵方海
马欣荣
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
INVENLUX Ltd
INVENLUX CORP
Original Assignee
INVENLUX Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by INVENLUX Ltd filed Critical INVENLUX Ltd
Publication of CN102347345A publication Critical patent/CN102347345A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/08—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a plurality of light emitting regions, e.g. laterally discontinuous light emitting layer or photoluminescent region integrated within the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/24—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate of the light emitting region, e.g. non-planar junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Led Devices (AREA)

Abstract

一种三维发光器件及其制作方法，其中该三维发光器件具有垂直错开的有源区域的三维LED结构，在非平面衬底上包含至少两组垂直错开的表面。第一组表面与第二组表面在LED结构的形成方向上错开一定垂直距离。第一组表面与第二组表面分别通过侧壁相连。侧壁可以是倾斜的或垂直的，并具有足够高度，以使得一个层如沉积在第一组表面上的第一LED结构中的n型层、有源区域或p型层，与对应层如沉积在第二组表面上的第二LED结构中的n型层、有源区域或p型层在侧壁处分开。这两组表面在LED芯片里的某个区域中彼此分开，而在另一个区域中合成一个平面。

Description

三维发光器件及其制作方法
技术领域
本发明涉及普通发光器件，特别涉及具有垂直错位的有源区域的发光设备，其减少了自吸收，增强了光输出。本发明还涉及具有垂直错位的有源区域的发光器件的制作方法。
背景技术
现有技术中的发光器件由层状结构组成，即发光器件，例如发光二极管(以下简称LED)中各层通常为位于同一平面上的连续层，该器件结构则由不同组分和导电类型的多层薄膜层层堆叠实现。传统的发光器件如LED通常包括平面衬底，形成在该衬底上的连续的n型层，以及形成在该n型层上的连续的有源区域，以及形成在该有源区域上的连续的p型层。阴极和阳极分别与n型层和p型层相连接。这类LED可简称为二维(2D)LED。本申请的发明人认为这种传统的2D LED有着某些局限。首先，正如本发明人在2010年4月16日提交的美国专利申请所阐述的(申请号：12/761,708，其内容作为整体在此引用)传统的2D LED能够施加横向波导效应，从而导致在n型层、有源区域和p型层中很强的光自吸收，特别是在有源区域内光自吸收。其次，连续的薄层结构不利于n型层、有源区域和p型层的应力释放。第三，对于压电材料，如III-V族氮化物和II-VI族氧化物，在连续薄层结构里累积的应力能够降低有源区域的发光效率。
已有文献中提到一些减少上述2D LED局限的改进方法。现有技术中提出了如表面粗化(改变最终表面的连续性，例如美国专利7,422,962，7,355,210)，衬底图形化(改变起始表面的连续性，例如美国专利7,683,386)，和引入光子晶粒(改变有源区域附近层的连续性，例如美国专利5,955,749，7,166,870，7,615,398，7,173,289，7,642,108，7,652,295，7,250,635)的方法。本发明人于2010年6月25日提交的美国专利申请(申请号：12/824,097，该申请作为整体在此引用)发明了用垂直错位有源区域来颠覆传统的薄层结构。另外，在美国专利申请公开号2006/0060833中也提出了在非平面上形成有源区域。
发明内容
本发明公开了具有垂直错位的有源区域的三维(3D)LED结构，以克服或缓解现有技术中2D LED结构相关的局限性。
根据本发明的一个侧重点，一种三维LED外延结构开始于一个非平面的带有至少两组垂直错开表面的衬底或样本层。第二表面在LED生长方向上与第一表面垂直错开一定距离。第一表面分别通过侧壁与第二表面相连。侧壁可以是倾斜的或垂直的或其它适合形状，并有足够的高度，以使得在第一表面上沉积的第一LED结构的n型层、有源区域和p型层与在第二表面上沉积的第二LED结构的n型层、有源区域和p型层通过侧壁而分开。也就是说，第一表面上的n型层、有源区域和p型层与第二表面上的n型层、有源区域和p型层在侧壁处是不连续的。两组表面可以也可以不共有重合部分。也就是说，两组表面在LED芯片中某特定区域垂直错开，而在其它区域则合成一个表面。在外延生长时，第一LED结构沉积在第一表面上，第二LED结构沉积在第二表面上。LED结构至少包括n型层、有源区域和p型层。可以设定垂直错开的距离，以使得第一LED结构的p型层和第二LED结构的n型层相连，或不相连。也就是第一LED结构和第二LED结构彼此可以完全分开。
本发明阐述的另一点是，一发光二极管(LED)芯片，包括：
衬底，其具有一体区，分离区和在它们之间的斜坡区；
平台，形成在衬底上，平台的上表面在分离区中相对于被平台露出的衬底的上表面垂直错开，而被平台露出的衬底的上表面在一体区中与平台的上表面通过斜坡区的斜面相连；
第一LED结构，形成在分离区中被平台露出的衬底的上表面上，以及第二LED结构，形成在分离区中平台的上表面上。第一LED结构包含第一n型层、第一有源区域、第一p型层，第二LED结构包含第二n型层、第二有源区域、第二p型层。第一LED和第二LED结构在分离区彼此分开，而在一体区，第一和第二n型层合成单一n型层，第一和第二有源区域合成单一有源区域，第一和第二p型层合成单一p型层。
平台和衬底可以是一整体结构。
LED芯片也可以包括在衬底和平台之间的样板层，而平台形成在样板层上，其中平台的上表面在所述分离区中与被所述平台暴露的样板层的上表面垂直错开。在分离区中被所述平台暴露的样板层的上表面通过所述斜坡区里的斜面与所述一体区中的所述平台的上表面相连，所述第一LED结构形成在所述分离区中被所述平台暴露的所述样板层的上表面上。
平台和样板层可以是一整体结构，或者平台可以是单一绝缘层。
平台可以包含绝缘顶层、中间层和底层，当所述第一LED结构中的所述第一n型层从所述衬底生长时，中间层通过它的侧壁与第一p型层和第一有源区域相连，并且底层通过它的侧壁与第一有源区域和第一n型层相连；而当第一LED结构中的第一p型层从衬底生长时，中间层通过它的侧壁与第一n型层和第一有源区域相连，并且底层通过它的侧壁与第一有源区域和第一p型层相连。
当第一LED结构中的第一n型层从衬底生长时，中间层是缘层，而底层是n型层，或者中间层是p型层，而底层是绝缘层；当第一LED结构中的第一p型层在衬底上生长时，中间层是绝缘层，而底层是p型层，或者中间层是n型层，而底层是绝缘层。
该LED芯片还可以在斜坡区包含一个间隙，以在斜坡区分开第一和第二LED结构。
本发明所阐述的LED芯片包括：
基片，其用于外延生长，具有一体区、分离区和位于其间的斜坡区，其中在分离区中至少包含一组第一表面和一组与其垂直错开的第二表面，第一表面和第二表面通过斜坡区中的斜面在一体区中合成单一表面；
第一LED结构，形成在分离区中的第一表面上，以及第二LED结构，形成在分离区中的第二表面上；其中第一LED结构包括第一n型层、第一有源区域和第一p型层，第二LED结构包括第二n型层、第二有源区域和第二p型层。第一和第二LED结构在分离区中彼此分开，而在一体区中，通过斜坡区里的斜面，第一和第二n型层合成单一n型层，第一和第二有源区域合成单一有源区域，第一和第二p型层合成单一p型层。
第一表面和第二表面通过侧壁相连，最好是垂直侧壁。
基片可以是单一衬底。基片可以包括具有垂直错开表面的衬底和适应地形成在所述衬底上的样板层。基片也可以包括平面衬底和具有垂直错开的上表面的样板层。基片也可以包括平面衬底和形成在所述衬底上的图形平台。基片也可以包包括平面衬底、形成在所述衬底上的平面样板层和形成在所述样板层上的图形平台，其中所述分离区中的所述平台的上表面构成所述第二表面，而被所述平台暴露的所述样板层的上表面构成所述第一表面。
平台可以包含绝缘顶层、中间层和底层，当第一LED结构中的第一n型层从基片生长时，中间层通过它的侧壁与第一p型层和第一有源区域相连，并且底层通过它的侧壁与第一有源区域和第一n型层相连。而当第一LED结构中的第一p型层从基片生长时，中间层通过它的侧壁与第一n型层和第一有源区域相连，并且底层通过它的侧壁与第一有源区域和第一p型层相连。
在当第一LED结构中的第一n型层从基片生长时，中间层是绝缘层，而底层是n型层，或者中间层是p型层，而底层是绝缘层；当第一LED结构中的第一p型层从基片生长时，中间层是绝缘层，而底层是p型层，或者中间层是n型层，而底层是绝缘层。
LED芯片还可以进一步在斜坡区包含一个间隙，以在斜坡区分离第一和第二LED结构。
本发明所阐述的LED芯片包括：
衬底；
平台，形成在衬底上，平台的上表面相对于被平台暴露的衬底的上表面垂直错开；
第一LED结构，形成在被平台暴露的衬底的上表面上，及第二LED结构，形成在平台的上表面，其中，第一LED结构包括第一n型层、第一有源区域和第一个p型层，第二LED结构包括第二n型层、第二有源区域和第二p型层；以及
如果第一和第二n型层从衬底和所述平台生长，则第一p型层通过其侧壁与第二n型层相连，如果第一和第二p型层从衬底和平台生长，则第一n型层通过其侧壁与所述第二p型层相连。
平台和衬底可以是一整体结构。
LED芯片还可以进一步包含在衬底和平台之间的样板层，平台形成在所述样板层上，所述平台的上表面相对于被所述平台暴露的样板层的上表面垂直错开，且所述第一LED结构形成在被所述平台暴露的样板层上。
平台和样板层可以是一整体结构。
平台可以包含顶层和底层，当第一和第二n型层从衬底和平台生长时，顶层通过其侧壁与第一p型层和第一有源区域相连，底层通过其侧壁与第一有源区域和所述第一n型层相连，并且顶层为绝缘层且底层为n型层，或者顶层为p型层且底层为绝缘层；当第一和第二p型层从衬底和平台生长时，顶层通过其侧壁与第一n型层和第一有源区域相连，底层通过其侧壁与第一有源区域和所述第一p型层相连，并且顶层为绝缘层且底层为p型层，或者顶层为n型层且底层为绝缘层。
本发明所阐述的LED芯片包括：
衬底；
平台，形成在衬底上，平台的上表面相对于被平台暴露的衬底的上表面垂直错开；
第一LED结构，形成在被平台暴露的衬底的上表面上，及第二LED结构，形成在平台的上表面上，第一和第二LED结构被平台完全分。
开平台和衬底可以是一整体结构。
LED芯片还包括在衬底和述平台之间的样板层，其中，平台形成在所述样板层上，平台的上表面相对于被平台暴露的样板层的上表面垂直错开，第一LED结构形成在被平台暴露的样板层上。
平台和样板层可以是一整体结构。
平台还可以包括绝缘顶层和底层，且当第一和第二n型层从衬底和平台生长时，顶层通过其侧壁与第一p型层和第一有源区域相连，底层通过其侧壁与第一有源区域和第一n型层相连，并且底层为n型层或绝缘层；当第一和第二p型层从衬底和平台生长时，顶层通过其侧壁与第一n型层和第一有源区域相连，底层通过其侧壁与第一有源区域和所述第一p型层相连，并且底层为p型层或绝缘层。
本发明阐述的制作发光器件的方法包括：
准备具有一体区，分离区和位于其间的斜坡区的衬底；
在衬底上形成平台，其中，在分离区中平台的上表面相对于被平台暴露的衬底的上表面垂直错开，且在分离区中被平台暴露的衬底的上表面通过斜坡区里的斜面与一体区中的平台的上表面相连；
在平台和衬底上沉积LED结构，以在分离区中被平台暴露的衬底的上表面形成第一LED结构，及在平台的上表面上形成第二LED结构，其中，第一和第二LED结构在分离区中彼此分开，而在一体区中合成单一LED结构。其中，第一LED结构包括第一n型层、第一有源区域和第一p型层，第二LED结构包括第二n型层、第二有源区域和第二p型层。
沉积LED结构的步骤包括：
在平台和衬底上沉积n型层，以在分离区中被平台暴露的衬底的上表面上形成第一n型层，及在分离区中平台的上表面上形成第二n型层；
在n型层上沉积有源区域，以在第一n型层上形成第一有源区域和在第二n型层上形成第二有源区域；
在有源区域上沉积p型层，以在第一有源区域上形成第一p型层和在第二有源区域上形成第二p型层。
该制作方法还可以进一步包括：在形成平台前，在衬底上沉积样板层，其中平台制作在样板层上。
形成平台的步骤包括：
在样板层上沉积平台；
光刻和腐蚀平台层，以形成具有预设图形的平台；
在平台和样板层上沉积钝化层，但暴露斜坡区中的样板层和平台侧壁；
在斜坡区中暴露的样板层和平台的侧壁上沉积具有倾斜表面的薄层。
附图说明
所附各图是用来帮助进一步理解本发明，是本发明的一部分，阐述本发明所包含的内容，并与下列说明一起来阐明本发明的宗旨，各图中的相同的数字是代表相同的部件。，且图文中所指的一个层可以代表具有功能相同的一组层。
图1是本发明一个实施例中具有相串联的LED结构的LED芯片横截面示意图；
图2是本发明一个实施例中具有相串联LED结构的LED芯片透视示意图；
图3是本发明一个实施例中具有相并联的LED结构的LED芯片横截面示意图；
图4A-4B展示的是本发明一个实施例中的LED芯片中的不同电性连接方式；
图5A是本发明一个实施例中的不同LED结构合并成一个LED结构的LED芯片透视示意图；
图5B是本发明另一个实施例中的不同LED结构合并成一个LED结构的LED芯片透视示意图，其中LED结构在斜坡区中彼此以间隙隔开；
图5C是本发明一个实施例中的LED芯片中的LED结构俯视图，其中在斜坡区中彼此以间隙隔开的LED结构合并成一个LED结构；
图5D是本发明一个实施例中的LED芯片中的LED结构俯视图，其中在斜坡区中彼此以间隙隔开的LED结构合并成一个LED结构；
图6A-6B说明的是本发明的一个实施例中制作斜坡的方法。通过一个斜坡来连接衬底的一个较高平面和一个较低平面的方法，以在其上生长LED结构；
图7A-7B说明的是本发明的一个实施例中制作斜坡的另一方法。通过一个斜坡来连接衬底的一个较高平面和一个较低平面的方法，以在其上生长LED结构；
图8A是本发明一个实施例中的LED芯片横截面示意图；
图8B是本发明一个实施例中的LED芯片横截面示意图；
图8C是本发明一个实施例中的具有薄膜结构的LED芯片横截面示意图；
图9A-9E是本发明的几个实施例的俯视图。图10展示的是本发明的一个实施例中的LED芯片在晶圆上的布局。
5.具体实施实施例
图1是本发明一个LED芯片实施例的横截面示意图，示意了LED芯片或LED芯片中一部分的横截面。图1中所示的LED芯片包括衬底10和可选的样板层20。这里的样板层指的是沉积在衬底上的一个或多个足够厚的外延层。在III-V族氮化物发光器件领域中，衬底可以由蓝宝石、硅、砷化镓、碳化硅、氮化镓及类似材料制成。由诸如氮化镓(GaN)、氮化铝(AlN)、氮化铟(InN)及其合金制成的外延层可用作沉积在衬底上的样板层，以便后续LED结构扩展。
如图1所示，衬底10是平坦的，样板层20也是平坦的，在其上形成平台25，这里样板层20可以是导电的，例如具有n型导电性，平台25可以是绝缘的，或者至少一部分可以是绝缘的。当LED结构外延生长时，LED结构2和LED结构1分别沉积在从样板层20的上表面凸起的平台25上和被平台25暴露的样板层20上。该实施例中的LED结构1包括n型层301、有源区域401和p型层501。本实施例中的LED结构2包括n型层302、有源区域402和p型层502。在一些实施例中，平台25包括顶层252，沿其垂直侧壁与有源区域401和p型层501的一部分连接，及底层251，沿其垂直侧壁与有源区域401和n型层301的一部分连接。在底层251是绝缘的情况下，顶层252可以是绝缘的或具有p型导电性。而在顶层252是绝缘的情况下，底层251可以是绝缘的或具有n型导电性。顶层252和底层251可以是不同的层，或者是同一层而有着变化的组分。平台25也可以是单个绝缘层。平台25或其顶层252和底层251可以由GaN或AlGaN构成。
平台25的高度可以在0.5微米-10微米的范围中，优选地从2微米到5微米，对于图1所示的实施例，平台25的高度应该小于n型层301、有源区域401和p型层501的厚度之和，但大于n型层301和有源区域401的厚度之和，这意味着p型层501和n型层302彼此连接。通过标准器件制作工艺，阳极713电极形成在LED结构2的p型层502上，阴极电极711形成在LED结构1的n型层301上，而与p型层501和n型层302连接的导电电极712将LED结构2连接到LED结构1上。在该实施例中，LED结构2和LED结构1相串联。阴极电极711、导电电极712和阳极电极713可以由金属如铜、镍、金、钛、铝、白金等构成，或由透明导电氧化物如氧化锌、氧化铟锡(ITO)等构成。在一个实施例中，导电电极712形成在p型层501上，并且只通过其侧壁横向地与n型层302相连，以使LED结构2的发光面积最大化，在另一个实施例中，如图1中所示，通过标准光刻和刻蚀工艺，导电电极712也可以覆盖n型层302表面的一部分，以在导电电极712和n型层302之间实现较好的电连接。当导电电极712只通过其侧壁水平地与n型层302相连时，n型层302必须足够厚，如大于5微米。
在图1所示的实施例中，n型层首先形成在衬底10上，例如形成在平台25和被平台25暴露的样板层20的上表面上，然后依次形成有源区域和p型层。同样地，p型层也可以首先形成在衬底10上。在此情况下，层301和层302将是p型层，而层501和层502将是n型层。这里样板层20可以具有p型导电性。在底层251是绝缘的情况下，顶层252可以是绝缘的或具有n型导电性，而在顶层252是绝缘的情况下，底层251可以是绝缘的或带p型导电性。
除了如图1中所示的形成单独的平台25以外，平台25也可以通过刻蚀衬底10而形成，使得平台25是衬底10整体的部分。
LED结构2可以具有任何适用的图形，如如图2中所示的梳子形，或如图9B中所示的螺旋形。图2所示是图1中实施例的一个示意透视图。如图所示，具有梳子形的LED结构2有多个伸出的的叉指和一个连接叉指的基体。图2显示了四个叉指，但叉指的数目可以适当增减。例如对大功率LED可以有超过10个的叉指。叉指的宽度可以在10-200微米的范围内，优选地为50-100微米，更优选地为20-50微米。两个叉指之间的间距可以在5-50微米的范围内。
以下将描述图1中所示的LED结构的制作工艺，以在衬底上先形成n型层的LED结构为例。采用目前现有技术中已知的方法制备具有样板层20的衬底10。通过外延生长和刻蚀，在样板层20上形成平台25。平台25可通过依次沉积两个单层如底层251和顶层252来构成，或在同一层里通过改变生长方向上的掺杂或组分来构成。接下来的n型层外延生长则同时在被平台25暴露的样板层20的上表面上形成n型层301和在平台25的顶层252上形成n型层302。有源区域的外延生长同时在n型层301上形成有源区域401和在n型层302上形成有源区域402。最后，p型层的外延生长同时在有源区域401上形成p型层501和在有源区域402上形成p型层502。然后刻蚀所得的外延结构，即去掉部分p型层501和有源区域401，以暴露n型层301，或刻蚀进n型层301，以在p型层501、有源区域401和n型层301的上表面部分中形成一个凹槽。可选地，如图1所示，也可以去掉部分p型层502和有源区域302，以暴露n型层302或刻蚀进n型层302。然后沉积导电层，在n型层301上形成阴极电极711，在p型层501上形成导电电极712和在p型层502上形成阳极电极713。在上述制作工艺中，所有的图形化刻蚀，沉积和外延生长可以使用现有技术中已知的方法。
同理，图1中的实施例也可以是p型层先形成在平台25样板层20上，然后依次形成有源区域和一个n型层。
图3展示的是本发明的另一个实施例中LED芯片的横截面示意图。图1中的LED芯片与图3中的LED芯片具有类似结构，除了图3中的平台25的高度大于n型层301、有源区域401和p型层501的厚度总和。这意味着p型层501和n型层302互不相连，且通过平台25在电性上彼此绝缘。换句话说，LED结构1和LED结构2彼此完全分开。平台25的高度在0.5微米-10微米范围内，优选地为2微米-5微米。如图4A和图4B所示，如果LED结构2和LED结构1被平台25完全分开，通过分别电连接LED结构1和2的阴极及LED结构1和2的阳极，则可以实现LED结构2和LED结构1的并联。在图4A中所示的结构中，与n型层302电相连的LED结构2的阴极711’通过导线701’连接到与n型层301电相连的LED结构1的阴极711上，而与p型层502电相连的LED结构2的阳极713通过导线702’连接到与p型层501电相连的LED结构1的阳极713’上。在图4B的结构中，这个连接是通过金属层701和702实现的。
图3中所示的LED结构的制作工艺类似于图1中所示的LED结构的制作工艺。首先通过刻蚀去掉相应的部分p型层502(501)和有源区域402(401)以暴露部分n型层302(301)的顶面，然后沉积导电层，在n型层301上形成阴极电极711，在p型层501上形成阳极电极713’，在n型层302上形成阴极电极711’及在p型层502上形成阳极电极713。如图4A所示，阴极电极711和711’通过导线701’相连，阳极电极713和713’通过导线702’相连。可选地，如图3和图4B所示，为了覆盖LED结构2的侧壁，通过溅射沉积钝化层，优选地由氧化硅或氮化硅制成的钝化层，以覆盖整个LED结构。LED结构2的侧壁上的钝化层可以防止LED结构2的pn结与金属层702、701短路。溅射钝化层过程形成覆盖LED结构1的钝化层601和覆盖LED结构2及其侧壁的钝化层602。钝化层601和602及其以下一些材料被刻蚀，以暴露表面制作阴极电极711、711’和阳极电极713、713’。如图4B所示，然后通过蒸金工艺形成分别连接阴极电极711、711’及阳极电极713和713’的金属层701和702。
在图5A和图5B所示的实施例中，LED结构2和LED结构1被平台25部分分开，也就是在LED芯片的一个或几个部分中，LED结构2和LED结构1合并成一个单一LED结构，共用一个公共的n型层、公共的有源区域和公共p型层。而在LED芯片的一个或几个其它部分中，LED结构2和LED结构1的n型层、有源区域和p型层被平台25在垂直方向物理地隔开。该概念通过图5A-5B中的LED芯片透视图得以更直接的表述。在图5A中，LED结构1包括n型层301、有源区域401和p型层501，LED结构2包括n型层302、有源区域402和p型层502。LED结构1和LED结构2在一体区102中合成一个LED结构，也就是在该区域中，n型层301和n型层302合成一个n型层，有源区域401和有源区域402合成一个有源区域，p型层501和p型层502合成一个p型层。而LED结构1和LED结构2在分离区192被平台25或任何其它合适结构或层垂直地隔开。也就是在该区域中，n型层301和n型层302被垂直地隔开，有源区域401和有源区域402被垂直地隔开，p型层501和p型层502被垂直地隔开。一体区102和分离区192通过斜坡区122相连。
在图5A的结构中，LED结构1的p型层501的侧壁可能与LED结构2的n型层302的侧壁在斜坡区122相接触。为避免这种情况发生，图5B提出了另一个优选的实施例。通过在斜坡区122中形成一个隔离间隙132，就可以避免LED结构1和2的侧壁相接触。隔离间隙132要足够深，并进入LED结构2的n型层302，其宽度在1到10微米之间，优选地为1-5微米。隔离间隙132可以具有与斜坡区122类似的长度，也可以短于斜坡区122的长度，只要其能在斜坡区122电隔离LED结构1的p型层501的侧壁和LED结构2的n型层302的侧壁。
图5C是图5B的俯视图，但具有四个LED结构2，而不是两个LED结构2。其显示LED结构1和LED结构2在一体区102中通过斜坡区122合成一个LED结构，而隔离间隙132可以防止LED结构1和LED结构2在斜坡区122的短路。
图5D是类似于图5C的另一个实施例的俯视图，但在延长的LED结构2的另一端具有额外的一体区102和额外的斜坡区122以及隔离间隙132，以降低接触电阻。
在图5A-5D所示的实施例中，LED结构2的宽度W2可以在10到200微米的范围内，优选地为50-100微米，更优选地为20-50微米，相邻LED结构2的距离W1可以在20到100微米之间，W2/W1可以在0.2到2的范围内。
尽管图5A-5D中所示的LED结构2是平行的长柱体或叉指，但LED结构2并不局限于任何特定形状和图形，只要能够提供垂直错位的LED结构，可以做成任何形状和图形。例如图5A和5B中所示的LED结构2的俯视形状可以是图9A和图9B中所示的截顶三角形。在图9A中，三角形的截顶部分被并入到一体区102中，而在图9B中，三角形的底部被并入到一体区102。这些截顶三角形可以是任何类型的三角形，例如等边三角形、等腰三角形和不等边三角形。这些截顶三角形的布局可以按任何规律或任意排列。LED结构2的俯视形状也可以是任何其它多边形如五边形、六边形和八边形。LED结构1和LED结构2的表面及LED结构2的侧壁可以被粗化，以增强出光率。如图9C所示的LED结构2的俯视形状是圆形，并且具有粗化的侧壁以增强出光率，图9D是本发明的另一个实施例，“十”字(或“X”)图形设计的俯视图。其中具有“十”字形状的LED结构1被LED结构2包围，在分离区192中，相对于LED结构2，十字形的LED结构1是凹陷下去的，而在一体区102中，在十字形的LED结构1的四端，LED结构1和LED结构2通过斜坡区122合成一个LED结构。一个LED芯片可以包含一个或多个图9D中的十字图形。同样，斜坡区在顶角的凹多边形，如星型，LED结构1也是可行的。图9E所示的是本发明的一个实施例中的螺旋形设计，其中LED结构2是一个螺旋形的墙，而LED结构1是对应的螺旋形的沟。两个一体区102分别位于螺旋的两端，LED结构1和LED结构2在此通过斜坡区122合成一个LED结构。LED结构2的宽度W2可以在10到200微米之间，在50-100微米之间更好，最好为20-50微米，相邻LED结构2的距离W1(在此也是LED结构1的宽度)可以为20-100微米，W2/W1可以为0.2-1。
图6A-6B和图7A-7B阐述了两种斜坡区122的制作方法。斜坡区可以在一体区102和分离区192制成后，在衬底10或样板层20上制成。这里图6A-6B和图7A-7B展示的是沿着图5B中的截线AA’的横截面图。
如图6A所示，通过标准的光刻和腐蚀工艺，在样板层20上形成一组平台，该平台包括在一体区102中的平台120和在分离区192中的平台25(在此没有显示)，平台以合适的规律分布在样板层20上。平台120和平台25可以具有相同的高度，并共用一个连续的上表面。除开用于形成斜坡区122的区域，包括平台25、平台120和暴露的样板层20在内的整个表面被覆盖上一个钝化层，如二氧化硅。该钝化层包括在一体区102中的钝化层622(平台120上)和在分离区192中的钝化层621。该平台可以由在样板层20或衬底10上外延生长一个或多个层构成，或者也可以是样板层20或衬底10的整体的一部分。将图6A中的结构置于外延生长炉，如金属有机化合物化学气相淀积(MOCVD)和分子束外延(MBE)生长炉。最好是用卤化物气化外延(HVPE)生长炉，以利用其快速生长的优势(其GaN生长速度可达300微米/小时)。外延生长将从区域122中样板层20的暴露部分和平台120的侧壁开始，形成一个具有倾斜表面122’的薄层1201。在钝化层621和622上的生长将导致多晶层。采用湿法化学腐蚀可以很容易地去掉钝化层621、622和其上的多晶层。，。通过湿法化学腐蚀后，得到图6B中的结构，再将其放入外延生长炉，以通用的外延生长方法形成LED结构，即如图5A或5B那样同时形成LED结构1和LED结构2。要注意到由于钝化层621的厚度很小，如70-150纳米，例如大约100纳米，这样层1201和层20之间的台阶也很小。这个台阶可以在随后的LED结构形成中得以长平。
图7A-7B描述了另一种制成斜坡区122的方法，就是通过加入一个或多个高度低于平台120的额外的平台120’。类似于图6A和6B中所述的方法，通过外延生长和化学腐蚀，得到一个具有更小坡度的倾斜表面122’的薄层1201。可以理解的是，运用具有不同高度的三个或更多平台可以得到较平坦和不太陡的斜坡区122。平台120’可以通过已知的方法制作，例如通过在图6A和6B中所述方法形成平台120和平台25之后，光刻和腐蚀一定区域的平台120而获得。
在图5A和5B所示的实施例中，电连接可根据图8A-8C所示得到。这里平台25包括三个层或部分：顶层253、中间层252和底层251。底层251可以是n型层或绝缘层，中间层252可以是绝缘层或p型层，类似于图1和3中实施例所示的层251和252。顶层253是绝缘的。平台25也可以是单个绝缘层或者是样板层20或衬底10的整体的部分。在如图6B和7B中所示的结构上，用外延生长的方式形成了n型层、有源区域和p型层后，就在分离区192中的平台25和周围暴露的样板层20上分别形成了LED结构2和LED结构1。LED结构2包括n型层302、有源区域402和p型层502。LED结构1包括n型层301、有源区域401和p型层501。由于平台25的侧壁足够陡和高，LED结构1和LED结构2中的任一对应层都在平台25的侧壁处不连续。这样在分离区192中，LED结构1与LED结构2彼此分开。这种非连续LED结构可以降低横向光吸收及激活区中的应力，从而增强光输出效率和LED结构的稳定性。LED结构1和LED结构2在一体区102中的平台120上合成一个单一LED结构，该单一LED结构包括连接n型层301和302的n型层、连接有源区域401和402的有源区域和连接p型层501和502的p型层。可通过溅射或电子束(e-beam)蒸发的方法，同时在p型层501上沉积p型电流扩展层801和在p型层502上沉积p型电流扩展层802，该电流扩展层最好是透明导电层如氧化铟锡(ITO)。在一体区102中也形成p型电流扩展层的一部分。适当选择p型电流扩展层801的厚度，以在p型电流扩展层801的上表面和n型层302的底面之间保留一定的间隙，也就是p型电流扩展层801和n型层302在平台25的侧壁处彼此分开。然后在p型电流扩展层801和802及一体区102中电流扩展层一部分的上面沉积第一绝缘介电层，这样在电流扩展层801上形成绝缘介电层611和在p型电流扩展层802上形成绝缘介电层612。虽然可以使用其它绝缘材料，但是第一绝缘介电层最好由氧化硅或氮化硅构成，其厚度在100纳米到1000纳米之间。然后在分离区192中的绝缘介电层611上沉积n型电流扩展层901，最好是透明导电层如氧化铟锡(ITO)。可以先在整个结构上沉积n型电流扩展层，然后通过刻蚀去掉n型电流扩展层不需要的部分，只留下分离区192中的n型电流扩展层901，这样n型电流扩展层901就不会与p型层502相接触。N型电流扩展层901与n型层302通过其侧壁相连，其厚度最好要大于n型层302的厚度，但是要小于n型层302和有源区域402厚度的总和。N型电流扩展层901可以也可以不与有源区域402相接触。接着利用已知的方法在n型电流扩展层901上形成钝化层613如氧化硅。最后，通过标准光刻和金属化工艺，在p型电流扩展层802和n型电流扩展层901上分别制成阳极713和阴极711。
由于p型电流扩展层801和802在一体区102中合成一个单一p型电流扩展层，因此从阳极713注入的空穴流过p型电流扩展层802和p型层502，进入有源区域402，同时从阳极713注入的空穴也流过p型电流扩展层801和p型层501，进入有源区域401。类似地，由于n型层301和302在一体区102中合成一个单一n型层，因此从阴极711注入的电子流过n型电流扩展层901和n型层302，进入有源区域402，同时从阴极711注入的电子也流过n型电流扩展层901和n型层302和301，进入有源区域401。这意味着LED结构2和LED结构1通过一个真正的3D连接方式而实现了并联。
为了降低LED结构中阴极和n型层之间的电阻，可以增加LED芯片中的LED结构2的数量和密度。LED芯片中的LED结构2的数量，如图5A-5D中所示的叉指状LED结构2，可以在1到50之间，在3-20之间更好，最好在5-10之间。另外如图8B所示，可以增加一个额外阴极712。
图8B中的结构与图8A中的结构相同，除了增加在n型层301上额外的阴极712。图8B的结构可以按如下方法制作，根据图8A中所述。在形成n型电流扩展层901之后，但是在形成钝化层613之前，去掉部分n型电流扩展层901、绝缘层611、p型电流扩展层801、p型层501和有源区域401，以暴露n型层301或刻蚀进入n型层301，在n型电流扩展层901、绝缘层611、p型电流扩展层801、p型层501和有源区域401内形成一个沟。然后沉积导电层，以在n型电流扩展层901上形成阴极711，在n型层301上形成额外阴极712和在p型电流扩展层802上形成阳极713，以上所有光刻、腐蚀、沉积和外延生长都可以用前述已知的方法。
同理，虽然没有在图8中直接显示，也可以通过选择性刻蚀和淀积，增加一个额外的阳极在p型电流扩展层801上。
图8A-8C中所示的LED实施例的n侧串联电阻要大于p侧的串联电阻，这是由于n型电流扩展层901通过侧壁与LED结构2的n型层301相接触。为了降低n侧串联电阻，可以增加LED结构2的数量和密度。除此之外，LED结构2的宽度可以小于相邻LED结构2的间距W1，LED结构2的宽度W2可以在10到200微米之间，50-100微米更好，最好在20-50微米之间，LED结构2的间距W1可以在20到200微米之间，最好在20-50微米之间，W2/W1可以在0.2到1之间。
图8C中的实施例展示的是个薄膜3D LED结构。该结构与图8A中的结构相似，除了衬底10被去掉或被导电衬底704取代。导电衬底704可以是透明导电材料如ITO或ZnO晶圆，或者是一个表面具有反射镜面的导电金属或硅晶圆。在图8C中，在导电衬底704的底部形成额外阴极714，两个阴极711和714通过金属布线相连到阴极。
图10展示的是基于本发明所设计的LED芯片在晶圆上的分布示意图，根据芯片的大小，晶圆可以包含1500到20000个LED芯片。典型的LED芯片的尺寸在几百微米到几个毫米之间。
本发明用上述一系列实施例进行了说明。然而，本发明的范围并不局限在上述实施例中，而是尽量覆盖各种变相或类似结构。因此，专利申请的范围应该是涵盖所有变相或类似结构。例如，在上述实施例和图中(如图5A和5B)，低处LED结构1通过斜坡区122合并到高处一体区102中的一体LED结构中，而LED结构2则与一体LED结构在同一水平。类似地，一体LED结构也可以做成与低处LED结构1在同一水平，而LED结构2则高于一体LED结构。

Claims (34)

1.一种发光二极管(LED)芯片，包括：
衬底，其具有一体区、分离区和位于其间的斜坡区；
平台，形成在所述衬底上，其中，所述平台的上表面在所述分离区中相对于被所述平台暴露的所述衬底的上表面垂直错开，且在所述分离区中被所述平台暴露的所述衬底的上表面通过所述斜坡区中的斜面与所述一体区中的所述平台的上表面相连；
第一LED结构，形成在所述分离区中被所述平台暴露的衬底的上表面上；以及第二LED结构，形成在所述分离区中的所述平台的上表面上，其中，所述第一LED结构包括第一n型层、第一有源区域和第一p型层，所述第二LED结构包括第二n型层、第二有源区域和第二p型层，所述第一和第二LED结构在所述分离区中彼此分开，而在所述一体区中，所述第一和第二n型层合成一个单一n型层，所述第一和第二有源区域合成一个单一有源区域，所述第一和第二p型层合成一个单一p型层。
2.根据权利1所述的发光二极管(LED)芯片，其中所述平台和所述衬底为一整体结构。
3.根据权利1所述的发光二极管(LED)芯片，还包括所述衬底和所述平台之间的样板层，其中所述平台形成在所述样板层上，所述平台的上表面在所述分离区中相对于被所述平台暴露的所述样板层的上表面垂直错开，且所述分离区中被所述平台暴露的所述样板层的上表面通过所述斜坡区里的斜面与所述一体区中的所述平台的上表面相连，所述第一LED结构形成在所述分离区中被所述平台暴露的所述样板层的上表面上。
4.根据权利3所述的发光二极管(LED)芯片，所述平台和所述样板层为一整体结构。
5.根据权利1所述的发光二极管(LED)芯片，所述平台为单一绝缘层。
6.根据权利1所述的发光二极管(LED)芯片，其中所述平台包括绝缘顶层、中间层和底层；且当所述第一LED结构中的所述第一n型层从所述衬底生长时，所述中间层通过其侧壁与所述第一p型层和所述第一有源区域相连，且所述底层通过其侧壁与所述第一有源区域和所述第一n型层相连；而当所述第一LED结构中的所述第一p型层从所述衬底生长时，所述中间层通过其侧壁与所述第一n型层和所述第一有源区域相连，所述底层通过其侧壁与所述第一有源区域和所述第一p型层相连。
7.根据权利6所述的发光二极管(LED)芯片，其中当所述第一LED结构中的所述第一n型层从所述衬底生长时，所述中间层为绝缘层且所述底层为n型层，或者所属中间层为p型层且所述底层为绝缘层；当所述第一LED结构中的所述第一p型层从所述衬底上生长时，所述中间层为绝缘层且所述底层为p型层，或者所属中间层为n型层且所述底层为绝缘层。
8.根据权利1所述的发光二极管(LED)芯片，还包括在所述斜坡区中的间隙，以在所述斜坡区中分开所述第一和第二LED结构。
9.一种发光二极管(LED)芯片，包括：
基片，用于LED外延生长，具有一体区、分离区和位于其间的斜坡区，其中在所述分离区中至少包含一组第一表面和一组与之其垂直错开的第二表面，所述第一表面和所述第二表面通过所述斜坡区中的斜面在所述一体区中合成单一表面；
第一LED结构，形成在所述分离区中的所述第一表面上，以及第二LED结构，形成在所述分离区中的所述第二表面上；其中所述第一LED结构包括第一n型层、第一有源区域和第一p型层，所述第二LED结构包括第二n型层、第二有源区域和第二p型层，所述第一和第二LED结构在所述分离区中彼此分开，而在所述一体区中，通过所述斜坡区里的斜面，所述第一和第二n型层合成单一n型层，所述第一和第二有源区域合成单一有源区域，所述第一和第二p型层合成单一p型层。
10.根据权利9所述的发光二极管(LED)芯片，其中所述第一表面和所述第二表面通过垂直侧壁相连。
11.根据权利9所述的发光二极管(LED)芯片，其中所述基片为单一衬底。
12.根据权利9所述的发光二极管(LED)芯片，其中所述基片包括具有垂直错开表面的衬底和相适应共形形成于其上的样板层。
13.根据权利9所述的发光二极管(LED)芯片，其中所述基片包括平面衬底和具有垂直错开的上表面的样板层。
14.根据权利9所述的发光二极管(LED)芯片，其中所述基片包括平面衬底和形成在所述衬底上的图形平台。
15.根据权利9所述的发光二极管(LED)芯片，其中所述基片包包括平面衬底、形成在所述衬底上的平面样板层和形成在所述样板层上的图形平台，其中所述分离区中的所述平台的上表面构成所述第二表面，而被所述平台暴露的所述样板层的上表面构成所述第一表面。
16.根据权利15所述的发光二极管(LED)芯片，其中所述平台包括绝缘顶层、中间层和底层，且当所述第一LED结构中的第一n型层从所述基片生长时，所述中间层通过其侧壁与所述第一p型层和所述第一有源区域相连，所述底层通过其侧壁与所述第一有源区域和所述第一n型层相连；而当所述第一LED结构中的第一p型层从所述基片生长时，所述中间层通过其侧壁与所述第一n型层和所述第一有源区域相连，所述底层通过其侧壁与所述第一有源区域和所述第一p型层相连。
17.根据权利16所述的发光二极管(LED)芯片，其中当所述第一LED结构中的第一n型层从所述基片生长时，所述中间层为绝缘层且所述底层为n型层，或者所述中间层为p型层且所述底层为绝缘层；当所述第一LED结构中的第一p型层从所述基片生长时，所述中间层为绝缘层且所述底层为p型层，或者所属中间层为n型层且所述底层为绝缘层。
18.根据权利9所述的发光二极管(LED)芯片，还包括所述斜坡区中的间隙，以在所述斜坡区中分开所述第一和第二LED结构。
19.一种发光二极管(LED)芯片，包括：
衬底；
平台，形成在所述衬底上，所述平台的上表面相对于被所述平台暴露的衬底的上表面垂直错开；
第一LED结构，形成在被所述平台暴露的所述衬底的上表面上，及第二LED结构，形成在所述平台的上表面，其中，所述第一LED结构包括第一n型层、第一有源区域和第一个p型层，所述第二LED结构包括第二n型层、第二有源区域和第二p型层；以及
如果所述第一和第二n型层从所述衬底和所述平台生长，则所述第一p型层通过其侧壁与所述第二n型层相连；如果所述第一和第二p型层从所述衬底和所述平台生长，则所述第一n型层通过其侧壁与所述第二p型层相连。
20.根据权利19所述的发光二极管(LED)芯片，其中所述平台和衬底为一整体结构。
21.根据权利19所述的发光二极管(LED)芯片，还包括在所述衬底和所述平台之间的样板层，其中，所述平台形成在所述样板层上，所述平台的上表面相对于被所述平台暴露的样板层的上表面垂直错开，且所述第一LED结构形成在被所述平台暴露的样板层上。
22.根据权利21所述的发光二极管(LED)芯片，其中，所述平台和所述样板层为一整体结构。
23.根据权利19所述的发光二极管(LED)芯片，其中，所述平台包括顶层和底层，当所述第一和第二n型层从所述衬底和所述平台生长时，所述顶层通过其侧壁与所述第一p型层和所述第一有源区域相连，所述底层通过其侧壁与所述第一有源区域和所述第一n型层相连，并且所述顶层为绝缘层且所述底层为n型层，或者所述顶层为p型层且所述底层为绝缘层；当所述第一和第二p型层从所述衬底和所述平台生长时，所述顶层通过其侧壁与所述第一n型层和所述第一有源区域相连，所述底层通过其侧壁与所述第一有源区域和所述第一p型层相连，并且所述顶层为绝缘层且底层为p型层，或者所述顶层为n型层且所述底层为绝缘层。
24.一种发光二极管(LED)芯片，包括：
衬底；
平台，形成在所述衬底上，所述平台的上表面相对于被所述平台暴露的衬底的上表面垂直错开；
第一LED结构，形成在被所述平台暴露的衬底的上表面上，及第二个LED结构，形成在所述平台的上表面上，所述第一和第二LED结构被所述平台完全分开。
25.根据权利24所述的发光二极管(LED)芯片，其中所述平台和所述衬底为一整体结构。
26.根据权利24所述的发光二极管(LED)芯片，还包括在所述衬底和所述平台之间的样板层，其中，所述平台形成在所述样板层上，所述平台的上表面相对于被所述平台暴露的样板层的上表面垂直错开，所述第一LED结构形成在被所述平台暴露的样板层上。
27.根据权利26所述的发光二极管(LED)芯片，其中，所述平台和所述样板层为一整体结构。
28.根据权利24所述的发光二极管(LED)芯片，其中，所述平台包括绝缘顶层和底层，且当所述第一和第二n型层从所述衬底和所述平台生长时，所述顶层通过其侧壁与所述第一p型层和所述第一有源区域相连，所述底层通过其侧壁与所述第一有源区域和所述第一n型层相连，并且所述底层为n型层或绝缘层；当所述第一和第二p型层从所述衬底和所述平台生长时，所述顶层通过其侧壁与所述第一n型层和所述第一有源区域相连，所述底层通过其侧壁与所述第一有源区域和所述第一p型层相连，并且所述底层为p型层或绝缘层。
29.一种制作发光器件的方法，包括：
准备具有一体区、分离区和位于其间的斜坡区的衬底；
在所述衬底上形成平台，其中，在所述分离区中所述平台的上表面相对于被所述平台暴露的所述衬底的上表面垂直错开，且在所述分离区中被所述平台暴露的所述衬底的上表面通过所述斜坡区里的斜面与所述一体区中的所述平台的上表面相连；
在所述平台和所述衬底上沉积LED结构，以在所述分离区中被所述平台暴露的衬底的上形成第一LED结构，及在所述平台的上表面上形成第二LED结构，其中，所述第一和第二LED结构在所述分离区中彼此分开，而在所述一体区中合成单一LED结构，其中，所述第一LED结构包括第一n型层、第一有源区域和第一p型层，所述第二LED结构包括第二n型层、第二有源区域和第二p型层。
30.根据权利29所述的制作方法，其中沉积LED结构的步骤包括：
在所述平台和所述衬底上沉积n型层，以在所述分离区中被所述平台暴露的衬底的上表面上形成第一n型层，及在所述分离区中所述平台的上表面上形成第二n型层；
在所述n型层上沉积有源区域，以在所述第一n型层上形成第一有源区域和在所述第二n型层上形成第二有源区域；
在有源区域上沉积p型层，以在所述第一有源区域上形成第一p型层和在所述第二有源区域上形成第二p型层；
其中，在所述一体区通过所述斜坡区斜面，第一和第二n型层融合成单一n型层，第一和第二有源区域融合成单一有源区域，第一和第二p型层融合成单一p型层。
31.根据权利29所述的制作方法，还包括：
在形成所述平台之前，在所述衬底上沉积样板层，其中所述平台形成在所述样板层上。
32.根据权利31所述的制作方法，其中，形成所述平台的步骤包括：
在所述样板层上沉积平台层；
光刻和腐蚀平台层，以形成具有预设图形的平台；
在平台和样板层上淀积钝化层，暴露斜坡区里的样板层和平台侧壁；
在斜坡区里暴露的样板层和平台的侧壁上生长一个具有倾斜表面的薄层。
33.根据权利32所述的制作方法，在刻蚀平台以形成预设图形的平台后，还包括：
刻蚀预设图形的平台，以在所述斜坡区中形成台阶结构。
34.根据权利29所述的制作方法，还包括：
在所述斜坡区中形成一个间隙，以分开所述第一和第二LED结构。
CN2010105341767A 2010-07-30 2010-11-01 三维发光器件及其制作方法 Pending CN102347345A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US12/848,053 2010-07-30
US12/848,053 US8476652B2 (en) 2010-07-30 2010-07-30 Three-dimensional light-emitting devices and method for fabricating the same

Publications (1)

Publication Number Publication Date
CN102347345A true CN102347345A (zh) 2012-02-08

Family

ID=44763668

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2010105341767A Pending CN102347345A (zh) 2010-07-30 2010-11-01 三维发光器件及其制作方法

Country Status (6)

Country Link
US (1) US8476652B2 (zh)
EP (2) EP2413388A2 (zh)
JP (1) JP2012033859A (zh)
CN (1) CN102347345A (zh)
TW (1) TW201208037A (zh)
WO (1) WO2012015455A1 (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
ITMI20080507A1 (it) * 2008-03-26 2009-09-27 Novamont Spa Poliestere biodegradabile, suo processo di preparazione e prodotti comprendenti detto poliestere.
EP2642538A1 (en) * 2012-03-22 2013-09-25 Koninklijke Philips N.V. 3D LED structures
US9171898B2 (en) * 2012-11-13 2015-10-27 United Microelectronics Corp. Method for manufacturing semiconductor layout pattern, method for manufacturing semiconductor device, and semiconductor device
JP7216270B2 (ja) * 2018-09-28 2023-02-01 日亜化学工業株式会社 半導体発光素子
TWI685096B (zh) * 2018-11-21 2020-02-11 瑩耀科技股份有限公司 多層堆疊補隙發光半導體結構及其製作方法
DE102021109960A1 (de) * 2021-04-20 2022-10-20 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Strahlungsemittierender halbleiterchip und verfahren zur herstellung eines strahlungsemittierenden halbleiterchips

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006080441A (ja) * 2004-09-13 2006-03-23 Rohm Co Ltd 半導体発光装置
US20060255349A1 (en) * 2004-05-11 2006-11-16 Heng Liu High power AllnGaN based multi-chip light emitting diode
US20070228397A1 (en) * 2006-03-31 2007-10-04 Oki Data Corporation Led array, led head and image recording apparatus
US20090302334A1 (en) * 2002-07-15 2009-12-10 Epistar Corporation Light-emitting element array

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06302002A (ja) 1993-04-12 1994-10-28 Rohm Co Ltd 半導体レーザ装置
US5955749A (en) 1996-12-02 1999-09-21 Massachusetts Institute Of Technology Light emitting device utilizing a periodic dielectric structure
JP3909811B2 (ja) 2001-06-12 2007-04-25 パイオニア株式会社 窒化物半導体素子及びその製造方法
US7279718B2 (en) 2002-01-28 2007-10-09 Philips Lumileds Lighting Company, Llc LED including photonic crystal structure
US6831302B2 (en) 2003-04-15 2004-12-14 Luminus Devices, Inc. Light emitting devices with improved extraction efficiency
KR100631832B1 (ko) * 2003-06-24 2006-10-09 삼성전기주식회사 백색 발광소자 및 그 제조방법
US7683386B2 (en) 2003-08-19 2010-03-23 Nichia Corporation Semiconductor light emitting device with protrusions to improve external efficiency and crystal growth
US7250635B2 (en) 2004-02-06 2007-07-31 Dicon Fiberoptics, Inc. Light emitting system with high extraction efficency
TWI237402B (en) 2004-03-24 2005-08-01 Epistar Corp High luminant device
US7217947B2 (en) * 2004-08-06 2007-05-15 Northrop Grumman Corporation Semiconductor light source and method of making
DE102005005635A1 (de) 2004-08-31 2006-03-02 Osram Opto Semiconductors Gmbh Strahlungsemittierendes optoelektronisches Bauelement mit einer Quantentopfstruktur und Verfahren zu dessen Herstellung
US7422962B2 (en) 2004-10-27 2008-09-09 Hewlett-Packard Development Company, L.P. Method of singulating electronic devices
US7173289B1 (en) 2005-09-08 2007-02-06 Formosa Epitaxy Incorporation Light emitting diode structure having photonic crystals
TW200737626A (en) 2005-11-14 2007-10-01 Applied Materials Inc Semiconductor device having a laterally injected active region
US7982205B2 (en) 2006-01-12 2011-07-19 National Institute Of Advanced Industrial Science And Technology III-V group compound semiconductor light-emitting diode
KR100736623B1 (ko) 2006-05-08 2007-07-09 엘지전자 주식회사 수직형 발광 소자 및 그 제조방법
US7615398B2 (en) 2006-11-28 2009-11-10 Luxtaltek Corporation Pyramidal photonic crystal light emitting device
US20090032799A1 (en) 2007-06-12 2009-02-05 Siphoton, Inc Light emitting device
US8008683B2 (en) 2008-10-22 2011-08-30 Samsung Led Co., Ltd. Semiconductor light emitting device

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090302334A1 (en) * 2002-07-15 2009-12-10 Epistar Corporation Light-emitting element array
US20060255349A1 (en) * 2004-05-11 2006-11-16 Heng Liu High power AllnGaN based multi-chip light emitting diode
JP2006080441A (ja) * 2004-09-13 2006-03-23 Rohm Co Ltd 半導体発光装置
US20070228397A1 (en) * 2006-03-31 2007-10-04 Oki Data Corporation Led array, led head and image recording apparatus

Also Published As

Publication number Publication date
TW201208037A (en) 2012-02-16
JP2012033859A (ja) 2012-02-16
EP2413388A2 (en) 2012-02-01
US20120025230A1 (en) 2012-02-02
WO2012015455A1 (en) 2012-02-02
US8476652B2 (en) 2013-07-02
EP2413387A2 (en) 2012-02-01

Similar Documents

Publication Publication Date Title
TWI532161B (zh) 發光結構
US9202977B2 (en) Light emitting diode
CN103650173A (zh) 半导体发光器件
CN106058000A (zh) 发光二极管及制造该发光二极管的方法
JP2005129939A (ja) フォトニック結晶発光デバイス
CN102347345A (zh) 三维发光器件及其制作方法
US10923530B2 (en) Optoelectronic device with light-emitting diodes
CN102222743A (zh) 具有垂直取光机制的发光器件及其制作方法
TW201128803A (en) Devices on textured substrates and methods for fabricating semiconductive devices
US8410515B2 (en) Solid state lighting devices with point contacts and associated methods of manufacturing
US20200373472A1 (en) Light-emitting diode and manufacturing method thereof
US20200373461A1 (en) Radiation Emitter, Emitting Device with the Same, Methods for Fabricating the Same, and Associated Display Screen
US10862004B2 (en) Ultraviolet semiconductor light emitting devices
US8981342B2 (en) Light emitting diode with three-dimensional nano-structures on a semiconductor layer and an active layer
CN111477647A (zh) 发光元件及其制造方法
US20190189848A1 (en) Semiconductor light emitting device
CN104882461A (zh) 发光二极管及其制造方法
CN110838538B (zh) 一种发光二极管元件及其制备方法
US10593588B2 (en) Electronic circuit comprising electrically insulating trenches
JP5196111B2 (ja) 半導体発光素子
KR20200111323A (ko) 반도체 발광소자 및 그 제조 방법
KR20110118756A (ko) 반도체 발광 소자
CN104377288B (zh) 一种具有电极出光的发光二极管制作方法
CN118339664A (zh) 氮化物发光二极管和发光装置
CN117810322A (zh) 一种led外延结构、led芯片和发光装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20120208