CN102347069B - 多层式存储闪存阵列的编程方式及其切换控制方法 - Google Patents

Abstract

本发明涉及半导体存储领域多层式存储闪存器件的可靠性的编程方式。本发明基于在编程的过程中跳过一些特定逻辑页，以降低浮栅耦合效应对的闪存操作影响的技术构思，提出几种提高多层式存储闪存器件的编程方式及其切换控制方法。通过跳过某些逻辑页，本发明有效降低了多层式存储闪存在编程过程中水平、对角、垂直方向的浮栅耦合效应，从而降低错误率，延长器件的使用寿命，提高系统整体的可靠性。

Description

多层式存储闪存阵列的编程方式及其切换控制方法

技术领域

本发明涉及半导体存储领域，尤其涉及到固态硬盘控制器、闪存控制器等以闪存器件为存储介质的场合中，提高多层式存储闪存器件的可靠性的编程方式。

背景技术

不同与单层式存储闪存，多层式存储闪存器件的存储单元可以通过设置多组阀值电压来保存多位的逻辑信息，从而达到在不增加硬件开销的前提下，显著提高闪存器件的存储容量。多层式存储闪存器件由于具有集成度高、成本低的优势，已成为闪存器件的主流。

为了能在同一存储单元中保存多位数据，多层式存储闪存中的存储单元需要进行多次编程，如图1所示。当只对多层式存储闪存中的MSB位进行写操作，多层式存储闪存直接由擦除状态“E”转移进入第二编程状态“D2”，其编程所需时间最少。当对多层式存储闪存中的LSB页进行写操作时，多层式存储闪存由擦除状态“E”跳转入第一编程状态“D1”。而当多层式存储闪存需要改变MSB和LSB位的状态时，编程工作通过两轮操作完成：第一轮操作首先由擦除状态“E”跳转到第一编程状态“D1”，第二轮操作再由第一编程状态“D1”跳转至第三编程状态“D3”。

多层式存储闪存内部的阵列结构如图2所示。多层式存储闪存中物理单元的MSB位和LSB位分别映射到MSB页和LSB页中。在WL0行上的物理单元，分别映射到页0、1、4和5中。其中，页0和页1为MSB页，页4和页5为LSB页。在WL1行上的物理单元，分别映射到页2、3、8和9中，其中，页2和页3为MSB页，页8和页9为LSB页。同类依次类推，在最后一行WL63上，页250和页251为MSB页，页254和页255为LSB页。

在小于45nm的闪存器件中，存在着严重的浮栅耦合效应。如图3所示，闪存阵列中某一存储单元的浮栅电压变化会对周围存储单元的浮栅电压造成扰动，从而导致周围存储单元中保存的数据发生意外翻转。

在闪存器件中所存在的这种浮栅耦合效应严重干扰了闪存所保存的数据。特别对于多层式存储闪存来说，由于其需要对存储单元进行多次编程，因此浮栅耦合效应所造成的影响会更加。多层式存储闪存的可靠性远不如传统的单层式存储闪存。因此，闪存控制器中需要采取可靠性增强技术来抑制多层式存储闪存的错误率，延长器件的使用寿命。

发明内容

本发明所要解决的技术问题是提供一种提高多层式存储闪存器件可靠性的编程方式，减小多层式存储闪存在使用过程中的错误率，延长器件的使用寿命，提高系统整体的可靠性。

为解决上述技术问题，本发明提出的提高多层式存储闪存器件可靠性、降低多层式存储闪存错误率的技术构思是通过在编程的过程中跳过一些特定逻辑页的方法，降低浮栅耦合效应对的闪存操作的影响。

基于上述技术构思，本发明提出了三种具体的多层式存储闪存阵列的编程方式，该多层式存储闪存阵列由闪存控制器完成操作，其特征在于，在闪存控制器对闪存进行编程过程中选择跳过部分逻辑页进行编程，且可选择跳过不同的方向上的LSB页，其中至少包括三种编程方式：

编程方式一、该方法在编程过程中选择跳过的逻辑页的编号N_pass为：

$N_{\mathrm{pass}}=\left\{\begin{array}{c}4i,1\≤i\≤63\\ 254,i=64\end{array}\right.$

其中，i为自然数，且1≤i≤64。通过跳过这些逻辑页，能够有效降低多层式存储闪存在编程过程中水平方向的浮栅耦合效应，从而降低错误率。

编程方式二，在编程过程中选择跳过的逻辑页编号N_pass符合以下规律：

$N_{\mathrm{pass}}=\left\{\begin{array}{c}4i,i=2n+1\\ 4i+1,i=2n\\ 255,i=64\end{array}\right.$

或者， $N_{\mathrm{pass}}=\left\{\begin{array}{c}4i+1,i=2n+1\\ 4i,i=2n\\ 254,i=64\end{array}\right.$

其中，n为自然数，1≤n≤31。

编程方式二是在编程方式一的基础上进一步地予以改进的方法。编程方式二采取在编程过程中跳过多层式存储闪存物理页中对角方向上相邻的两组LSB页，减少多层式存储闪存阵列在对角方向上的编程次数，来获得更低的错误率，降低了编程过程中闪存存储单元之间的干扰。

编程方式三、在编程过程中选择跳过需要跳过的逻辑页的编号N_pass为：

$N_{\mathrm{pass}}=\left\{\begin{array}{c}4i+1,i=2n+1\\ 4i,i=2n+1\end{array}\right.$

或者， $N_{\mathrm{pass}}=\left\{\begin{array}{c}4i+1,i=2n\\ 4i,i=2n\end{array}\right.$

其中，n为自然数，且0≤n≤31。

编程方式三是在编程方式二的基础上进行改善，减少存储单元阵列中垂直方向上的相互干扰。编程方式三在编程过程中跳过多层式存储闪存物理页中间隔物理行的相邻两组的LSB页，减少多层式存储闪存阵列在垂直方向上的编程次数，来获得更低的错误率，降低了编程过程中闪存存储单元之间的干扰。

上述三种不同的编程方式明显地减低了闪存块的错误率，提高了闪存阵列的可靠性。

为了能进一步延长闪存器件的工作寿命，本发明还进一步提出了一种多层式存储闪存阵列编程方式的切换控制方法，包括以下步骤：

根据闪存错误的数目，在闪存控制器中，由小到大依次设定了三个层阶的阀值，分别是第一阀值、第二阀值、第三阀值；

当多层式存储闪存开始投入使用时，采取普通正常的编程方式，即编程时对多层式存储闪存块中所有的逻辑页进行写操作，同时，监控使用过程中的错误数目；

当该块在使用过程中的错误达到第一阀值时，控制器将采取编程方式一对多层式存储闪存进行编程操作，同时继续监控多层式存储闪存的错误数目；

在接下来的使用过程中，当该块在使用过程中的错误增加达到第二阀值时，将控制器的编程方式由编程方式一切换到编程方式二，并继续监控闪存的错误情况；

当错误数继续增加并达到第三阀值时，控制器将采用编程方式三编程，即以最优化方式对多层式存储闪存进行操作。

通过这样的切换方式，控制器可以平衡各个物理存储单元的编程次数，并获取最低的错误率，从而在容量和错误率之间达到平衡，有效地延长多层式存储闪存的使用寿命。

附图说明

下面结合附图和具体实施方式对本发明的技术方案作进一步具体说明。

图1.多层式存储闪存器件的状态转移图。

图2.多层式存储闪存器件的存储阵列图。

图3.多层式存储闪存器件的浮栅耦合效应。

图4.编程方式一的编程序列。

图5.编程方式二的编程序列。

图6.编程方式三的编程序列。

图7.编程方式一、二、三的编程页的比较图。

图8.编程方式一、二、三的实验测试结果比较图。

图9.多层式存储闪存器件的编程方式的切换控制流程图。

具体实施方式

多层式存储闪存在编程的过程中都是以物理块为单位进行的。然而编程过程中，物理块内部的各个页之间存在着浮栅耦合效应。这种浮栅耦合效应分别对存储阵列中的水平、对角以及垂直方向上的相邻存储单元造成干扰。本发明为了能够有效减小浮栅耦合效应，设计了三种编程方式，通过在编程过程中跳过相邻存储单元的特殊编程页的方式分别减小水平、对角以及垂直方向上的浮栅耦合效应，并在此基础上，采用多种编程方式切换的方式均衡损耗，进一步延长闪存器件的寿命。

编程方式一是在编程的过程中选择跳过多层式存储闪存中块的某些逻辑页，从而改善水平方向上的浮栅耦合效应。编程方式一的具体编程方式如图4所示。在编程开始以后，编程方式一首先依次对页0、1、2、3进行编程，然后跳过页4；再对页5、6、7进行编程，然后跳过页8；再对页9、10、11进行编程，然后跳过页12；依次类推，在块尾，编程方式一对页249、250、251编程，跳过页252；最后对页253和页255编程，跳过页254，从而完成整个对多层式存储闪存的编程过程。在编程方式一中，需要跳过的逻辑页的编号N_pass为：

$N_{\mathrm{pass}}=\left\{\begin{array}{c}4i,1\≤i\≤63\\ 254,i=64\end{array}\right.$

其中，i为自然数，且1≤i≤64。编程方式一通过跳转这些页，可以有效降低多层式存储闪存在编程过程中的浮栅耦合效应，从而降低错误率。

编程方式二则在编程方式一的基础上进一步地予以改进。编程方式二主要通过减少多层式存储闪存在对角方向上的编程次数，来获得更低的错误率，其具体过程如图5所示。在编程开始以后，编程方式二首先依次对页0、1、2、3进行编程，然后跳过页4；再对页5、6、7、8进行编程，然后跳过页9；再对页10、11进行编程，然后跳过页12；依次类推，在块尾，编程方式二对页249、250、251编程，跳过页252；最后对页253和页254编程，跳过页255，从而完成整个对多层式存储闪存块的编程过程。在编程方式二中，跳过的逻辑页编号Npass符合以下规律：

$N_{\mathrm{pass}}=\left\{\begin{array}{c}4i,i=2n+1\\ 4i+1,i=2n\\ 255,i=64\end{array}\right.$

其中，n为自然数，1≤n≤31。

此外，编程方式二还存在着另外一种等价的编程顺序，即跳过的逻辑页编号N_pass满足以下规律：

$N_{\mathrm{pass}}=\left\{\begin{array}{c}4i+1,i=2n+1\\ 4i,i=2n\\ 254,i=64\end{array}\right.$

其中，n为自然数，1≤n≤31。

通过方式二的编程进一步地降低了编程过程中闪存存储单元之间的干扰。

编程方式三则是在编程方式二的基础上改善存储单元阵列中垂直方向上的相互干扰。编程方式三的具体编程方式如图6所示。在编程开始以后，编程方式三首先依次对页0、1、2、3进行编程，然后跳过页4、5；再对页6、7、8、9、10、11进行编程，然后跳过页12、13；依次类推，在块尾，编程方式三对页249、250、251编程，跳过页252、253；最后对页254和页255编程，从而完成整个对多层式存储闪存的编程过程。在编程方式三中，需要跳过的逻辑页的编号N_pass为：

$N_{\mathrm{pass}}=\left\{\begin{array}{c}4i+1,i=2n+1\\ 4i,i=2n+1\end{array}\right.$

其中，n为自然数，且0≤n≤31。

此外，编程方式三还存在着另外一种等价的编程顺序，即跳过的逻辑页编号N_pass满足以下规律：

$N_{\mathrm{pass}}=\left\{\begin{array}{c}4i+1,i=2n\\ 4i,i=2n\end{array}\right.$

其中，n为自然数，且1≤n≤31。

编程方式三通过跳转这些页，进一步地有效降低了多层式存储闪存在编程过程中的浮栅耦合效应，从而降低错误率。

通过以上的编程方式对闪存进行编程后，闪存中的编程页如图7所示。编程方式一跳过闪存块中同一物理行上的一组LSB页；编程方式二跳过闪存块中对角方向上的两组LSB页；编程方式三跳过闪存块中间隔物理行的两组相邻LSB页。

这三种不同的编程方式明显地改善了闪存块的错误率，如图8所示。在经过3万次的循环擦写后，采用正常方式编程的闪存块的错误率最高，采用编程方式一的闪存块的错误率明显比正常编程方式的低，而采用编程方式二的闪存块的错误率又低于编程方式一，采用编程方式三的闪存块的错误率最低。

为了能进一步延长闪存器件的工作寿命，本发明采取了多种编程方式相切换的控制方法，平衡闪存器件的损耗，其控制流程如图9所示。根据闪存错误的数目，在闪存控制器中，由小到大依次设定了三个层阶的阀值，分别是第一阀值、第二阀值、第三阀值；这三组阀值的设定可由技术人员事先通过对闪存器件进行压力实验，并根据测试闪存器件的寿命情况来先验设定。例如，第一阀值设定在错误率达到2.5×10^-5，第二阀值设定在错误率达到5×10^-5，第三阀值设定在错误率达到8×10^-5。当多层式存储闪存开始投入使用时，采取正常的编程方式，即编程时对多层式存储闪存块中所有的逻辑页进行写操作，同时，监控使用过程中的错误数目。当该块在使用过程中的错误达到第一阀值时，控制器将采取编程方式一对多层式存储闪存进行编程操作，同时继续监控多层式存储闪存的错误数目。在接下来的使用过程中，当该块在使用过程中的错误达到第二阀值时，控制器的编程方式由编程方式一切换到编程方式二并继续监控闪存的错误情况。在错误数继续增加并达到第三阀值后，控制器将采用编程方式三编程，即以最优化方式对多层式存储闪存进行操作。通过这样的切换方式，控制器可以平衡各个物理存储单元的编程次数，并获取最低的错误率，从而在容量和错误率之间达到平衡，有效地延长多层式存储闪存的使用寿命。

最后所应说明的是，以上具体实施方式仅用以说明本发明的技术方案而非限制，尽管参照较佳实施例对本发明进行了详细说明，本领域的普通技术人员应当理解，可以对本发明的技术方案进行修改或者等同替换，而不脱离本发明技术方案的精神和范围，其均应涵盖在本发明的权利要求范围当中。

Claims (3)

1.一种多层式存储闪存阵列的编程方式，该多层式存储闪存阵列由闪存控制器完成操作，其特征在于，在闪存控制器对闪存进行编程过程中选择跳过部分逻辑页进行编程，且可选择跳过不同的方向上的LSB页，其中至少包括三种编程方式：

编程方式一：在编程过程中选择跳过多层式存储闪存物理页中水平方向上相邻的一组LSB页进行编程，减少多层式存储闪存阵列在水平方向上的编程次数，所述被跳过的逻辑页的编号Npass为：

$N_{\mathrm{pass}}=\left\{\begin{array}{cc}4i,& 1\≤i\≤63\\ 254,& i=64\end{array}\right.$

其中，i为自然数，且1≤i≤64；

或，

编程方式二：在编程过程中选择跳过部分逻辑页进行编程，在编程过程中跳过多层式存储闪存物理页中对角方向上相邻的两组LSB页，减少多层式存储闪存阵列在对角方向上的编程次数，所述被跳过的逻辑页的编号Npass为：

$N_{\mathrm{pass}}=\left\{\begin{array}{cc}4i,& i=2n+1\\ 4i+1,& i=2n\\ 255,& i=64\end{array}\right.,$ 或者，

$N_{\mathrm{pass}}=\left\{\begin{array}{cc}4i+1,& i=2n+1\\ 4i,& i=2n\\ 254,& i=64\end{array}\right.$

其中，n为自然数，1≤n≤31；

或，

编程方式三：在编程过程中跳过多层式存储闪存物理页中间隔物理行的相邻两组的LSB页，减少多层式存储闪存阵列在垂直方向上的编程次数，所述被跳过的逻辑页的编号Npass为：

$N_{\mathrm{pass}}=\left\{\begin{array}{cc}4i+1,& i=2n+1\\ 4i,& i=2n+1\end{array}\right.,$ 或者，

$N_{\mathrm{pass}}=\left\{\begin{array}{cc}4i+1,& i=2n\\ 4i,& i=2n\end{array}\right.$

其中，n为自然数，且0≤n≤31。

2.一种根据权利要求1所述的多层式存储闪存阵列编程方式的切换控制方法，其特征在于，包括以下步骤：

当多层式存储闪存开始投入使用时，采取正常的编程方式，即编程时对多层式存储闪存块中所有的逻辑页进行写操作，同时，监控使用过程中的错误数目；

当该块在使用过程中的错误达到第一阀值时，控制器将采取所述编程方式一对多层式存储闪存进行编程操作，同时继续监控多层式存储闪存的错误数目；

在继续使用过程中，当该块在使用过程中的错误增加达到第二阀值时，将控制器的编程方式由所述编程方式一切换到所述编程方式二，并继续监控闪存的错误情况。

3.根据权利要求2所述的多层式存储闪存阵列编程方式的切换控制方法，其特征在于，还包括以下步骤：

切换到所述编程方式二并继续对多层式存储闪存进行编程操作的过程中，当监控闪存的错误数继续增加并达到第三阀值时，控制器将采用所述编程方式三编程，即以最优化方式对多层式存储闪存进行操作。

Images