CN102346068A - 受光电路 - Google Patents

受光电路 Download PDF

Info

Publication number
CN102346068A
CN102346068A CN2011101270625A CN201110127062A CN102346068A CN 102346068 A CN102346068 A CN 102346068A CN 2011101270625 A CN2011101270625 A CN 2011101270625A CN 201110127062 A CN201110127062 A CN 201110127062A CN 102346068 A CN102346068 A CN 102346068A
Authority
CN
China
Prior art keywords
voltage
terminal
circuit
nmos pass
pass transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2011101270625A
Other languages
English (en)
Other versions
CN102346068B (zh
Inventor
宇都宫文靖
山崎太郎
藤井勇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ablic Inc
Original Assignee
Seiko Instruments Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Instruments Inc filed Critical Seiko Instruments Inc
Publication of CN102346068A publication Critical patent/CN102346068A/zh
Application granted granted Critical
Publication of CN102346068B publication Critical patent/CN102346068B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F3/00Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/04Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements with semiconductor devices only
    • H03F3/08Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements with semiconductor devices only controlled by light
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01SRADIO DIRECTION-FINDING; RADIO NAVIGATION; DETERMINING DISTANCE OR VELOCITY BY USE OF RADIO WAVES; LOCATING OR PRESENCE-DETECTING BY USE OF THE REFLECTION OR RERADIATION OF RADIO WAVES; ANALOGOUS ARRANGEMENTS USING OTHER WAVES
    • G01S7/00Details of systems according to groups G01S13/00, G01S15/00, G01S17/00
    • G01S7/48Details of systems according to groups G01S13/00, G01S15/00, G01S17/00 of systems according to group G01S17/00
    • G01S7/497Means for monitoring or calibrating
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F3/00Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/04Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements with semiconductor devices only
    • H03F3/08Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements with semiconductor devices only controlled by light
    • H03F3/082Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements with semiconductor devices only controlled by light with FET's
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K17/00Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/78Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used using opto-electronic devices, i.e. light-emitting and photoelectric devices electrically- or optically-coupled

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Remote Sensing (AREA)
  • Amplifiers (AREA)
  • Light Receiving Elements (AREA)
  • Optical Communication System (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)

Abstract

本发明涉及检测光量变化的受光电路,提供一种次级的输入电路小型且低价而且消耗电流少的受光电路。构成为包括:漏极上被供给光电转换元件的电流的N沟道型MOS晶体管;和控制NMOS晶体管的栅极电压以使N沟道型MOS晶体管的漏极电压成为所希望的电压的控制电路,在NMOS晶体管的栅极电压的控制延迟量小于所希望的延迟量的情况下,控制电路输出的控制状态输出信号成为GND端子电压,在NMOS晶体管的栅极电压的控制延迟量在所希望的延迟量以上的情况下,控制电路输出的控制状态输出信号成为NMOS晶体管的漏极电压。

Description

受光电路
技术领域
本发明涉及检测光量的变化的受光电路,特别是涉及与周围的亮度无关而能稳定地检测光量的变化的受光电路。
背景技术
受光电路被用于红外线遥控通信或可见光通信的光信号受光用或者光阻拦器或利用三角法的光反射类型的距离传感器等。该受光电路的功能显然需要检测光的通/断(ON/OFF)产生的光量变化或者入射或反射的光量的变化的功能,但需要不依赖于周围的亮度而能检测光量变化的功能。
图11示出现有的受光电路。其结构包括:利用光电转换功能将光信号或光量的变化转换为电流的变化的光电二极管101;将光电二极管101的光电转换产生的电流变化转换为电压的变化的电阻元件150;低通滤波器501;漏极电压经由低通滤波器501而提供给栅极的N沟道型MOS晶体管(以后简称为NMOS晶体管)102;以及输出在电阻元件150的两端产生的电压变化的输出端子104。
光电二极管101的N型端子与VDD端子连接,P型端子与输出端子104、电阻元件150的一侧端子、NMOS晶体管102的漏极、和低通滤波器501的输入端子505连接。电阻元件150的另一端子与GND端子连接。低通滤波器501的输出端子506与NMOS晶体管102的栅极连接。NMOS晶体管102的源极与GND端子连接。此外,虽然未做图示,但VDD端子上被供给来自电源的正电压,GND端子上被供给来自电源的基准电压。
如上述那样构成的受光电路,通过如下动作,检测所入射的光量的变化。
当周围较暗时,不会有恒定的电流流过光电二极管101,因此输出端子的电压大致成为GND端子电压,NMOS晶体管102截止。因而,因入射到光电二极管101的光量发生变化而变化的光电二极管101的电流变化在流入电阻元件150之际产生的电压,从输出端子104输出。另一方面,当周围较亮时,光电二极管101中有恒定的电流流过,因此电阻元件150的电位差因该电流而上升,并且在光电二极管101中恒定地流过使电阻元件150的电位差超过NMOS晶体管102的阈值电压的电流以上的电流时,输出端子104通过NMOS晶体管102被控制在NMOS晶体管102的阈值电压附近。即,不管周围多亮,输出端子104的电压也不会上升到VDD端子电压,而只上升到NMOS晶体管102的阈值电压附近。因而,从输出端子104输出的电压波形不会因VDD端子电压而达到顶点,因此,即便周围非常亮,也会因光量变化而输出电压发生变化。即,能够不依赖于周围的亮度而检测光量变化。
此外,在周围较亮且输出端子104的电压被控制在NMOS晶体管102的阈值电压附近时,电流也流过NMOS晶体管102,但是NMOS晶体管102的栅极电压经由低通滤波器501而变化,因此变化速度较慢。而且,低通滤波器501被设定为只有非常慢的频率的信号才通过。因而,流过NMOS晶体管102的电流在瞬态电流变化中成为恒流,因此受光灵敏度几乎不会因该NMOS晶体管102而降低。
而且,为了不检测因人的横过或人的手指靠近或者窗帘随风摇动等而产生较慢的变化速度的光量变化,低通滤波器501的通过频率被设定为能够使因这些光量变化而产生的电流变化导致的电压变化的频率分量通过。
此外,虽然未做图示,但是在现有的受光电路的输出中,需要将从现有的受光电路的输出端子输出的小于CMOS电平的信号转换为CMOS电平的输入电路。
以上说明的现有的受光电路构成为:通过使光电二极管的电流在源极与GND端子连接、漏极电压经由低通滤波器而供给栅极电压的NMOS晶体管流过,即便周围较亮、光电二极管101的电流较多,输出电压也不会高于NMOS晶体管102的阈值电压附近。因而,构成为不依赖于周围的亮度而输出电压随着光量变化而发生变化。(例如,参照专利文献1)
专利文献1:日本特开平9-83452号公报(图1)
如以上所述,现有的受光电路构成为不依赖于周围的亮度而使输出电压相对于光量变化发生变动。但是,现有的受光电路,如上所述,构成为:在周围较暗时的输出,以GND端子电压附近为中心,使电压响应光量变化而发生变化,另一方面,在周围较亮时的输出,以内置的NMOS晶体管的阈值电压附近为中心,使电压响应光量变化而发生变化。因此,在将现有的受光电路的输出向CMOS反相器等的简单结构的CMOS电平输入电路输入的情况下,周围较暗时,输入信号电平低,对于光量变化而言的电压变化也非常小,因此无法检测输入信号。此外,在周围较亮时,由于输入信号电平不是CMOS电平以上的信号,会有贯通电流流过CMOS电平输入电路。因而,次级的输入电路使用放大器电路等,需要作成输入电压的直流电压范围较宽的输入电路,但在该情况下,次级的输入电路的结构不仅复杂且成为高价,而且使用放大器等,因此在该放大器电路中会恒定地消耗电流。即,现有的受光电路存在的课题是不仅次级的输入部复杂且高价,而且次级的输入部的消耗电流也会增大。此外,由于光电二极管的电流全部向GND端子流入,所以存在周围较亮时受光电路的消耗电流会增大的课题。而且,为了用现有的受光电路检测从相离的场所输出的光信号等的较弱的光量变化,需要提高受光灵敏度。但是,为了在现有的受光电路中提高受光灵敏度,需要提高上述电阻元件的电阻值。即,为了提高受光灵敏度,现有的受光电路需要使上述电阻元件为高电阻,因此,上述电阻元件的占有面积过大而不能制作到IC芯片内部。因而,存在追加高价且需要场所的外带电阻元件的课题。
发明内容
本发明鉴于上述课题,提供能够采用次级的输入电路比现有的受光电路小型且低价、而且几乎没有消耗电流的结构的受光电路。而且,提供即便不使用比现有的受光电路高价且需要场所的外带电阻元件,受光灵敏度高且成本也低的受光电路。
本发明的受光电路为了解决上述现有的受光电路的课题,构成为,包括:使对应于入射光量的电流流过的光电转换元件;漏极上被供给光电转换元件的电流的NMOS晶体管;以及输入端子上被供给NMOS晶体管的漏极电压、并通过控制信号来控制NMOS晶体管的栅极电压的控制电路,控制电路具备延迟电路,当NMOS晶体管的漏极电压发生变化时,输出与延迟电路中的延迟量对应的控制状态输出信号,受光电路输出控制状态输出信号作为入射光量的变化的检测信号。
(发明效果)
本发明的受光电路实现比现有的受光电路小型化和受光灵敏度的提高,而且周边电路也成为小型且低消耗电流。
附图说明
图1是表示第一实施方式的受光电路的概略电路图。
图2是表示第二实施方式的受光电路的概略电路图。
图3是表示一例用于受光电路的控制电路的电路图。
图4是表示另一例用于受光电路的控制电路的电路图。
图5是表示第三实施方式的受光电路的概略电路图。
图6是表示第四实施方式的受光电路的概略电路图。
图7是表示一例用于受光电路的低通滤波器的电路图。
图8是表示一例用于受光电路的检测电路的电路图。
图9是表示一例设于受光电路的输出级的电平移位电路的电路图。
图10是表示一例用于受光电路的恒流电路的电路图。
图11是表示现有的受光电路的电路构成的概略电路图。
具体实施方式
以下,参照附图,对本发明实施方式进行说明。
<第一实施方式>
图1是表示第一实施方式的受光电路的概略电路图。
第一实施方式的受光电路包括:光电二极管101、NMOS晶体管102、控制电路103、输出端子104、电平移位电路108、和CMOS电平信号输出端子111。
光电二极管101的N型端子与VDD端子连接,P型端子与NMOS晶体管102的漏极和控制电路103的输入端子105连接。控制电路103中,控制状态信号输出端子106与输出端子104、和电平移位电路108的输入端子109连接,控制端子107与NMOS晶体管102的栅极连接。NMOS晶体管102的源极与GND端子连接。电平移位电路108的输出端子110与CMOS电平信号输出端子111连接。此外,虽然未作图示,但从电源向VDD端子供给正电压,从电源向GND端子供给基准电压。
光电二极管101利用光电转换特性,供给与入射的光量对应的电流。NMOS晶体管102中,使来自光电二极管101的电流从漏极流入源极。控制电路103用输入端子105来监视NMOS晶体管102的漏极电压,通过内部的低通滤波器和控制端子107来控制NMOS晶体管102的栅极,以使NMOS晶体管102的漏极电压成为所希望的电压。而且,控制电路103使通知内部的低通滤波器进行的控制动作延迟状态的信号从控制状态信号输出端子106输出。然后,电平移位电路108将从输入端子109输入的信号转换为CMOS电平信号,并将该转换后的CMOS电平信号从输出端子110输出。
此外,从控制电路103的控制状态信号输出端子106输出的信号,如果控制电路103的控制延迟小于既定的延迟量,就会输出GND端子电压的信号。而且,如果该控制延迟为既定的延迟量以上,就会输出NMOS晶体管102的漏极电压电平的高电平信号。此外,从电平移位电路108的输出端子110向CMOS电平信号输出端子111输出的CMOS电平信号,在从输出端子104输出的信号为GND端子电压的情况下,输出VDD端子电压的高电平信号。然后,在从输出端子104输出的信号为NMOS晶体管102的漏极电压电平的高电平信号的情况下,输出GND端子电压的低电平信号。
如上述那样构成的受光电路,如下动作而检测所入射的光量的变化。
在周围较暗的情况下,有恒定的电流流过光电二极管101,因此NMOS晶体管102的漏极大致成为GND端子电压。因此,控制电路103的输入端子105大致成为GND端子电压。因而,NMOS晶体管102的栅极大致成为GND端子,NMOS晶体管102截止,并且输出端子104也大致成为GND端子电压。因而,VDD端子电压的高电平信号输出到CMOS电平信号输出端子111。
再者,如果从上述周围较暗的状态,或者有光信号入射或者周围急剧变亮,从而使来自光电二极管101的电流急剧流出,则流入NMOS晶体管102的电流增加到来自光电二极管101的电流为止的期间,NMOS晶体管102的漏极电压会上升。而且,NMOS晶体管102的漏极电压上升的期间,为控制电路103的控制被延迟的期间,因此在该期间,控制电路103的控制状态信号输出端子106的电压成为NMOS晶体管102的漏极电压。因而,在上述期间,输出端子104成为NMOS晶体管102的漏极电压的高电平信号,向CMOS电平信号输出端子111输出GND端子电压的低电平信号。
另一方面,在周围较亮的情况下,有恒定的电流流入光电二极管101,因此NMOS晶体管102的漏极通过控制电路103而被控制在所希望的电压附近。而且,在该情况下,控制电路103的控制也不会延迟,因此控制电路103的控制状态信号输出端子106大致成为GND端子电压。因而,输出端子104成为GND端子电压电平的低电平信号,向CMOS电平信号输出端子111输出VDD端子电压的高电平信号。
然后,若从上述周围较亮的状态,或者有光信号入射或者周围进一步变亮,从而使来自光电二极管101的电流急剧增加,则在流入NMOS晶体管102的电流增加到光电二极管101的电流为止的期间,NMOS晶体管102的漏极电压会上升。而且,NMOS晶体管102的漏极电压上升的期间,为控制电路103的控制被延迟的期间,因此在该期间,控制电路103的控制状态信号输出端子106的电压也成为NMOS晶体管102的漏极电压。因而,在上述期间,输出端子104成为NMOS晶体管102的漏极电压的高电平信号,向CMOS电平信号输出端子111输出GND端子电压的低电平信号。
此外,自有光信号入射或周围急剧变亮之后,若经过一段时间,则在NMOS晶体管102中使急剧增加的光电二极管101的电流增加量的电流流过。因此,必然会回到上述那样的、有光信号入射或者周围急剧变亮之前的状态。
此外,因有光信号入射或者周围进一步变亮而增加的NMOS晶体管102的漏极电压,上升到VDD端子电压电平时,输出端子104的信号成为CMOS电平信号,因此显然也不需要电平移位电路。
如以上所述,第一实施方式的受光电路中,使瞬态变化的光电二极管的电流流入电阻值对于瞬态变化的电流而言非常高的NMOS晶体管,因此受光灵敏度升高。此外,该NMOS晶体管能制作在IC内部,因此能省略外带部件,相应地,能小型化且实现成本降低。而且,输出端子的电压成为GND端子电压,因此次级的输入电路的结构能够用简单且不会有消耗电流恒定地流过的电平移位电路等构成。因而,能够将次级的输入电路小型化并且也没有恒定的消耗电流。
<第二实施方式>
图2是表示第二实施方式的受光电路的概略电路图。
如图2所示,结构与图1所示的第一实施方式的受光电路大致相同。此外,不同点仅在于,本发明的第一实施方式中,构成为光电二极管101的N型端子与VDD端子连接,而在本发明的第二实施方式中,光电二极管101的N型端子与GND端子连接。
此外,连接也除了上述的光电二极管101的连接以外,是与本发明的第一实施方式相同的连接。
而且,动作也是与图1所示的本发明的第一实施方式大致相同的动作,不同点在于,NMOS晶体管102的漏极电压在本发明的第一实施方式中,有时会上升到VDD端子电压附近,而在本发明的第二に实施方式中,只上升到光电二极管101的发电电压。因此,在本发明的第二实施方式中,从控制电路103的控制状态信号输出端子106输出的控制状态信号的电压也成为光电二极管101的发电电压以下。因而,构成为当需要输出比该发电电压高的CMOS电平信号时,需要电平移位电路108。
如以上所述,在上述第一实施方式的受光电路中,光电二极管的电流会从VDD端子流入GND端子,因此光电二极管的电流成为该受光电路的消耗电流。因此,在周围较亮的情况下,该光电二极管的电流增多,其结果,消耗电流也会增多。但是,在上述第二实施方式的受光电路中,由于使用光电二极管的发电电流,所以光电二极管的电流不会从VDD端子流入GND端子。此外,电平移位电路也在入射光量没有变化的情况下,向输入端子输入GND端子电压,因此完全不消耗消耗电流。因而,在第二实施方式的受光电路中,除了上述第一实施方式的受光电路的特征以外,还具有几乎不消耗消耗电流的特征。
以下,示出具体的电路例,说明控制电路103的详细结构和动作。
图3是表示一例用于受光电路的控制电路103的电路图。控制电路103具备:电阻元件301;P沟道型MOS晶体管(以后简称为PMOS晶体管)302、303;恒流电路304、305;和电容306。此外,流过恒流电路304和恒流电路305的电流为相同值。此外,构成为与PMOS晶体管303相比PMOS302的K值小。
电阻元件301的一个端子与输入端子105连接,另一端子与控制端子107连接。PMOS晶体管302的漏极与恒流电路304的电流流入端子和控制状态信号输出端子106连接,栅极与PMOS晶体管303的栅极、漏极、和恒流电路305的电流流入端子连接,源极与输入端子105连接。PMOS晶体管303的源极与控制端子107连接。恒流电路304、305的电流流出端子与GND端子连接。电容306的一个端子与控制端子107连接,另一端子与GND端子连接。
如上述那样构成的控制电路,进行如下动作而检测所输入的电流变化。
首先,说明从输入端子105流入恒流电路304和305的合计电流值的情况。在电阻元件301发生恒流电路305的电流产生的ΔV。因此,与PMOS晶体管303的源极和栅极间的电位差相比,PMOS晶体管302的源极与栅极间电位差高ΔV。但是,PMOS晶体管302使K值小于PMOS晶体管303,因此,即便源极与栅极间电压上升该ΔV,流过的漏极电流也比PMOS晶体管303少。因而,由于恒流电路304的恒流值多于流过PMOS晶体管302的漏极电流,所以控制状态信号输出端子106成为GND端子电压的低电平信号。
接着,对来自输入端子105的电流急剧增加的情况进行说明。输入端子105的电压因急剧增加的电流而一下子增加,但控制端子107的电压因有电容306而不会急剧增加。因此,PMOS晶体管302的源极与栅极间电位差更高于PMOS晶体管303的源极与栅极间的电位差。因而,流过PMOS晶体管302的漏极电流更多于PMOS晶体管303的漏极电流。因而,流过PMOS晶体管302的漏极电流多于恒流电路304的恒流值,控制状态信号输出端子106上升到输入端子105的电压。
然后,经过一段时间时,控制端子107的电压上升,如果上升到使NMOS晶体管102的漏极电流增加到来自输入端子105的电流增加量的电压,则再次返回到从输入端子105流入恒流电路304和305的合计电流值的情况。
如以上所述的那样,图3所示的控制电路,在输入端子电压被控制在所希望的电压的状态下,从控制状态信号输出端子输出GND端子电压的低电平信号。此外,在从输入端子流入的电流急剧增加而输入端子电压的控制延迟的情况下,输入端子电压的高电平信号从控制状态信号输出端子输出。
此外,在图3所示的第一或第二实施方式中使用的控制电路中,使恒流电路304和305的恒流值相同,并使PMOS晶体管302和303的K值为不同的值,从而调整检测电流值。但是,显然也可以为使PMOS晶体管302和303的K值相同,并使恒流电路304和305的恒流值为不同的值,从而调整检测电流值的方法。
图4是表示另一例用于受光电路的控制电路的电路图。如图4所示,具备:恒流电路402、409;NMOS晶体管403、405、407、408;PMOS晶体管401、404、406;和电容306。此外,构成为使PMOS晶体管401的K值小于PMOS晶体管406的K值,而且,使PMOS晶体管404的K值小于PMOS晶体管401的K值。此外,构成为使恒流电路402的恒流值为流过NMOS晶体管403的漏极电流值的2倍。而且,构成为在NMOS晶体管403、405、407中反射相同的电流。
恒流电路409的电流流入端子与输入端子105连接,电流流出端子与节点N1连接。PMOS晶体管401中,漏极与恒流电路402的电流流入端子连接,栅极与PMOS晶体管404的栅极和PMOS晶体管406的栅极和漏极连接,源极与输入端子105连接。恒流电路402的电流流出端子与NMOS晶体管403的漏极和控制端子107连接。PMOS晶体管404中,漏极与NMOS晶体管405的漏极和控制状态信号输出端子106连接,源极与输入端子105连接。PMOS晶体管406的源极与节点N1连接。节点N1与NMOS晶体管408的漏极和NMOS晶体管408、407、405、403的栅极连接。NMOS晶体管408、407、405、403的源极与GND端子连接。电容306的一个端子与控制端子107连接,另一端子与GND端子连接。
首先,对从输入端子105流入的电流上没有变动时的动作进行说明。控制端子107的电压被控制在所希望的值,且NMOS晶体管102的漏极电流得到控制。在该情况下,使PMOS晶体管401与NMOS晶体管403的漏极电流相同。即,控制输入端子105的电压为稍高于节点N1的状态,以使PMOS晶体管406和PMOS晶体管401的漏极电流相同。但是,由于K值比PMOS晶体管401小,所以PMOS晶体管404的漏极电流少于NMOS晶体管405的漏极电流。因而,控制状态信号输出端子106输出GND端子电压。
接着,对从输入端子105流入的电流急剧增加时的动作进行说明。虽然输入端子105的电压一下子上升,但控制端子107的电压因存在恒流电路402和电容306而不会急剧增加。因此,输入端子105的电压成为上升后的状态,直至NMOS晶体管102的漏极电流增加到该增加的输入端子105的电流量为止。因而,暂时持续PMOS晶体管401、404全导通的状态,在该期间流过PMOS晶体管404的漏极电流多于流过NMOS晶体管405的漏极电流,因此控制状态信号输出端子106输出输入端子105的电压。
然后经过一段时间时,控制端子107的电压上升,如果上升到使NMOS晶体管102的漏极电流增加到来自输入端子105的电流增加量为止,则会再次返回到来自上述输入端子105的流入电流没有变动时的状态。
如以上所述的那样,图4所示的控制电路103,通过与图3所示的控制电路103不同的结构,能够实现完全相同的功能。而且,对于图3所示的电阻元件301而言,图4所示的恒流电路409的等效的电阻值非常高,因此灵敏度相对于输入端子105的电流变化而言上升。此外,与图3所示的电阻元件301相比,图4所示的恒流电路409的相同电阻值时的占有面积较小。因而,与图3所示的控制电路相比,图4所示的控制电路在以相同的性能设计的情况下,能够降低成本。
<第三实施方式>
图5是表示第三实施方式的受光电路的概略电路图。
如图5所示,具备:光电二极管101;NMOS晶体管102;低通滤波器501;电阻元件502;电容元件503;检测电路504;输出端子104;电平移位电路108;和CMOS电平信号输出端子111。
光电二极管101中,N型端子与VDD端子连接,P型端子与NMOS晶体管102的漏极连接。NMOS晶体管102的源极与GND端子连接。低通滤波器501中,输入端子505与NMOS晶体管102的漏极连接,输出端子506与NMOS晶体管102的栅极连接。电阻元件502和电容元件105在光电二极管101的P型端子与GND端子之间被串联连接。检测电路504中,第一输入端子507和第二输入端子509与电阻元件104的两端连接,延迟状态信号输出端子508与输出端子104连接。电平移位电路108中,输入端子109与输出端子104连接,输出端子110与CMOS电平信号输出端子111连接。此外,虽然未作图示,但从电源向VDD端子供给正电压,从电源向GND端子供给基准电压。
光电二极管101利用光电转换特性,供给与所入射的光量对应的电流。NMOS晶体管102使来自光电二极管101的电流从漏极流入源极。低通滤波器501只使从输入端子505输入的NMOS晶体管102的漏极电压的DC分量向输出端子506输出。由电阻元件502与电容元件503构成低通滤波器,该低通滤波器能够使比低通滤波器501高的频率的AC分量通过。检测电路504利用第一输入端子507和第二输入端子509检测发生在电阻元件502的两端子间的电压,并将该检测结果从延迟状态信号输出端子508输出。然后,电平移位电路108将从输入端子109输入的信号转换为CMOS电平信号,将该转换后的CMOS电平信号从输出端子110输出。
此外,从检测电路504的延迟状态信号输出端子508输出的信号,在电阻元件502的两端子的电压小于既定电平的情况下,输出GND端子电压的低电平信号,在既定电平以上的情况下,输出NMOS晶体管102的漏极电压的高电平信号。
如上述那样构成的受光电路,进行如下动作而检测所入射的光量的变化。
首先,对周围较暗时的动作进行说明。在光电二极管101中不会流过恒定的电流,因此NMOS晶体管102的漏极大致成为GND端子电压。因此,低通滤波器501的输入端子505大致成为GND端子电压。因而,NMOS晶体管102的栅极大致成为GND端子,NMOS晶体管102截止。此外,NMOS晶体管102的漏极大致成为GND端子电压,因此检测电路504的延迟状态信号输出端子508,与检测条件无关地输出GND端子电压的低电平信号。因而,向输出端子104输出GND端子电压的低电平信号,所以向CMOS电平信号输出端子111输出VDD端子电压的高电平信号。
然后,如果从上述周围较暗的状态,或者入射光信号或者周围急剧变亮,而使来自光电二极管101的电流急剧流出,则NMOS晶体管102的漏极电压上升,直至流入NMOS晶体管102的电流增加到来自光电二极管101的电流为止的期间。然后,在NMOS晶体管102的漏极电压上升的期间,在电阻元件502的两端子间产生电压,因此检测电路504判断为在电阻元件502两端子间产生既定电平以上的电压。因而,向检测电路504的延迟状态信号输出端子508输出NMOS晶体管102的漏极电压的高电平信号。因而,在上述期间中,输出端子104成为NMOS晶体管102的漏极电压的高电平信号,向CMOS电平信号输出端子111输出GND端子电压的低电平信号。
接着,对周围较亮时的动作进行说明。由于在光电二极管101流过恒定的电流,所以NMOS晶体管102的漏极被控制在比NMOS晶体管102的阈值稍高的电压。而且,在该情况下,NMOS晶体管102的漏极电压不会变化,因此在电阻元件502的两端子间不会产生电压。因而,检测电路504判断为电阻元件502的两端子间的电压小于既定电平,向延迟状态信号输出端子508输出GND端子电压的低电平信号。因而,在上述期间中,输出端子104成为GND端子电压的低电平信号,向CMOS电平信号输出端子111输出VDD端子电压的高电平信号。
然后,如果从上述周围较亮的状态,或者入射光信号,或者周围进一步变亮,从而使来自光电二极管101的电流急剧增加,则NMOS晶体管102的漏极电压上升,直至流入NMOS晶体管102的电流增加到光电二极管101的电流为止的期间。然后,在NMOS晶体管102的漏极电压上升的期间,在电阻元件502的两端子间产生电压,因此检测电路504判断为在电阻元件502两端子间产生既定电平以上的电压。因而,在检测电路504的延迟状态信号输出端子508上,被输出NMOS晶体管102的漏极电压的高电平信号。因而,在上述期间中,输出端子104成为NMOS晶体管102的漏极电压的高电平信号,并向CMOS电平信号输出端子111输出GND端子电压的低电平信号。
此外,自入射光信号或者周围急剧变亮后,经过一段时间时,经由电阻元件502而对电容元件503进行充电,因此在电阻元件502的两端子间产生的电压越来越低,马上成为无电压。然后,再经过时间时,成为在NMOS晶体管102中流过急剧增加的光电二极管101的电流增加量的电流,因此显然返回到如上所述的、或者入射光信号或者周围急剧变亮之前的状态。
此外,或者入射光信号,或者周围进一步变亮,而增加的NMOS晶体管102的漏极电压,在上升到VDD端子电压电平为止的情况下,输出端子104的信号成为CMOS电平信号,因此显然不需要电平移位电路。
如以上所述的那样,上述的第一和第二实施方式的受光电路中,构成为如果在能够使NMOS晶体管中流过因光量的增加而急剧增加的光电二极管的光电流为止的时间,NMOS晶体管的漏极和栅极的电压差上升到既定电压以上,就检测出有所希望的光量变化的情况。但是,使因光量的增加而急剧地增加的光电二极管的光电流能在NMOS晶体管中流过为止的时间,随着流过NMOS晶体管的电流而会发生变化。例如,在周围较亮的情况下,流过光电二极管的电流较多,在流过NMOS晶体管的电流较多的情况下,该时间变得非常短。这是因为随着流过NMOS晶体管的电流增加,以所希望量增加NMOS晶体管的电流所需要的栅极电压的上升量变小的缘故。即,由于该上升量较少,所以NMOS晶体管的电流迅速增加。因而,在周围较亮的情况下,为使因光量的增加而急剧增加的光电二极管的光电流流过NMOS晶体管为止的时间变得非常短。因此,NMOS晶体管的漏极与栅极的电压差的上升量也变小。因而,在周围较亮的情况下,为使NMOS晶体管的漏极与栅极的电压差上升到既定电压以上,需要更大的光量变化。即,在本发明的第一和第二实施方式中,存在随着周围的亮度而检测的光量变化量会发生变化的问题。因此,在设定为即便周围较暗的情况下也不会检测因有人横过、或者人的手指靠近、或窗帘随风摇动等而发生的较慢且较少的光量变化时,存在周围较亮的情况下,只能检测非常大的光量变化的课题。
为了解决上述课题,有这样的方法:响应上述NMOS晶体管的漏极电流,校正所检测的上述NMOS晶体管的漏极与栅极的电压差。但是,该方法会使电路构成变得复杂。
于是,第三实施方式的受光电路,构成为不是检测NMOS晶体管102的漏极与栅极的电压差,而是检测由另外设置的电阻元件502和电容元件503构成的低通滤波器的、电阻元件502的两端子间的电压差。此外,构成为使由电阻元件502和电容元件503构成的低通滤波器的能够通过的频率高于低通滤波器501的能够通过的频率。而且,构成为能够使因有人横过、或人的手指靠近、或窗帘随风摇动等而发生的光量变化产生的较慢的频率的电压变化,通过由电阻元件502和电容元件503构成的低通滤波器。
通过上述构成,在本发明的第三实施方式中,除了上述本发明的第一实施方式的特征以外,还能具有不依赖周围的亮度而能够检测一定的光量变化的特征。即,在本发明的第三实施方式中,除了上述本发明的第一实施方式的特征以外,不会检测因有人横过、或人的手指靠近、或窗帘随风摇动等而发生的光量变化,而能够具有即便周围的亮度发生变化也能检测一定的光量变化的特征。
<第四实施方式>
图6是表示第四实施方式的受光电路的概略电路图。
第四实施方式的受光电路,构成为与图5所示的第三实施方式的受光电路大致相同。此外,不同点仅在于,本发明的第三实施方式构成为光电二极管101的N型端子与VDD端子连接,而本发明的第四实施方式中光电二极管101的N型端子与GND端子连接。
此外,除了上述的光电二极管101的连接以外,连接也是与图5所示的本发明的第三实施方式相同的连接。
而且,动作也是与本发明的第三实施方式大致相同的动作,不同点在于,NMOS晶体管102的漏极电压在图5所示的本发明的第三实施方式中,有上升到VDD端子电压附近的情况,而在本发明的第四实施方式中,只上升到光电二极管101的发电电压。因此,在本发明的第四实施方式中,从输出端子104输出的高电平信号不会成为光电二极管101的发电电压以上。因而,构成为在需要输出比该发电电压高的CMOS电平信号的情况下,需要电平移位电路108。
如以上所述的那样,在第三实施方式的受光电路中,光电二极管的电流会从VDD端子流入GND端子,因此光电二极管的电流成为该受光电路的消耗电流。因此,在周围较亮的情况下,该光电二极管的电流变多,其结果消耗电流也会增多。但是,在第四实施方式的受光电路中,采用光电二极管的发电电流,因此光电二极管的电流不会从VDD端子流入GND端子。此外,电平移位电路也在入射光量中没有变化时,由于GND端子电压向输入端子输入,所以完全不会有消耗电流消耗。因而,第四实施方式的受光电路除了所述第三实施方式的受光电路的特征以外,还具有几乎不会有消耗电流消耗的特征。
以下,示出具体的电路例,说明低通滤波器501的详细结构。图7是表示一例用于受光电路的低通滤波器501的电路图。如图7所示,低通滤波器501具备电阻元件701和电容元件702。
电阻元件701的一个端子与输入端子505连接,另一端子与输出端子506连接。电容元件702的一个端子与输出端子506连接,另一端子与GND端子连接。此外,由于是采用一般的电阻元件和电容元件的低通滤波器的构成,所以省略动作的说明。
以下,示出具体的电路例,说明检测电路504的详细结构和动作。
图8是表示一例用于受光电路的检测电路的电路图。如图8所示,检测电路504包括PMOS晶体管801、802和恒流电路803、804。此外,流过恒流电路803和恒流电路804的电流为相同值。此外,构成为PMOS晶体管801的K值小于PMOS晶体管802的K值。
PMOS晶体管801中,漏极与恒流电路803的电流流入端子和延迟状态信号输出端子508连接,栅极与PMOS晶体管802的栅极、漏极、和恒流电路804的电流流入端子连接,源极与第一输入端子507连接。PMOS晶体管802的源极与第二输入端子509连接。恒流电路803、804的电流流出端子与GND端子连接。
首先,就对于第二输入端子509的电压而言,第一输入端子507的电压不会高达既定电压以上时的动作进行说明。流过恒流电路803的电流大于流过PMOS晶体管801的漏极电流。因而,向延迟状态信号输出端子508输出GND端子电压的低电平信号。
接着,就对于第二输入端子509的电压而言,第一输入端子507的电压高达既定电压以上时的动作进行说明。流过PMOS晶体管801的漏极电流大于流过恒流电路803的电流。因而,向延迟状态信号输出端子508输出对第一输入端子507输入的电压电平的高电平信号。
此外,上述既定电压是从为使恒流电路803的电流流过而所必需的PMOS晶体管801的栅极与源极间电压减去流过恒流电路804的电流的PMOS晶体管802的栅极与源极间电压的值。流过恒流电路803和恒流电路804的电流值相同,由于PMOS晶体管801的K值小于PMOS晶体管802的K值,所以上述PMOS晶体管801的栅极与源极间电压成为比上述PMOS晶体管802的栅极与源极间电压高的电压。因而,上述既定电压为正值,相对于PMOS晶体管802的K值而言,PMOS晶体管801的K值越小,上述既定电压就越增加。
此外,第三或第四实施方式的检测电路,使恒流电路803和804的电流值相同,并使PMOS晶体管801和802的K值为不同值,从而调整上述既定电压值。但是,显然也可以使PMOS晶体管801和802的K值相同,并使恒流电路803和804的恒流值为不同值,从而能够调整上述既定电压值。
以下,示出具体的电路例,对电平移位电路108的详细结构和动作进行说明。
图9是表示一例用于受光电路的电平移位电路的电路图。
如图9所示,电平移位电路108具备NMOS晶体管902和恒流电路901。
NMOS晶体管902中,漏极与输出端子110和恒流电路901的电流流出端子连接,栅极与输入端子109连接,源极与GND端子连接。恒流电路901的电流流入端子与VDD端子连接。此外,虽然未作图示,但从电源向VDD端子供给正电压,并从电源向GND端子供给基准电压。
首先,在输入端子109的电压低且NMOS晶体管902的漏极电流少于流过恒流电路901的电流时,向输出端子110输出VDD端子电压。
接着,在输入端子109的电压高且NMOS晶体管502的漏极电流多于流过恒流电路901的电流时,向输出端子110输出GND端子电压。
此外,电平移位电路108的消耗电流在输入端子109为GND端子电压的情况下大致为零。因而,第一至第四实施方式的受光电路,在入射光量无变化的恒定状态下,电平移位电路108的消耗电流大致成为零。
图10是表示一例用于受光电路的恒流电路的电路图。图10所示的恒流电路由耗尽型NMOS晶体管132构成,且构成为漏极成为电流流入端子131,栅极和源极成为电流流出端子133。通过该构成,耗尽型NMOS晶体管132的源极与栅极间电压成为一定,因此如果在进行饱和动作的条件下,漏极电流成为恒流。因而,构成为从电流流入端子131向电流流出端子133流入恒流。
此外,在第一至第四实施方式的受光电路中,对采用光电二极管101的情况进行了说明,但采用具有LED或太阳能电池那样的光电转换特性的光电转换元件,显然也能得到相同的功能和特征。此外,将各NMOS晶体管的角色变更为各PMOS晶体管,并将各PMOS晶体管的角色变更为各NMOS晶体管的情况下,当然也能得到上述的功能和特征。而且,在使上述各恒流电路为用电流镜电路来反射某一恒流电路的恒流的情况下,显然也能得到相同的功能和特征。
附图标记说明
101光电二极管;102N沟道型MOS晶体管;103控制电路;104输出端子;108电平移位电路;111CMOS电平信号输出端子;501低通滤波器;504检测电路。

Claims (6)

1.一种受光电路,其特征在于,包括:
光电转换元件,使与入射光量对应的电流流过;
NMOS晶体管,漏极上被供给所述光电转换元件的电流;以及
控制电路,输入端子上被供给所述NMOS晶体管的漏极电压,通过控制信号来控制所述NMOS晶体管的栅极电压,
所述控制电路具备延迟电路,当所述NMOS晶体管的漏极电压变化时,输出与所述延迟电路的延迟量对应的控制状态输出信号,
所述受光电路输出所述控制状态输出信号作为所述入射光量的变化的检测信号。
2.如权利要求1所述的受光电路,其中所述延迟电路为低通滤波器。
3.一种受光电路,其特征在于,包括:
光电转换元件,使与入射光量对应的电流流过;
NMOS晶体管,漏极上被供给所述光电转换元件的电流;
第一延迟电路,控制所述NMOS晶体管的栅极电压,以使所述NMOS晶体管的漏极电压成为所希望的电压;以及
第二延迟电路,将所述NMOS晶体管的漏极电压延迟所希望时间后输出,
当所述NMOS晶体管的漏极电压变化时,输出与所述第二延迟电路的延迟量对应的延迟状态输出信号,
所述受光电路输出所述延迟状态输出信号作为所述入射光量的变化的检测信号。
4.如权利要求3所述的受光电路,其中所述第一和第二延迟电路为低通滤波器。
5.如权利要求1至4中任一项所述的受光电路,其特征在于,所述光电转换元件为PN二极管,P型端子与所述NMOS晶体管的漏极连接,N型端子与VDD端子连接。
6.如权利要求1至4中任一项所述的受光电路,其特征在于,所述光电转换元件为PN二极管,P型端子与所述NMOS晶体管的漏极连接,N型端子与GND端子连接。
CN201110127062.5A 2010-05-06 2011-05-06 受光电路 Expired - Fee Related CN102346068B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2010106328 2010-05-06
JP2010-106328 2010-05-06
JP2010-251817 2010-11-10
JP2010251817 2010-11-10

Publications (2)

Publication Number Publication Date
CN102346068A true CN102346068A (zh) 2012-02-08
CN102346068B CN102346068B (zh) 2015-02-25

Family

ID=44901385

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201110127062.5A Expired - Fee Related CN102346068B (zh) 2010-05-06 2011-05-06 受光电路

Country Status (5)

Country Link
US (1) US8536673B2 (zh)
JP (1) JP5804757B2 (zh)
KR (1) KR101756482B1 (zh)
CN (1) CN102346068B (zh)
TW (1) TWI491855B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103325236A (zh) * 2012-03-22 2013-09-25 精工电子有限公司 设备识别装置以及遥控器系统
CN104422528A (zh) * 2013-08-29 2015-03-18 精工电子有限公司 红外线检测装置

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6218404B2 (ja) * 2013-03-18 2017-10-25 エスアイアイ・セミコンダクタ株式会社 受光回路

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0983452A (ja) * 1995-09-14 1997-03-28 Seiko Instr Inc 受光回路
US5734300A (en) * 1996-05-17 1998-03-31 Lucent Technologies, Inc. Optical receiver preamplifier dynamic range enhancing circuit and method
US20030053498A1 (en) * 2001-09-18 2003-03-20 Hiroshi Hamasaki Semiconductor laser device
CN1989715A (zh) * 2004-07-22 2007-06-27 浜松光子学株式会社 光检测器
CN101107499A (zh) * 2005-10-11 2008-01-16 罗姆股份有限公司 电流检测电路、以及使用了它的受光装置和电子设备
CN101142468A (zh) * 2005-03-14 2008-03-12 浜松光子学株式会社 光检测电路

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0397303A (ja) * 1989-09-11 1991-04-23 Sumitomo Electric Ind Ltd 増幅装置
JPH05299999A (ja) * 1992-04-24 1993-11-12 Opt Kk 受光回路
DE4436553A1 (de) * 1994-10-13 1996-04-18 Philips Patentverwaltung Stromversorgungseinrichtung
US6130713A (en) * 1997-06-27 2000-10-10 Foveonics, Inc. CMOS active pixel cell with self reset for improved dynamic range
JP3437917B2 (ja) * 1997-09-26 2003-08-18 シャープ株式会社 受光増幅装置
JP2000353924A (ja) * 1999-06-11 2000-12-19 Seiko Instruments Inc 受光回路
JP3717718B2 (ja) * 1999-08-06 2005-11-16 シャープ株式会社 受光装置
JP3584220B2 (ja) * 2001-06-28 2004-11-04 ユーディナデバイス株式会社 半導体増幅回路
JP4772793B2 (ja) * 2005-07-26 2011-09-14 株式会社アドバンテスト 光受信装置、試験装置、光受信方法、試験方法、テストモジュール、及び半導体チップ
JP2008182529A (ja) * 2007-01-25 2008-08-07 Toshiba Corp 光受信回路および光結合装置
KR101479984B1 (ko) * 2007-12-27 2015-01-13 삼성디스플레이 주식회사 조도 감지 장치 및 이를 포함하는 표시 장치
WO2009124592A1 (de) * 2008-04-10 2009-10-15 Memminger-Iro Gmbh Umgebungslichtunempfindlicher optischer fadensensor

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0983452A (ja) * 1995-09-14 1997-03-28 Seiko Instr Inc 受光回路
US5734300A (en) * 1996-05-17 1998-03-31 Lucent Technologies, Inc. Optical receiver preamplifier dynamic range enhancing circuit and method
US20030053498A1 (en) * 2001-09-18 2003-03-20 Hiroshi Hamasaki Semiconductor laser device
CN1989715A (zh) * 2004-07-22 2007-06-27 浜松光子学株式会社 光检测器
CN101142468A (zh) * 2005-03-14 2008-03-12 浜松光子学株式会社 光检测电路
CN101107499A (zh) * 2005-10-11 2008-01-16 罗姆股份有限公司 电流检测电路、以及使用了它的受光装置和电子设备

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103325236A (zh) * 2012-03-22 2013-09-25 精工电子有限公司 设备识别装置以及遥控器系统
CN104422528A (zh) * 2013-08-29 2015-03-18 精工电子有限公司 红外线检测装置

Also Published As

Publication number Publication date
TWI491855B (zh) 2015-07-11
US20110272749A1 (en) 2011-11-10
CN102346068B (zh) 2015-02-25
JP2012120145A (ja) 2012-06-21
TW201231943A (en) 2012-08-01
KR101756482B1 (ko) 2017-07-10
US8536673B2 (en) 2013-09-17
KR20110123215A (ko) 2011-11-14
JP5804757B2 (ja) 2015-11-04

Similar Documents

Publication Publication Date Title
US8513892B2 (en) Illuminance sensor, and electronic equipment and semiconductor device using the same
CN102299704B (zh) 使用光传感器的非接触式传感器
CN108519151B (zh) 光检测电路、光检测方法和光检测装置
CN102261953B (zh) 照度传感器
CN102346068A (zh) 受光电路
CN104062005A (zh) 受光电路
CN104062643B (zh) 受光电路
CN109738065A (zh) 一种快速光强跟踪能力的血氧检测芯片
CN107484293A (zh) 大功率led光衰补偿集成电路
Rajendran et al. Automated environment aware nW FOCV—MPPT controller for self-powered IoT applications
CN101858784B (zh) 光检测电路和电子设备
CN208208306U (zh) 背光亮度随环境变化的电路
JP2021067636A (ja) 光センサ
CN202676727U (zh) 用于分段调光应用的运动传感器接口电路
JP2014116969A (ja) 光センサを用いた近接センサ

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20160323

Address after: Chiba County, Japan

Patentee after: DynaFine Semiconductor Co.,Ltd.

Address before: Chiba, Chiba, Japan

Patentee before: Seiko Instruments Inc.

CP01 Change in the name or title of a patent holder

Address after: Chiba County, Japan

Patentee after: ABLIC Inc.

Address before: Chiba County, Japan

Patentee before: DynaFine Semiconductor Co.,Ltd.

CP01 Change in the name or title of a patent holder
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20150225

CF01 Termination of patent right due to non-payment of annual fee