CN102340293A - 一种相位旋转器和时钟数据恢复装置 - Google Patents
一种相位旋转器和时钟数据恢复装置 Download PDFInfo
- Publication number
- CN102340293A CN102340293A CN2010102335694A CN201010233569A CN102340293A CN 102340293 A CN102340293 A CN 102340293A CN 2010102335694 A CN2010102335694 A CN 2010102335694A CN 201010233569 A CN201010233569 A CN 201010233569A CN 102340293 A CN102340293 A CN 102340293A
- Authority
- CN
- China
- Prior art keywords
- oxide
- output
- field effect
- metal
- effect transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/081—Details of the phase-locked loop provided with an additional controlled phase shifter
- H03L7/0812—Details of the phase-locked loop provided with an additional controlled phase shifter and where no voltage or current controlled oscillator is used
Abstract
本发明涉及集成电路设计领域,公开了一种相位旋转器和时钟数据恢复装置,只需要输入一路时钟信号,降低了相位旋转器的设计难度。本发明提供的相位旋转器包括:MOS场效应管M1至M8,偏置电压选择模块,第一、第二延时电路,通过控制信息控制偏置电压选择模块输出一个N位控制信号,N位控制信号的每一位分别连接一个M7的栅极,通过第二输出端输出一个M位控制信号,M位控制信号的每一位分别连接一个M8的栅极,使得相位旋转器能够通过控制信息选择M7以及M8的导通个数实现相位旋转。
Description
技术领域
本发明涉及集成电路设计领域,具体涉及一种相位旋转器和时钟数据恢复装置。
背景技术
在背板SERDES(串行并行转换电路)应用或者部分光口SERDES应用中,出于减小面积和降低功耗的考虑,SERDES中的CDR(时钟数据恢复)不再采用双环结构,而是采用相位旋转器的方式实现数据恢复。相对于采用双环结构的CDR,在SERDES中采用相位旋转器的CDR有如下优点:可以使TX侧与RX侧共用一个PLL(锁相环),可以在SERDES中只用一个clock slice时钟段来驱动多路data slice数据段,大大降低了SERDES的功耗和减小了SERDES的面积。
现有通用的相位旋转器通常有如下两种:采用多相时钟实现的相位旋转器以及采用正交时钟实现的相位旋转器。
如图1所示,为采用多相时钟实现的相位旋转器的结构图,该结构输入多相时钟,并利用得到的反馈信号进行编码控制,再进行一种类似FIR的运算,从而获得需要的相位时钟。该结构的缺点在于:需要输入多相时钟,并且需要较多的SW(short for sum and weight)单元,增大了相位旋转器功耗与面积,而且众多SW的严格匹配实现起来比较困难。
如图2所示,为采用正交时钟实现的相位旋转器的结构图,该结构采用数字控制移相实现相位旋转。缺点在于:相位旋转器中需要PLL输入正交时钟,会增加相位旋转器的面积和功耗,并且增加了相位旋转器的设计难度。
发明内容
本发明提供一种相位旋转器和时钟数据恢复装置,只需要输入一路时钟信号,降低了相位旋转器的设计难度。
一种相位旋转器,包括:
第一MOS场效应管(M1),漏极通过第一电阻(R1)连接电源Vcc输入端,并连接第二时钟信号负输出端CLKN_rotate,栅极连接第一时钟信号正输入端CLKP;
第五MOS场效应管(M5),漏极连接到第一MOS场效应管(M1)的源极,栅极连接到偏置电压Vref输入端,源极接地Vss;
N个第七MOS场效应管(M7),每一个第七MOS场效应管(M7)的漏极连接第一MOS场效应管(M1)的源极,源极接地Vss,N为大于0的整数;
第二MOS场效应管(M2),漏极通过第二电阻(R2)连接电源Vcc输入端,并连接第二时钟信号正输出端CLKP_rotate,栅极连接第一时钟信号负输入端CLKN,源极连接到第一MOS场效应管(M1)的源极;
第三MOS场效应管(M3),漏极连接第二时钟信号负输出端CLKN_rotate,栅极通过第一延时电路连接第一时钟信号正输入端CLKP;
第六MOS场效应管(M6),漏极连接到第三MOS场效应管(M3)的源极,栅极连接到偏置电压Vref输入端,源极接地Vss;
M个第八MOS场效应管(M8),每一个第八MOS场效应管(M8)的漏极连接MOS场效应管(M3)的源极,源极接地Vss,M为大于0的整数;
第四MOS场效应管(M4),漏极连接到第二时钟信号正输出端CLKP_rotate,栅极通过第二延时电路连接第一时钟信号负输入端CLKN,源极连接到第三MOS场效应管(M3)的源极;
偏置电压选择模块,第一输入端连接偏置电压Vref输入端,第二输入端接收控制信息,并根据控制信息通过第一输出端输出一个N位控制信号,N位控制信号的每一位分别连接一个第七MOS场效应管(M7)的栅极,通过第二输出端输出一个M位控制信号,M位控制信号的每一位分别连接一个第八MOS场效应管(M8)的栅极。
较佳地,M和N相等,且所述偏置电压选择模块包括:N个偏置电压选择子模块,每一个偏置电压选择子模块包括:
第一子输入端、第二子输入端、第一子输出端和第二子输出端,其中:
第一子输入端连接偏置电压Vref输入端,第二子输入端连接控制信息输入端;
第一子输出端输出第一控制信号中的一位,第二子输出端输出第二控制信号中的一位;
偏置电压选择子模块用于根据控制信息,控制第一子输出端和第二子输出端中的一个输出偏置电压Vref,另一个输出0。
较佳地,所述第一延时电路包括:
第三电阻(R3),一端连接第一时钟信号正输入端CLKP,另一端连接MOS场效应管(M3)的栅极;
第一电容(C1),一端连接MOS场效应管(M3)的栅极,另一端接地Vss;
较佳地,所述第二延时电路包括:
第四电阻(R4),一端连接在第一时钟信号负输入端CLKN,另一端连接MOS场效应管(M4)的栅极;
第二电容(C2),一端连接MOS场效应管(M4)的栅极,另一端接地Vss。
较佳地,所述第一电阻(R1)和第二电阻(R2)阻值相等。
一种时钟数据恢复装置,包括相位旋转器,其中,所述相位旋转器包括:
第一MOS场效应管(M1),漏极通过第一电阻(R1)连接电源Vcc输入端,并连接第二时钟信号负输出端CLKN_rotate,栅极连接第一时钟信号正输入端CLKP;
第五MOS场效应管(M5),漏极连接到第一MOS场效应管(M1)的源极,栅极连接到偏置电压Vref输入端,源极接地Vss;
N个第七MOS场效应管(M7),每一个第七MOS场效应管(M7)的漏极连接第一MOS场效应管(M1)的源极,源极接地Vss,N为大于0的整数;
第二MOS场效应管(M2),漏极通过第二电阻(R2)连接电源Vcc输入端,并连接第二时钟信号正输出端CLKP_rotate,栅极连接第一时钟信号负输入端CLKN,源极连接到第一MOS场效应管M1的源极;
第三MOS场效应管(M3),漏极连接第二时钟信号负输出端CLKN_rotate,栅极通过第一延时电路连接第一时钟信号正输入端CLKP;
第六MOS场效应管(M6),漏极连接到第三MOS场效应管(M3)的源极,栅极连接到偏置电压Vref输入端,源极接地Vss;
M个第八MOS场效应管(M8),每一个第八MOS场效应管(M8)的漏极连接MOS场效应管(M3)的源极,源极接地Vss,M为大于0的整数;
第四MOS场效应管(M4),漏极连接到第二时钟信号正输出端CLKP_rotate,栅极通过第二延时电路连接第一时钟信号负输入端CLKN,源极连接到第三MOS场效应管(M3)的源极;
偏置电压选择模块,第一输入端连接偏置电压Vref输入端,第二输入端接收控制信息,并根据控制信息通过第一输出端输出一个N位控制信号,N位控制信号的每一位分别连接一个第七MOS场效应管(M7)的栅极,通过第二输出端输出一个M位控制信号,M位控制信号的每一位分别连接一个第八MOS场效应管(M8)的栅极。
较佳地,所述数据恢复装置还包括:
D触发器,时钟信号输入端连接相位旋转器输出端,用于接收相位旋转器输出的第二时钟信号CLK_rotate,数据输入端用于接收输入数据,并根据第二时钟信号CLK_rotate采集输入数据,并通过数据输出端输出采集数据;
分接器,其串行数据输入端连接D触发器的数据输出端,其分频时钟输入端连接相位旋转器的输出端,用于对相位旋转器输出的第二时钟信号CLK_rotate进行分频并通过分频时钟输出端输出分频第二时钟信号,对D触发器输出的采集数据进行串并转换并通过并行数据输出端输出并行采集数据;
相位检测单元,其并行数据输入端连接分接器的并行数据输出端,高速时钟信号输入端连接分接器的分频时钟输出端,其控制信息输出端连接相位旋转器的控制信息输入端,用于接收分接器输入的分频第二时钟信号以及并行采集数据,对并行采集数据进行处理后确定是否和输入数据相同,若相同,则输出的控制信息不变,若不同,则根据分频第二时钟信号和输入数据的相位差调整控制信息并输出。
较佳地,M和N相等,且所述偏置电压选择模块包括:N个偏置电压选择子模块,每一个偏置电压选择子模块模块包括:
第一子输入端、第二子输入端、第一子输出端和第二子输出端,其中:
第一子输入端连接偏置电压Vref输入端,第二子输入端连接控制信息输入端;
第一子输出端输出第一控制信号中的一位,第二子输出端输出第二控制信号中的一位;
偏置电压选择子模块用于根据控制信息,控制第一子输出端和第二子输出端中的一个输出偏置电压Vref,另一个输出0。
较佳地,所述第一延时电路包括:
第三电阻(R3),一端连接第一时钟信号正输入端CLKP,另一端连接MOS场效应管(M3)的栅极;
第一电容(C1),一端连接MOS场效应管(M3)的栅极,另一端接地Vss;或者
所述第二延时电路包括:
第四电阻(R4),一端连接在第一时钟信号负输入端CLKN,另一端连接MOS场效应管(M4)的栅极;
第二电容(C2),一端连接MOS场效应管(M4)的栅极,另一端接地Vss。
较佳地,所述第一电阻(R1)和第二电阻(R2)阻值相等。
本发明实施例提供的相位旋转器,只需要输入一路时钟信号,并根据控制信息能够控制输入时钟信号的相位旋转。采用本发明的相位旋转器,只需要一路输入时钟信号,不需要输入多相时钟或者正交时钟,降低了相位旋转器的设计难度,相对现有的相位旋转器,功耗低且面积小。
附图说明
图1为现有技术采用多相时钟实现的相位旋转器的结构图;
图2为现有技术采用正交时钟实现的相位旋转器的结构图;
图3为本发明实施例提供的相位旋转器的具体结构图;
图4为偏置电压选择模块的具体结构图;
图5为偏置电压选择子模块电路结构图;
图6为延时电路Delay1的电路结构图;
图7为延时电路Delay2的电路结构图;
图8为本发明实施例提供的时钟数据恢复装置的结构图。
具体实施方式
基于现有的相位旋转器需要采用多相时钟或者正交时钟实现,使得相位旋转器的结构复杂,且设计难度大。
本发明实施例提供的相位旋转器,只需要一路输入时钟并采用控制信息控制时钟信号的相位旋转,不需要采用多相时钟或者正交时钟,降低了相位旋转器的规模及设计难度,相对现有的相位旋转器,较易实现,并且功耗低、面积小。
本发明实施例提供一种相位旋转器,如图3所示,包括:
第一MOS场效应管M1,漏极通过第一电阻R1连接电源Vcc输入端,并连接第二时钟信号负输出端CLKN_rotate,栅极连接第一时钟信号正输入端CLKP;
第五MOS场效应管M5,漏极连接到第一MOS场效应管M1的源极,栅极连接到偏置电压Vref输入端,源极接地Vss;
N个第七MOS场效应管M7,每一个第七MOS场效应管M7的漏极连接第一MOS场效应管M1的源极,源极接地Vss,N为大于0的整数;
第二MOS场效应管M2,漏极通过第二电阻R2连接电源Vcc输入端,并连接第二时钟信号正输出端CLKP_rotate,栅极连接第一时钟信号负输入端CLKN,源极连接到第一MOS场效应管M1的源极;
第三MOS场效应管M3,漏极连接第二时钟信号负输出端CLKN_rotate,栅极通过第一延时电路连接第一时钟信号正输入端CLKP;
第六MOS场效应管M6,漏极连接到第三MOS场效应管M3的源极,栅极连接到偏置电压Vref输入端,源极接地Vss;
M个第八MOS场效应管M8,每一个第八MOS场效应管M8的漏极连接MOS场效应管M3的源极,源极接地Vss,M为大于0的整数;
第四MOS场效应管M4,漏极连接到第二时钟信号正输出端CLKP_rotate,栅极通过第二延时电路连接第一时钟信号负输入端CLKN,源极连接到第三MOS场效应管M3的源极;
偏置电压选择模块,第一输入端连接偏置电压Vref输入端,第二输入端接收控制信息,并根据控制信息通过第一输出端输出一个N位控制信号,N位控制信号的每一位分别连接一个第七MOS场效应管M7的栅极,通过第二输出端输出一个M位控制信号,M位控制信号的每一位分别连接一个第八MOS场效应管M8的栅极。
其中控制信息可以用来控制M7及M8的导通个数,M7和M8的个数可以不同,导通个数也可以不同,具体的导通个数由控制信息确定。
其中,第一时钟信号正输入端CLKP、负输入端CLKN形成的差分信号即第一时钟信号CLK;第二时钟信号正输出端CLKP_rotate、第二时钟信号负输出端CLKN_rotate形成的差分信号即第二时钟信号CLK_rotate。
其中,电阻R1、R2的阻值相等。
因此,采用本发明实施例提供的相位旋转器,能够接收第一时钟信号CLK以及控制信息,并根据控制信息控制第一时钟信号CLK的相位旋转得到第二时钟信号CLK_rotate,并输出。
较佳地,M和N相等,即M7和M8的个数相等,并且如图4所示,偏置电压选择模块具体包括:
N个偏置电压选择子模块Vref_sel_i(0≤i≤N-1)41,每一个子模块的第一子输入端连接偏置电压Vref输入端,第二子输入端接收控制信息,第一子输出端输出第一控制信号中的一位,第二子输出端输出第二控制信号中的一位;
并且,偏置电压选择子模块,用于根据控制信息控制第一子输出端和第二子输出端中的一个输出偏置电压Vref,另一个输出0。
其中,控制信息可以为N个bit位的并行数据,例如Ctrl<N-1:0>,并且每一个子模块的第二子输入端分别接收控制信息中控制该子模块的一位控制信号;
例如:如果控制信息Ctrl<i>=1,其中0≤i≤N,则第一子输出端的第一输出信号Vref1<i>=Vref,第二子输出端的第二输出信号Vref2<i>=0;如果Ctrl<i>=0,其中0≤i≤N,则Vref1<i>=0,Vref2<i>=Vref。
其中,如图5所示,偏置电压选择子模块41具体包括:
第一反相器INV0,输入端用于接收控制信息中控制该子模块的信号,并对控制信息中控制该子模块的信号进行反相;
第二反相器INV1,输入端连接第一反相器INV0的输出端;
MOS场效应管M9,其源极连接偏置电压Vref,漏极连接第一输出端Vref1,栅极连接第二反相器INV1的输出端;
MOS场效应管M10,其源极接地Vss,漏极连接第一子输出端Vref1,栅极连接第一反相器INV0的输出端;
MOS场效应管M11,源极连接偏置电压Vref,漏极连接第二子输出端Vref2,栅极连接第一反相器INV0的输出端;
MOS场效应管M12,源极接地Vss,漏极连接第二输出端Vref2,栅极连接第二反相器INV1的输出端。
其中,对偏置电压子模块41的具体实现方法有多种,这里不再一一赘述。
较佳地,如图6所示,延时电路Delay1包括:
电阻R3,一端连接第一时钟信号正输入端CLKP,另一端连接MOS场效应管M3的栅极;
电容C1,一端连接MOS场效应管M3的栅极,另一端接地Vss。
延时时间为:
如图7所示,延时电路Delay2包括:
电阻R4,一端连接在第一时钟信号负输入端CLKN,另一端连接MOS场效应管M4的栅极;
电容C2,一端连接MOS场效应管M4的栅极,另一端接地Vss。
延时时间为:
延时电路Delay1、Delay2的具体实现方式可以有多种,这里不再一一赘述。
本发明实施例还提供一种应用该相位旋转器的时钟数据恢复装置,如图8所示,包括:
相位旋转器81,用于接收第一时钟信号CLK以及控制信息Ctrl,并根据控制信息Ctrl控制第一时钟信号CLK的相位旋转得到第二时钟信号CLK_rotate,并输出;
其中,相位旋转器的第二时钟信号正输出端CLKP_rotate、第二时钟信号负输出端CLKN_rotate共同构成相位旋转器的输出端;
D触发器82,时钟信号输入端连接相位旋转器输出端,用于接收相位旋转器输出的第二时钟信号CLK_rotate,数据输入端用于接收输入数据,并根据第二时钟信号CLK_rotate采集输入数据,并通过数据输出端输出采集数据;
分接器83,其串行数据输入端连接D触发器的数据输出端,其分频时钟输入端连接相位旋转器的输出端,用于对相位旋转器输出的第二时钟信号CLK rotate进行分频并通过分频时钟输出端输出分频第二时钟信号,对D触发器输出的采集数据进行串并转换并通过并行数据输出端输出并行采集数据;
相位检测单元84,其并行数据输入端连接分接器的并行数据输出端,高速时钟信号输入端连接分接器的分频时钟输出端,其控制信息输出端连接相位旋转器的控制信息输入端,用于接收分接器输入的分频第二时钟信号以及并行采集数据,对并行采集数据进行处理后确定是否和输入数据相同,若相同,则输出的控制信息不变,若不同,则根据分频第二时钟信号和输入数据的相位差调整控制信息并输出。
其中,相位旋转器接收的控制信息是由相位检测单元根据D触发器采集数据的正确性确定并调整的,若正确,则保持控制信息不变,若不正确,则根据分频第二时钟信号与输入数据的相位差确定第一输入时钟信号CLK应该旋转的相位,并确定M7及M8的导通个数,输出控制M7及M8导通个数的控制信息给相位旋转器。
采用本发明实施例提供的时钟数据恢复装置,只需要输入一路时钟信号,并且采用控制信息控制输入时钟信号的旋转,利用相位旋转后的时钟信号采集数据,并经相位检测单元判断采集的数据是否正确,若不正确,则相位检测单元调整控制信息,直到采集的数据正确,即实现了输入时钟锁定数据相位。且该装置中的相位旋转器,结构简单,只需要一路输入时钟信号,相对现有的相位旋转器,功耗低,面积小且容易实现。
本发明实施例中的所有MOS场效应管一般选择N型MOS场效应管,如果选择P型MOS场效应管,则只需要将偏置电压选择为Vref负的即可。
下面结合具体电路图3详细说明本发明的相位旋转器的数学原理,为了方便描述,在理论推导过程中以单端形式代替差分形式描述。
假设输入的CLKP为:
Vin=sin(ωt) (1)
经过延时电路Delay1延时后的时钟,即输入到M3栅极的时钟为:
其中,ω为输入时钟CLKP的频率;τ为延时电路Delay1的延迟时间。
经过M1的电流i1为:
i1=gm1*Vin (3)
其中,gm1为M1的跨导,gm1为:
K1为MOS场效应管M1的参数相关系数,和MOS场效应管M1自身的参数有关,ID1为MOS场效应管M1的静态工作点电流,ID5为MOS场效应管M5的静态工作点电流,ID7<j>为第j个导通的MOS场效应管M7的静态工作点电流,n为导通的MOS场效应管M7的个数;
因此:
经过M3的电流i3为:
i3=gm3*Vin_delay(7)
其中,gm3为M3的跨导,gm3为:
K3为MOS场效应管M3的参数相关系数,和MOS场效应管M3自身的参数有关,ID3为MOS场效应管M3的静态工作点电流,ID6为MOS场效应管M6的静态工作点电流,ID8<j>为第j个导通的MOS场效应管M8的静态工作点电流,m为导通的MOS场效应管M8的个数;
因此:
流经R1的电流
i=i1+i3 (11)
因此,输出的CLKN为:
令
则
其中
即输出时钟相位相对输入时钟相位改变θ,因此可以通过改变A、B的值来实现输入时钟的相位改变,由公式(5)、(6)可以确定,通过选择MOS场效应管M7的导通个数n以及MOS场效应管M8的导通个数m可以确定A、B的值。
本发明实施例的时钟数据恢复的实现过程为:接上电源后,会有一组初始控制信息输入给相位旋转器81,因此输入相位旋转器的时钟信号CLK会发生相位旋转得到第二时钟信号CLK_rotate,第二时钟信号CLK_rotate输入到D触发器,触发D触发器82对输入数据进行采集,并输出采集数据,采集数据以及第二时钟信号CLK_rotate经分接器83进行转换,并输入相位检测单元84,相位检测单元判断采集的数据是否正确,若正确,则保持控制信息不变,若不正确,则根据输入数据和分频第二时钟信号的相位差调整控制信息,直到采集的数据正确,即时钟能够锁定数据相位。
显然,本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样,倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内,则本发明也意图包含这些改动和变型在内。
Claims (10)
1.一种相位旋转器,其特征在于,包括:
第一MOS场效应管(M1),漏极通过第一电阻(R1)连接电源Vcc输入端,并连接第二时钟信号负输出端CLKN_rotate,栅极连接第一时钟信号正输入端CLKP;
第五MOS场效应管(M5),漏极连接到第一MOS场效应管(M1)的源极,栅极连接到偏置电压Vref输入端,源极接地Vss;
N个第七MOS场效应管(M7),每一个第七MOS场效应管(M7)的漏极连接第一MOS场效应管(M1)的源极,源极接地Vss,N为大于0的整数;
第二MOS场效应管(M2),漏极通过第二电阻(R2)连接电源Vcc输入端,并连接第二时钟信号正输出端CLKP_rotate,栅极连接第一时钟信号负输入端CLKN,源极连接到第一MOS场效应管(M1)的源极;
第三MOS场效应管(M3),漏极连接第二时钟信号负输出端CLKN_rotate,栅极通过第一延时电路连接第一时钟信号正输入端CLKP;
第六MOS场效应管(M6),漏极连接到第三MOS场效应管(M3)的源极,栅极连接到偏置电压Vref输入端,源极接地Vss;
M个第八MOS场效应管(M8),每一个第八MOS场效应管(M8)的漏极连接MOS场效应管(M3)的源极,源极接地Vss,M为大于0的整数;
第四MOS场效应管(M4),漏极连接到第二时钟信号正输出端CLKP_rotate,栅极通过第二延时电路连接第一时钟信号负输入端CLKN,源极连接到第三MOS场效应管(M3)的源极;
偏置电压选择模块,第一输入端连接偏置电压Vref输入端,第二输入端接收控制信息,并根据控制信息通过第一输出端输出一个N位控制信号,N位控制信号的每一位分别连接一个第七MOS场效应管(M7)的栅极,通过第二输出端输出一个M位控制信号,M位控制信号的每一位分别连接一个第八MOS场效应管(M8)的栅极。
2.如权利要求1所述的相位旋转器,其特征在于,M和N相等,且所述偏置电压选择模块包括:N个偏置电压选择子模块,每一个偏置电压选择子模块包括:
第一子输入端、第二子输入端、第一子输出端和第二子输出端,其中:
第一子输入端连接偏置电压Vref输入端,第二子输入端连接控制信息输入端;
第一子输出端输出第一控制信号中的一位,第二子输出端输出第二控制信号中的一位;
偏置电压选择子模块用于根据控制信息,控制第一子输出端和第二子输出端中的一个输出偏置电压Vref,另一个输出0。
3.如权利要求1或2所述的相位旋转器,其特征在于,所述第一延时电路包括:
第三电阻(R3),一端连接第一时钟信号正输入端CLKP,另一端连接MOS场效应管(M3)的栅极;
第一电容(C1),一端连接MOS场效应管(M3)的栅极,另一端接地Vss。
4.如权利要求1或2所述的相位旋转器,其特征在于,所述第二延时电路包括:
第四电阻(R4),一端连接在第一时钟信号负输入端CLKN,另一端连接MOS场效应管(M4)的栅极;
第二电容(C2),一端连接MOS场效应管(M4)的栅极,另一端接地Vss。
5.如权利要求1或2所述的相位旋转器,其特征在于,所述第一电阻(R1)和第二电阻(R2)阻值相等。
6.一种时钟数据恢复装置,包括相位旋转器,其特征在于,所述相位旋转器包括:
第一MOS场效应管(M1),漏极通过第一电阻(R1)连接电源Vcc输入端,并连接第二时钟信号负输出端CLKN_rotate,栅极连接第一时钟信号正输入端CLKP;
第五MOS场效应管(M5),漏极连接到第一MOS场效应管(M1)的源极,栅极连接到偏置电压Vref输入端,源极接地Vss;
N个第七MOS场效应管(M7),每一个第七MOS场效应管(M7)的漏极连接第一MOS场效应管(M1)的源极,源极接地Vss,N为大于0的整数;
第二MOS场效应管(M2),漏极通过第二电阻(R2)连接电源Vcc输入端,并连接第二时钟信号正输出端CLKP_rotate,栅极连接第一时钟信号负输入端CLKN,源极连接到第一MOS场效应管M1的源极;
第三MOS场效应管(M3),漏极连接第二时钟信号负输出端CLKN_rotate,栅极通过第一延时电路连接第一时钟信号正输入端CLKP;
第六MOS场效应管(M6),漏极连接到第三MOS场效应管(M3)的源极,栅极连接到偏置电压Vref输入端,源极接地Vss;
M个第八MOS场效应管(M8),每一个第八MOS场效应管(M8)的漏极连接MOS场效应管(M3)的源极,源极接地Vss,M为大于0的整数;
第四MOS场效应管(M4),漏极连接到第二时钟信号正输出端CLKP_rotate,栅极通过第二延时电路连接第一时钟信号负输入端CLKN,源极连接到第三MOS场效应管(M3)的源极;
偏置电压选择模块,第一输入端连接偏置电压Vref输入端,第二输入端接收控制信息,并根据控制信息通过第一输出端输出一个N位控制信号,N位控制信号的每一位分别连接一个第七MOS场效应管(M7)的栅极,通过第二输出端输出一个M位控制信号,M位控制信号的每一位分别连接一个第八MOS场效应管(M8)的栅极。
7.如权利要求6所述的时钟数据恢复装置,其特征在于,所述数据恢复装置还包括:
D触发器,时钟信号输入端连接相位旋转器输出端,用于接收相位旋转器输出的第二时钟信号CLK_rotate,数据输入端用于接收输入数据,并根据第二时钟信号CLK_rotate采集输入数据,并通过数据输出端输出采集数据;
分接器,其串行数据输入端连接D触发器的数据输出端,其分频时钟输入端连接相位旋转器的输出端,用于对相位旋转器输出的第二时钟信号CLK_rotate进行分频并通过分频时钟输出端输出分频第二时钟信号,对D触发器输出的采集数据进行串并转换并通过并行数据输出端输出并行采集数据;
相位检测单元,其并行数据输入端连接分接器的并行数据输出端,高速时钟信号输入端连接分接器的分频时钟输出端,其控制信息输出端连接相位旋转器的控制信息输入端,用于接收分接器输入的分频第二时钟信号以及并行采集数据,对并行采集数据进行处理后确定是否和输入数据相同,若相同,则输出的控制信息不变,若不同,则根据分频第二时钟信号和输入数据的相位差调整控制信息并输出。
8.如权利要求6或7所述的时钟数据恢复装置,其特征在于,M和N相等,且所述偏置电压选择模块包括:N个偏置电压选择子模块,每一个偏置电压选择子模块模块包括:
第一子输入端、第二子输入端、第一子输出端和第二子输出端,其中:
第一子输入端连接偏置电压Vref输入端,第二子输入端连接控制信息输入端;
第一子输出端输出第一控制信号中的一位,第二子输出端输出第二控制信号中的一位;
偏置电压选择子模块用于根据控制信息,控制第一子输出端和第二子输出端中的一个输出偏置电压Vref,另一个输出0。
9.如权利要求6或7所述的时钟数据恢复装置,其特征在于,所述第一延时电路包括:
第三电阻(R3),一端连接第一时钟信号正输入端CLKP,另一端连接MOS场效应管(M3)的栅极;
第一电容(C1),一端连接MOS场效应管(M3)的栅极,另一端接地Vss;或者
所述第二延时电路包括:
第四电阻(R4),一端连接在第一时钟信号负输入端CLKN,另一端连接MOS场效应管(M4)的栅极;
第二电容(C2),一端连接MOS场效应管(M4)的栅极,另一端接地Vss。
10.如权利要求9所述的时钟数据恢复装置,其特征在于,所述第一电阻(R1)和第二电阻(R2)阻值相等。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201010233569.4A CN102340293B (zh) | 2010-07-20 | 2010-07-20 | 一种相位旋转器和时钟数据恢复装置 |
PCT/CN2011/072396 WO2012009986A1 (zh) | 2010-07-20 | 2011-04-01 | 一种相位旋转器和时钟数据恢复装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201010233569.4A CN102340293B (zh) | 2010-07-20 | 2010-07-20 | 一种相位旋转器和时钟数据恢复装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN102340293A true CN102340293A (zh) | 2012-02-01 |
CN102340293B CN102340293B (zh) | 2014-07-16 |
Family
ID=45496486
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201010233569.4A Active CN102340293B (zh) | 2010-07-20 | 2010-07-20 | 一种相位旋转器和时钟数据恢复装置 |
Country Status (2)
Country | Link |
---|---|
CN (1) | CN102340293B (zh) |
WO (1) | WO2012009986A1 (zh) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN104065376A (zh) * | 2013-03-18 | 2014-09-24 | 万亿广场有限公司 | 低功率和基于全数字相位插值器的时钟和数据恢复结构 |
CN104734694A (zh) * | 2013-12-20 | 2015-06-24 | 深圳市国微电子有限公司 | 一种时钟相位校正电路 |
CN106888013A (zh) * | 2015-12-16 | 2017-06-23 | 瑞昱半导体股份有限公司 | 时脉及数据恢复装置及方法 |
CN107070409A (zh) * | 2015-10-19 | 2017-08-18 | 精工爱普生株式会社 | 振动器件及制造方法、振荡器、电子设备、移动体和基站 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20020009170A1 (en) * | 2000-05-26 | 2002-01-24 | International Business Machines Corporation | Phase rotator and data recovery receiver incorporating said phase rotator |
US20040218705A1 (en) * | 2003-01-30 | 2004-11-04 | International Business Machines Corporation | Phase rotator, phase rotation method and clock and data recovery receiver incorporating said phase rotator |
CN101179259A (zh) * | 2006-11-08 | 2008-05-14 | 国际商业机器公司 | 相位旋转器电路及其实现方法 |
US20090290672A1 (en) * | 2008-05-23 | 2009-11-26 | Avago Technologies Fiber Ip (Singapore) Pte. Ltd | Circuits and Methods for Clock and Data Recovery |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100570632B1 (ko) * | 2004-07-06 | 2006-04-12 | 삼성전자주식회사 | 클록복원회로 및 방법과 이를 이용한 고속 데이터송수신회로 |
-
2010
- 2010-07-20 CN CN201010233569.4A patent/CN102340293B/zh active Active
-
2011
- 2011-04-01 WO PCT/CN2011/072396 patent/WO2012009986A1/zh active Application Filing
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20020009170A1 (en) * | 2000-05-26 | 2002-01-24 | International Business Machines Corporation | Phase rotator and data recovery receiver incorporating said phase rotator |
US20040218705A1 (en) * | 2003-01-30 | 2004-11-04 | International Business Machines Corporation | Phase rotator, phase rotation method and clock and data recovery receiver incorporating said phase rotator |
CN101179259A (zh) * | 2006-11-08 | 2008-05-14 | 国际商业机器公司 | 相位旋转器电路及其实现方法 |
US20090290672A1 (en) * | 2008-05-23 | 2009-11-26 | Avago Technologies Fiber Ip (Singapore) Pte. Ltd | Circuits and Methods for Clock and Data Recovery |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN104065376A (zh) * | 2013-03-18 | 2014-09-24 | 万亿广场有限公司 | 低功率和基于全数字相位插值器的时钟和数据恢复结构 |
CN104734694A (zh) * | 2013-12-20 | 2015-06-24 | 深圳市国微电子有限公司 | 一种时钟相位校正电路 |
CN104734694B (zh) * | 2013-12-20 | 2017-12-08 | 深圳市国微电子有限公司 | 一种时钟相位校正电路 |
CN107070409A (zh) * | 2015-10-19 | 2017-08-18 | 精工爱普生株式会社 | 振动器件及制造方法、振荡器、电子设备、移动体和基站 |
CN107070409B (zh) * | 2015-10-19 | 2022-01-04 | 精工爱普生株式会社 | 振动器件及制造方法、振荡器、电子设备、移动体和基站 |
CN106888013A (zh) * | 2015-12-16 | 2017-06-23 | 瑞昱半导体股份有限公司 | 时脉及数据恢复装置及方法 |
Also Published As
Publication number | Publication date |
---|---|
CN102340293B (zh) | 2014-07-16 |
WO2012009986A1 (zh) | 2012-01-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN106464260B (zh) | 用于为高速串行化器/解串器生成准确时钟相位信号的电路 | |
US6753712B2 (en) | Clock and data recovery circuit and clock control method thereof | |
US9048820B2 (en) | High-speed fully-differential clock duty cycle calibration circuit | |
CN104539285B (zh) | 数据时钟恢复电路 | |
EP2296277A2 (en) | System with dual rail regulated locked loop | |
JP5524216B2 (ja) | ラッチ構造、周波数分周器、及びそれらを動作させる方法 | |
US7061406B1 (en) | Low power, DC-balanced serial link transmitter | |
US8446198B2 (en) | Phase interpolator and a delay circuit for the phase interpolator | |
US8415996B1 (en) | Clock phase corrector | |
JP2014060729A (ja) | 非重複クロック生成のための技術 | |
US9166770B2 (en) | Clock-generating device and clock data recovery device | |
US10476707B2 (en) | Hybrid half/quarter-rate DFE | |
EP3216128B1 (en) | Digital-to-phase converter | |
CN102907000B (zh) | 具有平衡的工作循环的电平移位器 | |
CN102340293B (zh) | 一种相位旋转器和时钟数据恢复装置 | |
JP5971113B2 (ja) | 差動信号スキュー調整方法および送信回路 | |
US7088270B1 (en) | Low power, DC-balanced serial link | |
CN102594337A (zh) | 多相位时钟和数据恢复系统 | |
US8558596B2 (en) | Phase interpolation circuit suitable for wide range frequency input and output characteristics stabilizing method thereof | |
CN103141029B (zh) | 采样器电路 | |
US11416021B2 (en) | Calibration of skew between clock phases | |
US11271568B2 (en) | Frequency divider circuit, communication circuit, and integrated circuit | |
US8503595B2 (en) | Data judgment/phase comparison circuit | |
CN110299915B (zh) | 时钟恢复电路 | |
WO2023092905A1 (zh) | 时钟链路、电子设备 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
C41 | Transfer of patent application or patent right or utility model | ||
TR01 | Transfer of patent right |
Effective date of registration: 20151120 Address after: 518057 Nanshan District Guangdong high tech Industrial Park, South Road, science and technology, ZTE building, Ministry of Justice Patentee after: ZTE Corporation Patentee after: SHENZHEN ZTE MICROELECTRONICS TECHNOLOGY CO., LTD. Address before: 518057 Nanshan District Guangdong high tech Industrial Park, South Road, science and technology, ZTE building, Ministry of Justice Patentee before: ZTE Corporation |