CN102339853B - p沟道横向双扩散金属氧化物半导体器件 - Google Patents
p沟道横向双扩散金属氧化物半导体器件 Download PDFInfo
- Publication number
- CN102339853B CN102339853B CN 201110318305 CN201110318305A CN102339853B CN 102339853 B CN102339853 B CN 102339853B CN 201110318305 CN201110318305 CN 201110318305 CN 201110318305 A CN201110318305 A CN 201110318305A CN 102339853 B CN102339853 B CN 102339853B
- Authority
- CN
- China
- Prior art keywords
- trap
- type impurity
- oxide semiconductor
- metal oxide
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Thin Film Transistor (AREA)
Abstract
本发明涉及SOI基上LDMOS器件。本发明针对现有技术的器件未成熟击穿的问题，以及漏极扩展区掺杂浓度与器件耐压的矛盾，公开了一种绝缘衬底上的硅基p沟道横向双扩散金属氧化物半导体器件。本发明的技术方案是，p沟道横向双扩散金属氧化物半导体器件，包括沿Y方向自下而上的衬底、埋氧层、n型掺杂层；所述n型掺杂层X方向一端形成源极n阱，另一端形成漏极p阱，源极n阱和漏极p阱之间为漏极扩展区；所述漏极扩展区由沿Z方向交错并排的n型杂质条和p型杂质条构成，所述n型杂质条和p型杂质条X方向的两端分别与源极n阱和漏极p阱相接。本发明提高了器件耐压的同时，降低了器件导通电阻，非常适合用于制造PDP寻址集成电路。
Description
本申请是申请号为201010300959.9，申请日为2010年1月29日，名称为p沟道横向双扩散金属氧化物半导体器件的专利申请的分案申请。
技术领域
本发明涉及SOI(绝缘衬底上的硅)基上LDMOS(横向双扩散金属氧化物半导体)器件，特别涉及一种高压超结(Super Junction)p沟道LDMOS器件。
背景技术
SOI技术以其理想的介质隔离性能、相对简单的介质隔离工艺而在半导体集成电路技术领域受到人们的青睐。SOI器件具有寄生效应小、速度快、功耗低、集成度高、抗辐照能力强等优点。基于SOI技术的可集成LDMOS器件，由于有源器件与材料衬底和其他高低压器件间采用完全的介质隔离，有利于避免LDMOS器件发生闩锁效应，且器件易作为高端或低端开关与其他高低压器件一起单片集成于高压功率集成电路中。
图1示出了常规薄层SOI基p沟道LDMOS器件结构示意图。其中1为衬底(通常为p型衬底)，2为埋氧层，3为源极n阱，此处作为p沟道LDMOS器件的沟道区，4为源极n+背栅接触区，51、52为欧姆孔，将有源区电位接出，61和62分别为源极金属场板和漏极金属场板，7为源极p+接触区，8为源极p型扩展区，为p沟道LDMOS器件提供连续的沟道，9为多晶硅栅电极，10为场氧化层，11为金属前介质(PMD)，12为漏极p+接触区，13为p型漂移区。上述薄层SOI基p沟道LDMOS器件其耐压一般≤300V，器件工作时，源极为高电位，其耗尽层从源极n阱3与p型漂移区13PN结边界开始耗尽，由于耗尽层从高电位PN结边界开始，使得源极n阱3与p型漂移区13PN结处电场曲率大，最终使器件击穿。图2是利用二维数值仿真软件MEDICI绘制的上述器件击穿时等势线图，当源极为高电平时，耗尽层从左边A点开始向右边耗尽，最终使得A点曲率过大导致器件击穿。
专利Lateral Thin-Film Silicon-On-Insulator(SOI)PMOS Device Havinga Drain Extension Region，U.S.Pat.NO.6,127,703.NXP提出一种新型薄层SOI基p沟道LDMOS器件，其解决问题的思想为通过引入漏极扩展区，使得耗尽层从漏极开始耗尽，避免了高电位源端过早出现曲率击穿的可能。图3给出了该器件结构示意图，其中1为p型衬底，2为埋氧层，3为源极n阱，此处作为p沟道LDMOS器件的沟道区，4为源极n+背栅接触区，51、52为欧姆孔，将有源区电位接出，6为源极p+接触区，7为多晶硅栅电极，8为栅氧化层，91和92分别为源极金属场板和漏极金属场板，10为n型掺杂层(或称为漂移区)，11为金属前介质，12为p型漏极扩展区，13为漏极p+接触区，14为漏极p阱。器件处于关态，源极施加高电平时，漏极p阱14与n型漂移区10构成的PN结开始耗尽，直到耗尽到高电平源极。从而避免了源极曲率过大，器件过早击穿。P沟道LDMOS器件导通时，源极p+接触区6通过源极n阱沟道3的反型层，再通过漏极扩展区12传导电流。为了使漂移区全耗尽，漏极扩展区12需要满足降低表面场(RESURF)技术掺杂剂量要求，使得其掺杂剂量不能超过1E12/cm3，导通电阻的降低受到了限制。
发明内容
(为了描述上的方便，本发明有时也将“绝缘衬底上的硅基p沟道横向双扩散金属氧化物半导体器件”简称为：SOI基p沟道横向双扩散金属氧化物半导体器件、p沟道横向双扩散金属氧化物半导体器件、SOI基p沟道LDMOS器件或直接称为器件。)
本发明要解决的技术问题，就是针对现有技术的上的SOI基p沟道LDMOS器件源端PN结开始耗尽，使得器件未成熟击穿的问题，以及漏极扩展区掺杂浓度与器件耐压的矛盾，提供一种绝缘衬底上的硅基p沟道横向双扩散金属氧化物半导体器件。
本发明解决所述技术问题，采用的技术方案是，p沟道横向双扩散金属氧化物半导体器件，包括自下而上的衬底、埋氧层、n型掺杂层；所述n型掺杂层一端形成源极n阱，另一端形成漏极p阱，源极n阱和漏极p阱之间为漏极扩展区；其特征在于，所述漏极扩展区由交错并排的n型杂质条和p型杂质条构成，所述n型杂质条和p型杂质条的两端分别与源极n阱和漏极p阱相接，所述p型杂质条的宽度和深度等于或略大于n型杂质条的宽度和深度。
进一步的，所述漏极扩展区的深度小于n型掺杂层的厚度。
进一步的，所述p型杂质条掺杂浓度等于或略大于n型杂质条掺杂浓度。
进一步的，所述器件处于关态时，所述n型杂质条和p型杂质条被耗尽。
具体的，所述源极n阱、漏极p阱及n型杂质条和p型杂质条均位于n型掺杂层上面并包涵在n型掺杂层中。
具体的，所述漏极p阱和源极n阱的宽度不小于n型杂质条和p型杂质条的宽度之和。
进一步的，所述n型杂质条和p型杂质条的杂质注入剂量与其宽度成明显的反比关系。
进一步的，所述器件用于集成电路的有源元件。
进一步的，所述集成电路为PDP寻址集成电路。
本发明的有益效果是，在提高p沟道LDMOS器件耐压的同时，降低了器件导通电阻，可达到200～700V的耐压要求，非常适合用于制造PDP(等离子体显示屏)寻址集成电路。
附图说明
图1是现有技术薄层SOI基p沟道LDMOS器件结构示意图。
其中附图标记如下：1为p型衬底，2为埋氧层，3为源极n阱，4为源极n+背栅接触区，51、52为欧姆孔，61、62分别为源极金属场板和漏极金属场板，7为源极p+接触区，8为源极p型扩展区，9为多晶硅栅电极，10为场氧化层，11为金属前介质，12为漏极p+接触区，13为p型漂移区。
图2是图1所示器件击穿时电势分布图。
图3是U.S.Pat.NO.6,127,703公开的薄层SOI基p沟道LDMOS器件结构示意图。
其中附图标记如下：1为p型衬底，2为埋氧层，3为源极n阱，4为源极n+背栅接触区，51、52为欧姆孔，6为源极p+接触区，7为多晶硅栅电极，8为栅氧化层，91、92为源极金属场板与漏极金属场板，10为n型漂移区，11为金属前介质，12为p型漏极扩展区，13为漏极p+接触区，14为漏极p阱。
图4是本发明实施例的SOI基p沟道LDMOS器件结构示意图。
附图标记如下：1为p型衬底，2为埋氧层，10为n型掺杂层(漂移区)，3为源极n阱、12为漏极p阱，5为p+接触区，4为背栅n+接触区。11为漏极p+接触区。81……8i为n型杂质条，91……9i为p型杂质条，7为多晶硅栅电极，6栅氧化层。
图5是图4器件关态时等势线分布图。
图6为横向降低表面场(RESURF)器件表面场分布示意图。
具体实施方式
以下结合附图及实施例，对本发明进行进一步详细说明。应当理解，下面描述的具体实施例仅用以解释本发明，并不用于限定本发明。
本发明的SOI基p沟道横向双扩散金属氧化物半导体器件，在顶层n型掺杂层(漂移区)设置交错并排的p型杂质条和n型杂质条，在器件处于关闭状态时达到电荷平衡，对于漂移区内电场分布不会造成太大影响。本发明的器件在漏端设置p阱，当源极为高电位时，漏端PN结(漏极p阱与顶层n型掺杂层的交界面)承担耐压。通过耗尽方向的移动，避免了源端PN结曲率过大而引起的击穿电压下降。漂移区中p型杂质条受到相邻的n型杂质条及n型掺杂层共同耗尽，p型杂质条可以进行较重掺杂，实现低导通电阻。本发明的p沟道LDMOS器件可实现200～700V器件耐压要求，可用在高压电平位移单元中，如PDP寻址集成电路中。
实施例
图4是本实施例的p沟道横向双扩散金属氧化物半导体器件剖视图。本例的SOI基p沟道LDMOS器件，通过在顶层n型掺杂层设置p型杂质条与n型杂质条，在漏端设置p阱，成功实现了耗尽方向转移，达到高耐压目的。图4中沿Y方向自下而上为p型衬底1、埋氧层2、在埋氧层2上形成n型掺杂层10。n型掺杂层10中，通过扩散沿X方向一端形成源极n阱3，作为p沟道LDMOS器件的沟道区，另一端形成漏极p阱12。源极n阱3和漏极p阱12之间的区域为漏极扩展区。源极n阱3中形成源极p+接触区5和n+背栅接触区4，其共同的引出电极为本例器件的源极(S)。漏极p阱12中形成漏极p+接触区11，其引出电极为本例器件的漏极(D)。本例的漏极扩展区通过掺杂扩散形成由沿Z方向交错并排的n型杂质条81……8i和p型杂质条91……9i。这些杂质条X方向的两端分别与源极n阱3和漏极p阱12相接，所有杂质条(本例的漏极扩展区)在Y方向的深度应小于n型掺杂层10的厚度，即漏极扩展区不与埋氧层2接触。上述n型杂质条81……8i、p型杂质条91……9i、源极n阱3和漏极p阱12均位于n型掺杂层10上面并包涵在n型掺杂层10中，其中源极n阱3和/或漏极p阱12可以穿透n型掺杂层10与埋氧层相接。本例栅电极7位于栅氧化层6上方，其引出电极为本例器件的栅极(G)。栅电极7与栅氧化层6在X方向的宽度应跨过源极n阱3，左端延伸到源极p+接触区5，右端延伸到漏极扩展区(覆盖n型杂质条81……8i和p型杂质条91……9i的端部)，参见图4。本例器件在关态时，通过右边漏极p阱12与n型掺杂层10形成的PN结向左耗尽，导通时电流通过源极p+接触区5、源极n阱3上空穴反型层、漂移区p型杂质条91……9i、漏极p阱12被漏极p+接触区11收集，形成电流通路。P型杂质条在关态时被并排的n型杂质条所耗尽，开态时为电流通路。打破了常规SOI基p沟道LDMOS器件源端开始耗尽的弊端，使SOI基p沟道横向双扩散金属氧化物半导体器件漂移区能够承担高压，实现高压电平位移电路对于厚栅氧p沟道LDMOS的需求。
本例器件处于关态时，n型掺杂层10上方n型杂质条和p型杂质条由于电荷平衡作用，其互相耗尽，相当于轻掺杂区，在高耐压区不会对漂移区电场分布造成大的影响。通过在n型掺杂层10设置漏极p阱12，转移常规SOI基p沟道LDMOS源极PN结，使器件的耗尽方向转移，从而实现器件漂移区从低电平方向向高电平方向耗尽，达到器件高耐压需求。由于p型杂质条同时与并排的n型杂质条及n型掺杂层10共同耗尽，p型杂质条掺杂浓度可以等于或略大于n型杂质条掺杂浓度，实现较重掺杂，满足p沟道LDMOS低导通损耗的需求。同样的道理，p型杂质条在Z方向的宽度和Y方向的深度可以等于或略大于n型杂质条在Z方向的宽度和Y方向的深度。在保证p型杂质条多余的电荷能够被n型掺杂层10进一步耗尽的条件下，p型杂质条的掺杂浓度和通电截面(Z和Y方向的尺寸)可以略大于n型杂质条，从而进一步降低导通电阻和损耗。为了满足所有杂质条(包括p型杂质条和n型杂质条)均能够有效的参与导电，漏极p阱12和源极n阱3在Z方向的宽度应大于等于n型杂质条和p型杂质条在Z方向的宽度之和。
图5是本发明的绝缘衬底上的硅基p沟道横向双扩散金属氧化物半导体器件关态时等势线分布图，源极电压为470V，相邻等势线电势差为15V，测绘具体参数为：埋氧层2厚度(Y方向尺寸)2～5μm；n型掺杂层10厚度(Y方向尺寸)2～20μm，长度(X方向尺寸)30～70μm，其杂质满足RESURF注入剂量要求；源极n阱3长度(X方向尺寸)2～6μm，注入剂量为8E12～1.6E13/cm2，结深(Y方向尺寸)1.5～4μm，漏极p阱12注入剂量为1E13～5E13/cm2；p型杂质条与n型杂质条结深约(Y方向尺寸)1～3μm，条宽(Z方向尺寸)1～3μm，注入剂量为1.2E12～4E12/cm2且与条宽成明显反比关系。图5通过仿真软件证实了器件在关态时其耗尽方向改变，以及在高压(此处为470V)下器件漂移区发生全耗尽。
图6给出了横向降低表面场RESURF)器件表面场分布示意图，图1所示器件结构其表面电场为单RESURF器件表面电场分布；图3所示器件结构其表面电场为双RESURF器件表面电场分布；而本发明所的绝缘衬底上的硅基p沟道横向双扩散金属氧化物半导体器件，其表面电场为3D RESURF器件表面电场分布。通过图6可以看出，在飘移区长度相同的条件下，本发明的器件有最均匀的电场分布，从而可以经受更大的击穿电压。
本发明的绝缘衬底上的硅基p沟道横向双扩散金属氧化物半导体器件，通过在漂移区内设置p型杂质条与n型杂质条构成楼扩展区，在漏电极设置p阱实现了关态高耐压与开态低电阻，能够达到200V-700V器件耐压要求，可用在高压电平位移单元中，其电平位移单元可应用为PDP寻址IC中。
以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡是本发明的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本发明的保护范围之内。
Claims (8)
1.p沟道横向双扩散金属氧化物半导体器件，包括自下而上的衬底、埋氧层、n型掺杂层；所述n型掺杂层一端形成源极n阱，另一端形成漏极p阱，源极n阱和漏极p阱之间为漏极扩展区；其特征在于，所述漏极扩展区由交错并排的n型杂质条和p型杂质条构成，所述n型杂质条和p型杂质条的两端分别与源极n阱和漏极p阱相接，所述p型杂质条的宽度和深度等于或略大于n型杂质条的宽度和深度。
2.根据权利要求1所述的p沟道横向双扩散金属氧化物半导体器件，其特征在于，所述漏极扩展区的深度小于n型掺杂层的厚度。
3.根据权利要求1所述的p沟道横向双扩散金属氧化物半导体器件，其特征在于，所述器件处于关态时，所述n型杂质条和p型杂质条被耗尽。
4.根据权利要求1所述的p沟道横向双扩散金属氧化物半导体器件，其特征在于，所述源极n阱、漏极p阱及n型杂质条和p型杂质条均位于n型掺杂层上面并包涵在n型掺杂层中。
5.根据权利要求1所述的p沟道横向双扩散金属氧化物半导体器件，其特征在于，所述漏极p阱和源极n阱的宽度不小于n型杂质条和p型杂质条的宽度之和。
6.根据权利要求1所述的p沟道横向双扩散金属氧化物半导体器件，其特征在于，所述n型杂质条和p型杂质条的杂质注入剂量与其宽度成明显的反比关系。
7.根据权利要求1所述的p沟道横向双扩散金属氧化物半导体器件，其特征在于，所述器件用于集成电路的有源元件。
8.根据权利要求7所述的p沟道横向双扩散金属氧化物半导体器件，其特征在于，所述集成电路为PDP寻址集成电路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN 201110318305 CN102339853B (zh) | 2010-01-29 | 2010-01-29 | p沟道横向双扩散金属氧化物半导体器件 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN 201110318305 CN102339853B (zh) | 2010-01-29 | 2010-01-29 | p沟道横向双扩散金属氧化物半导体器件 |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN2010103009599A Division CN101777584B (zh) | 2010-01-29 | 2010-01-29 | p沟道横向双扩散金属氧化物半导体器件 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN102339853A CN102339853A (zh) | 2012-02-01 |
| CN102339853B true CN102339853B (zh) | 2013-08-07 |
Family
ID=45515477
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN 201110318305 Expired - Fee Related CN102339853B (zh) | 2010-01-29 | 2010-01-29 | p沟道横向双扩散金属氧化物半导体器件 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN102339853B (zh) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6127703A (en) * | 1999-08-31 | 2000-10-03 | Philips Electronics North America Corporation | Lateral thin-film silicon-on-insulator (SOI) PMOS device having a drain extension region |
| CN101221986A (zh) * | 2008-01-29 | 2008-07-16 | 电子科技大学 | 具有栅极场板的薄膜soi厚栅氧功率器件 |
| CN101777584B (zh) * | 2010-01-29 | 2011-12-07 | 四川长虹电器股份有限公司 | p沟道横向双扩散金属氧化物半导体器件 |
-
2010
- 2010-01-29 CN CN 201110318305 patent/CN102339853B/zh not_active Expired - Fee Related
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6127703A (en) * | 1999-08-31 | 2000-10-03 | Philips Electronics North America Corporation | Lateral thin-film silicon-on-insulator (SOI) PMOS device having a drain extension region |
| CN101221986A (zh) * | 2008-01-29 | 2008-07-16 | 电子科技大学 | 具有栅极场板的薄膜soi厚栅氧功率器件 |
| CN101777584B (zh) * | 2010-01-29 | 2011-12-07 | 四川长虹电器股份有限公司 | p沟道横向双扩散金属氧化物半导体器件 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN102339853A (zh) | 2012-02-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN202695453U (zh) | 一种横向晶体管 | |
| CN101510561B (zh) | 超结纵向双扩散金属氧化物半导体管 | |
| CN104201206B (zh) | 一种横向soi功率ldmos器件 | |
| CN102969358B (zh) | 一种横向高压功率半导体器件 | |
| CN103715238A (zh) | 一种超低比导通电阻的横向高压器件 | |
| CN103219386B (zh) | 一种具有高k绝缘区的横向功率器件 | |
| CN108682689A (zh) | 横向扩散金属氧化物半导体结构和其形成方法 | |
| CN101771082B (zh) | 绝缘衬底上的硅基横向双扩散金属氧化物半导体器件 | |
| CN101552291A (zh) | N沟道超结纵向双扩散金属氧化物半导体管 | |
| CN103022134B (zh) | 一种超低比导通电阻的soi横向高压功率器件 | |
| CN102157560A (zh) | 一种高压ldmos器件 | |
| CN108091685A (zh) | 一种提高耐压的半超结mosfet结构及其制备方法 | |
| CN106887466A (zh) | 一种二维类超结ldmos器件及其制备方法 | |
| CN104659090B (zh) | Ldmos器件及制造方法 | |
| CN107564965B (zh) | 一种横向双扩散mos器件 | |
| CN101777584B (zh) | p沟道横向双扩散金属氧化物半导体器件 | |
| CN108878533A (zh) | Ldmos器件及其制造方法 | |
| CN208028069U (zh) | 具有埋层结构的新型双面阶梯埋氧型soi ldmos | |
| CN102263125A (zh) | 一种横向扩散金属氧化物功率mos器件 | |
| CN101980364B (zh) | 一种薄层soi复合功率器件 | |
| CN108074963A (zh) | 超结器件及其制造方法 | |
| CN106887451A (zh) | 超结器件及其制造方法 | |
| CN105679831B (zh) | 横向扩散场效应晶体管及其制造方法 | |
| CN104617139B (zh) | Ldmos器件及制造方法 | |
| CN103489865B (zh) | 一种横向集成soi半导体功率器件 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| C17 | Cessation of patent right | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20130807 Termination date: 20140129 |